JP2002043737A - 印刷回路基板 - Google Patents
印刷回路基板Info
- Publication number
- JP2002043737A JP2002043737A JP2000223678A JP2000223678A JP2002043737A JP 2002043737 A JP2002043737 A JP 2002043737A JP 2000223678 A JP2000223678 A JP 2000223678A JP 2000223678 A JP2000223678 A JP 2000223678A JP 2002043737 A JP2002043737 A JP 2002043737A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- hole
- insulating substrate
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 印刷回路基板の導体パターンに設けた信号線
スルーホールに、プローブを押し当てて導通試験を行う
際に、前記スルーホールに形成するはんだ充填部を良好
に形成できるようにする。 【解決手段】 絶縁基板２に形成する導体パターン１０
に設けたスルーホール６に対して、最初にクリームはん
だを塗布してリフロー炉を通し、図４ａに示すように孔
の周縁部にはんだ露出被膜１１を形成する。次に、同図
ｂに示すように、絶縁基板の裏面に電子部品を実装して
から、フローはんだ処理を行い、スルーホール６の中に
はんだを呼び込むようにしてはんだ充填部１３を形成す
る。そして、プローブ１５を押圧して導通テストを行う
際の、プローブの接触を良好に行わせ得るようにする。
スルーホールに、プローブを押し当てて導通試験を行う
際に、前記スルーホールに形成するはんだ充填部を良好
に形成できるようにする。 【解決手段】 絶縁基板２に形成する導体パターン１０
に設けたスルーホール６に対して、最初にクリームはん
だを塗布してリフロー炉を通し、図４ａに示すように孔
の周縁部にはんだ露出被膜１１を形成する。次に、同図
ｂに示すように、絶縁基板の裏面に電子部品を実装して
から、フローはんだ処理を行い、スルーホール６の中に
はんだを呼び込むようにしてはんだ充填部１３を形成す
る。そして、プローブ１５を押圧して導通テストを行う
際の、プローブの接触を良好に行わせ得るようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、多数の電子部品を
実装する印刷回路基板に関し、特に、導体パターンに導
通するスルーホールの部分で、はんだの層に凹みが形成
されないような処理を行う印刷回路基板に関する。
実装する印刷回路基板に関し、特に、導体パターンに導
通するスルーホールの部分で、はんだの層に凹みが形成
されないような処理を行う印刷回路基板に関する。
【０００２】
【従来の技術】絶縁体の基板上に回路の配線を印刷して
設ける印刷回路基板においては、その導体パターンの回
路の指定された位置にＩＣ等の電子部品や、抵抗、コン
デンサ等のチップ部品を実装するように指定している。
また、必要に応じて、前記導体パターンの所定の位置に
は、裏面の導体パターンに導通するか、またはアースに
接続するスルーホール等が設けられている。前記導体パ
ターンに対して、ＩＣやその他の電子部品を実装する際
には、まず、絶縁基板の表面側の導体パターンに設けて
いるランドやスルーホール部分に、クリームはんだを塗
布してから、基板上の指定された箇所に、各々電子部品
やチップ部品を装着した後で、リフロー炉を通してはん
だ付け処理をっている。
設ける印刷回路基板においては、その導体パターンの回
路の指定された位置にＩＣ等の電子部品や、抵抗、コン
デンサ等のチップ部品を実装するように指定している。
また、必要に応じて、前記導体パターンの所定の位置に
は、裏面の導体パターンに導通するか、またはアースに
接続するスルーホール等が設けられている。前記導体パ
ターンに対して、ＩＣやその他の電子部品を実装する際
には、まず、絶縁基板の表面側の導体パターンに設けて
いるランドやスルーホール部分に、クリームはんだを塗
布してから、基板上の指定された箇所に、各々電子部品
やチップ部品を装着した後で、リフロー炉を通してはん
だ付け処理をっている。
【０００３】
【発明が解決しようとする課題】前述したようにして、
電子部品等を実装した印刷回路基板を検査する際には、
露出されたスルーホールに検査装置のプローブを当てて
導通テストを行い、電子部品を含む回路の接続が正常に
行われているか否かを判断する。前記スルーホールにお
いて、はんだが凹部を形成せずに、略平面状または、若
干盛り上がった状態に充填されていると、前記プローブ
を押し当てた時に、導通状態を良好に設定できる。とこ
ろが、前記スルーホールの周縁部は銅がむき出しになっ
た状態にあるために、フローはんだがスルーホール内部
まで入り込まないという特性がある。そして、前記スル
ーホール部に対して検査装置のプローブを押圧したとき
に、しても、前記プローブが導通されないために、正確
なテスト結果を得ることができないという問題が発生す
る。
電子部品等を実装した印刷回路基板を検査する際には、
露出されたスルーホールに検査装置のプローブを当てて
導通テストを行い、電子部品を含む回路の接続が正常に
行われているか否かを判断する。前記スルーホールにお
いて、はんだが凹部を形成せずに、略平面状または、若
干盛り上がった状態に充填されていると、前記プローブ
を押し当てた時に、導通状態を良好に設定できる。とこ
ろが、前記スルーホールの周縁部は銅がむき出しになっ
た状態にあるために、フローはんだがスルーホール内部
まで入り込まないという特性がある。そして、前記スル
ーホール部に対して検査装置のプローブを押圧したとき
に、しても、前記プローブが導通されないために、正確
なテスト結果を得ることができないという問題が発生す
る。
【０００４】本発明は、前記基板のスルーホール部に充
填するはんだに凹みが生じる問題に対処するもので、導
体パターンの指定されたスルーホールに対して、裏面か
らフローはんだ処理を行い、スルーホールの空隙部にフ
ローはんだを十分に充填できるようにする基板を提供す
ることを目的としている。
填するはんだに凹みが生じる問題に対処するもので、導
体パターンの指定されたスルーホールに対して、裏面か
らフローはんだ処理を行い、スルーホールの空隙部にフ
ローはんだを十分に充填できるようにする基板を提供す
ることを目的としている。
【０００５】
【課題を解決するための手段】本発明は、絶縁基板上に
導体パターンを形成し、前記導体パターンに導通するス
ルーホールを配置してなる印刷回路基板に関する。本発
明の請求項１の発明は、前記絶縁基板の片面に導体パタ
ーンおよびスルーホールの所定の部分を残してソルダレ
ジスト層を形成し、前記導体パターンの露出したランド
とスルーホールの周辺部にクリームはんだを塗布し、電
子部品を搭載してリフロー炉を通してはんだ付けし、前
記絶縁基板の裏面に電子部品を実装してから、フローは
んだ付けして構成することを特徴とする。請求項２の発
明は、前記クリームはんだを塗布する前の絶縁基板は、
プリフラックス処理がなされているものであることを特
徴とする。
導体パターンを形成し、前記導体パターンに導通するス
ルーホールを配置してなる印刷回路基板に関する。本発
明の請求項１の発明は、前記絶縁基板の片面に導体パタ
ーンおよびスルーホールの所定の部分を残してソルダレ
ジスト層を形成し、前記導体パターンの露出したランド
とスルーホールの周辺部にクリームはんだを塗布し、電
子部品を搭載してリフロー炉を通してはんだ付けし、前
記絶縁基板の裏面に電子部品を実装してから、フローは
んだ付けして構成することを特徴とする。請求項２の発
明は、前記クリームはんだを塗布する前の絶縁基板は、
プリフラックス処理がなされているものであることを特
徴とする。
【０００６】前述したような処理を行うことにより、基
板に形成したランドやスルーホールに対しては、クリー
ムはんだを塗布してリフロー炉を通すことで、前記スル
ーホールの周縁部には、はんだ層が形成される。そし
て、フローはんだ処理を行う際に、前記周縁部のはんだ
層が、溶融されたはんだを呼び込む作用を行い、スルー
ホールの内部が十分にはんだで充填される状態となる。
したがって、基板の検査に際して、プローブを押し当て
た時の接触を良好に設定でき、良好な検知結果を得るこ
とができる。
板に形成したランドやスルーホールに対しては、クリー
ムはんだを塗布してリフロー炉を通すことで、前記スル
ーホールの周縁部には、はんだ層が形成される。そし
て、フローはんだ処理を行う際に、前記周縁部のはんだ
層が、溶融されたはんだを呼び込む作用を行い、スルー
ホールの内部が十分にはんだで充填される状態となる。
したがって、基板の検査に際して、プローブを押し当て
た時の接触を良好に設定でき、良好な検知結果を得るこ
とができる。
【０００７】
【発明の実施の形態】図示される例にしたがって、本発
明の基板を説明する。図１に示す例は、一般的な印刷回
路基板の一部の構成を示すもので、印刷回路基板１に
は、一般の基板の場合と同様に、ガラス−エポキシ樹
脂、紙−フェノール、セラミックス等の絶縁体で構成す
る絶縁板部材としての絶縁基板２を用いている。そし
て、前記絶縁基板２の表面に、導体パターンを形成し、
その任意の位置に電子部品３、３ａを配置する部分を設
け、ＩＣ等の電子部品を装着する位置を指定している。
また、前記電子部品３、３ａの装着指定部とは別に、コ
ンデンサや抵抗部品等の小さなチップ部品を装着するた
めに、チップ部品用ランド４等を前記導体パターンと組
み合わせて形成している。前記絶縁基板２に設ける導体
パターンは、電子部品に突出させて設けたリードを接続
する多数のランド５……や、スルーホール６、７等を任
意の位置に配置しており、前記導体パターンの回路に接
続している。
明の基板を説明する。図１に示す例は、一般的な印刷回
路基板の一部の構成を示すもので、印刷回路基板１に
は、一般の基板の場合と同様に、ガラス−エポキシ樹
脂、紙−フェノール、セラミックス等の絶縁体で構成す
る絶縁板部材としての絶縁基板２を用いている。そし
て、前記絶縁基板２の表面に、導体パターンを形成し、
その任意の位置に電子部品３、３ａを配置する部分を設
け、ＩＣ等の電子部品を装着する位置を指定している。
また、前記電子部品３、３ａの装着指定部とは別に、コ
ンデンサや抵抗部品等の小さなチップ部品を装着するた
めに、チップ部品用ランド４等を前記導体パターンと組
み合わせて形成している。前記絶縁基板２に設ける導体
パターンは、電子部品に突出させて設けたリードを接続
する多数のランド５……や、スルーホール６、７等を任
意の位置に配置しており、前記導体パターンの回路に接
続している。
【０００８】前記印刷回路基板１を作成する際に、最初
に絶縁基板２の表裏面に導体パターンを印刷により作成
し、絶縁基板２の表面（第１面）に対して、その導体パ
ターンの露出させない部分に絶縁性塗料を塗布して、ソ
ルダレジスト層８を形成して被覆する。前記印刷回路基
板１は、絶縁基板上の導体パターンをはんだ層で被覆す
る、いわゆるはんだレベラー基板として構成するもので
はないので、ランド等の露出部は銅の素材が露出するた
めに、銅の表面が酸化しやすいという性質を有する。前
記はんだレベラー基板に代えて、近年は、プリフラック
ス基板が多用されているもので、この形式の基板は、露
出した導体パターン上に、フラックスが塗布されたもの
として構成している。
に絶縁基板２の表裏面に導体パターンを印刷により作成
し、絶縁基板２の表面（第１面）に対して、その導体パ
ターンの露出させない部分に絶縁性塗料を塗布して、ソ
ルダレジスト層８を形成して被覆する。前記印刷回路基
板１は、絶縁基板上の導体パターンをはんだ層で被覆す
る、いわゆるはんだレベラー基板として構成するもので
はないので、ランド等の露出部は銅の素材が露出するた
めに、銅の表面が酸化しやすいという性質を有する。前
記はんだレベラー基板に代えて、近年は、プリフラック
ス基板が多用されているもので、この形式の基板は、露
出した導体パターン上に、フラックスが塗布されたもの
として構成している。
【０００９】前記絶縁基板２の表面に導体パターンを形
成し、ソルダレジスト層８を被覆して絶縁層を形成する
が、前記ソルダレジスト層は、後述するランド等の露出
される部分を除いて、絶縁基板の全面に形成される。そ
の後で、電子部品３やチップ部品用ランド４、５……に
対して、クリームはんだをメタルマスクを用いて塗布し
て、クリームはんだ塗布部９を随所に形成し、前記部品
の装着が指定された位置に、電子部品やチップ部品を実
装する。前述したようにして電子部品等を実装した後
で、絶縁基板２をリフロー炉を通して所定の温度で加熱
作用を付与することにより、基板上のランドに電子部品
のリードをクリームはんだ塗布部９を介してはんだ付け
して、導体パターンの回路に接続する。また、前記クリ
ームはんだ塗布部９は、スルーホール６、７に対しても
設けられ、リフロー炉を通すことでスルーホールの周囲
の上の部分と、孔の周縁面にもはんだ層が形成される。
成し、ソルダレジスト層８を被覆して絶縁層を形成する
が、前記ソルダレジスト層は、後述するランド等の露出
される部分を除いて、絶縁基板の全面に形成される。そ
の後で、電子部品３やチップ部品用ランド４、５……に
対して、クリームはんだをメタルマスクを用いて塗布し
て、クリームはんだ塗布部９を随所に形成し、前記部品
の装着が指定された位置に、電子部品やチップ部品を実
装する。前述したようにして電子部品等を実装した後
で、絶縁基板２をリフロー炉を通して所定の温度で加熱
作用を付与することにより、基板上のランドに電子部品
のリードをクリームはんだ塗布部９を介してはんだ付け
して、導体パターンの回路に接続する。また、前記クリ
ームはんだ塗布部９は、スルーホール６、７に対しても
設けられ、リフロー炉を通すことでスルーホールの周囲
の上の部分と、孔の周縁面にもはんだ層が形成される。
【００１０】前記絶縁基板２の片面に実装した電子部品
を導体パターンに接続処理した後で、絶縁基板２の裏面
に電子部品を実装し、導体パターンのランドに対して、
電子部品のリードをはんだ付けする処理を同様にして行
う。その後で、チップ部品等の表面実装部品をチップ部
品用ランド４に装着し、フローはんだ処理槽を通しては
んだ付け処理を行う。前記フローはんだ処理槽を通して
はんだ付けする際に、スルーホール６、７の中にも、前
記スルーホールの孔の部分の周縁部に形成されているは
んだ露出被膜が、フローはんだを孔の中に呼び込む作用
を発揮して、スルーホール６、７の中にはんだ充填部を
形成させるようにする。
を導体パターンに接続処理した後で、絶縁基板２の裏面
に電子部品を実装し、導体パターンのランドに対して、
電子部品のリードをはんだ付けする処理を同様にして行
う。その後で、チップ部品等の表面実装部品をチップ部
品用ランド４に装着し、フローはんだ処理槽を通しては
んだ付け処理を行う。前記フローはんだ処理槽を通して
はんだ付けする際に、スルーホール６、７の中にも、前
記スルーホールの孔の部分の周縁部に形成されているは
んだ露出被膜が、フローはんだを孔の中に呼び込む作用
を発揮して、スルーホール６、７の中にはんだ充填部を
形成させるようにする。
【００１１】前記印刷回路基板１を作成した後で、基板
検査を行う際には、図２、３に示すように、電子部品３
と抵抗ＲおよびコンデンサＣとを結ぶ回路や、抵抗Ｒお
よびコンデンサＣとを結ぶ回路等に、信号線スルーホー
ル６等が位置されており、前記スルーホール６にプロー
ブを押圧するようにして検査を行う。したがって、前記
スルーホール６にプローブを押し当てて導通を得るため
には、前記スルーホール６に充填するはんだが、凹みや
空洞を生じることがなく、一定の長さを有する多数本の
プローブを各スルーホールに各々押圧した状態で、全部
のプローブが固化したはんだ層の表面に均一に押圧・接
触されて、導通されることが必要となる。
検査を行う際には、図２、３に示すように、電子部品３
と抵抗ＲおよびコンデンサＣとを結ぶ回路や、抵抗Ｒお
よびコンデンサＣとを結ぶ回路等に、信号線スルーホー
ル６等が位置されており、前記スルーホール６にプロー
ブを押圧するようにして検査を行う。したがって、前記
スルーホール６にプローブを押し当てて導通を得るため
には、前記スルーホール６に充填するはんだが、凹みや
空洞を生じることがなく、一定の長さを有する多数本の
プローブを各スルーホールに各々押圧した状態で、全部
のプローブが固化したはんだ層の表面に均一に押圧・接
触されて、導通されることが必要となる。
【００１２】前述したようなはんだ付けの工程を経るこ
とにより、図４ａ、ｂに示すようなスルーホールに対す
るはんだ充填部の形成作用を行うことができる。図４ａ
に示す例では、絶縁基板２に設けたクリームはんだ塗布
部９に対してクリームはんだを塗布して、リフロー炉を
通して加熱処理を行い、クリームはんだ塗布部９のはん
だを溶融させることにより、クリームはんだがスルーホ
ール６の孔の周縁部のメッキ層上に薄い膜状に付着され
て、はんだ露出被膜１１が形成される。その後に、図示
を省略するが、絶縁基板２の裏面に電子部品を実装して
フローはんだ処理を行う際に、図４ｂに示すように、前
記スルーホール６のはんだ露出被膜１１がフローはんだ
を上側に導く作用を行う。その際に、フローはんだがス
ルーホール６の中を通って上側に溢れ出し、そのフロー
はんだが固化すると、はんだ充填部１３が形成される。
そして、前記はんだ充填部１３にプローブ１５を押し当
てることにより、印刷回路基板の導通試験を容易に行う
ことができる。
とにより、図４ａ、ｂに示すようなスルーホールに対す
るはんだ充填部の形成作用を行うことができる。図４ａ
に示す例では、絶縁基板２に設けたクリームはんだ塗布
部９に対してクリームはんだを塗布して、リフロー炉を
通して加熱処理を行い、クリームはんだ塗布部９のはん
だを溶融させることにより、クリームはんだがスルーホ
ール６の孔の周縁部のメッキ層上に薄い膜状に付着され
て、はんだ露出被膜１１が形成される。その後に、図示
を省略するが、絶縁基板２の裏面に電子部品を実装して
フローはんだ処理を行う際に、図４ｂに示すように、前
記スルーホール６のはんだ露出被膜１１がフローはんだ
を上側に導く作用を行う。その際に、フローはんだがス
ルーホール６の中を通って上側に溢れ出し、そのフロー
はんだが固化すると、はんだ充填部１３が形成される。
そして、前記はんだ充填部１３にプローブ１５を押し当
てることにより、印刷回路基板の導通試験を容易に行う
ことができる。
【００１３】なお、前記スルーホール６の中にはんだ充
填部１３を形成するに際して、前記スルーホールの径が
大きい場合、または小径のスルーホールの場合のいずれ
にも、前述したようにして、最初にクリームはんだを塗
布する処理を行うことによりはんだ露出被膜１１を形成
し、そのはんだ露出被膜を介してはんだ充填部３を容易
に形成することが可能となる。
填部１３を形成するに際して、前記スルーホールの径が
大きい場合、または小径のスルーホールの場合のいずれ
にも、前述したようにして、最初にクリームはんだを塗
布する処理を行うことによりはんだ露出被膜１１を形成
し、そのはんだ露出被膜を介してはんだ充填部３を容易
に形成することが可能となる。
【００１４】
【発明の効果】本発明の印刷回路基板は、前述したよう
な処理を行うことにより、基板に形成したランドやスル
ーホールに対しては、クリームはんだを塗布してリフロ
ー炉を通すことで、前記スルーホールの周縁部には、は
んだ層が形成される。そして、フローはんだ処理を行う
際に、前記孔の周縁部に形成されたはんだ層が、溶融さ
れたはんだを呼び込む作用を行い、スルーホールの内部
が十分にはんだで充填される状態となる。したがって、
基板の検査に際して、プローブを押し当てた時の接触を
良好に設定でき、良好な検知結果を得ることができる。
な処理を行うことにより、基板に形成したランドやスル
ーホールに対しては、クリームはんだを塗布してリフロ
ー炉を通すことで、前記スルーホールの周縁部には、は
んだ層が形成される。そして、フローはんだ処理を行う
際に、前記孔の周縁部に形成されたはんだ層が、溶融さ
れたはんだを呼び込む作用を行い、スルーホールの内部
が十分にはんだで充填される状態となる。したがって、
基板の検査に際して、プローブを押し当てた時の接触を
良好に設定でき、良好な検知結果を得ることができる。
【図１】 印刷回路基板の構成を示す説明図である。
【図２】 スルーホールの配置位置の説明図である。
【図３】 図２とは異なるスルーホールの配置位置の説
明図である。
明図である。
【図４】 スルーホールにはんだ充填部を形成する順序
を示すもので、同図ａははんだ露出被膜の形成状態を、
ｂははんだ充填部の形成状態を示す説明図である。
を示すもので、同図ａははんだ露出被膜の形成状態を、
ｂははんだ充填部の形成状態を示す説明図である。
１ 印刷回路基板、 ２ 絶縁基板、 ３ 電子
部品、４ チップ部品用ランド、 ５ ランド、
６・７ スルーホール、８ ソルダレジスト層、
９ クリームはんだ塗布部、１０ 導体パターン、
１１ はんだ露出被膜、１３ はんだ充填部、
１５ プローブ。
部品、４ チップ部品用ランド、 ５ ランド、
６・７ スルーホール、８ ソルダレジスト層、
９ クリームはんだ塗布部、１０ 導体パターン、
１１ はんだ露出被膜、１３ はんだ充填部、
１５ プローブ。
Claims (2)
- 【請求項１】 絶縁基板上に導体パターンを形成し、前
記導体パターンに導通するスルーホールを配置してなる
印刷回路基板において、 前記絶縁基板の片面に導体パターンおよびスルーホール
の所定の部分を残してソルダレジスト層を形成し、 前記導体パターンの露出したランドとスルーホールの周
辺部にクリームはんだを塗布し、電子部品を搭載してリ
フロー炉を通してはんだ付けし、 前記絶縁基板の裏面に電子部品を実装してから、フロー
はんだ付けして構成することを特徴とする印刷回路基
板。 - 【請求項２】 前記クリームはんだを塗布する前の絶縁
基板は、プリフラックス処理がなされているものである
ことを特徴とする請求項１に記載の印刷回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000223678A JP2002043737A (ja) | 2000-07-25 | 2000-07-25 | 印刷回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000223678A JP2002043737A (ja) | 2000-07-25 | 2000-07-25 | 印刷回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043737A true JP2002043737A (ja) | 2002-02-08 |
Family
ID=18717735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000223678A Pending JP2002043737A (ja) | 2000-07-25 | 2000-07-25 | 印刷回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043737A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518384B2 (en) * | 2005-01-31 | 2009-04-14 | Agilent Technologies, Inc. | Method and apparatus for manufacturing and probing test probe access structures on vias |
| US8851356B1 (en) * | 2008-02-14 | 2014-10-07 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
| US8968006B1 (en) | 2008-03-18 | 2015-03-03 | Metrospec Technology, Llc | Circuit board having a plated through hole passing through conductive pads on top and bottom sides of the board and the board |
| US9341355B2 (en) | 2008-03-06 | 2016-05-17 | Metrospec Technology, L.L.C. | Layered structure for use with high power light emitting diode systems |
| US10334735B2 (en) | 2008-02-14 | 2019-06-25 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
| US10849200B2 (en) | 2018-09-28 | 2020-11-24 | Metrospec Technology, L.L.C. | Solid state lighting circuit with current bias and method of controlling thereof |
| US11266014B2 (en) | 2008-02-14 | 2022-03-01 | Metrospec Technology, L.L.C. | LED lighting systems and method |
| WO2023037824A1 (ja) * | 2021-09-13 | 2023-03-16 | 日立Astemo株式会社 | 電子制御装置の配線基板およびその製造方法 |
-
2000
- 2000-07-25 JP JP2000223678A patent/JP2002043737A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518384B2 (en) * | 2005-01-31 | 2009-04-14 | Agilent Technologies, Inc. | Method and apparatus for manufacturing and probing test probe access structures on vias |
| US11266014B2 (en) | 2008-02-14 | 2022-03-01 | Metrospec Technology, L.L.C. | LED lighting systems and method |
| US9736946B2 (en) | 2008-02-14 | 2017-08-15 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
| US10334735B2 (en) | 2008-02-14 | 2019-06-25 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
| US10499511B2 (en) | 2008-02-14 | 2019-12-03 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
| US8851356B1 (en) * | 2008-02-14 | 2014-10-07 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
| US11304308B2 (en) | 2008-02-14 | 2022-04-12 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
| US11690172B2 (en) | 2008-02-14 | 2023-06-27 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
| US9341355B2 (en) | 2008-03-06 | 2016-05-17 | Metrospec Technology, L.L.C. | Layered structure for use with high power light emitting diode systems |
| US8968006B1 (en) | 2008-03-18 | 2015-03-03 | Metrospec Technology, Llc | Circuit board having a plated through hole passing through conductive pads on top and bottom sides of the board and the board |
| US9357639B2 (en) | 2008-03-18 | 2016-05-31 | Metrospec Technology, L.L.C. | Circuit board having a plated through hole through a conductive pad |
| US10849200B2 (en) | 2018-09-28 | 2020-11-24 | Metrospec Technology, L.L.C. | Solid state lighting circuit with current bias and method of controlling thereof |
| WO2023037824A1 (ja) * | 2021-09-13 | 2023-03-16 | 日立Astemo株式会社 | 電子制御装置の配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278959B1 (ko) | 납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법 | |
| JP2002043737A (ja) | 印刷回路基板 | |
| JPH10256722A (ja) | はんだ付けテスト評価板 | |
| JP2745720B2 (ja) | リフローはんだ付方法 | |
| JPH0787266B2 (ja) | 半田付け装置 | |
| JPH01312892A (ja) | 回路基板の製造方法 | |
| JP2697987B2 (ja) | 接続用端子付き電子部品およびその実装方法 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0661604A (ja) | プリント配線板 | |
| JP2003142812A (ja) | チップ部品の実装方法 | |
| JP2002280681A (ja) | 部品実装基板の製造方法、およびプリント配線板 | |
| JP3905355B2 (ja) | チップ部品の実装方法 | |
| JPH08236921A (ja) | 電子部品の半田付け方法 | |
| JPH02198186A (ja) | プリント配線板シールド層検査方法と検査手段 | |
| JPH0629654A (ja) | 電子装置 | |
| JPH04133492A (ja) | 印刷配線板の製造方法 | |
| JPH11251740A (ja) | プリント基板およびその製造方法 | |
| JPH0430494A (ja) | 印刷配線板及びその製造法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPH03297190A (ja) | プリント配線板 | |
| JPS62293793A (ja) | プリント基板 | |
| JPH0730238A (ja) | チップ部品の半田付け方法およびチップ部品の搭載構造 | |
| JP2000269626A (ja) | 回路基板と表面実装部品 | |
| JPH04264796A (ja) | プリント配線板 | |
| JPH04336489A (ja) | プリント基板 |