WO2023037824A1 - 電子制御装置の配線基板およびその製造方法 - Google Patents

電子制御装置の配線基板およびその製造方法 Download PDF

Info

Publication number
WO2023037824A1
WO2023037824A1 PCT/JP2022/030839 JP2022030839W WO2023037824A1 WO 2023037824 A1 WO2023037824 A1 WO 2023037824A1 JP 2022030839 W JP2022030839 W JP 2022030839W WO 2023037824 A1 WO2023037824 A1 WO 2023037824A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
multilayer substrate
signal wiring
wiring
control device
Prior art date
Application number
PCT/JP2022/030839
Other languages
English (en)
French (fr)
Inventor
孝則 関口
貴之 出口
Original Assignee
日立Astemo株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立Astemo株式会社 filed Critical 日立Astemo株式会社
Priority to CN202280057648.5A priority Critical patent/CN117898030A/zh
Priority to JP2023546851A priority patent/JPWO2023037824A1/ja
Publication of WO2023037824A1 publication Critical patent/WO2023037824A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Definitions

  • the present invention relates to a wiring board for an electronic control device, and more particularly to a wiring board provided with conductor pads for contacting inspection probes.
  • Wiring boards manufactured through the process of forming a multilayer board with a desired circuit and mounting components are individually inspected after completion using an inspection device such as an ICT (in-circuit tester). Therefore, in general, a land portion, ie, a check land, is formed in a part of the circuit with which the tip of the inspection probe is brought into contact during inspection.
  • ICT in-circuit tester
  • Patent Document 1 after filling the inside of a blind hole having a conductive pattern on the inner circumference with a resin, a check land is formed on the surface of a substrate so as to cover the blind hole, and the conductive pattern of the blind hole is used as an inner layer circuit.
  • a wiring substrate connected to a pattern is disclosed.
  • the check land made of copper foil or the like is exposed and the inspection probe comes into direct contact with it, the check land is easily corroded and the surface is easily damaged by contact with the inspection probe.
  • an electronic component mounted on a multilayer board, signal wiring on a surface layer or an inner layer electrically connected to the electronic component, and the signal wiring and a conductor pad for contacting an inspection probe provided on the surface of the multilayer substrate and exposed on the surface of the multilayer substrate
  • the conductor pad includes vias provided in the multilayer substrate along the stacking direction of the multilayer substrate and connected to the signal wirings, and solder filled in openings of the vias.
  • a method for manufacturing a wiring board for an electronic control device includes: Forming a multilayer substrate with signal wiring, forming vias along the stacking direction of the multilayer substrate so as to be electrically connected to the signal wiring on the surface layer or inner layer of the multilayer substrate; Place the solder material in the opening of this via, The solder material is heated and cooled.
  • the inspection probe contacts the solder surface, there is no problem of abrasion or corrosion of the conductor pad due to contact with the inspection probe.
  • the manufacturing process can be simplified because the vias can be filled with solder.
  • FIG. 1 is a plan view of a wiring board according to an embodiment
  • FIG. FIG. 2 is a cross-sectional view taken along line AA of FIG. 1
  • FIG. 4 is an explanatory diagram showing the relationship between the solder shape and the inspection probe
  • FIG. 5 is a cross-sectional view showing a second embodiment in which conductor pads are provided in the middle of signal wiring in an inner layer
  • FIG. 11 is a plan view showing a third embodiment in which signal wirings and conductor pads are arranged symmetrically;
  • FIG. 1 is a plan view showing part of a wiring board 1 according to an embodiment of the invention
  • FIG. 2 is a cross-sectional view taken along line AA in FIG.
  • the wiring board 1 is a multilayer printed wiring board using a multilayer board 2 in which a plurality of insulating material layers 2a are laminated together with metal foil layers. is used to form a predetermined circuit pattern.
  • FIG. 1 shows several signal wirings 3 formed on the surface layer.
  • electronic components 4 are mounted on the multilayer substrate 2, and signal wirings 3 are connected to these electronic components 4.
  • the electronic component 4 is soldered to a rectangular land portion 5 formed as a part of the metal foil layer together with the signal wiring 3 with solder 6 such as reflow soldering.
  • each signal wiring 3 is provided with a conductor pad 11 for contacting an inspection probe.
  • the conductor pad 11 has a circular shape in a plan view of the wiring board 1 (viewed from a direction perpendicular to the surface).
  • the conductor pad 11 includes a via 13 provided along the stacking direction of the multilayer substrate 2 at the center of a circular land portion 12 formed as a part of the metal foil layer together with the signal wiring 3, and solder 14 filled in the opening of the via 13 .
  • the via 13 is formed by, for example, processing a hole using a laser, cleaning the inner peripheral surface of the hole, and then plating the inner surface of the hole with a metal (for example, copper plating). It is configured as a so-called blind via with tip sealing that penetrates only. Further, by performing hole processing with a laser, the surface of the wiring substrate 1 (the surface on which the electronic component 4 is mounted) side becomes a tapered hole with a relatively large diameter.
  • the plated layer 15 provided on the inner peripheral surface of the hole is continuous with the land portion 12 on the surface of the multilayer substrate 2, and electrical connection is made between the two. Further, as shown in FIG. 2, a signal wiring 3A is formed in the inner metal foil layer along the lower surface of the first insulating material layer 2a, and the end of the inner signal wiring 3A is the tip of the via 13. It is connected to the plated layer 15 in the part. It should be noted that the circular land portion 12 of the surface layer has a substantially annular shape due to the hole being machined in the center.
  • the solder 14 is filled in the opening of the tapered via 13 provided with the plated layer 15 on the surface side of the wiring board 1 . That is, as shown in FIG. 2, the entire inner opening of the cup-shaped via 13 is filled with the solder 14, and the peripheral edge of the opening of the via 13 and part of the land 12 are covered with the solder 14. ing.
  • the solder 14 is obtained by filling the openings of the vias 13 with, for example, a paste-like solder material after the holes to be the vias 13 are plated with the metal described above, and heating the solder material by an appropriate heating means to melt the solder material. , and solidified by cooling.
  • the solder 14 has a shape in which the central portion is recessed compared to the peripheral portion, as shown in FIG.
  • the peripheral edge of the solder 14 which is circular in plan view, overlaps the surface of the land 12 as described above, and is therefore positioned higher than the surface of the land 12 .
  • the central portion of the solder 14 is recessed so as to be relatively lower than this.
  • FIG. 3 is an explanatory view showing the relationship between the shape of the solder 14 on the conductor pad 11 and the inspection probe 21.
  • an inspection device such as an ICT (In-Circuit Tester)
  • ICT In-Circuit Tester
  • the test probes 21 thus formed are brought into contact with the conductor pads 11 in the vertical direction (stacking direction) of the wiring board 1 to establish an electrical connection for testing.
  • the tip of the inspection probe 21 comes into contact with the recessed central portion of the solder 14 .
  • test probe 21 is guided to the central portion of the solder 14, and the test probe 21 comes off the conductor pad 11 and damages other signal wirings 3 and the like. There is no such thing.
  • the inspection probe 21 does not directly contact the plated layer 15 of the via 13 and the land portion 12 but contacts the solder 14 covering them, the plated layer 15 and the land portion 12 are not damaged or worn. In addition, since the plated layer 15 and the land portion 12 are not exposed to the outside, their oxidation and corrosion are suppressed.
  • the via 13 serving as the conductor pad 11 has a function as a general via for connecting the signal wiring 3 on the surface layer and the signal wiring 3A on the inner layer between layers.
  • the vias 13 for connection between the layers also serve as the conductor pads 11 , so that the conductor pads 11 do not occupy an extra area on the wiring board 1 . Therefore, it is advantageous in increasing the component mounting density on the wiring board 1 .
  • the conductor pads 11 of the above embodiment do not form a so-called stub wiring, there is no problem such as resonance or impedance mismatch due to the formation of the stub wiring.
  • FIG. 4 shows a cross-sectional view of the wiring board 1 of the second embodiment.
  • the surface layer signal wiring 3B and the signal wiring 3C are connected to each other via the inner layer signal wiring 3D.
  • An end portion of the signal wiring 3B and one end portion of the signal wiring 3D are connected to each other by an interlayer connection via 13A, and the other end of the signal wiring 3D and an end of the signal wiring 3C are connected to each other by an interlayer connection via 13B. connected to each other by
  • the signal wirings 3B, 3D, and 3C constitute one continuous signal wiring.
  • the vias 13A and 13B have the same configuration as the vias 13 that become the conductor pads 11, except that the solder 14 is not provided. That is, the inner peripheral surface of the hole processed by laser or the like is plated.
  • a conductor pad 11 for contacting an inspection probe is provided in the intermediate portion of the signal wiring 3D passing through the inner layer.
  • the conductor pad 11 itself is the same as that of the embodiment described above, and is composed of a via 13 provided along the stacking direction of the multilayer substrate 2 and a solder 14 filled in the opening of the via 13. ing.
  • the solder 14 has a shape with a concave central portion.
  • this conductor pad 11 is not connected to the signal wiring on the surface layer. That is, on the surface of the wiring board 1, the conductor pads 11 are independent from the signal wirings 3B, 3C, etc. on the surface layer.
  • FIG. 5 shows a third embodiment in which conductor pads 11 are provided at one ends of a pair of signal wirings 3E and 3F for differential signals.
  • a pair of signal wirings 3E and 3F are arranged symmetrically with each other and are arranged in parallel so that the distance d between them is constant at each part.
  • Circular land portions 12 and conductive pads 11 are arranged so as to be biased outward from each other so that the same distance d is maintained at the end portion provided with conductive pads 11 as well.
  • the structure of the conductor pad 11 itself is basically the same as that of the above-described embodiment.
  • the present invention is not limited to the above embodiment, and various modifications are possible.
  • the vias 13 that become the conductor pads 11 are in the form of non-through blind vias, but the multilayer substrate 2 as a whole can also be constructed in the form of through holes.
  • the number of layers, material, etc. of the multilayer substrate 2 are arbitrary.

Abstract

配線基板(1)を構成する多層基板(2)の表層に電子部品(4)が搭載されており、表層の信号配線(3)が電子部品(4)に電気的に接続されている。検査プローブ接触用の導体パッド(11)は、ビア(13)と、その内側の開口部に充填されたはんだ(14)と、から構成される。ビア(13)は、レーザー加工したテーパ状の孔の内周面に金属メッキが施されており、表層の信号配線(3)と内層の信号配線(3A)とを層間で接続する。はんだ(14)は、はんだ材料を充填し、加熱して溶融させることでビア(13)の開口部に充填される。冷却固化する際に周縁部が先に固化しようとするので、周縁部に比較して中央部が凹んだ形状となる。これにより検査プローブ(21)が確実に接触する。

Description

電子制御装置の配線基板およびその製造方法
 この発明は、電子制御装置の配線基板に関し、特に、検査プローブ接触用の導体パッドを備えた配線基板に関する。
 所望の回路を有する多層基板の形成や部品の実装工程を経て製造される配線基板は、完成後に、ICT(インサーキットテスタ)等の検査装置を用いて個々に検査される。そのため、一般に、検査の際に検査プローブの先端を接触させるためのランド部つまりチェックランドが回路の一部に形成されている。
 特許文献1には、内周に導電パターンを有するブラインドホールの内側に樹脂を充填した上で、基板表面にブラインドホールを覆うようにチェックランドを形成し、かつブラインドホールの導電パターンを内層の回路パターンに接続した配線基板が開示されている。
 しかしながら、上記の構成では、ブラインドホールを樹脂で埋めた上で、その上にチェックランドを形成するという特殊な工程が必要であり、工程が複雑化するとともに製造コストが高くなる欠点がある。
 また、銅箔等からなるチェックランドが露出し、ここに検査プローブが直接に接触する構成であるため、チェックランドが腐食したり、検査プローブとの接触で表面に傷が付いたりしやすい。
特開2000-133950号公報
 この発明に係る電子制御装置の配線基板は、その一つの態様において、多層基板上に実装された電子部品と、この電子部品と電気的に接続される表層もしくは内層における信号配線と、上記信号配線に対し設けられ、かつ上記多層基板の表面に露出した検査プローブ接触用の導体パッドと、を備え、
 上記導体パッドは、上記多層基板に該多層基板の積層方向に沿って設けられ、かつ上記信号配線に接続されたビアと、このビアの開口部に充填されたはんだと、を備える。
 また、この発明に係る電子制御装置の配線基板の製造方法は、
 信号配線を備えた多層基板を形成し、
 この多層基板の表層もしくは内層の信号配線に電気的に接続するように該多層基板の積層方向に沿ったビアを形成し、
 このビアの開口部にはんだ材料に配置し、
 このはんだ材料を加熱し、かつ冷却する。
 この発明によれば、検査プローブがはんだ表面に接触するため、検査プローブとの接触による摩耗や導体パッドの腐食の問題がない。またビアにはんだを充填すればよいので、製造工程も簡単となる。
一実施例の配線基板の平面図。 図1のA-A線に沿った断面図。 はんだの形状と検査プローブとの関係を示した説明図。 内層の信号配線の途中に導体パッドを設けた第2実施例を示す断面図。 信号配線および導体パッドを対称に配置した第3実施例を示す平面図。
 以下、この発明の一実施例を図面に基づいて詳細に説明する。
 図1は、この発明の一実施例となる配線基板1の一部を示した平面図であり、図2は、図1のA-A線に沿った断面図である。配線基板1は、複数の絶縁材層2aが金属箔層とともに積層されてなる多層基板2を用いた多層印刷配線基板であって、表層および内層にそれぞれ位置する金属箔層に、エッチング等の技術を用いて所定の回路パターンが形成されている。図1には、表層に形成されたいくつかの信号配線3が示されている。また図1および図2に示すように、多層基板2の上に、電子部品4が実装されており、これらの電子部品4に信号配線3が接続されている。電子部品4は、図2に示すように、信号配線3とともに金属箔層の一部として形成された矩形のランド部5に、例えばリフローはんだ付け等によるはんだ6を介してはんだ付けされている。
 図1に示すように、信号配線3の各々に対して、検査プローブ接触用の導体パッド11が設けられている。導体パッド11は、配線基板1の平面視(表面に直交する方向から見た図)においては円形をなしている。
 導体パッド11は、図2に示すように、信号配線3とともに金属箔層の一部として形成された円形のランド部12の中心において多層基板2の積層方向に沿って設けられたビア13と、このビア13の開口部に充填されたはんだ14と、から構成されている。ビア13は、例えばレーザーを用いて孔加工を行い、洗浄した後に孔の内周面に金属メッキ(例えば銅メッキ)を施したものであり、この実施例では、1層目の絶縁材層2aのみを貫通した先端封止のいわゆるブラインドビアとして構成されている。またレーザーにより孔加工を行うことにより、配線基板1の表面(電子部品4が実装されている側の面)側が相対的に大径となったテーパ状の孔となっている。孔の内周面に設けられるメッキ層15は、多層基板2表面のランド部12に連続しており、両者間で電気的接続がなされている。また、図2に示すように、1層目の絶縁材層2aの下面に沿う内層の金属箔層に信号配線3Aが形成されており、この内層の信号配線3Aの端部がビア13の先端部におけるメッキ層15に接続されている。なお、表層の円形のランド部12は、中心に孔加工がなされることで、実質的に円環状となっている。
 はんだ14は、メッキ層15が設けられたテーパ状のビア13の配線基板1の表面側の開口部に充填されている。すなわち、図2に示すように、カップ状をなすビア13の内側の開口部の全体にはんだ14が充填されているとともに、ビア13の開口周縁さらにはランド部12の一部をはんだ14が覆っている。このはんだ14は、ビア13となる孔に上述の金属メッキを施した後に、例えばペースト状をなすはんだ材料をビア13の開口部に充填し、適当な加熱手段により加熱してはんだ材料を溶融し、かつ冷却して固化させたものである。
 ここで、溶融したはんだ材料が冷却して固化する際には、メッキ層15に接している外周部が先に温度低下し、中心部が遅れて固化しようとする。そして、溶融したはんだ材料が温度低下するに伴い、その体積が収縮する。そのため、最終的に固化した状態では、はんだ14は、図2に示すように、周縁部に比較して中央部が凹んだ形状となる。平面視において円形をなすはんだ14の周縁部は、前述したようにランド部12の表面に重なっており、従って、ランド部12の表面位置よりも高い位置にある。はんだ14の中央部は、これよりも相対的に低い位置となるように凹んでいる。
 図3は、導体パッド11におけるはんだ14の形状と検査プローブ21との関係を示した説明図であり、ICT(インサーキットテスタ)等の検査装置を用いた検査工程において、先端が鋭利な針状となった検査プローブ21が導体パッド11に配線基板1の垂直方向(積層方向)に突き当てられ、検査のための電気的な接続がなされる。このとき、検査プローブ21の先端ははんだ14の凹んだ中央部に接触する。そのため、安定した接触状態が得られるとともに、多少の位置の誤差があったとしてもはんだ14の中央部に案内され、検査プローブ21が導体パッド11から外れて他の信号配線3等を傷付けてしまうようなことがない。
 また検査プローブ21は、ビア13のメッキ層15やランド部12に直接に接触せず、これらを覆うはんだ14に接触するので、メッキ層15やランド部12の損傷や摩耗が生じない。またメッキ層15やランド部12が外部に露出しないことで、その酸化や腐食等が抑制される。
 また、この実施例では、導体パッド11となるビア13は、表層の信号配線3と内層の信号配線3Aとを層間で接続する一般的なビアとしての機能を備えている。つまり、層間の接続用のビア13が導体パッド11を兼ねた構成となっており、配線基板1上で導体パッド11が余分な面積を占有することがない。従って、配線基板1における部品実装密度を高める上で有利となる。
 また、上記実施例の導体パッド11は、いわゆるスタブ配線の形となっていないため、スタブ配線の形成による共振やインピーダンス不整合といった不具合を伴うことがない。
 次に、図4は、第2実施例の配線基板1の断面図を示している。この第2実施例においては、表層の信号配線3Bと信号配線3Cとが、内層の信号配線3Dを介して互いに接続されている。信号配線3Bの端部と信号配線3Dの一端部とが層間接続用のビア13Aによって互いに接続されており、信号配線3Dの他端部と信号配線3Cの端部とが層間接続用のビア13Bによって互いに接続されている。これにより、信号配線3B,3D,3Cが1本の連続した信号配線を構成している。ビア13A,13Bは、はんだ14を具備しない点を除き、導体パッド11となるビア13と同様の構成である。すなわち、レーザー等により加工された孔の内周面にメッキ処理がなされている。
 内層を通る信号配線3Dの中間部に、検査プローブ接触用の導体パッド11が設けられている。導体パッド11自体は、前述した実施例のものと同様であり、多層基板2の積層方向に沿って設けられたビア13と、このビア13の開口部に充填されたはんだ14と、から構成されている。はんだ14は、中央部が凹んだ形状をなす。但し、この導体パッド11は、表層においては信号配線が接続されていない。つまり、配線基板1の表面においては、表層にある信号配線3B,3C等から導体パッド11が独立している。
 このような構成においては、検査対象となる信号配線が導体パッド11周囲に露出していないため、検査プローブ21が誤って信号配線に接触することによる断線が確実に防止される。
 次に、図5は、差動信号用の一対の信号配線3E,3Fの一端部にそれぞれ導体パッド11を設けた第3実施例を示している。この実施例では、一対の信号配線3E,3Fが互いに対称をなすように配置され、かつ両者間の間隔dが各部で一定となるように平行に設けられている。そして、導体パッド11を備えた端部においても同じ間隔dが保たれるように、互いに外側に偏った形に円形のランド部12および導体パッド11が配置されている。導体パッド11自体の構成は、前述した実施例のものと基本的に変わりがない。
 以上、この発明の一実施例を詳細に説明したが、この発明は上記実施例に限定されるものではなく、種々の変更が可能である。例えば上記実施例では導体パッド11となるビア13が非貫通のブラインドビアの形となっているが、多層基板2全体を孔が貫通した形に構成することもできる。また多層基板2の層数や材質等は任意である。

Claims (7)

  1.  多層基板上に実装された電子部品と、
     この電子部品と電気的に接続される表層もしくは内層における信号配線と、
     上記信号配線に対し設けられ、かつ上記多層基板の表面に露出した検査プローブ接触用の導体パッドと、
     を備え、
     上記導体パッドは、
     上記多層基板に該多層基板の積層方向に沿って設けられ、かつ上記信号配線に接続されたビアと、
     このビアの開口部に充填されたはんだと、
     を備えてなる、電子制御装置の配線基板。
  2.  上記開口部に充填された上記はんだは、周縁部に比較して中央部が凹んだ形状をなしている、請求項1に記載の電子制御装置の配線基板。
  3.  上記ビアは、上記多層基板の内層に設けられた信号配線に接続されており、上記多層基板の表面では他の信号配線から独立している、請求項1または2に記載の電子制御装置の配線基板。
  4.  上記ビアは、上記多層基板の表層にある信号配線と内層にある信号配線とを当該多層基板の積層方向に接続している、請求項1または2に記載の電子制御装置の配線基板。
  5.  上記ビアは、ブラインドビアである、請求項1に記載の電子制御装置の配線基板。
  6.  上記ビアは、はんだが充填される開口部側が相対的に大径となったテーパ状をなしている、請求項1に記載の電子制御装置の配線基板。
  7.  信号配線を備えた多層基板を形成し、
     この多層基板の表層もしくは内層の信号配線に電気的に接続するように該多層基板の積層方向に沿ったビアを形成し、
     このビアの開口部にはんだ材料に配置し、
     このはんだ材料を加熱し、かつ冷却する、
     電子制御装置の配線基板の製造方法。
PCT/JP2022/030839 2021-09-13 2022-08-15 電子制御装置の配線基板およびその製造方法 WO2023037824A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280057648.5A CN117898030A (zh) 2021-09-13 2022-08-15 电子控制装置的配线基板及其制造方法
JP2023546851A JPWO2023037824A1 (ja) 2021-09-13 2022-08-15

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-148484 2021-09-13
JP2021148484 2021-09-13

Publications (1)

Publication Number Publication Date
WO2023037824A1 true WO2023037824A1 (ja) 2023-03-16

Family

ID=85507566

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/030839 WO2023037824A1 (ja) 2021-09-13 2022-08-15 電子制御装置の配線基板およびその製造方法

Country Status (3)

Country Link
JP (1) JPWO2023037824A1 (ja)
CN (1) CN117898030A (ja)
WO (1) WO2023037824A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056870U (ja) * 1991-07-08 1993-01-29 株式会社東芝 印刷配線板
JP2002043737A (ja) * 2000-07-25 2002-02-08 Murata Mach Ltd 印刷回路基板
US20060237516A1 (en) * 2005-04-22 2006-10-26 Alexander Leon Method of treating and probing a via
US20070018663A1 (en) * 2005-01-31 2007-01-25 Leinbach Glen E Method and apparatus for manufacturing and probing test probe access structures on vias
US20080160252A1 (en) * 2006-12-27 2008-07-03 Alexander Leon Via design for flux residue mitigation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056870U (ja) * 1991-07-08 1993-01-29 株式会社東芝 印刷配線板
JP2002043737A (ja) * 2000-07-25 2002-02-08 Murata Mach Ltd 印刷回路基板
US20070018663A1 (en) * 2005-01-31 2007-01-25 Leinbach Glen E Method and apparatus for manufacturing and probing test probe access structures on vias
US20060237516A1 (en) * 2005-04-22 2006-10-26 Alexander Leon Method of treating and probing a via
US20080160252A1 (en) * 2006-12-27 2008-07-03 Alexander Leon Via design for flux residue mitigation

Also Published As

Publication number Publication date
CN117898030A (zh) 2024-04-16
JPWO2023037824A1 (ja) 2023-03-16

Similar Documents

Publication Publication Date Title
US6521842B2 (en) Hybrid surface mount and pin thru hole circuit board
KR101488996B1 (ko) 배선 회로 기판과 전자 부품의 접속 구조
US20090183899A1 (en) Printed wiring board
JP2008218925A (ja) 配線板、配線板の製造方法及び検査方法
US20080149382A1 (en) Method of inspecting printed wiring board and printed wiring board
TW201844069A (zh) 電子模塊與電路板
WO2023037824A1 (ja) 電子制御装置の配線基板およびその製造方法
US9462680B2 (en) Printed circuit board
US11570894B2 (en) Through-hole and surface mount printed circuit card connections for improved power component soldering
JP6546683B2 (ja) 回路付サスペンション基板およびその製造方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2007266178A (ja) プリント配線基板
JP6295598B2 (ja) プリント基板の製造方法及びプリント基板ユニットの製造方法
JP5258497B2 (ja) プリント配線板のはんだ接合検査用配線構造
JP2008028213A (ja) 回路基板及びその検査方法
JP2014165235A (ja) 回路基板及び接続構造
WO2022250088A1 (ja) プリント基板およびその製造方法
US10638605B2 (en) Printed circuit board structure
JP2011035211A (ja) 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法
JP2011009624A (ja) 配線基板
JP2009123757A (ja) 配線基板およびその製造方法
JP2020155694A (ja) 両面配線基板
JP2003115648A (ja) プリント基板及びプリント基板のテストランド形成方法
JP2015002263A (ja) 配線基板、多層配線基板の製造方法
KR19980028045U (ko) BGA(Ball Grid Array) 부품의 실장을 위한 인쇄회로기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22867146

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023546851

Country of ref document: JP