JP2011009624A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2011009624A JP2011009624A JP2009153635A JP2009153635A JP2011009624A JP 2011009624 A JP2011009624 A JP 2011009624A JP 2009153635 A JP2009153635 A JP 2009153635A JP 2009153635 A JP2009153635 A JP 2009153635A JP 2011009624 A JP2011009624 A JP 2011009624A
- Authority
- JP
- Japan
- Prior art keywords
- connection pad
- solder
- element connection
- recognition mark
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】認識マークを画像認識装置で正確に認識して半導体素子の電極と素子接続パッドとを半田を介して正常に接続することが可能な配線基板を提供すること。
【解決手段】絶縁基板1と、絶縁基板1の表面に形成された導体層から成る配線導体2と、配線導体2の一部から成り、半導体素子Sの電極Tが半田8aを介して電気的に接続される素子接続パッド2aと、絶縁基板1の表面および前記導体層上に被着されており、素子接続パッド2aを露出させる第1の開口部6aを有するとともに、導体層の一部を認識マーク7として露出させる第2の開口部6cを有するソルダーレジスト層6と、素子接続パッド2aに溶着された半田8aとを具備して成る配線基板であって、認識マーク7は、素子接続パッド2aに電気的に接続されたベタパターンの中に位置し、かつ該ベタパターンから電気的に独立している。
【選択図】図1
【解決手段】絶縁基板1と、絶縁基板1の表面に形成された導体層から成る配線導体2と、配線導体2の一部から成り、半導体素子Sの電極Tが半田8aを介して電気的に接続される素子接続パッド2aと、絶縁基板1の表面および前記導体層上に被着されており、素子接続パッド2aを露出させる第1の開口部6aを有するとともに、導体層の一部を認識マーク7として露出させる第2の開口部6cを有するソルダーレジスト層6と、素子接続パッド2aに溶着された半田8aとを具備して成る配線基板であって、認識マーク7は、素子接続パッド2aに電気的に接続されたベタパターンの中に位置し、かつ該ベタパターンから電気的に独立している。
【選択図】図1
Description
本発明は、半導体素子等を搭載するために用いられる配線基板に関するものである。
従来、半導体素子を搭載するために用いられる配線基板は、例えば図3に示すように、ガラス−エポキシ板等から成る絶縁板11aやエポキシ樹脂等から成る絶縁層11bを複数層積層して成る絶縁基板11の内部および表面に銅箔や銅めっき膜等の導体層から成る配線導体12を設けて成る。
このような配線基板においては、絶縁基板11の上面に設けた配線導体12の一部が絶縁基板11の上面中央部において半導体素子Sの電極Tが半田13aを介して接続される複数の素子接続パッド12aを形成しているとともに、図4に示すように、その周囲において一部の素子接続パッド12aに電気的に接続された広面積のベタパターンを形成している。また、絶縁基板11の下面に設けた配線導体12の一部が図示しない外部電気回路基板の配線導体に半田ボールBを介して接続される複数の外部接続パッド12bを形成している。
さらに、絶縁基板11の上下面には各素子接続パッド12aおよび各外部接続パッド12bを露出させる開口部14a、14bを有するソルダーレジスト層14が被着形成されている。また、ソルダーレジスト層14から露出した素子接続パッド12a上には半導体素子Sの電極Tとの接続を容易なものとするための半田13aが予め溶着されており、外部接続パッド12bには半田ボールBとの接続を容易なものとするために半田13bが予め溶着されている。
このような配線基板において、素子接続パッド12aおよび外部接続パッド12bに半田13a、13bを溶着するには、素子接続パッド12aおよび外部接続パッド12bの露出表面に、半田粉末およびフラックスを含有する半田ペーストをスクリーン印刷法により印刷した後、その半田ペーストを加熱溶融させて溶着する方法が採用される。なお、半田13a、13bを優着させた後は、半田ペーストに含まれていたフラックスの残渣等を除去するための洗浄液により洗浄されて配線基板として完成する。
そして、この配線基板は、素子接続パッド12aに半導体素子Sの電極Tを位置合わせした後、半導体素子Sの電極Tと素子接続パッド12aとを半田13aを介して接合することにより半導体素子Sが搭載された半導体装置となる。
ところで、このような配線基板において、半導体素子Sの電極Tを素子接続パッド12aに位置合わせするには、一般的には画像認識装置を備えた自動機が用いられており、絶縁基板11の上面に半導体素子Sを位置合わせするための基準となる位置決め用の認識マーク15を設けておくとともに、この認識マーク15を自動機の画像認識装置で認識し、その情報を基にして自動で位置合わせする方法が採用されている。なお、位置決め用の認識マーク15は、例えば絶縁基板11の上面に被着させた配線導体12により形成されたベタパターンの一部をソルダーレジスト層14に設けた開口14cから所定の形状に露出させることにより形成されている。
しかしながら、認識マーク15を形成するための配線導体12から成るベタパターンは、上述したように、一部の素子接続パッド12aに電気的に接続されている。このように、認識マーク15を形成するためのベタパターンが一部の素子接続パッド12aに電気的に接続されている場合、素子接続パッド12aに半田13aを溶着させた後、配線基板を洗浄液により洗浄すると、洗浄液中において、銅箔や銅めっきから成る認識マーク15と、これに電気的に接続された素子接続パッド12a上の半田13aとの間で電池作用が発生し、それにより銅箔や銅めっきから成る認識マーク15が変色してしまい、その結果、認識マーク15を画像認識装置で正確かつ確実に認識することが困難となる場合があるという問題点を有していた。
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、認識マークを画像認識装置で正確かつ確実に認識して半導体素子の電極と素子接続パッドとを半田を介して正常に接続することが可能な配線基板を提供することにある。
本発明の配線基板は、絶縁基板と、該絶縁基板の表面に形成された導体層から成る配線導体と、該配線導体の一部から成り、半導体素子の電極が半田を介して電気的に接続される素子接続パッドと、前記絶縁基板の表面および前記導体層上に被着されており、前記素子接続パッドを露出させる第1の開口部を有するとともに前記導体層の一部を認識マークとして露出させる第2の開口部を有するソルダーレジスト層と、前記素子接続パッドに溶着された半田とを具備して成る配線基板であって、前記認識マークは、前記素子接続パッドに電気的に接続されたベタパターンの中に位置し、かつ該ベタパターンから電気的に独立していることを特徴とするものである。
本発明の配線基板によれば、認識マークは、素子接続パッドに電気的に接続されたベタパターンの中に、該ベタパターンから電気的に独立して配置されていることから、洗浄液中において認識マークと素子接続パッドに溶着された半田との間に電池作用が発生することはなく、その結果、洗浄により認識マークが変色することもない。したがって、認識マークを画像認識装置で正確かつ確実に認識することができ、それにより半導体素子の電極と素子接続パッドとを半田を介して正常に接続することができる。
次に、本発明の配線基板を添付の図1および図2に基づき詳細に説明する。これらの図において1は絶縁基板、2は配線導体、2aは素子接続パッド、2bは外部接続パッド、6はソルダーレジスト層、7は認識マーク、8a、8bは半田であり、主としてこれらで半導体素子Sを搭載するための配線基板が構成される。
絶縁基板1は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状のコア用の絶縁板1aの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成るビルドアップ用の絶縁層1bをそれぞれ複数層ずつ積層して成り、その上面から下面にかけて銅箔や銅めっき膜等の導体層から成る複数の配線導体2が形成されている。
絶縁基板1を構成するコア用の絶縁板1aは、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.2〜1.0mm程度の複数のスルーホール3を有している。そして、その上下面および各スルーホール3の内面には配線導体2の一部が被着されており、上下面の配線導体2がスルーホール3を介して電気的に接続されている。
このような絶縁板1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板1a上下面の配線導体2は、絶縁板1a用のシートの上下全面に厚みが5〜50μm程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール3内面の配線導体2は、絶縁板1aにスルーホール3を設けた後に、このスルーホール3内面に無電解めっき法および電解めっき法により厚みが5〜50μm程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁板1aのスルーホール3の内部には、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂4が充填されている。孔埋め樹脂4は、スルーホール3を塞ぐことによりスルーホール3の直上および直下にビルドアップ用の絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール3内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を平坦に研磨することにより形成される。そして、この孔埋め樹脂4を含むコア用の絶縁板1aの上下面にビルドアップ用の絶縁層1bが積層されている。
コア用の絶縁板1aの上下面に積層されたビルドアップ用の絶縁層1bは、それぞれの厚みが20〜50μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数のビアホール5を有している。これらの絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものであり、各絶縁層1bにはその表面およびビアホール5内に配線導体2の一部が被着されている。そして、上層の配線導体2と下層の配線導体2とをビアホール5の内部を介して電気的に接続することにより高密度配線を立体的に形成可能としている。
このようなビルドアップ用の絶縁層1bは、厚みが20〜50μm程度の未硬化の熱硬化性樹脂フィルムをコア用の絶縁板1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール5を穿孔し、さらにその上に同様にして次のビルドアップ用の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1b表面およびビアホール5内に被着された配線導体2は、各絶縁層1bを形成する毎に各絶縁層1bの表面およびビアホール5内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
さらに、最表層の絶縁層1b上には後述する素子接続パッド2a、外部接続パッド2bおよび認識マーク7を露出させる開口部6a、6b、6cを有するソルダーレジスト層6が被着されている。ソルダーレジスト層6は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを30〜70質量%程度分散させた絶縁材料から成り、最表層の配線導体2同士の電気的絶縁信頼性を高めるとともに、素子接続パッド2a、外部接続パッド2bおよび認識マーク7の外形を画定する作用をなす。
このようなソルダーレジスト層6は、その厚みが10〜50μm程度であり、感光性を有するソルダーレジスト層6用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最表層の絶縁層1b上に塗布し、これを乾燥させた後、露光および現像処理を行なって接続パッド2a、2bおよび認識マーク7を露出させる開口部6a、6b、6cを形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層6用の未硬化の樹脂フィルムを最上層の絶縁層1b上に貼着した後、これを熱硬化させ、しかる後、接続パッド2a、2bおよび認識マーク7に対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって素子接続パッド2a、外部接続パッド2bおよび認識マーク7を露出させる開口部6a、6b、6cを有するように形成される。
絶縁基板1の上面から下面にかけて形成された配線導体2は、半導体素子Sの各電極を外部電気回路基板に接続するための導電路として機能し、絶縁基板1の上面に被着された配線導体2の一部がソルダーレジスト層6の開口部6aから露出して素子接続パッド2aを形成しているとともに、その周囲において一部の素子接続パッド2aに電気的に接続された広面積のベタパターンを形成している。また、絶縁基板1の下面に被着された配線導体2の一部は、ソルダーレジスト層6の開口部6bから露出して外部接続パッド2bを形成している。そして、素子接続パッド2aには半導体素子Sの電極Tが半田8aを介して電気的に接続され、外部接続パッド2bには外部電気回路基板の配線導体が半田ボールBを介して電気的に接続される。
また、素子接続パッド2a、外部接続パッド2bには、錫−銀合金や錫−銀−銅合金等の鉛フリー半田から成る半田8a、8bがそれぞれ溶着されており、それにより半導体素子Sの各電極Tと素子接続パッド2aとの半田8aを介した接合や外部接続パッド2bと外部電気回路基板との半田ボールBを介した接合が容易なものとなっている。
このように、素子接続パッド2a、外部接続パッド2bに半田8a、8bを溶着させるには、素子接続パッド2a、外部接続パッド2bの上に錫−銀合金や錫−銀−銅合金等の鉛フリー半田から成る半田粉末とフラックスとを含有する半田ペーストを従来周知のスクリーン印刷法を採用して印刷塗布し、それを220〜260℃の温度で加熱して半田を溶融させることにより溶着する方法が採用される。なお、素子接続パッド2a、外部接続パッド2bに半田8a、8bを溶着させた後は、半田ペースト中に含まれていたフラックスの残渣等を除去するために配線基板を洗浄液により洗浄する。
さらに、本発明の配線基板においては、絶縁基板1の上面に、最上層の配線導体2を構成する導体層と同じ導体層から成る位置決め用の認識マーク7が配線導体2のベタパターンの中に位置するように設けられている。この認識マーク7は、半導体素子Sを搭載する際に半導体素子Sの電極Tと素子接続パッド2aとを位置合わせするための基準となるものであり、その外周部がソルダーレジスト層6で被覆されるとともに中央部がソルダーレジスト層6の開口部6cから露出することよりその形状が画定されている。
本発明の配線基板においては、認識マーク7は、一部の素子接続パッド2aに電気的に接続された配線導体2のベタパターンの中に位置し、かつベタパターンから電気的に独立した状態となっている。すなわち、ソルダーレジスト層の開口部2bより僅かに大きな認識マーク用の導体パターン2cがこれを取り囲むベタパターンとの間に所定幅の絶縁間隔を有して独立して設けられており、この認識マーク用の導体パターン2cの外周部がソルダーレジスト層6により覆われるとともに中央部が開口部6cから露出することにより認識マーク7が形成されている。このとき、ソルダーレジスト層6の開口部6aから露出する素子接続パッド2aとソルダーレジスト層6の開口部6cから露出する認識マーク7との位置関係は、同じソルダーレジスト層6に設けられた開口部同士の位置関係で規定されるので、認識マーク7を用いて半導体素子Sの電極Tと素子接続パッド2aとを正確に位置合わせすることができる。さらに、このように認識マーク7は一部の素子接続パッド2aに電気的に接続されたベタパターンの中に位置するものの、このベタパターンから電気的に独立していることから、洗浄液中において認識マーク7と素子接続パッド2aに溶着された半田8aとの間に電池作用が発生することはなく、その結果、洗浄により認識マーク7が変色することはない。したがって、認識マーク7を画像認識装置で正確かつ確実に認識することができ、それにより半導体素子Sの電極Tと素子接続パッド2aとを半田8aを介して正常に接続することができる。なお、認識マーク7用の導体パターン2cの直下に信号用の配線導体2を設けると、該信号用の配線導体2の特性インピーダンスが導体パターン2cの直下と、その周囲のベタパターンの直下とで異なったものとなり、信号用の配線導体2を伝播する信号が高周波信号である場合に信号を正常に伝播させることができなくなる危険性がある。したがって、認識マーク7用の導体パターン2cの直下には信号用の配線導体2を設けないことが好ましい。
かくして本発明の配線基板によれば、認識マークを画像認識装置で正確かつ確実に認識することができ、それにより半導体素子の電極と素子接続パッドとを半田を介して正常に接続することが可能な配線基板を提供することができる。なお、本発明は、上述の実施形態の一例に特定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施形態の一例では、半導体素子Sを位置決めするための認識マーク7に本発明を適用したが、半導体素子Sを位置決めするための認識マーク7以外にも、例えば品名や製造者名、製造ロット、製造日等の製品情報を表示するための認識マークに本発明を適用してもよい。この場合、製品情報を例えば画像認識装置等により正確かつ確実に認識することが可能となる。
1 絶縁基板
2 配線導体
2a 素子接続パッド
6 ソルダーレジスト層
6a 第1の開口部
6c 第2の開口部
7 認識マーク
S 半導体素子
T 半導体素子の電極
2 配線導体
2a 素子接続パッド
6 ソルダーレジスト層
6a 第1の開口部
6c 第2の開口部
7 認識マーク
S 半導体素子
T 半導体素子の電極
Claims (1)
- 絶縁基板と、該絶縁基板の表面に形成された導体層から成る配線導体と、該配線導体の一部から成り、半導体素子の電極が半田を介して電気的に接続される素子接続パッドと、前記絶縁基板の表面および前記導体層上に被着されており、前記素子接続パッドを露出させる第1の開口部を有するとともに、前記導体層の一部を認識マークとして露出させる第2の開口部を有するソルダーレジスト層と、前記素子接続パッドに溶着された半田とを具備して成る配線基板であって、前記認識マークは、前記素子接続パッドに電気的に接続されたベタパターンの中に位置し、かつ該ベタパターンから電気的に独立していることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153635A JP2011009624A (ja) | 2009-06-29 | 2009-06-29 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153635A JP2011009624A (ja) | 2009-06-29 | 2009-06-29 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011009624A true JP2011009624A (ja) | 2011-01-13 |
Family
ID=43565909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009153635A Pending JP2011009624A (ja) | 2009-06-29 | 2009-06-29 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011009624A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012163504A (ja) * | 2011-02-09 | 2012-08-30 | Hitachi Automotive Systems Ltd | 空気流量測定装置 |
JP2016157719A (ja) * | 2015-02-23 | 2016-09-01 | 京セラ株式会社 | 配線基板の製造方法 |
-
2009
- 2009-06-29 JP JP2009153635A patent/JP2011009624A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012163504A (ja) * | 2011-02-09 | 2012-08-30 | Hitachi Automotive Systems Ltd | 空気流量測定装置 |
JP2016157719A (ja) * | 2015-02-23 | 2016-09-01 | 京セラ株式会社 | 配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014155455A1 (ja) | 配線基板 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
JP2011009624A (ja) | 配線基板 | |
JP2004200412A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2009212160A (ja) | 配線基板およびその製造方法 | |
JP2009111196A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP5311656B2 (ja) | 配線基板 | |
JP2004140248A (ja) | バンプ付き配線基板およびその製造方法 | |
JP4434702B2 (ja) | 配線基板の製造方法 | |
JP2009123757A (ja) | 配線基板およびその製造方法 | |
JP5062899B2 (ja) | 配線基板の検査方法 | |
JP3967989B2 (ja) | 半田バンプ付き配線基板の製造方法 | |
JP2010157628A (ja) | 配線基板およびその製造方法 | |
JP2008251869A (ja) | 配線基板およびその製造方法 | |
JP2012114381A (ja) | 配線基板およびその製造方法 | |
JP2009239128A (ja) | 配線基板の製造方法 | |
JP2005086096A (ja) | 配線基板 | |
JP2004172416A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP3940655B2 (ja) | 半田バンプ付き配線基板および電子装置ならびに半田バンプ付き配線基板の製造方法 | |
JP2004228151A (ja) | 配線基板 | |
JP2007150358A (ja) | 半田バンプ付き配線基板および電子装置 | |
JP2005086097A (ja) | 配線基板 | |
JP2005209847A (ja) | 配線基板の製造方法 |