KR100278959B1 - 납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법 - Google Patents

납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법 Download PDF

Info

Publication number
KR100278959B1
KR100278959B1 KR1019980708341A KR19980708341A KR100278959B1 KR 100278959 B1 KR100278959 B1 KR 100278959B1 KR 1019980708341 A KR1019980708341 A KR 1019980708341A KR 19980708341 A KR19980708341 A KR 19980708341A KR 100278959 B1 KR100278959 B1 KR 100278959B1
Authority
KR
South Korea
Prior art keywords
solder
solder paste
conductive portion
slot
paste
Prior art date
Application number
KR1019980708341A
Other languages
English (en)
Other versions
KR20000005541A (ko
Inventor
패트릭 제이. 마스터톤
Original Assignee
비센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아
Publication of KR20000005541A publication Critical patent/KR20000005541A/ko
Application granted granted Critical
Publication of KR100278959B1 publication Critical patent/KR100278959B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/111—Preheating, e.g. before soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

납땜 범프 장치는 실질적인 전도성 부분(14)과 이 실질적인 전도성 부분(14)으로부터 돌출된 슬롯(16)을 포함한다. 납땜 저항 부분(12)은 실질적인 전도성 부분(14)의 주변과 슬롯(16)의 주변을 적어도 부분적으로 둘러싼다. 납땜 범프(22)는 납땜 저항 부분(12)의 적어도 일부분과 전도성 부분(14) 상에 형성된다.

Description

납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법 {SOLDER BUMP APPARATUS, ELECTRONIC COMPONENT AND METHOD FOR FORMING A SOLDER BUMP}
납땜 범프(bump)는 주로 집적 회로나 회로 기판과 같은 전자 구성 부재의 전도성 부분 또는 납땜 패드에 부착되어 전자 구성 부재의 표면 장착이 이루어지게 한다. 사전 제조 납땜 범프는, 로봇에 의해 집어 배치하는 방법 및 스크린 인쇄하는 방법을 포함한 여러가지의 공지 기술을 사용하여, 사전에 용해시킨 납땜 패드 상에 자동적으로 위치된다. 납땜 범프는 주로 납땜 범프를 납땜 패드에 고정시키는 리플로우(reflow) 작업에 후속하여 배치된다.
또한, 납땜 범프는 납땜 합금과 용제를 모두 포함하는 납땜 페이스트(paste)로부터 형성되어, 리플로우 작업 전에 납땜 패드에 부착되기도 한다. 납땜 페이스트가 리플로우 공정을 통과함에 따라, 납땜 합금은 혼합되어 납땜 범프를 형성한다.
용제는 리플로우 공정 중에 활성화되고 분산되어, 납땜 범프와 납땜 패드 모두에서 표면 이물질을 제거하고 또한 납땜 범프가 납땜 패드에 견고하게 부착되는 것을 보장한다. 그러나, 용제의 활성화 및 분산 공정 중에 납땜 범프는 용제와 함께 이동되어 납땜 패드로부터 분리된다. 또한, 용제는 납땜 범프와 납땜 패드 사이에 갇히게 되어 납땜 범프와 납땜 패드의 부착을 약화시킨다.
그러므로, 납땜 패드 상에 납땜 범프를 정확하게 위치시키고 납땜 범프와 납땜 패드 사이의 연결에 대한 신뢰성을 증가시키는 납땜 범프 방법과 장치에 대한 요구가 있다.
본 발명은 납땜 연결에 관한 것으로, 특히 납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법에 관한 것이다.
도1은 본 발명의 바람직한 실시예에 따른 전자 구성 부재의 접착 부분의 평면도이다.
도2는 도1에 도시된 접착 부분의 선 2-2를 따른 단면도이다.
도3은 리플로우 공정 중에 형성된 납땜 범프를 도시하는 것으로, 도1 및 도2에 도시된 전자 구성 부재의 접착 부분의 평면도이다.
도4는 도3에 도시된 접착 부분의 선 4-4를 따른 단면도이다.
도5는 본 발명에 따른 바람직한 실시예에 따른 납땜 범프를 형성하는 방법의 순서도이다.
본 발명의 하나의 태양에 의하면, 상기와 같은 요구는 실질적인 전도성 부분과 이 실질적인 전도성 부분으로부터 돌출된 슬롯을 포함하는 납땜 범프 장치에 의해 충족된다. 납땜 저항 부분은 실질적인 전도성 부분의 주변과 슬롯의 주변을 적어도 부분적으로 둘러싼다. 납땜 범프는 납땜 저항 부분의 적어도 일부분과 전도성 부분 상에 형성된다.
본 발명의 다른 하나의 태양에 의하면, 전자 구성 부재는 유전성 부분과, 유전성 부분 상에 배치된 실질적인 전도성 부분과, 이 실질적인 전도성 부분에 근접한 납땜 저항 부분과, 실질적인 전도성 부분과 유전성 부분으로부터 재료를 제거함으로써 형성된 슬롯과, 전도성 부분에 연결되어 납땜 저항 부분과 슬롯의 적어도 일부분을 덮는 납땜 범프를 포함한다.
본 발명의 또 다른 하나의 태양에 의하면, 납땜 범프 형성 방법은 실질적인 전도성 부분과 이 실질적인 전도성 부분으로부터 돌출된 슬롯과 전도성 부분과 슬롯을 적어도 부분적으로 둘러싸는 납땜 저항 부분을 갖는 장치를 제공하는 단계와, 납땜 페이스트가 납땜 저항 부분의 적어도 일부분과 전도성 부분을 실질적으로 덮도록 땜납과 용제로 이루어진 다량의 납땜 페이스트를 상기 장치 상에 부착시키는 단계와, 납땜 저항 부분의 적어도 일부분과 전도성 부분 상에 납땜 범프를 형성하기 위해서 납땜 페이스트를 가열하는 단계를 포함한다.
본 발명의 이점은 당해 기술 분야의 통상의 기술자라면 예시적으로 도시되어 설명된 본 발명의 바람직한 실시예(들)에 대한 이하의 설명으로부터 용이하게 알 수 있을 것이다. 실제로, 본 발명은 다른 여러 가지 실시예가 가능하며, 세부적으로 다양한 측면에서 수정이 가능하다. 따라서, 도면과 상세한 설명은 사실상 예시적인 것으로 간주해야지 한정적인 것으로 간주해서는 안된다.
도면을 참조하면, 동일한 도면 부호는 동일한 구성 부재를 나타내며, 도1은 본 발명의 바람직한 실시예에 다른 전자 구성 부재의 접착 부분의 평면도이다. 접착 부분(10)은 여러 가지 중에서, 특히 집적 회로 칩이나 인쇄 회로 기판 등의 전자 구성 부재(도시되지 않음)에 부착되거나 또는 일체 부분으로 될 수 있다. 다수의 접착 부분(10)이 단일의 전자 구성 부재 상에 있는 것도 고려된다. 일례로, 31개의 접착 부분(10)이 하나의 전자 구성 부재 상에 배치된다.
도1에 도시된 바와 같이, 접착 부분(10)은, 납땜 저항 부분(12)과, 납땜 저항 재료는 공지 및 널리 보급되어 있음, 예를 들어 구리와 같은 금속 재료로 제조된 납땜 패드로 구성할 수 있는 전도성 부분(14)과, 다량의 납땜 페이스트로 이루어진 납땜 페이스트 부분(18)을 포함한다.
슬롯(16)은 납땜 패드(14)로부터 돌출되어 납땜 패드(14)에 실질적으로 수직이다. 슬롯(16)은 임의의 원하는 형상, 예를 들어, 원형, 직사각형 또는 타원형일 수 있으며, 임의의 적당한 방식으로, 예를 들어, 레이저를 사용하여 형성될 수 있다. 납땜 저항 부분(12)은 납땜 패드(14)와 슬롯(16)을 모두 둘러싸는 것이 바람직하다. 납땜 페이스트(18)는 납땜 패드(14)를 덮으며, 납땜 저항 부분(12)과 슬롯(16) 상에 부분적으로 연장된다.
접착 부분(10)은 여러 가지 방식으로 구성될 수 있다. 접착 부분(10)에 대한 적당한 구조의 일례는 도2에 도시되어 있다. 도시된 바와 같이, 납땜 패드(14)는 세라믹이나 다른 재료와 같은 기판인 유전성 부분(20) 상에 배치된 더 큰 전도성 층(15)의 노출 부분이다. 납땜 저항 부분(12)의 층은 전도성 층(15) 상에 배치될 수 있으며 또한 납땜 패드(14)를 형성하기 위해 선택적으로 제거될 수 있다. 슬롯(16)은 납땜 저항 부분(12)과 전도성 층(15)을 통해서 연장되므로 기판(20)이 노출된다. 기판(20)을 관통하는 관통 구멍(23)은, 납땜 패드(14)를 접착 부분(10)의 반대 측(도시되지 않음)의 구성 부재(도시되지 않음)에, 통상적으로는 인쇄 회로 기판의 구성 부재에 전기적으로 접속시킬 수 있다.
납땜 페이스트(18)는 공지의 기술을 사용하여, 예를 들어 스텐실(stencil, 도시되지 않음) 및 스퀴지(squeegee, 도시되지 않음)를 사용하여 접착 부분(10) 상에 스크린 인쇄되는 것이 바람직하다. 스테인레스 강, 황동, 구리를 포함하지만 이들에 제한되지 않는 적당한 금속으로 구성할 수 있는 스텐실은, 예를 들어, 펀칭, 드릴링 또는 에칭에 의해 형성되는 구멍을 내부에 갖는다. 스텐실의 구멍은 납땜 패드(14)의 접착 부분(10) 사의 위치에 대응하는 것이 바람직하다. 다수의 접착 부분(10)이 존재하는 경우에, 스텐실이 다수의 대응 구멍을 가지는 것도 고려된다. 예를 들어, 다수의 전자 구성 부재가 단일의 기판(20) 상에 형성되는 경우에, 납땜 페이스트(18)가 스텐실에 의하여 다수 군의 접착 부분(10)에 부착되는 것도 또한 고려된다. 일례로, 납땜 페이스트(18)는 각각의 전자 구성 부재가 31개의 접착 부분(10)을 갖는 14개의 전자 구성 부재에 부착된다.
납땜 페이스트(18)를 접착 부분(10) 상에 부착시키기 위해서, 스텐실은 납땜 패드(14) 상에 설치되고, 스퀴지는 스텐실을 통해서 납땜 페이스트(18)를 납땜 패드 상에 가압한다. 납땜 페이스트(18)는 원하는 형상, 예를 들어, 직사각형이나 원통형 또는 기타 다른 형상으로 인쇄될 수 있다. 도1 및 도2에 도시된 바와 같이, 납땜 페이스트(18)는 직사각형 형상이다.
일반적으로, 납땜 페이스트(18)는 적어도 3개의 기능적 구성 부재, 즉 납땜 합금과, 용제와, 통상적으로 용제를 용해시키기에 적당한 용매와 같은 비이클(vehicle)을 포함한다. 일반적으로, 용제는 납땜 합금의 용융 온도보다 더 낮은 온도에서 활성화된다. 납땜 페이스트(18)의 성분은 납땜성과 접합 일체성 요구에 근거하여 선택되어야 한다.
본 명세서에 기술한 접착 부분(10) 상에 사용하기에 적당하고 납땜 연결 분야에서 잘 알려진 적당한 납땜 페이스트 재료는 광범위하다. 하나의 적당한 납땜 페이스트는 미국 07304 뉴저지주 저지 시티 600 루트 440(600 Route 440, Jersey City, New Jersey 07304, U.S.A.)에 위치한 알파메탈즈(Alphametals)사로부터 구입 가능한 데, 부품 번호 알엠에이390디에이치4(RMA390DH4)는 약 62%의 주석과 약 36%의 납과 약 2%의 은으로 구성된 약 90%의 납땜 합금과 약 5%의 용제를 함유하며, 나머지는 비이클(vehicle)이다 .
도1 및 도2에 도시된 바와 같이, 납땜 페이스트(18)의 체적은 약 0.78㎣이다. 납땜 페이스트 부분(18)의 크기는 최종 납땜 범프의 원하는 크기(이하에서 다시 설명함)에 근거하여 선택되어야 한다. 납땜 범프에 대한 납땜 페이스트의 바람직한 체적비는 7 대 1 이다. 납땜 범프에 대한 납땜 페이스트의 체적비가 높으면 최종 납땜 범프의 위치에 대한 납땜 페이스트(18)의 위치의 작은 변화에 대한 감응성(sensitivity)을 감소시키고, 또한 납땜 페이스트의 체적의 작은 변동이 최종 납땜 범프의 크기에 대하여 감소된 충격을 갖게 하는 것을 보장하도록 돕는다.
도3 및 도4는 도1 및 도2에 도시된 전자 구성 부재의 접착 부분의 도면이고, 리플로우 작업 중에 납땜 페이스트(18)로부터 형성된 납땜 범프(22)를 도시한다. 납땜 범프는 여러 단계에서 리플로우 중에 납땜 범프로부터 형성될 수 있다. 먼저, 납땜 페이스트(18)는 일정한 시간 동안에 납땜 페이스트(18)의 납땜 합금 성분의 용융 온도보다 더 낮은 온도로 가열된다. 가열 온도와 시간은 납땜 페이스트(18)의 용제 성분을 실질적으로 활성화시키고 또한 용제가 그 기능을 수행하고 분산하기에 충분한 시간을 제공하도록 선택된다.
납땜 합금의 용융점과 관련된 많은 온도가 있지만, 약 179℃ 내지 183℃의 온도 범위가 적당하다. 또한, 용제의 활성화에 관련된 여러 가지 적당한 시간이 있다. 하나의 바람직한 리플로우 공정은 여러 가지 중에서, 특히 약 90%의 납땜 합금과 약 5%의 용제로 이루어진 납땜 페이스트(18)가 약 150℃ 내지 172℃의 온도 범위 내에서 약 2분 동안 가열되도록 한다.
용제 활성화 공정 중에, 납땜 범프(22)와 납땜 패드(24) 사이에 갇히게 될 수도 있는, 납땜 페이스트(18)의 용제 성분은 부분적으로는 유전성 기판(20)에 대한 용제의 흡인력으로 인해 슬롯(16) 내로 유동하므로, 납땜 범프(22)와 납땜 패드(14) 사이의 연결에 대한 신뢰성을 증가시킨다. 또한, 슬롯(16)은 납땜 저항 부분(12)으로부터 유동하는 초과 용제를 포집하므로, 납땜 페이스트(18)이나 납땜 범프(22)가 이동되는 경향을 방지하여 납땜 범프(22)가 납땜 패드(14)에 대하여 정확히 위치되게 하는 데 도움이 된다.
리플로우 공정을 완료하기 위하여, 납땜 페이스트(18)는 납땜 합금의 용융점 부근에서, 예를 들어, 약 178℃ 내지 183℃의 온도 범위 내에서 가열되며, 이에 의해 납땜 합금을 혼합시켜 납땜 패드(14) 상에 납땜 범프(22)를 형성하는데, 이 납땜 합금은 전도성 납땜 패드(14)에 흡인된다. 납땜 접합의 질을 향상시키기 위하여 고온, 예를 들어, 218℃ 부근에서 가열하는 것도 바람직하다. 도4에 도시된 바와 같이, 납땜 범프(22)는 납땜 저항 부분(12)의 적어도 일부분과 슬롯(16)의 적어도 일부분 상에 연장된다.
본 명세서에서 설명된 기술이 납땜 범프의 광범위한 치수와 간격에 응용될 수 있는 것을 고려할 수 있지만, 바람직한 실시예에서 납땜 범프(22)는 그 직경이 0.18㎜로서, 직경이 약 1.4㎜인 인접하는 납땜 범프(도시되지 않음) 내에 형성시킬 수도 있다.
그래서, 블록(30)에서 시작하는 도5에 도시된 바와 같이, 납땜 범프를 형성하는 방법은 실질적인 전도성 부분과, 이 실질적인 전도성 부분으로부터 돌출되어 전도성 부분에 실질적으로 수직인 슬롯과, 전도성 부분과 슬롯을 적어도 부분적으로 둘러싸는 납땜 저항 부분을 갖는 장치를 제공하는 제1 단계(32)를 포함하는 것을 알 수 있다. 다음 단계(34)는 납땜 합금과 용제로 이루어진 다량의 납땜 페이스트를 상기 장치 상에 부착시키고, 납땜 저항 부분의 일부분과 전도성 부분을 실질적으로 덮는 것을 포함한다. 최종 단계(36)는 전도성 부분과 납땜 저항 부분 상에 납땜 범프를 형성하기 위해서 납땜 페이스트를 가열하는 것을 포함한다.
본 명세서에 기재된 장치와 방법을 사용하면, 공정 상의 결점과 가공 비용이 감소된다. 납땜 범프와 납땜 패드의 정확한 일치는 유전성 슬롯을 사용하여 얻어질 수 있는데, 이것은 리플로우 공정 중에 로봇 장치와 같은 고가의 도구를 사용하지 않고 초과 용제를 빼내어 불일치를 수정하고 납땜 범프와 납땜 패드 사이에 납땜 접합 일체성을 증가시키는 것을 돕는다.
첨부된 청구의 범위의 기술 사상 및 범위와 그 균등물로부터 벗어나지 않으면서 본 발명의 또 다른 형태가 창안될 수 있음이 명백하며, 본 발명은 상술한 특정 실시예에 어떠한 방식으로도 한정되는 것이 아니라 이하의 청구의 범위 및 그 균등물에 의해 결정됨을 주지해야 한다.

Claims (8)

  1. 납땜 범프를 형성하는 방법에 있어서,
    전도성 부분과, 이 전도성 부분으로부터 돌출된 슬롯과, 전도성 부분과 슬롯을 적어도 부분적으로 둘러싸는 납땜 저항 부분을 갖는 장치를 제공하는 단계와,
    납땜 페이스트가 납땜 저항 부분의 적어도 일부분과 전도성 부분을 덮도록 땜납과 용제로 이루어진 다량의 납땜 페이스트를 상기 장치 상에 부착시키는 단계와,
    용제의 적어도 일부분이 전도성 부분으로부터 슬롯 내로 유동하도록 땜납의 용융점 아래의 온도에서 적어도 1분 동안 납땜 페이스트를 가열하는 단계와,
    납땜 저항 부분의 적어도 일부분과 전도성 부분 상에 납땜 범프를 형성하기 위해서 용제가 비활성으로 된 후에 땜납의 적어도 용융점에서 납땜 페이스트를 가열하는 단계를 포함하는 것을 특징으로 하는 납땜 범프 형성 방법.
  2. 제1항에 있어서, 상기 온도가 약 150℃ 내지 172℃인 것을 특징으로 하는 납땜 범프 형성 방법.
  3. 제1항에 있어서, 납땜 범프를 형성하기 위해 납땜 페이스트를 가열하기 전에 용제의 적어도 일부분이 전도성 부분으로부터 슬롯 내로 유동하도록 땜납의 용융점 아래의 온도에서 납땜 페이스트를 가열하는 단계를 더 포함하는 것을 특징으로 하는 납땜 범프 형성 방법.
  4. 제1항에 있어서, 납땜 범프를 회로 기판에 부착시키는 단계를 더 포함하는 것을 특징으로 하는 납땜 범프 형성 방법.
  5. 제1항에 있어서, 납땜 페이스트의 체적이 납땜 범프의 체적보다 5배 이상 크게 많은 것을 특징으로 하는 납땜 범프 형성 방법.
  6. 제1항에 있어서, 납땜 페이스트의 체적의 형상이, 본질적으로 직사각형과 원통형으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 납땜 범프 형성 방법.
  7. 제1항에 있어서, 납땜 페이스트가 슬롯의 적어도 일부분 상에 부착되는 것을 특징으로 하는 납땜 범프 형성 방법.
  8. 제1항에 있어서, 납땜 저항 부분이 10㎜ 미만의 작은 두께를 가지는 것을 특징으로 하는 납땜 범프 형성 방법.
KR1019980708341A 1996-04-19 1997-01-24 납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법 KR100278959B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/635,111 US5738269A (en) 1996-04-19 1996-04-19 Method for forming a solder bump
US08/635,111 1996-04-19
US8/635,111 1996-04-19
PCT/US1997/001145 WO1997040530A1 (en) 1996-04-19 1997-01-24 Solder bump apparatus, electronic component and method for forming a solder bump

Publications (2)

Publication Number Publication Date
KR20000005541A KR20000005541A (ko) 2000-01-25
KR100278959B1 true KR100278959B1 (ko) 2001-04-02

Family

ID=24546494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980708341A KR100278959B1 (ko) 1996-04-19 1997-01-24 납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법

Country Status (6)

Country Link
US (1) US5738269A (ko)
EP (1) EP0907963A4 (ko)
JP (1) JP2000509203A (ko)
KR (1) KR100278959B1 (ko)
TW (1) TW321616B (ko)
WO (1) WO1997040530A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US5962151A (en) * 1997-12-05 1999-10-05 Delco Electronics Corp. Method for controlling solderability of a conductor and conductor formed thereby
US6316736B1 (en) * 1998-06-08 2001-11-13 Visteon Global Technologies, Inc. Anti-bridging solder ball collection zones
JP2000040867A (ja) 1998-07-24 2000-02-08 Shinko Electric Ind Co Ltd 半導体チップ実装用回路基板
SG90709A1 (en) * 1998-09-04 2002-08-20 Advanced Systems Automation Method of producing solder bumps on substrate
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6380060B1 (en) * 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6403399B1 (en) * 2000-08-11 2002-06-11 Lsi Logic Corporation Method of rapid wafer bumping
US6419148B1 (en) 2001-01-23 2002-07-16 Orbotech Ltd. System for forming bumps on wafers
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
WO2005016580A2 (en) * 2003-08-06 2005-02-24 Michigan State University Composite metal matrix castings, solder compositions, and methods
TWI243462B (en) * 2004-05-14 2005-11-11 Advanced Semiconductor Eng Semiconductor package including passive component
JP2011023509A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置の製造方法、および、これに用いる半導体製造装置
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
KR102326505B1 (ko) 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
JPS5724775U (ko) * 1980-07-17 1982-02-08
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5043796A (en) * 1990-02-06 1991-08-27 Motorola, Inc. Isolating multiple device mount with stress relief
JPH04148587A (ja) * 1990-10-11 1992-05-21 Matsushita Electric Ind Co Ltd 表面実装用部品の実装方法
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5403671A (en) * 1992-05-12 1995-04-04 Mask Technology, Inc. Product for surface mount solder joints
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
DE4310930A1 (de) * 1993-04-02 1994-10-06 Siemens Ag Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JP2673098B2 (ja) * 1994-08-03 1997-11-05 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント配線基板及び実装構造体
US5493075A (en) * 1994-09-30 1996-02-20 International Business Machines Corporation Fine pitch solder formation on printed circuit board process and product
US5598967A (en) * 1995-04-04 1997-02-04 Motorola, Inc. Method and structure for attaching a circuit module to a circuit board

Also Published As

Publication number Publication date
EP0907963A1 (en) 1999-04-14
TW321616B (ko) 1997-12-01
KR20000005541A (ko) 2000-01-25
EP0907963A4 (en) 2000-07-12
JP2000509203A (ja) 2000-07-18
WO1997040530A1 (en) 1997-10-30
US5738269A (en) 1998-04-14

Similar Documents

Publication Publication Date Title
KR100278959B1 (ko) 납땜 범프 장치, 전자 구성 부재 및 납땜 범프 형성 방법
KR100287393B1 (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
KR100530965B1 (ko) 인쇄용 마스크, 이를 이용한 솔더 페이스트 인쇄 방법, 표면실장 구조체, 및 그의 제조 방법
US3991347A (en) Plated-through hole soldering to filter body
US5172852A (en) Soldering method
US4836435A (en) Component self alignment
EP0947125B1 (en) Method of making a printed circuit board having a tin/lead coating
KR19990022863A (ko) 접지면 경로 설정
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
KR100242486B1 (ko) 집적 회로를 볼들에 의해 다른 기판에 접속하는 기판 및 그 방법
EP0915641A1 (en) Surface mount assembly for electronic components
US4972989A (en) Through the lead soldering
US7410093B2 (en) Solder wave process for solder shunts for printed circuit board
EP0245713B1 (en) Solder pads for use on printed circuit boards
US5024734A (en) Solder pad/circuit trace interface and a method for generating the same
JP2646688B2 (ja) 電子部品の半田付け方法
JPH01312892A (ja) 回路基板の製造方法
JP2512496B2 (ja) マスキング材の付着方法
JPH05121411A (ja) 電子部品における接続用バンプの形成方法
JPH0918123A (ja) プリント基板と電子部品の実装方法及び実装構造
JPS63133695A (ja) プリント配線板
JPS60175480A (ja) プリント基板への部品取付装置
MacKay A new screen printing process with important potential automotive applications
JPH04368196A (ja) プリント基板
JPH066022A (ja) 部品実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee