JP2000509203A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JP2000509203A
JP2000509203A JP9538031A JP53803197A JP2000509203A JP 2000509203 A JP2000509203 A JP 2000509203A JP 9538031 A JP9538031 A JP 9538031A JP 53803197 A JP53803197 A JP 53803197A JP 2000509203 A JP2000509203 A JP 2000509203A
Authority
JP
Japan
Prior art keywords
solder
paste
region
solder paste
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9538031A
Other languages
English (en)
Inventor
マスタートン，パトリック・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2000509203A publication Critical patent/JP2000509203A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/111—Preheating, e.g. before soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 はんだバンプ装置は、実質的な導電性領域（１４），および実質的な導電性領域（１４）から突出するスロット（１６）を含む。はんだレジスト領域（１２）が、実質的な導電性領域（１４）の周囲およびスロット（１６）の周囲を少なくとも部分的に包囲する。はんだバンプ（２２）が、導電性領域（１４）およびはんだレジスト領域（１２）の少なくとも一部分の上に形成される。

Description

【発明の詳細な説明】 はんだバンプの形成方法 発明の分野 本発明は、一般的に、はんだ接続に関し、更に特定すれば、はんだバンプ装置 ，電子コンポーネントおよびはんだバンプの形成方法に関するものである。 発明の背景 はんだバンプは、電子コンポーネントの表面実装を可能にするために、集積回 路または回路ボードのような電子コンポーネントの導電性領域またははんだパッ ドに頻繁に取り付けられている。 ロボット式捕獲／配置（pick-and-placing）およびスクリーン・プリンティン グ方法を含む、様々な既知の技法を用いて、予めフラックスを塗布したはんだパ ッド上に、予備形成はんだバンプを自動的に配置することができる。多くの場合 、はんだバンプの配置して、はんだバンプをはんだパッドに固着するリフロー処 理を行う。 はんだバンプは、はんだペーストで形成することも可能であり、はんだペース トは、はんだ合金およびフラックス の双方を含み、リフロー処理の前に、はんだパッドに塗布する。はんだペースト がリフロー・プロセスによって送り込まれると、はんだ合金は「球状に盛り上が り」、はんだバンプを形成する。 フラックスは、リフロー処理の間に活性化し、分散し、はんだバンプおよびは んだパッド双方から表面汚染物を除去し、はんだバンプがはんだパッドに堅固に 接着することを保証する。しかしながら、フラックスの活性化および分散プロセ スの間、はんだバンプがフラックスと共に移動し、はんだパッドから分離する場 合がある・加えて・フラックスが、はんだバンプとはんだパッドとの間に捕獲さ れる場合があり、その結果、はんだバンプおよびはんだパッド間の接着が弱化す る可能性がある。 したがって、はんだパッド上におけるはんだバンプの位置決め精度を向上し、 更にはんだバンプとはんだパッドとの間の接続の信頼性を高めるはんだバンプ方 法および装置が必要とされている。 発明の概要 本発明の一態様によれば、実質的な導電性領域と、この実質的な導電性領域か ら突出するスロットとを含むはんだバンプ装置によって、前述の必要性に対処す る。はんだレジスト領域が、少なくとも部分的に、実質的な導電性領域 の周囲およびスロットの周囲を包囲する。導電性領域およびはんだレジスト領域 の少なくとも一部分の上に、はんだバンプを形成する。 本発明の別の態様によれば、電子コンポーネントは、誘電体領域と、誘電体領 域上に配された実質的な導電性領域と、実質的な導電性領域に近接するはんだレ ジスト領域と、実質的な導電性領域および誘電体領域から物質を除去することに よって形成されたスロットと、導電性領域に結合され、はんだレジスト領域の少 なくとも一部およびスロットを覆うはんだバンプとを含む。 本発明の更に別の態様によれば、はんだバンプの形成方法は、実質的な導電性 領域と、この実質的な導電性領域から突出するスロットと、はんだレジスト領域 とを有し、はんだレジスト領域が導電性領域およびスロットを少なくとも部分的 に包囲する素子を用意する段階と、ある体積のはんだペーストを素子上に堆積す る段階であって、はんだペーストがはんだとフラックスとから成り、はんだペー ストが導電性領域およびはんだレジスト領域の少なくとも一部分をほぼ覆う段階 と、はんだペーストを加熱し、導電性領域およびはんだレジスト領域の少なくと も一部分の上にはんだバンプを形成する段階とを含む。 本発明の利点は、以下に一例として示しかつ記載する本発明の好適実施例（群 ）の説明から、当業者には容易に明白となろう。尚、本発明は、他の異なる実施 例も可能であ り、その詳細は、様々な点において変更が可能であることが認められよう。した がって、図面および説明は、性質上、限定的ではなく、例示的なものとして見な すべきである。 図面の簡単な説明 第１図は、本発明の好適実施例による電子コンポーネントの接合領域の平面図 である。 第２図は、第１図に示す接合領域の線２−２に沿った断面図である。 第３図は、リフロー・プロセスの間に形成されるはんだバンプを示す、第１図 および第２図に示す電子コンポーネントの接合領域の平面図である。 第４図は、第３図に示した接合領域の線４−４に沿った断面図である。 第５図は、本発明の好適実施例によるはんだバンプの形成方法のフローチャー トである。 好適実施例の詳細な説明 これより図面に移るが、図面においては、同様の番号は同様のコンポーネント を示すものとする。第１図は、本発明の好適実施例による電子コンポーネントの 接合領域の平面図である。接合領域１０は、とりわけ、集積回路チップ またはプリント回路ボードのような電子コンポーネント（図示せず）に取り付け るか、あるいはその一体化部分とすることができる。また、複数の接合領域１０ が単一の電子コンポーネント上にある場合も考えられる。一例では、３１箇所の 接合領域１０が、電子コンポーネント上に配されている。 第１図に示すように、接合領域１０は、はんだレジスト領域１２を含み、はん だレジスト材料は既知であり、広く入手可能である。導電性領域１４は、例えば 、銅のような金属材料で作られたはんだパッドとすればよい。更に、スロット１ ６，およびある体積のはんだペーストから成るはんだペースト領域１８を含む。 スロット１６は、はんだパッド１４から突出し、これとほぼ垂直である。また 、スロット１６は、任意の所望の形状、例えば、円形，矩形または楕円形とする ことができ、いずれかの適切な方法、例えば、レーザを用いて形成することがで きる。はんだレジスト領域１２は、はんだパッド１４およびスロット１６双方を 包囲することが好ましい。はんだペースト１８は、はんだパッド１４を覆い、部 分的にはんだレジスト領域１２および部分的にスロット１６上に達する。 接合領域１０は、種々の方法で構成可能である。接合領域１０に適した構造の 一例を第２図に示す。図示のように、はんだパッド１４は、誘電体領域２０上に 配されたより大 きな導電層１５の露出領域である。誘電体領域２０は、セラミックまたはその他 の材料から成る基板である。導電層１５上にはんだレジスト１２の層を配するこ とができ、選択的に除去してはんだパッド１４を形成することができる。スロッ ト１６は、はんだレジスト領域１２および導電層１５を貫通するので、基板２０ が露出する。基板２０を貫通するバイア・ホール２３が、接合領域１０の対向側 （図示せず）上にあるコンポーネント（図示せず）、典型的に集積回路のコンポ ーネントに、はんだパッド14を電気的に接続することができる。 はんだペースト１８は、例えば、ステンシル（図示せず）およびスキージ(squ eegee)（図示せず）を用い、一般的に既知の技法を用いて、接合領域１０上にス クリーン・プリントすることが好ましい。ステンシルは金属製でよく、内部に開 口を有する。適切な金属には、ステンレス鋼，真鍮または銅が含まれるが、これ らに限定される訳ではない。開口の形成は、例えば、押し抜き(punching)，穿孔 (drilling)またはエッチングで行えばよい。好ましくは、ステンシル内の開口は 、接合領域１０上のはんだパッド１４の位置に対応する。多数の接合領域１０が ある場合、ステンシルには、多数の対応する開口があることも考えられる。更に 、例えば、単一の基板２０上に多数の電子コンポーネントを形成する場合、ステ ンシルを介して、多数の接合領域１０の群に同時にはんだペースト１８を塗布す る場合もあ ることが考えられる。一例では、はんだペースト１８は、１４個の電子コンポー ネントに塗布され、各電子コンポーネントは３１箇所の接合領域１０を有する。 はんだペースト１8を接合領域１０上に堆積する際、はんだパッド１４上にス テンシルを配置し、スキージがはんだペースト１８をステンシルを通過させ、は んだパッド１４上に載せる。はんだペースト１８は、例えば、矩形または円筒形 あるいはその他の形状のように、いずれかの所望の形状にプリントすることがで きる。第１図および第２図に示すように、本実施例でははんだペースト１８の形 状は矩形である。 通常、はんだペースト１８は、少なくとも３つの機能的成分を含む。即ち、は んだ合金，フラックス，および典型的にフラックスを溶解するのに適した溶剤で あるビヒクル(vehicle)である。通常、フラックスは、はんだ合金の融点よりも 低い温度で活性化する。はんだペースト１８の組成は、はんだ可能性(solderabi lity)および接合一体性に関する必要条件に基づいて選択しなければならない。 はんだ接続分野において既知のはんだペースト材料には、ここに記載する接合 領域１０上での使用に適した広範囲のはんだペースト材料がある。適切なはんだ ペーストの１つは、600 Route 440，Jersey City，New Jersey 07304に所在する Alphametalsから商業的に入手可能な、部品番号ＲＭＡ３９０ＤＨ４であり、約 ９０パーセントのはんだ合金 を含有する。一方、はんだ合金は、約６２パーセントの錫，約３６パーセントの 鉛および約２パーセントの銀，ならびに約５パーセントのフラックス，そして残 りがビヒクルで構成されている。 第１図および第２図に示すように、はんだペースト１８の体積は約０．７８立 方ミリメートルである。はんだぺースト領域１８のサイズは、最終はんだバンプ （以下で更に論ずる）の所望サイズに基づいて選択しなければならない。好適な はんだペースト対はんだバンプの体積比は、７対１である。はんだペースト対は んだバンプの体積比が大きい程、最終はんだバンプの位置に対するはんだペース ト１８の位置の小さな変化に対する感度を低下させることができ、更に、はんだ ペーストの体積の小さな変動が最終はんだバンプのサイズに及ぼす影響を確実に 減少させるのに貢献することができる。 第３図および第４図は、第１図および第２図に示した電子コンポーネントの接 合領域の図であり、リフロー処理の間にはんだペースト１８で形成されたはんだ バンプ２２を示す。はんだバンプは、リフローの間に数工程で、はんだペースト １8から形成することができる。まず最初に、ある時間期間にわたって、はんだ ペースト１８のはんだ合金成分の融点よりも低い温度にはんだペースト１８を加 熱する。加熱温度および時間期間は、はんだペースト１８のフラックス成分を実 質的に活性化させ、フラックスがその機 能を果たし分散するのに十分な時間量を与えるように選択する。 はんだ合金の融点に関連する多くの温度があるが、約１７９ないし１８３℃の 温度範囲が適切であろう。同様に、フラックスの活性化に関連して種々の適切な 時間期間がある。好適なリフロー・プロセスの１つは、とりわけ、約９０パーセ ントのはんだ合金と約５パーセントのフラックスとで構成されたはんだペースト １８を、約１５０ないし１７２℃の温度範囲内で約２分間加熱させることであろ う。 はんだペースト１8のフラックス成分は、活性化しなければはんだバンプ２２ とはんだパッド１４との間に捕獲されて残留するであろうが、フラックス活性化 プロセスの間、部分的にフラックスの誘電体基板２０への吸引力のために、スロ ット１６内に流れ込み、はんだバンプ２２とはんだぺースト１４との間の接続の 信頼性を高める。加えて、スロット１６がはんだレジスト領域１２から流れる過 剰なフラックスを捕獲するので、はんだペースト１８またははんだバンプ２２が 分解する(dislodge)傾向を妨げ、精度の高いはんだバンプ２２対はんだパッド１ ４の位置決めに役立つ。 リフロー・プロセスを完了するために、はんだ合金の融点付近、例えば、約１ ７８ないし１８３℃の温度範囲内で、はんだペースト１８を加熱すればよい。こ れによって、はんだ合金が「球状に盛り上がり」、はんだパッド１４上にはんだ バンプ２２を形成し、はんだ合金は導電性はんだパッ ド１４に引き寄せられる。また、例えば、２１８℃程度の高い温度に加熱し、は んだ接合の品質を改善することが望ましい場合もある。第４図に示すように、は んだバンプ２２は、はんだレジスト領域１２の少なくとも一部分およびスロット １６の少なくとも一部分にまで達する。 ここに記載する技法は広範囲のはんだバンプ寸法および間隔にも適用可能であ ると考えられるが、好適実施例では、はんだバンプ２２の直径は０．１８ミリメ ートルであり、隣接するはんだバンプ（図示せず）の約１．４ミリメートル以内 に形成することができる。 したがって、第５図に示すように、ブロック３０から開始して、はんだバンプ の形成方法は、実質的な導電性領域と、この実質的な導電性領域から突出しこれ にほぼ垂直なスロットと、はんだレジスト領域とを有し、はんだレジスト領域が 導電性領域およびスロットを少なくとも部分的に包囲する素子を用意する第１段 階３２を含むことがわかる。次のステップ３４は、はんだ合金およびフラックス から成るある体積のはんだペーストを素子上に堆積し、導電性領域およびはんだ レジスト領域の一部分をほぼ覆うことを含む。最後の段階３６は、はんだペース トを加熱し、導電性領域およびはんだレジスト領域上にはんだバンプを形成する ことを伴う。 ここに記載した装置および方法を用いることにより、プロセス上の欠陥および 機器コスト(tooling cost)が減少す る。誘電体スロットを用いることにより、リフロー・プロセスの間過剰なフラッ クスを排出し(wick away)、はんだバンプとはんだパッドとの間の不整合を補正 し、はんだの接合一体性を強化するのに役立つので、ロボットのような高価なツ ールがなくとも、精度の高いはんだバンプ対はんだパッドの位置合わせが得られ る。 尚、本発明は上述の実施例に限定されるものではなく、特許請求の範囲および その均等物の精神および範囲から逸脱することなく、本発明の他の様々な形態も 考案可能であることは明白であろう。

Claims (1)

  1. 【特許請求の範囲】 １．はんだバンプの形成方法であって： 実質的な導電性領域と、該実質的な導電性領域から突出するスロットと、はん だレジスト領域とを有する素子を用意する段階であって、前記はんだレジスト領 域が前記導電性領域および前記スロットの少なくとも一部を包囲する、段階； ある体積のはんだペーストを前記素子上に堆積する段階であって、該はんだペ ーストがはんだおよびフラックスから成り、該はんだペーストが前記導電性領域 および前記はんだレジスト領域の少なくとも一部分を実質的に被覆する段階； 前記はんだペーストを前記はんだの融点よりも低い温度で少なくとも１分間加 熱し、前記フラックスの少なくとも一部分を前記実質的な導電性領域から前記ス ロットに流し込む段階；および 前記フラックスがほぼ不活性状態になった後、前記はんだペーストを少なくと も前記はんだの融点において加熱し、前記導電性領域および前記はんだレジスト 領域の少なくとも一部分の上にはんだバンプを形成する段階； から成ることを特徴とする方法。 ２．前記温度が約１５０ないし１７２℃であることを特徴 とする請求項１記載の方法。 ３．前記はんだペーストを加熱しはんだバンプを形成する前に、前記はんだペー ストを前記はんだの融点未満の温度に加熱し、前記フラックスの少なくとも一部 分を前記実質的な導電性領域から前記スロットに流し込む段階を更に含むことを 特徴とする請求項１記載の方法。 ４．前記はんだバンプを回路ボードに取り付ける段階を更に含むことを特徴とす る請求項１記載の方法。 ５．前記はんだペーストの体積は、前記はんだバンプの体積の５倍よりも大きい ことを特徴とする請求項１記載の方法。 ６．前記はんだペーストの形状は、本質的に矩形および円筒形からなる群から選 択されることを特徴とする請求項１記載の方法。 ７．前記はんだペーストは、前記スロットの少なくとも一部分上に堆積されるこ とを特徴とする請求項１記載の方法。 ８．前記はんだレジストは、約１０ミリメートル未満の厚さを有することを特徴 とする請求項1記載の方法。
JP9538031A 1996-04-19 1997-01-24 はんだバンプの形成方法 Pending JP2000509203A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/635,111 1996-04-19
US08/635,111 US5738269A (en) 1996-04-19 1996-04-19 Method for forming a solder bump
PCT/US1997/001145 WO1997040530A1 (en) 1996-04-19 1997-01-24 Solder bump apparatus, electronic component and method for forming a solder bump

Publications (1)

Publication Number Publication Date
JP2000509203A true JP2000509203A (ja) 2000-07-18

Family

ID=24546494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9538031A Pending JP2000509203A (ja) 1996-04-19 1997-01-24 はんだバンプの形成方法

Country Status (6)

Country Link
US (1) US5738269A (ja)
EP (1) EP0907963A4 (ja)
JP (1) JP2000509203A (ja)
KR (1) KR100278959B1 (ja)
TW (1) TW321616B (ja)
WO (1) WO1997040530A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US5962151A (en) * 1997-12-05 1999-10-05 Delco Electronics Corp. Method for controlling solderability of a conductor and conductor formed thereby
US6316736B1 (en) * 1998-06-08 2001-11-13 Visteon Global Technologies, Inc. Anti-bridging solder ball collection zones
JP2000040867A (ja) * 1998-07-24 2000-02-08 Shinko Electric Ind Co Ltd 半導体チップ実装用回路基板
SG90709A1 (en) * 1998-09-04 2002-08-20 Advanced Systems Automation Method of producing solder bumps on substrate
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6380060B1 (en) * 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6403399B1 (en) * 2000-08-11 2002-06-11 Lsi Logic Corporation Method of rapid wafer bumping
US6419148B1 (en) 2001-01-23 2002-07-16 Orbotech Ltd. System for forming bumps on wafers
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
CN101076446A (zh) * 2003-08-06 2007-11-21 密执安州立大学 复合金属基体铸件和焊料组合物与方法
TWI243462B (en) * 2004-05-14 2005-11-11 Advanced Semiconductor Eng Semiconductor package including passive component
JP2011023509A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置の製造方法、および、これに用いる半導体製造装置
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
KR102326505B1 (ko) * 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
JPS5724775U (ja) * 1980-07-17 1982-02-08
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5043796A (en) * 1990-02-06 1991-08-27 Motorola, Inc. Isolating multiple device mount with stress relief
JPH04148587A (ja) * 1990-10-11 1992-05-21 Matsushita Electric Ind Co Ltd 表面実装用部品の実装方法
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5403671A (en) * 1992-05-12 1995-04-04 Mask Technology, Inc. Product for surface mount solder joints
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
DE4310930A1 (de) * 1993-04-02 1994-10-06 Siemens Ag Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JP2673098B2 (ja) * 1994-08-03 1997-11-05 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント配線基板及び実装構造体
US5493075A (en) * 1994-09-30 1996-02-20 International Business Machines Corporation Fine pitch solder formation on printed circuit board process and product
US5598967A (en) * 1995-04-04 1997-02-04 Motorola, Inc. Method and structure for attaching a circuit module to a circuit board

Also Published As

Publication number Publication date
TW321616B (ja) 1997-12-01
US5738269A (en) 1998-04-14
KR20000005541A (ko) 2000-01-25
EP0907963A1 (en) 1999-04-14
WO1997040530A1 (en) 1997-10-30
KR100278959B1 (ko) 2001-04-02
EP0907963A4 (en) 2000-07-12

Similar Documents

Publication Publication Date Title
JP3348528B2 (ja) 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP2000509203A (ja) はんだバンプの形成方法
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JP3846554B2 (ja) 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法
JPH08172259A (ja) Ｃｐｄによる基板へのバンプ形成方法
KR19990088632A (ko) 범프형성방법
US6085968A (en) Solder retention ring for improved solder bump formation
JP2004193334A (ja) バンプ形成用シートおよびその製造方法
GB2134026A (en) A method of joining a component part to an integrated circuit
JP4812429B2 (ja) 回路装置の製造方法
US7037819B2 (en) Method of making a circuitized substrate
JPH07118498B2 (ja) 電気的接合部
JP2646688B2 (ja) 電子部品の半田付け方法
JPH01312892A (ja) 回路基板の製造方法
JPH05190599A (ja) 半導体装置の組立方法
JP2001015901A (ja) 電子部品のハンダ付け方法
JPH05121411A (ja) 電子部品における接続用バンプの形成方法
JP2527644B2 (ja) プリント基板の部品取付装置
JP2795535B2 (ja) 回路基板への電子部品実装方法
JPH02224393A (ja) 混載実装メタルコアプリント配線基板組立体のはんだ付け方法
JPH0536695A (ja) 半導体装置およびその製造方法
JP4039674B2 (ja) ワイヤボンディングの製造方法
JP3132713B2 (ja) 半導体装置
JPH11274710A (ja) 電子部品の実装方法及びそれに使用するハンダ固形物
JPH06326448A (ja) 電子回路のフラックスレスはんだ接合方法およびその装置