KR19990088632A - 범프형성방법 - Google Patents

범프형성방법 Download PDF

Info

Publication number
KR19990088632A
KR19990088632A KR1019990019379A KR19990019379A KR19990088632A KR 19990088632 A KR19990088632 A KR 19990088632A KR 1019990019379 A KR1019990019379 A KR 1019990019379A KR 19990019379 A KR19990019379 A KR 19990019379A KR 19990088632 A KR19990088632 A KR 19990088632A
Authority
KR
South Korea
Prior art keywords
semiconductor device
jig
bump
forming method
bump forming
Prior art date
Application number
KR1019990019379A
Other languages
English (en)
Other versions
KR100370525B1 (ko
Inventor
이노우에고우스께
니시무라아사오
스즈끼다까미찌
후지이데루
모리시마마사유끼
나까지마야스유끼
오오로꾸노리유끼
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR19990088632A publication Critical patent/KR19990088632A/ko
Application granted granted Critical
Publication of KR100370525B1 publication Critical patent/KR100370525B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292—Using vibration, e.g. during soldering or screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

종래, 다수개의 범프를 형성할 필요가 있는 반도체 장치에 적용 가능한 범프 형성 방법은, 모두 재료 상의 제약이 있거나, 충분한 체적을 구비하고, 높이의 변동이 적은 범프를 형성할 수 없는 등 제약이 많았지만, 본 발명에서는 땜납 볼과 다수의 관통 홀을 구비한 지그를 사용하고, 상기 지그를 반도체 장치의 패드면에 대해 위치를 정한 상태에서, 땜납 볼을 관통 홀에 충전하고, 또한 가압하여 땜납 볼을 패드상에 고정하고, 그 후 리플로우(reflow)함으로써 범프를 형성한다.

Description

범프 형성 방법{A METHOD FOR FORMING THE BUMP}
본 발명은 반도체 장치의 전기적, 기계적, 및 열적 접속점이 되는 범프의 형성 방법에 관한 것이다.
반도체 장치에 대한 범프 형성 방법에 대해서는, 이미 수많이 존재한다. 예를 들면 도금 기술에 의해 반도체 장치의 패드 상에 금속을 석출시켜 범프를 형성하는 도금법, 땜납 페이스트를 반도체 장치의 패드 상에 인쇄한 후, 이것을 가열함으로써 땜납 페이스트 중의 땜납 미립자를 용융시켜, 나중에 이것이 패드 상에서 고체화됨으로써 범프를 형성하는 인쇄법, 금 와이어의 일단을 패드 상에 접속한 후에 이것을 절단함으로써 범프를 형성하는 스터드(stud) 범프법이 있다. 또한, 미국 특허 제5284287호 등에 개시되어 있는 바와 같이 땜납 볼을 진공 흡인에 의해 지그로 흡인한 후에 이것을 반도체 장치의 패드면 상에 탑재하고, 그 후 가열함으로써 땜납 볼을 용융시킨 후에 이것을 고체화시켜 범프를 형성하는 종래형 땜납 볼 법이 존재한다.
그러나 상기 종래 기술은, 이하와 같은 문제를 각각 가지고 있다. 일반적으로 범프의 체적이 클수록, 반도체 장치를 전자 회로 기판 상에 접속했을 때의 접속 수명을 확보할 수가 있다. 그러나, 도금법이나 인쇄법으로는, 충분한 체적을 갖는 범프를 형성하는 것이 원리상 어렵다. 또한 범프에 높이 변동이 생기기 때문에, 반도체 장치를 전자 회로 기판 상에 접속할 때에, 모든 범프에 대해 정상적인 접속을 실현하는 것이 어렵다고 하는 점이 존재한다. 한편, 스터드 범프법에는, 와이어를 제조할 수 있는 재료가 한정되기 때문에, 금등 특정 재질의 범프의 형성에만 적용할 수가 있다고 하는 문제가 존재한다. 또한, 하나씩 범프를 형성하기 때문에, 수만개의 패드를 구비하는 반도체 장치에 적용한 경우, 범프 형성에 대부분의 1시간 이상을 써버린다는 문제가 존재한다.
종래형의 땜납 볼 법에서는, 범프 높이의 변동이 적고, 또한 충분한 체적을 갖는 범프를 형성할 수 있지만, 구조가 복잡하고 그 제작에 매우 미세한 천공 가공 기술이 필요한 땜납 볼 진공 흡착용의 지그를 사용한다. 이 지그는 천공수에 비례하여 가격이 고가가 되기 때문에, 범프 수가 많은 반도체 장치에 대한 경우에는, 범프 형성 비용이 높아 비용면에서 문제가 있다.
본 발명의 목적은, 충분한 체적을 갖고, 또한 높이 변동이 적으며, 재료 선정상 제약이 적고, 다수개의 범프를 구비하는 반도체 장치의 범프 형성에 적용할 수 있는 고속 저가격 범프 형성을 실현하고, 저가격의 반도체 장치를 시장에 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에서는 이하의 수단을 실시하였다. 우선, 충분한 체적을 갖고, 또한 높이 변동이 적으며, 재료 선정상 제약이 적도록, 땜납 볼등의 도전성 입자를 이용한 범프 형성 방법을 베이스로 하였다. 다수개의 범프를 구비하는 반도체 장치의 범프 형성에도 적용할 수 있는 고속 저가격 범프 형성을 실현하기 위해, 인쇄용 메탈 마스크와 같은 저비용의 지그와 브러시 등의 병진 운동 등으로 땜납 볼을 대량으로 일괄적으로 반도체 장치 상에 탑재하는 것을 실현하고, 땜납 볼을 반도체 장치의 패드 상에 가압 툴(tool)에 의해 압박함으로써 범프의 형성 불량의 발생을 억제하며, 그 후의 가열 공정을 통과함에 따라 범프가 완성하는 범프 형성 방법을 개발하였다. 또한, 땜납 볼의 과부족을 검사하고, 필요에 따라 재시도 동작을 행하는 것으로 했다.
도 1은 본 발명에 따른 범프 형성 플로우도.
도 2는 본 발명에 따른 범프 형성 플로우도.
도 3은 본 발명에 따른 범프 형성 플로우도.
도 4는 반도체 장치의 일례와 그 일부를 확대한 도.
도 5는 본 발명에 있어서의 지그를 도시한 도.
도 6은 반도체 장치에 플럭스등을 공급한 상태를 도시한 도.
도 7은 지그와 반도체 장치를 위치 정렬시키고, 지그의 마스크부와 반도체 장치와의 간극을 짧은 책 모양의 스페이서로서 설정한 상태를 도시한 도.
도 8은 지그와 반도체 장치를 위치 정렬시키고, 지그의 마스크부와 반도체 장치와의 간극을 와이어형의 스페이서로서 설정한 상태를 도시한 도.
도 9는 지그와 반도체 장치를 위치 정렬시키고, 지그의 마스크부와 반도체 장치와의 간극을 마스크면에 설치한 단차로서 설정한 상태를 도시한 도.
도 10에 스퀴지(squeegee)를 충전 공정에 사용한 예를 도시한 도.
도 11은 에어류를 충전 공정에 사용한 예를 도시한 도.
도 12는 진동을 충전 공정에 사용한 예를 도시한 도.
도 13은 지그와 반도체 장치의 경사를 충전 공정에 사용한 예를 도시한 도.
도 14는 돌기형의 가압 툴(tool)을 가압시에 사용하고 있는 예를 도시한 도.
도 15는 오목형의 가압 툴을 가압시에 사용하고 있는 예를 도시한 도.
도 16은 가압면이 탄성체인 가압 툴을 가압시에 사용하고 있는 예를 도시한도.
도 17은 지그의 관통 홀의 직경을 관통 홀의 중심축 방향으로 변화시킨 예를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 장치
2 : 지그(jig)
3 : 도전성 입자
4 : 범프
5 : 패드
6 : 관통 홀
7 : 브러시
8 : 스페이서
9 : 가압 툴
10 : 접착제
11 : 스퀴지
12 : 에어 노즐
13 : 에어류
본 발명의 실시 형태에 대해 도 1 내지 도 16을 이용하여 설명한다. 또, 도면 중의 동일 부호에 대해서는, 동일 부위를 나타내므로 중복한 설명을 생략하는 경우가 있다. 도 1, 도 2 및 도 3에 본 발명에 따른 범프 형성의 기본적인 플로우를 나타낸다. 도 1, 도 2 및 도 3에 도시된 바와 같이 본 발명에 따른 범프 형성 플로우는, 위치 정렬 공정과 볼 충전 공정과 가열 공정이 기본이 된다. 이하, 이 순서로 필요에 따라 그 밖의 도면을 인용하면서 설명한다. 도 1, 도 2 및 도 3에서, 1은 범프의 형성 대상인 반도체 장치, 2는 지그, 3은 도전성 입자, 4는 완성한 범프, 6은 후술되는 지그(2)가 구비하는 관통 홀, 7은 브러시, 9는 가압 툴이다. 또한, 참조 번호 2a는 지그(2)의 마스크 부분이고, 참조 번호 2b는 지그(2)의 프레임 부분이다. 또, 본 발명에 따라 범프가 형성 가능한 반도체 장치(1)에는, 웨이퍼 상태의 것, 웨이퍼를 수지등으로 보호한 것, 웨이퍼 상태로부터 일부를 추출한 것, 웨이퍼 상태로부터 추출한 일부를 패키징한 것등 여러가지이지만, 이하에서는 웨이퍼 상태의 것을 예로 설명한다. 이것은, 웨이퍼등과 같이 일반적으로 범프수가 많은 반도체 장치에 대한 범프 형성에 있어서, 본 발명의 효과가 크기 때문이다. 도 4에 본 실시예에서 범프를 형성하는 반도체 장치(1)를 그 일부의 확대도와 함께 도시한다. 반도체 장치(1)는, 범프를 형성하기 위한 패드(5)를 다수 구비하고 있지만, 패드(5)의 수는 많은 경우, 10만개 이상이 될 수 있다. 지그(2)는, 도 5에 그 단면도를 도시한 바와 같이 프레임 부분(2b)과 마스크 부분(2a)으로 이루어지고, 마스크 부분(2a)에는 반도체 장치(1)의 패드(5)의 배치에 대응한 위치에 관통 홀(6)이 형성되어 있다. 이 마스크부(2a)는, 금속이나 수지를 소재로서 사용할 수 있다. 또한, 관통 홀(6)의 직경은, 충전 공정에서 사용하는 도전성 입자(3)의 직경의 1배 이상 ∼ 2배 미만이다. 이 지그(2)의 관통 홀(6)은, 드릴 등에 의한 기계적 제거 가공에 의해 가공 가능한 것 외에, 에칭이나 애디티브(additive) 가공이라고 하는 화학적인 가공에 의해서도 가공하는 것이 가능하고, 관통 홀(6)s
의 갯수 등에 따라 적절한 가공 방법을 선택함으로써 비교적 염가로 지그(2)에 관통 홀(6)을 가공하는 것이 가능해진다.
범프 형성 플로우는 이하와 같다. 우선 반도체 장치(1)의 패드(5) 상에 접착제를 공급하는 접착제 공급 공정을 실시한다. 이 접착제로는, 플럭스, 땜납 페이스트, 도전성 접착제 등이 적합하다. 플럭스 등의 접착제의 공급 방법으로는, 마스크를 이용한 인쇄나 원심력을 이용한 스핀코트법 등을 이용할 수 있다. 도 6의 (a) 및 (b)에 접착제(10)를 반도체 장치(1)의 패드(5) 상에 공급한 상태를 반도체 장치(1)의 일부의 단면도로써 나타낸다. 도 6의 (a)는 접착제(10)를 반도체 장치(1)의 패드(5)면측에 전면 공급한 예이고, 도 6의 (b)는 접착제(10)를 반도체 장치(1)의 패드면상에만 선택적으로 공급한 예이다.
계속해서 반도체 장치(1)의 패드(5)와 지그(2)의 관통 홀(6)을 위치 정렬하는 위치 정렬 공정을 실시한다. 위치 정렬은, 전자 부품 실장용 인쇄기로 행해지고 있는 방법과 마찬가지로, 육안 인식에 기초하는 수동 위치 정렬이나 CCD 카메라에 의해 촬상한 영상의 특징점에 착안한 화상 처리와 자동 스테이지에 의한 자동 위치 정렬등으로 행할 수 있다. 반도체 장치(1)와 지그(2)와의 위치 정렬이 완료한 위치 정렬 공정에서의 최종 상태를 확대한 것을 도 7에 도시한다. 도 7에 있어서, 참조 번호 8a는 반도체 장치(1)와 지그(2)와의 간극을 설정하기 위해 설치한 짧은 책 모양의 형상을 한 스페이서이다. 또한 도 8에는 와이어형의 스페이서(8b)를 사용한 예를 나타내었다. 또한 도 9에는 지그(2)와 일체가 된 스페이서(8c)를 사용한 예를 나타내었다. 이와 같이 스페이서(8)를 설치함으로써, 반도체 장치(1)의 패드(5) 상에 공급되고 있는 플럭스등의 접착제(10)에 의해 관통 홀(6)의 오염을 방지할 수가 있다. 즉 스페이서(8)의 높이를 플럭스등의 접착제(10)의 공급 높이 이상으로 함으로써, 지그(2)는 플럭스등의 접착제에 접촉할 우려가 없어진다.
볼 충전 공정에서는, 도전성 입자(3)를 지그(2) 상에 형성하는 범프 수 이상의 갯수를 공급한다. 공급된 도전성 입자(3)는, 도 2에 도시된 브러시(7)의 병진 운동에 의해 지그(2)의 관통 홀(6)에 낙하하고, 관통 홀(6)은 도전성 입자(3)에 의해 충전된다. 또한, 지그(2) 상의 잉여의 도전성 입자(3)도 브러시(7)의 병진 운동에 의해 지그(2) 상의 관통 홀(6)이 존재하는 영역으로부터 제거된다. 지그(2)의 하나의 관통 홀(6)에 충전되는 도전성 입자(3)의 수를 하나로 한정하기 위해서는 도 7에 도시된 h 치수는, 도전성 입자(3)의 직경의 1.5배 미만으로 할 필요가 있다. 브러시(7)를 이용한 방법 외에도 도 10에 도시된 바와 같이 스퀴지(squeegee; 11)의 병진 운동을 이용한 예, 도 11에 도시된 에어 노즐(12)로부터의 기체류(13)를 이용한 예, 도 12에 도시된 진동을 이용한 예, 도 13에 도시된 지그(2)와 반도체 장치(1)의 경사를 이용한 예가 있고, 이들에 의해 도전성 입자(3)를 지그(2)의 관통 홀(6)에 충전하고, 또한 잉여의 도전성 입자(3)를 관통 홀(6) 부근으로부터 제거할 수가 있다. 이 후, 필요하면 관통 홀(6)의 충전과 잉여의 도전성 입자(3)의 제거가 완료하는지에 대해 검사를 실시하여 만전을 기할 수도 있다. 검사 수단으로는, 작업자의 눈으로 확인한 것이나 전기적인 촬상 소자와 화상 처리 장치와의 조합에 의한 자동 인식이 가능하다. 그리고, 충전 누설이나 잉여의 도전성 입자(3)의 잔존이라고 한 문제가 확인된 경우, 여기까지의 충전 공정의 반복이나 사람의 손등으로 직접 도전성 입자(3)를 보충하거나 제거함으로써 이들 문제를 제거할 수 있다.
관통 홀(6)로의 도전성 입자의 충전 및 관통 홀(6) 부근으로부터 잉여 도전성 입자(3)의 제거를 완료한 후, 가압 툴(9)의 상하 움직임에 의해 관통 홀(6)에 넣어진 도전성 입자(3)를 가압한다. 가압 후, 지그(2)를 반도체 장치(1) 상으로부터 상측 방향으로 끌어올림으로써 제거한다. 이 때, 이미 관통 홀(6)에 있던 도전성 입자(3)를 미리 가압하고 있기 때문에, 도전성 입자(3)는 패드(5)에 밀착되어 있어 접착제(10)의 점착력에 의해 패드(5) 상에 고정되어 있다. 이 때문에, 지그(2)를 반도체 장치(1) 상으로부터 끌어 올릴 때, 도전성 입자(3)는 반도체 장치(1) 상에 남고, 위치 변이나 지그(2)의 관통 홀(6)에 부착한 상태에서 끌어올려져 버리는 일은 없다. 경우에 따라서는, 지그(2)를 끌어 올린 후에 재차 패드(5) 상의 도전성 입자(3)를 가압 툴(9)로써 가압하는 것도 효과적이다. 이 두번째의 가압에 의해, 이후의 반송이나 가열 공정시에 생길 우려가 있는 도전성 입자(3)의 변이를 최소한으로 억제할 수 있다. 가압 툴(9)로서는, 도 1에 도시된 단순한 평판형의 것 이외에도 도 14에 도시된 돌기를 갖는 것, 도 15에 도시된 오목 형상을 갖는 것, 도 16에 도시된 바와 같은 가압면을 탄성체로써 구성한 것도 이용할 수 있다. 돌기형의 가압툴(9)을 지그(2)를 제거하기 전 가압에 사용함으로써 도 14에 도시된 바와 같이 지그(2)의 마스크부의 두께를 도전성 입자의 직경과 비교해서 크게 할 수 있고, 이 때문에 지그(2)의 강성이 향상하므로 지그 수명도 연장시킬 수 있다. 한편, 오목형의 가압 툴(9)을 사용함으로써, 도전성 입자(3)를 반도체 장치(1)의 패드(5) 상에 정확하게 위치 결정하는 것이 가능해진다. 또한, 탄성체로써 구성한 가압 툴(9)을 사용함으로써, 치수 공차에 관계없이 도전성 입자(3) 전부를 가압하는 것이 가능해진다. 지그(2)의 관통 홀(5)의 직경에 대해서는 이미 기술했지만, 적절한 관통 홀(5)의 가공 방법이 개발되면, 도 17에 도시된 바와 같이 관통 홀(5)의 직경을 지그(2)의 마스크부(2a)의 두께 방향으로 변화시킴으로써, 보다 도전성 입자(3)를 관통 홀(5)에 들어가기 쉽게 하고, 또한 도전성 입자(3)를 반도체 장치(1)의 패드(5) 상에 양호한 정밀도로 탑재하는 것도 가능해진다. 이 경우, 관통 홀(6)의 직경은 도전성 입자(3)가 공급되는 측에서 도전성 입자(3)의 직경의 1배 이상 ∼ 2배 미만의 범위로 한정시키지 않고 2 배에 가까운 값으로 하고, 패드(5)측에서는 도전성 입자(3)의 직경의 1배 이상으로 한정시키지 않고 1배에 가까운 값으로 하는 것이 바람직하다.
계속해서 가열 공정에서는 도전성 입자(3)가 탑재된 반도체 장치(1)를 널리 시판되고 있는 리플로우노(爐)등의 가열노에 투입한다. 이것에 의해, 도전성 입자(3)는, 반도체 장치(1)의 패드(5) 상에 접속되어 범프(4)가 형성된다. 이 후, 필요에 따라 반도체 장치(1)의 세정이나, 필요한 치수로의 절단을 실시함으로써 범프(4)가 형성된 반도체 장치(1)가 완성된다.
본 실시 형태에서는, 수만개 정도의 수많은 범프를 일괄해서 반도체 장치(1)의 패드(5) 상에 형성하는 것이 가능해지고, 범프 형성의 양산성을 비약적으로 향상시키는 것이 가능해진다.
본 발명에 따르면, 수많은 범프를 일괄해서 반도체 장치의 패드 상에 형성하는 것이 가능해진다. 또한, 사용하는 지그류는 염가인 것을 사용할 수 있고, 장치도 단순한 구성이 되기 때문에 장치 구조도 단순해진다. 이 때문에, 양산성이 우수한 범프 형성을 실현할 수가 있다. 또한 땜납 볼등의 도전성 입자를 범프 재료로서 사용할 수 있기 때문에, 여러가지 조성의 범프를 형성할 수 있다. 땜납 볼 등의 도전성 입자를 사용할 때에 종종 문제가 되는 리플로우시의 브릿지나 볼 소실이라고 하는 문제도 도전성 입자를 패드면 상에 가압하는 공정을 추가시킴으로써 이것을 억지할 수 있다.

Claims (20)

  1. 도전성 입자를 이용하여, 반도체 장치에 범프를 형성하는 범프 형성 방법에 있어서,
    범프 형성 위치에 관통 홀을 구비하는 지그와 상기 반도체 장치를 위치 정렬하는 공정과,
    상기 지그 상에 상기 도전성 입자를 공급하여, 상기 도전성 입자를 상기 지그의 상기 관통 홀에 충전하고, 상기 지그를 상기 반도체 장치 상으로부터 제거하는 볼 충전 공정과,
    상기 도전성 입자와 상기 반도체 장치를 가열하는 가열 공정
    을 포함하는 것을 특징으로 한 범프 형성 방법.
  2. 제1항에 있어서, 상기 지그의 상기 관통 홀 중 상기 도전성 입자가 충전되는 측의 직경은, 사용하는 상기 도전성 입자의 직경의 1배 이상 ∼ 2배 미만이고, 상기 반도체 장치와 마주 대하는 측의 직경은, 사용하는 상기 도전성 입자의 직경의 1배 이상인 것을 특징으로 하는 범프 형성 방법.
  3. 제1항에 있어서, 상기 지그의 상기 관통 홀의 깊이는, 사용하는 상기 도전성 입자의 직경의 1.5배 미만인 것을 특징으로 하는 범프 형성 방법.
  4. 제1항에 있어서, 상기 지그의 상기 관통 홀의 직경을 상기 관통 홀의 중심축 방향으로 변화시킨 것을 특징으로 하는 범프 형성 방법.
  5. 제1항에 있어서, 상기 위치 정렬 공정에 앞서, 상기 반도체 장치 상에 플럭스, 땜납 페이스트, 도전성 접착제 등의 고정액을 공급하는 고정액 공급 공정을 구비하는 것을 특징으로 하는 범프 형성 방법.
  6. 제5항에 있어서, 상기 고정액 공급 공정에 있어서, 공급하는 플럭스, 땜납 페이스트, 도전성 접착제 등의 상기 고정액을, 상기 반도체 장치의 패드면 상에 선택적으로 공급하는 것을 특징으로 하는 범프 형성 방법.
  7. 제6항에 있어서, 플럭스, 땜납 페이스트, 도전성 접착제등의 상기 고정액을, 상기 반도체 장치의 패드상에 선택적으로 공급하는 방법으로서 인쇄법을 채용한 것을 특징으로 하는 범프 형성 방법.
  8. 제5항에 있어서, 상기 고정액 공급 공정에 있어서, 공급하는 플럭스, 땜납 페이스트, 도전성 접착제등의 상기 고정액을, 상기 반도체 장치의 패드면측에 전면 공급하는 것을 특징으로 하는 범프 형성 방법.
  9. 제5항에 있어서, 상기 지그와 상기 반도체 장치 상에 공급된 플럭스, 땜납 페이스트, 도전성 접착제가 접촉하지 않도록 간격을 설치한 것을 특징으로 하는 범프 형성 방법.
  10. 제1항에 있어서, 상기 볼 충전 공정에 있어서의 상기 관통 홀로의 상기 도전성 입자의 충전을 브러시의 병진 운동에 의해 실시하는 것을 특징으로 하는 범프 형성 방법.
  11. 제1항에 있어서, 상기 볼 충전 공정에 있어서의 상기 관통 홀로의 상기 도전성 입자의 충전을 주걱형의 스퀴지(squeegee) 등의 병진 운동에 의해 실시하는 것을 특징으로 하는 범프 형성 방법.
  12. 제1항에 있어서, 상기 볼 충전 공정에 있어서의 상기 관통 홀로의 상기 도전성 입자의 충전을 기체류에 의해 실시하는 것을 특징으로 하는 범프 형성 방법.
  13. 제1항에 있어서, 상기 볼 충전 공정에 있어서의 상기 관통 홀로의 상기 도전성 입자의 충전을 진동에 의해 실시하는 것을 특징으로 하는 범프 형성 방법.
  14. 제1항에 있어서, 상기 볼 충전 공정에 있어서의 상기 관통 홀로의 상기 도전성 입자의 충전을 상기 지그와 상기 반도체 장치를 경사시킴으로써 행하는 것을 특징으로 하는 범프 형성 방법.
  15. 제1항에 있어서, 상기 볼 충전 공정에 있어서, 상기 지그를 상기 반도체 장치 상으로부터 제거하기 전에, 상기 관통 홀에 충전된 상기 도전성 입자가, 상기 반도체 장치의 패드 상에 압착되도록 가압하는 가압 공정을 설치한 것을 특징으로 하는 범프 형성 방법.
  16. 제1항에 있어서, 상기 볼 충전 공정에 있어서, 상기 지그를 상기 반도체 장치 상으로부터 제거하기 전에, 상기 관통 홀에 충전된 상기 도전성 입자가 충전되어 있는지 여부를 검사하고, 상기 도전성 입자가 충전되어 있지 않은 상기 관통 홀에 상기 도전성 입자를 충전하는 충전 재시도 공정을 실시한 후, 다음 공정으로 진행하는 것을 특징으로 하는 범프 형성 방법.
  17. 제1항에 있어서, 상기 가열 공정 후에 상기 반도체 장치를 세정하는 것을 특징으로 하는 범프 형성 방법.
  18. 제1항에 있어서, 상기 가열 공정 후에 상기 반도체 장치를 복수개로 절단하는 것을 특징으로 하는 범프 형성 방법.
  19. 제1항에 있어서, 상기 지그와 상기 반도체 장치와의 위치 정렬에 있어서, 상기 지그와 상기 반도체 장치의 간격을 스페이서에 의해 이루는 것을 특징으로 하는 범프 형성 방법.
  20. 제1항에 있어서, 상기 볼 충전 공정에 있어서, 상기 지그를 상기 반도체 장치 상으로부터 제거한 후에, 상기 관통 홀에 충전된 상기 도전성 입자가, 상기 반도체 장치의 패드 상에 압착되도록 가압하는 가압 공정을 설치한 것을 특징으로 하는 범프 형성 방법.
KR10-1999-0019379A 1998-05-29 1999-05-28 범프 형성 방법 KR100370525B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-148711 1998-05-29
JP14871198 1998-05-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0047888A Division KR100495024B1 (ko) 1998-05-29 2001-08-09 범프 형성 방법

Publications (2)

Publication Number Publication Date
KR19990088632A true KR19990088632A (ko) 1999-12-27
KR100370525B1 KR100370525B1 (ko) 2003-01-29

Family

ID=15458898

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-1999-0019379A KR100370525B1 (ko) 1998-05-29 1999-05-28 범프 형성 방법
KR10-2001-0047888A KR100495024B1 (ko) 1998-05-29 2001-08-09 범프 형성 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2001-0047888A KR100495024B1 (ko) 1998-05-29 2001-08-09 범프 형성 방법

Country Status (5)

Country Link
US (1) US6213386B1 (ko)
EP (1) EP0962969A3 (ko)
KR (2) KR100370525B1 (ko)
SG (1) SG74729A1 (ko)
TW (1) TW413999B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268632B1 (ko) * 1996-03-08 2000-10-16 야마구치 다케시 범프형성방법 및 장치
US6869008B2 (en) * 1998-05-29 2005-03-22 Hitachi, Ltd. Method of forming bumps
JP3552610B2 (ja) * 1999-10-22 2004-08-11 松下電器産業株式会社 導電性ボールの移載装置および移載方法並びに導電性ボールの供給装置および供給方法
SG99331A1 (en) 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
US6492071B1 (en) * 2000-09-26 2002-12-10 International Business Machines Corporation Wafer scale encapsulation for integrated flip chip and surface mount technology assembly
TW546805B (en) * 2002-07-18 2003-08-11 Advanced Semiconductor Eng Bumping process
TWI285524B (en) * 2003-03-10 2007-08-11 Hitachi Metals Ltd Method and apparatus for carrying electric conductive ball
JP3891133B2 (ja) * 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
US20050121496A1 (en) * 2003-12-05 2005-06-09 Farrell Kevin C. Apparatus for immobilizing a solid solder element to a contact surface of interest
JP4828595B2 (ja) 2007-12-19 2011-11-30 新光電気工業株式会社 導電性ボール除去方法及び導電性ボール除去装置
JP2009272529A (ja) * 2008-05-09 2009-11-19 Ngk Spark Plug Co Ltd 半田ボール搭載装置及び配線基板の製造方法
US7780063B2 (en) * 2008-05-15 2010-08-24 International Business Machines Corporation Techniques for arranging solder balls and forming bumps
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
US8813350B2 (en) 2011-06-03 2014-08-26 Seagate Technology Llc Solder ball pattern forming
GB2495761A (en) * 2011-10-20 2013-04-24 Alpha Fry Ltd Solder Ball Placement Method and Apparatus
US9273408B2 (en) 2012-09-12 2016-03-01 Globalfoundries Inc. Direct injection molded solder process for forming solder bumps on wafers
CN104384656B (zh) * 2014-10-22 2016-03-23 苏州大学 一种用于铺设二极管焊锡片的机械手
US9721919B2 (en) 2015-12-14 2017-08-01 International Business Machines Corporation Solder bumps formed on wafers using preformed solder balls with different compositions and sizes
US9728444B2 (en) 2015-12-31 2017-08-08 International Business Machines Corporation Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch
US10438922B2 (en) * 2016-06-06 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mounting components in semiconductor fabrication process
CN108538726B (zh) * 2017-03-03 2022-08-26 Tdk株式会社 半导体芯片的制造方法
US10163847B2 (en) 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
CN107580425B (zh) * 2017-09-18 2020-06-26 Oppo广东移动通信有限公司 一种电路板组件及其制作方法、电路板拼板、移动终端
CN107734873B (zh) * 2017-09-18 2020-03-10 Oppo广东移动通信有限公司 一种电路板组件及其制作方法、电路板拼板、移动终端
KR102227212B1 (ko) * 2019-06-24 2021-03-12 안상정 반도체 발광소자용 지지 기판을 제조하는 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55151435A (en) * 1979-05-12 1980-11-26 Sony Corp Controlling device for feeding of parts
JPS63304636A (ja) * 1987-06-05 1988-12-12 Hitachi Ltd はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法
JPH0795554B2 (ja) * 1987-09-14 1995-10-11 株式会社日立製作所 はんだ球整列装置
US5279045A (en) * 1990-01-31 1994-01-18 Hitachi, Ltd. Minute particle loading method and apparatus
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
US5219117A (en) * 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
US5729894A (en) 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5431332A (en) * 1994-02-07 1995-07-11 Motorola, Inc. Method and apparatus for solder sphere placement using an air knife
US5655704A (en) * 1994-08-30 1997-08-12 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting soldering balls onto electrodes of a substrate or a comparable electronic component
JPH0878422A (ja) * 1994-09-08 1996-03-22 Hitachi Ltd ボール状外部電極形成方法
US5620129A (en) * 1995-02-17 1997-04-15 Rogren; Philip E. Device and method for forming and attaching an array of conductive balls
WO1996042107A1 (en) 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
US5685477A (en) * 1995-06-28 1997-11-11 Intel Corporation Method for attaching and handling conductive spheres to a substrate
US5839641A (en) * 1995-08-30 1998-11-24 Industrial Technology Research Institute Apparatus for placing and aligning solder balls onto solder pads on a substrate for manufacturing IC devices
JPH09107045A (ja) * 1995-10-13 1997-04-22 Japan Aviation Electron Ind Ltd Ｂｇａパッケージのボール取付け方法
US5782399A (en) * 1995-12-22 1998-07-21 Tti Testron, Inc. Method and apparatus for attaching spherical and/or non-spherical contacts to a substrate

Also Published As

Publication number Publication date
KR100495024B1 (ko) 2005-06-14
TW413999B (en) 2000-12-01
EP0962969A2 (en) 1999-12-08
EP0962969A3 (en) 2001-01-10
US6213386B1 (en) 2001-04-10
SG74729A1 (en) 2000-08-22
KR20010087433A (ko) 2001-09-15
KR100370525B1 (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
KR100495024B1 (ko) 범프 형성 방법
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US6468893B2 (en) Method of forming solder bumps
US20070273011A1 (en) Method for fabricating a module having an electrical contact-connection
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
US6869008B2 (en) Method of forming bumps
US6085968A (en) Solder retention ring for improved solder bump formation
KR19980064439A (ko) 기판에 땜납을 형성하기 위한 방법 및 장치
JP2850901B2 (ja) ボール配列治具及びその製造方法
JP2000509203A (ja) はんだバンプの形成方法
JP3779490B2 (ja) バンプ形成方法
US6402014B1 (en) Method of forming bumps
JP2000332044A (ja) バンプ電極形成用球状体の転写方法及び半導体装置の製造方法、並びに転写マスク
KR100771360B1 (ko) 패키지용 회로기판의 제조방법
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JP2735038B2 (ja) バンプ形成方法
KR101069980B1 (ko) 솔더 범프 형성 방법
JP4478954B2 (ja) 導電性ボールの搭載装置
JP4457354B2 (ja) 導電性ボールの搭載装置及び導電性ボールの搭載装置に組み込まれる整列部材
JPH08340174A (ja) 半田電極の形成方法
JP2001085558A (ja) 半導体装置およびその実装方法
JP4092707B2 (ja) 導電性ボールの搭載方法および搭載装置
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
JP4992760B2 (ja) 半導体装置の実装方法
KR100426391B1 (ko) 금속 범프의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee