KR100771360B1 - 패키지용 회로기판의 제조방법 - Google Patents

패키지용 회로기판의 제조방법 Download PDF

Info

Publication number
KR100771360B1
KR100771360B1 KR1020060106407A KR20060106407A KR100771360B1 KR 100771360 B1 KR100771360 B1 KR 100771360B1 KR 1020060106407 A KR1020060106407 A KR 1020060106407A KR 20060106407 A KR20060106407 A KR 20060106407A KR 100771360 B1 KR100771360 B1 KR 100771360B1
Authority
KR
South Korea
Prior art keywords
circuit board
solder
flux
pad
solder ball
Prior art date
Application number
KR1020060106407A
Other languages
English (en)
Inventor
배재철
김호진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060106407A priority Critical patent/KR100771360B1/ko
Application granted granted Critical
Publication of KR100771360B1 publication Critical patent/KR100771360B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 패키지용 회로기판의 제조방법에 관한 것으로서, 다공성 솔더볼 내에 플럭스가 함침된 플럭스 함유 솔더볼과 전자력을 이용하여 기판 상에 솔더 범프를 형성하는데 특징이 있다.
본 발명에 따르면, 인쇄회로기판 및 칩의 범프 형성 시, 파인 피치에서도 균일한 높이의 범프를 확보할 수 있어 소형 패키지 어셈블리에서의 신뢰성 및 양산성을 증대시킬 수 있다.
패키지, 회로기판, 플럭스, 솔더볼, 솔더 범프

Description

패키지용 회로기판의 제조방법 {Process for manufacturing circuit board for package}
도 1a 및 도 1b는 플립 칩 타입의 실장기술에 있어서 다이와 인쇄회로기판 범프부 사이의 접합과정을 예시적으로 나타낸 단면도이다.
도 2a 내지 도 2e는 본 발명의 바람직한 일 구체예에 따른 회로기판의 제조공정흐름을 개략적으로 나타낸 단면도이다.
도 3은 종래기술에 따른 회로기판 제작 시 솔더 페이스트 인쇄과정을 모식적으로 나타낸 도면이다.
도 4a 및 도 4b는 종래기술의 스텐실 인쇄방법에 따라 솔더 범프 형성 시 솔더량 불균일에 의해 나타난 불량을 나타낸 사진이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
1 : 솔더레지스트층 2 : 스텐실
3 : 스퀴즈 4 : 솔더 페이스트
11 : 칩 다이 또는 웨이퍼 12 : UBM(Under Bump Metal)
13 : 솔더 범프 21 : 인쇄회로기판
22 : 범프부 23 : 솔더 범프(프리-솔더)
101 : 절연층 102 : 비아
103 : 패드부 104 : 솔더레지스트층
105 : 용기 106 : 다공성 솔더볼
107 : 플럭스 108 : 챔버
109 : 전자력 공급 장치 110 : 지그
111 : 열 공급 장치 112 : 지그
본 발명은 패키지용 회로기판에 관한 것이다. 좀 더 구체적으로는, 본 발명은 다공성 솔더볼 내에 플럭스가 함침된 플럭스 함유 솔더볼과 전자력을 이용하여 기판 상에 솔더 범프를 형성함으로써 파인 피치에서도 균일한 높이의 범프를 확보할 수 있는 패키지용 회로기판의 제조방법에 관한 것이다.
칩과 기판의 연결방법의 하나에 있어, 높은 전기 성능, 높은 I/O 개수, 고밀도의 패키징, 고온 성능 등의 장점으로 플립 칩 공법이 널리 사용되고 있다. 플립 칩 연결을 위해서는 도 1a에 나타낸 바와 같이 칩 다이(11)의 범프용 패드부(12)에 솔더볼(13)을 형성한 후 이를 인쇄회로기판(21)에 형성된 범프용 패드부(22)와 접합하여 연결하거나, 또는 도 1b에 나타낸 바와 같이 다이(11)를 인쇄회로기판(21) 에 접합하기 위하여 인쇄회로기판(21)에도 다이(11)의 범프용 패드부(12)와의 접합력과 신뢰성을 높여주기 위해 다이(11)와 접합시킬 수 있는 인쇄회로기판(21)의 범프용 패드부(22)에 프리-솔더(pre-solder)(23)를 형성하여 연결하는 방법 등이 있다.
특히, 이러한 솔더 범프 형성에 현재 사용되는 주요 공법으로는 도 3에 나타낸 바와 같이 기판의 솔더레지스트(1) 상에 소정의 패턴 형상을 갖는 스텐실(2)을 위치시키고 스퀴즈(3)를 이용하여 솔더 페이스트(4)를 인쇄하는 것과 같은 스텐실을 이용한 솔더 페이스트 인쇄법이 있다.
그러나, 이와 같은 종래기술에 따른 공법은 파인 피치 대응에 한계, 즉 150㎛ 이하 양산한계를 갖는다. 또한, 스텐실 인쇄 방식 도포에 의해 발생되는 범프 간의 솔더 부피(solder volume) 불균일 문제가 발생되며, 이는 범프 사이즈가 너무 작아 패드부와의 연결이 되지 않거나(도 4a 참조), 나아가 패드부에 아예 범프가 생성되지 않는 등(도 4b 참조)의 불량을 초래한다.
이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 플럭스 함유 솔더볼과 전자력을 이용하여 기판 상에 솔더 범프를 형성함으로써 솔더의 부피를 일정하게 조절할 수 있어 파인 피치에 대응 가능한 회로기판을 제작할 수 있었고, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 일 측면은 인쇄회로기판 및 칩의 범프 형성 시, 파인 피 치에서도 균일한 높이의 범프를 확보할 수 있는 패키지용 회로기판의 제조방법을 제공하는 것이다.
본 발명의 다른 측면은 소형 패키지 어셈블리에서의 신뢰성 및 양산성을 증대시킬 수 있는 패키지용 회로기판의 제조방법을 제공하는 것이다.
본 발명의 바람직한 일 구체예에 따르면, 상기 패키지용 회로기판의 제조방법은:
(a) 솔더레지스트 오프닝부를 통해서 노출된 솔더 범프용 패드부를 갖는 회로기판을 제공하는 단계;
(b) 다공성 솔더볼 내에 플럭스가 함침된 플럭스 함유 솔더볼을 제공하는 단계;
(c) 챔버 내에 상기 회로기판을 위치시키고 상기 플럭스 함유 솔더볼을 넣은 후 상기 회로기판의 패드부에 전자력을 가하여 상기 솔더볼을 패드부에 흡착시키는 단계;
(d) 상기 솔더볼에 함유된 플럭스가 활성화되어 솔더볼의 기공을 통해서 표면으로 흘러나오기에 충분한 열을 솔더볼에 가하여 상기 솔더볼을 패드부에 고정시키는 단계; 및
(e) 상기 고정된 솔더볼을 리플로우 공정을 통해서 상기 패드부에 결합시켜 솔더 범프를 형성하는 단계;
를 포함하는 것을 특징으로 한다.
상기 플럭스 함유 솔더볼은 바람직하게는 플럭스가 함유된 용기 내에 다공성 솔더볼을 디핑하여 솔더볼 내에 플럭스를 함침시킨 후, 솔더볼 표면의 플럭스를 제거하여 제조될 수 있다.
바람직하게는, 상기 전자력과 열은 각각 상기 패드부가 형성된 회로기판 면의 반대편 면의 도체부에 연결된 전자력 공급 수단 또는 열 공급 수단을 통해서 각각 제공될 수 있다.
또한, 상기 전자력과 열은 상기 패드부가 형성된 회로기판 면의 반대편 면의 도체부에 연결된 동일 매개수단을 통해서 각각 제공될 수 있다. 좀 더 바람직하게는, 상기 전자력과 열은 상기 패드부가 형성된 회로기판 면의 반대편 면의 도체부에 연결된 지그를 매개로 하여 각각 제공될 수 있다.
상기 (d) 단계는 바람직하게는 100 내지 170℃의 온도에서 수행될 수 있다.
바람직하게는, 상기 (a) 단계의 솔더 범프용 패드부에는 표면처리층이 더욱 형성될 수 있다.
상기 회로기판은 반도체 기판 또는 인쇄회로기판일 수 있다.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
전술한 바와 같이, 본 발명에서는 플럭스 함유 솔더볼과 전자력을 이용하여 솔더 범프를 형성함으로써 별도의 플럭스 처리 공정 없이 종래의 솔더 페이스트 인 쇄방식이 가지고 있던 범프 높이 균일성에 대한 제어의 어려움, 파인 피치 대응에 대한 한계 등의 문제점을 극복할 수 있는 패키지용 회로기판의 제조방법이 제공된다.
도 2a 내지 도 2e에 본 발명의 바람직한 일 구체예에 따른 패키지용 회로기판의 제조방법을 나타내었는 바, 이하에서는 이를 참조하여 설명한다.
우선, 솔더레지스트(104) 오프닝부를 통해서 노출된 솔더 범프용 패드부(103)를 갖는 회로기판을 준비한다(도 2a 참조). 본 발명에 따르면, 상기 회로기판은 반도체 기판 또는 인쇄회로기판일 수 있으며, 특별히 한정되지 않고 소정의 회로패턴과 비아홀(103) 등을 갖는 다층 회로기판일 수 있다.
이때, 상기 솔더 범프용 패드부(103) 상에는 당업계에 공지된 통상의 방법에 따라 Ni/Au층 등의 표면처리층 등이 더욱 형성될 수 있음은 물론이다.
한편, 본 발명에 따른 플럭스 함유 솔더볼은, 예를 들어, 다공성 솔더볼(106)을 플럭스(107)가 함유된 용기(105) 내에 디핑하여 솔더볼(106) 내에 플럭스(107)를 함침시킨 후, 솔더볼(106) 표면의 플럭스를 예를 들어, 레버 등을 통해서 제거하여 준비할 수 있다(도 2b 참조). 이외에도, 다공성 소재 내에 유동성 물질을 함침시키기 위한 방법이라면 무엇이든 사용가능하다.
상기 솔더볼의 크기는 특별히 한정되지 않고 적용하고자 하는 피치에 따라 적절히 조절될 수 있으며, 예를 들어, 파인 피치에까지 대응이 가능하도록 70∼100㎛의 직경을 가질 수 있다.
상기 솔더볼의 기공크기는 특별히 한정되는 것은 아니나, 10∼20Å 정도인 것이 플럭스 함침 및 열 공급시 플럭스 활성화에 의한 표면으로의 흐름성을 부여하는데 바람직하다. 또한, 상기 솔더볼은 Sn-Ag, Sn-Ag-Cu와 같은 물질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 당업계에서 사용되는 것이라면 무엇이든 사용 가능하다.
상기와 같이 노출된 솔더 범프용 패드부(103)를 갖는 회로기판을 챔버(108) 내에 위치시키고 챔버(108) 내에 상기 플럭스(107) 함유 솔더볼(106)을 채운 후, 상기 패드부(103)에 전자력이 전달되도록 하여 원하는 패드부(103)에 솔더볼(106)이 흡착되도록 한다(도 2c 참조). 이때, 상기 전자력은 바람직하게는 상기 패드부(103)가 형성된 회로기판 면의 반대편 면의 도체부에 매개수단(110)에 의해 연결된 전자력 공급 수단(109)을 통해서 제공될 수 있다. 상기 매개수단(110)으로는 예를 들어, 통상 통전 시험 등에 사용되는 지그 등을 이용할 수 있다.
다음, 상기 솔더볼(106)에 함유된 플럭스(107)가 활성화되어 솔더볼(106)의 기공을 통해서 표면으로 흘러나오기에 충분한 열을 솔더볼(106)에 가하여 상기 솔더볼(106)을 패드부(103)에 고정시킨다. 상기 활성화된 플럭스(107)는 솔더볼(106)을 패드부(103)에 고정시키는 동시에 패드부(103)의 산화막을 제거하는 역할을 한다(도 2d 참조). 상기 열 공급은 플럭스(107)가 활성화되어 솔더볼(106) 표면으로 흘러나오기에 충분하다면 특별히 한정되지 않으나, 바람직하게는 약 100 내지 170℃의 온도에서 수행되는 것이 경제성 대비 효율적인 면에서 좋다.
이때, 상기 열은 바람직하게는 상기 패드부(103)가 형성된 회로기판 면의 반대편 면의 도체부에 매개수단(112)에 의해 연결된 열 공급 수단(111)을 통해서 제 공될 수 있다. 상기 매개수단(112)으로는 예를 들어, 통상 통전 시험 등에 사용되는 지그 등을 이용할 수 있다.
한편, 전자력과 열은 상기 패드부(103)가 형성된 회로기판 면의 반대편 면의 도체부에 연결된 동일 매개수단(110, 112), 예를 들어, 지그를 매개로 하여 각각 제공될 수도 있다.
마지막으로, 상기 고정된 솔더볼(106)을 통상의 리플로우 공정(디플럭스 포함)을 통해서 상기 패드부(103)에 결합시켜 솔더 범프를 완성한다(도 2e 참조).
전술한 바와 같이, 본 발명에서는 플럭스 함침 솔더볼과 전자력을 이용하여 회로기판 상에 솔더 범프를 형성함으로써, 균일한 범프 높이를 확보할 수 있어 어셈블리 양산 및 접합 신뢰성을 향상시킬 수 있고, 150㎛ 이하 파인 피치 범프를 양산할 수 있다. 또한, 종래의 플럭스 도포 공정을 삭제할 수 있어 공정을 간소화할 수 있는 이점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 패키지용 회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
전술한 바와 같이, 본 발명에 따르면, 솔더 범프의 높이에 대한 균일성을 확 보하여 직경이 일정한 솔더볼을 적용함으로써 종래의 솔더 인쇄 기법의 문제점인 인쇄량의 불균일함에 기인한 범프 높이의 편차 발생을 방지하여 어셈블리 시 신뢰성 및 수율을 증대시킬 수 있다.
또한, 종래 솔더 페이스트 인쇄법의 한계인 150㎛ 이하의 파인 피치에 대응 가능하며, 더욱이 100㎛ 이하의 파인 피치 범핑에도 대응 가능하다.
아울러, 플럭스 함유 솔더볼을 사용함으로써 종래의 플럭스 도포 처리를 위한 별도의 스크린 인쇄 공정을 생략할 수 있고, 인쇄 방식에서 마그네틱 흡착방식을 적용함으로써 금속 마스크와 같은 별도의 치공구가 불필요하여 공정을 간소화할 수 있다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (9)

  1. (a) 솔더레지스트 오프닝부를 통해서 노출된 솔더 범프용 패드부를 갖는 회로기판을 제공하는 단계;
    (b) 다공성 솔더볼 내에 플럭스가 함침된 플럭스 함유 솔더볼을 제공하는 단계;
    (c) 챔버 내에 상기 회로기판을 위치시키고 상기 플럭스 함유 솔더볼을 넣은 후 상기 회로기판의 패드부에 전자력을 가하여 상기 솔더볼을 패드부에 흡착시키는 단계;
    (d) 상기 솔더볼에 함유된 플럭스가 활성화되어 솔더볼의 기공을 통해서 표면으로 흘러나오기에 충분한 열을 솔더볼에 가하여 상기 솔더볼을 패드부에 고정시키는 단계; 및
    (e) 상기 고정된 솔더볼을 리플로우 공정을 통해서 상기 패드부에 결합시켜 솔더 범프를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 패키지용 회로기판의 제조방법.
  2. 제1항에 있어서, 상기 플럭스 함유 솔더볼은 플럭스가 함유된 용기 내에 다공성 솔더볼을 디핑하여 솔더볼 내에 플럭스를 함침시킨 후, 솔더볼 표면의 플럭스를 제거하여 제조되는 것을 특징으로 하는 패키지용 회로기판의 제조방법.
  3. 제1항에 있어서, 상기 전자력은 상기 패드부가 형성된 회로기판 면의 반대편 면의 도체부에 연결된 전자력 공급 수단을 통해서 제공되는 것을 특징으로 하는 패키지용 회로기판의 제조방법.
  4. 제1항에 있어서, 상기 열은 상기 패드부가 형성된 회로기판 면의 반대편 면의 도체부에 연결된 열 공급 수단을 통해서 제공되는 것을 특징으로 하는 패키지용 회로기판의 제조방법.
  5. 제1항에 있어서, 상기 전자력과 열은 상기 패드부가 형성된 회로기판 면의 반대편 면의 도체부에 연결된 동일 매개수단을 통해서 각각 제공되는 것을 특징으로 하는 패키지용 회로기판의 제조방법.
  6. 제1항에 있어서, 상기 전자력과 열은 상기 패드부가 형성된 회로기판 면의 반대편 면의 도체부에 연결된 지그를 매개로 하여 각각 제공되는 것을 특징으로 하는 패키지용 회로기판의 제조방법.
  7. 제1항에 있어서, 상기 (d) 단계는 100 내지 170℃의 온도에서 수행되는 것을 특징으로 하는 패키지용 회로기판의 제조방법.
  8. 제1항에 있어서, 상기 (a) 단계의 솔더 범프용 패드부에는 표면처리층이 더 욱 형성되는 것을 특징으로 하는 패키지용 회로기판의 제조방법.
  9. 제1항에 있어서, 상기 회로기판은 반도체 기판 또는 인쇄회로기판인 것을 특징으로 하는 패키지용 회로기판의 제조방법.
KR1020060106407A 2006-10-31 2006-10-31 패키지용 회로기판의 제조방법 KR100771360B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060106407A KR100771360B1 (ko) 2006-10-31 2006-10-31 패키지용 회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106407A KR100771360B1 (ko) 2006-10-31 2006-10-31 패키지용 회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100771360B1 true KR100771360B1 (ko) 2007-10-29

Family

ID=38816271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106407A KR100771360B1 (ko) 2006-10-31 2006-10-31 패키지용 회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100771360B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139375B1 (ko) 2011-09-09 2012-04-27 주식회사 고려반도체시스템 미리 정해진 패턴으로 기판에 범프를 형성하는 방법 및 이에 사용되는 솔더볼 전사 장치
KR101239322B1 (ko) 2012-03-08 2013-03-05 주식회사 고려반도체시스템 미리 정해진 패턴으로 기판에 범프를 형성하는 방법 및 이에 사용되는 솔더볼 전사 장치
KR101298497B1 (ko) 2012-03-08 2013-08-21 주식회사 고려반도체시스템 미리 정해진 패턴으로 기판에 범프를 형성하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074091A (ko) * 1999-05-18 2000-12-05 윤종용 볼 그리드 어레이 패키지 및 그 제조 방법
KR20040022585A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법
KR20050011454A (ko) * 2003-07-23 2005-01-29 주식회사 팬택앤큐리텔 Smd 프린트 방식의 리볼링 방법
KR20060088363A (ko) * 2005-02-01 2006-08-04 엘지전자 주식회사 플럭스가 코팅된 솔더 볼

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074091A (ko) * 1999-05-18 2000-12-05 윤종용 볼 그리드 어레이 패키지 및 그 제조 방법
KR20040022585A (ko) * 2002-09-09 2004-03-16 삼성전자주식회사 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법
KR20050011454A (ko) * 2003-07-23 2005-01-29 주식회사 팬택앤큐리텔 Smd 프린트 방식의 리볼링 방법
KR20060088363A (ko) * 2005-02-01 2006-08-04 엘지전자 주식회사 플럭스가 코팅된 솔더 볼

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139375B1 (ko) 2011-09-09 2012-04-27 주식회사 고려반도체시스템 미리 정해진 패턴으로 기판에 범프를 형성하는 방법 및 이에 사용되는 솔더볼 전사 장치
KR101239322B1 (ko) 2012-03-08 2013-03-05 주식회사 고려반도체시스템 미리 정해진 패턴으로 기판에 범프를 형성하는 방법 및 이에 사용되는 솔더볼 전사 장치
KR101298497B1 (ko) 2012-03-08 2013-08-21 주식회사 고려반도체시스템 미리 정해진 패턴으로 기판에 범프를 형성하는 방법

Similar Documents

Publication Publication Date Title
US6576495B1 (en) Microelectronic assembly with pre-disposed fill material and associated method of manufacture
JP4393538B2 (ja) 磁性はんだボールの配列装置および配列方法
KR100370525B1 (ko) 범프 형성 방법
JPWO2005093817A1 (ja) 半導体装置及びその製造方法
KR19980064439A (ko) 기판에 땜납을 형성하기 위한 방법 및 장치
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
KR100771360B1 (ko) 패키지용 회로기판의 제조방법
JP5036397B2 (ja) チップ内蔵基板の製造方法
US6303407B1 (en) Method for the transfer of flux coated particles to a substrate
JPH09246319A (ja) フリップチップ実装方法
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
JP2001244299A (ja) 配線基板及びその製造方法
KR101019385B1 (ko) 솔더볼 부착 방법 및 이를 이용한 솔더링 방법
JP4049145B2 (ja) 電子部品の実装方法
TWI613741B (zh) 銲點凸塊製造方法
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JPH10116927A (ja) 接続端子及びその形成方法
JPH09326412A (ja) ハンダボールの取り付け方法
TWI381466B (zh) 非陣列凸塊之覆晶接合方法
JP5067107B2 (ja) 回路基板および半導体装置
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JP2005268704A (ja) 半導体装置、半導体装置の実装方法及び半導体装置を有する電子機器
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
KR100426391B1 (ko) 금속 범프의 제조 방법
JP4558782B2 (ja) はんだバンプの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee