KR20040022585A - 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법 - Google Patents

플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법 Download PDF

Info

Publication number
KR20040022585A
KR20040022585A KR1020020054191A KR20020054191A KR20040022585A KR 20040022585 A KR20040022585 A KR 20040022585A KR 1020020054191 A KR1020020054191 A KR 1020020054191A KR 20020054191 A KR20020054191 A KR 20020054191A KR 20040022585 A KR20040022585 A KR 20040022585A
Authority
KR
South Korea
Prior art keywords
solder ball
flux
solder
coated
substrate
Prior art date
Application number
KR1020020054191A
Other languages
English (en)
Inventor
박희진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020054191A priority Critical patent/KR20040022585A/ko
Publication of KR20040022585A publication Critical patent/KR20040022585A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

본 발명은 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼 형성 방법에 관한 것으로, 리플로우 솔더 공정에서 솔더 볼의 상단부가 열에 의해 산화되어 변색되는 것을 억제하기 위해서, 주석(Sn), 은(Ag) 그리고 구리(CU)로 합성된 솔더 볼과; 상기 솔더 볼에 코팅된 플럭스층;을 포함하는 것을 특징으로 하는 코팅 솔더 볼을 제공한다. 그리고 그 코팅 솔더 볼을 이용한 솔더 볼 형성 방법을 제공한다. 즉, (a) 적어도 하나 이상의 솔더 볼 패드가 형성된 기판을 준비하는 단계와; (b) 상기 기판의 솔더 볼 패드에 플럭스를 도포하는 단계와; (c) 상시 플럭스가 도포된 솔더 볼 패드에 각각 상기 코팅 솔더 볼을 위치시키는 단계; 및 (d) 솔더 리플로우 공정을 진행하여 솔더 볼 패드에 솔더 볼을 융착시키는 단계;를 포함하며, 상기 (d) 단계에서 도포된 상기 플럭스와 상기 솔더 볼에 코팅된 플럭스층이 상기 솔더 볼의 산화를 억제하는 것을 특징으로 하는 솔더 볼 형성 방법을 제공한다.

Description

플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼 형성 방법{Flux coated solder ball and method for forming solder ball using the same}
본 발명은 솔더 볼 및 솔더 볼 형성 방법에 관한 것으로, 더욱 상세하게는 플럭스가 코팅된 코팅 솔더 볼과, 그를 이용한 솔더 볼 형성 방법에 관한 것이다.
최근 소형 박형화된 반도체 패키지 예컨대, 칩 스케일 패키지(Chip Scale Package; CSP), 웨이퍼 레벨 CSP(Wafer Level CSP; WL CSP), 테이프 배선기판을 이용한 반도체 패키지 및 인쇄회로기판을 이용한 볼 그리드 어레이(Ball Grid Array; BGA) 패키지들은 외부접속단자로서 주로 솔더 볼(solder ball)을 사용하게 된다.
도 1 및 도 2는 종래기술에 따른 기판(20)에 솔더 볼(10)을 형성하는 단계를 보여주는 단면도이다. 도 1 및 도 2를 참조하면, 기판 몸체(22)의 일면에 솔더 볼 패드들(24)이 형성되며, 솔더 볼 패드들(24)이 형성되지 않은 부분은 보호층 예컨대, 솔더 레지스트 층(26)에 의해 보호된 기판(20)이 준비된 상태에서, 솔더 볼 패드(24)에 솔더 볼(10)을 올릴 수 있도록 플럭스(28)가 도포된다.
다음으로 플럭스(28)가 도포된 솔더 볼 패드(24) 위에 각각 솔더 볼(10)을 위치시킨 상태에서, 리플로우 솔더 공정을 진행하여 솔더 볼 패드(24) 위에 솔더 볼(10)을 융착시킴으로써, 기판(20)에 솔더 볼(10)을 형성하는 공정은 완료된다. 이때 플럭스(28)는 솔더 볼(10)과 솔더 볼 패드(24) 사이의 산화막을 제거하고 환원분위기를 조성하는 목적도 가지고 있다. 도면부호 30은 솔더 볼(10)이 형성된 반도체 패키지를 가리킨다.
그런데, 솔더 볼(10) 중에서 크기가 크고 납 성분이 없이 주석(Sn), 은(Ag) 그리고 구리(Cu)로 합성된 솔더 볼(10)의 경우, 리플로우 공정 이후에 솔더 볼(10)의 상단부(16)가 산화되어 변색되는 문제점이 발생되고 있다. 이와 같은 문제는플럭스(28)가 솔더 볼 패드(24)에만 도포되기 때문에, 솔더 볼(10)의 크기가 큰 경우 솔더 볼(10)의 상단부(16)까지 플럭스(28)가 적절히 전달되지 못하여 리플로우 공정에서 가해지는 열에 의해 솔더 볼의 상단부(16)가 산화되어 변색된다.
이와 같이 솔더 볼의 상단부(16)가 산화될 경우, 실질적으로 사용될 외부 전자 장치의 기판에 대한 납땜 신뢰성이 떨어뜨리는 요인으로 작용한다.
한편으로 생각할 때, 기판의 솔더 볼 패드에 많은 양의 플럭스를 도포하는 것을 고려해 볼 수 있다. 이럴 경우 전술된 바와 같은 솔더 볼의 상단부가 산화되는 것은 억제할 수 있겠지만, 대신에 과다하게 도포된 플럭스로 인하여 이웃하는 솔더 볼 끼리 붙는 불량이 발생될 수 있다.
따라서, 본 발명의 목적은 솔더 볼의 상단부까지 플럭스가 적절히 전달되도록 하여 리플로우 솔더 공정에서 솔더 볼의 상단부가 산화되어 변속되는 것을 억제할 수 있도록 하는데 있다.
도 1 및 도 2는 종래기술에 따른 기판에 솔더 볼을 형성하는 단계를 보여주는 단면도이다.
도 3은 본 발명의 실시예에 따른 플럭스가 코팅된 코팅 솔더 볼을 보여주는 부분 절개 도면이다.
도 4 및 도 5는 도 3의 코팅 솔더 볼을 사용하여 기판에 솔더 볼을 형성하는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 42 : 솔더 볼 20, 50 : 기판
22, 52 : 기판 몸체 24, 54 : 솔더 볼 패드
26, 56 : 솔더 레지스트 층 28, 58 : 플럭스
40 : 코팅 솔더 볼 44 : 플럭스층
30, 60 : 반도체 패키지
상기 목적을 달성하기 위하여, 본 발명은 솔더 볼의 외측면이 플럭스로 코팅된 코팅 솔더 볼을 제공한다.
그리고 본 발명에 따른 코팅 솔더 볼을 이용하여 솔더 볼 형성 공정을 진행할 경우 코팅된 플럭스로 인하여 솔더 볼의 상단부가 리플로우 솔더 공정에서 산화되는 것을 억제할 수 있는 솔더 볼 형성 방법도 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자한다.
도 3은 본 발명의 실시예에 따른 플럭스가 코팅된 코팅 솔더 볼(40)을 보여주는 부분 절개 사시도이다. 도 3을 참조하면, 본 발명의 실시예에 따른 코팅 솔더 볼(40)은 주석, 은 그리고 구리로 합성된 솔더 볼(42)과, 솔더 볼(42)에 코팅된 플럭스층(44)으로 구성된다.
즉, 리플로우 솔더 공정에서 솔더 볼(42)의 상단부가 산화되는 억제하기 위한 수단으로, 솔더 볼(42)의 상단부에 적절한 플럭스를 제공할 수 있도록, 솔더 볼(42)의 외주면에 플럭스층(44)을 형성하였다.
솔더 볼(42)에 플럭스층(44)을 형성하는 방법은, 솔더 볼(42) 전체에 플럭스를 도포한 후 응고시키는 방법이 사용될 수 있다. 솔더 볼(42) 전체에 플럭스를 도포하는 방법으로는 솔더 볼(42)을 플럭스에 담그는 방법, 플럭스를 솔더 볼(42)에 분사하는 방법 등이 사용될 수 있다.
본 발명의 실시예에 따른 코팅된 솔더 볼(40)을 이용하여 기판(50)에 솔더 볼(42)을 형성하는 방법을 도 4 및 도 5를 참조하여 설명하겠다.
도 4 및 도 5를 참조하면, 먼저 기판 몸체(52)의 일면에 솔더 볼 패드들(54)이 형성되며, 솔더 볼 패드들(54)이 형성되지 않은 부분은 솔더 레지스트 층(56)에 의해 보호된 기판(50)이 준비된 상태에서, 솔더 볼 패드(54)에 코팅 솔더 볼(40)을 올릴 수 있도록 플럭스(58)가 도포된다.
다음으로 플럭스(58)가 도포된 솔더 볼 패드(54) 위에 각각 코팅 솔더 볼(40)을 위치시킨 상태에서, 리플로우 솔더 공정을 진행하여 솔더 볼 패드(54) 위에 솔더 볼(42)을 융착시킴으로써, 기판(50)에 솔더 볼(42)을 형성하는 공정은 완료된다. 도면부호 60은 솔더 볼(42)이 형성된 반도체 패키지를 가리킨다.
이때 플럭스층(44)은 솔더 볼(42)의 상단부가 산화되는 것을 억제하여 솔더 볼(42)의 상단부가 변색되는 것을 방지한다. 물론 리플로우 솔더 공정 이후에 기판(50)에 잔류하는 플럭스 성분은 세정 공정을 통해서 제거된다.
그리고 솔더 볼(42) 형성 공정에 사용되는 기판(50)은 반도체 기판, 인쇄회로기판 또는 테이프 배선기판 등이 사용될 수 있으며, 솔더 볼(42)을 형성에 사용되는 기판이라면 제한되지 않는다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명에서는 플럭스가 코팅된 코팅 솔더 볼을 사용하여 솔더 볼 형성 공정을 진행하기 때문에, 솔더 볼의 상단부에 코팅된 플럭스층이 리플로우 솔더 공정에서 솔더 볼의 상단부가 산화되어 변속되는 것을 억제한다.

Claims (3)

  1. 주석(Sn), 은(Ag) 그리고 구리(CU)로 합성된 솔더 볼과;
    상기 솔더 볼에 코팅된 플럭스층;을 포함하는 것을 특징으로 하는 코팅 솔더 볼.
  2. 제 1항에 따른 코팅 솔더 볼을 이용한 솔더 볼 형성방법은,
    (a) 적어도 하나 이상의 솔더 볼 패드가 형성된 기판을 준비하는 단계와;
    (b) 상기 기판의 솔더 볼 패드에 플럭스를 도포하는 단계와;
    (c) 상시 플럭스가 도포된 솔더 볼 패드에 각각 상기 코팅 솔더 볼을 위치시키는 단계와;
    (d) 솔더 리플로우 공정을 진행하여 솔더 볼 패드에 솔더 볼을 융착시키는 단계;를 포함하며,
    상기 (d) 단계에서 도포된 상기 플럭스와 상기 솔더 볼에 코팅된 플럭스층이 상기 솔더 볼의 산화를 억제하는 것을 특징으로 하는 솔더 볼 형성 방법.
  3. 제 1항에 있어서, 상기 기판은 반도체 기판, 인쇄회로기판 또는 테이프 배선기판인 것을 특징으로 하는 솔더 볼 형성 방법.
KR1020020054191A 2002-09-09 2002-09-09 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법 KR20040022585A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020054191A KR20040022585A (ko) 2002-09-09 2002-09-09 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020054191A KR20040022585A (ko) 2002-09-09 2002-09-09 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법

Publications (1)

Publication Number Publication Date
KR20040022585A true KR20040022585A (ko) 2004-03-16

Family

ID=37326322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020054191A KR20040022585A (ko) 2002-09-09 2002-09-09 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법

Country Status (1)

Country Link
KR (1) KR20040022585A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771360B1 (ko) * 2006-10-31 2007-10-29 삼성전기주식회사 패키지용 회로기판의 제조방법
CN101754496A (zh) * 2008-12-05 2010-06-23 现代自动车株式会社 正温度系数加热器
KR101111426B1 (ko) * 2010-02-05 2012-02-15 앰코 테크놀로지 코리아 주식회사 코팅된 솔더볼을 갖는 반도체 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771360B1 (ko) * 2006-10-31 2007-10-29 삼성전기주식회사 패키지용 회로기판의 제조방법
CN101754496A (zh) * 2008-12-05 2010-06-23 现代自动车株式会社 正温度系数加热器
US8115146B2 (en) 2008-12-05 2012-02-14 Hyundai Motor Company Positive temperature coefficient heater
KR101111426B1 (ko) * 2010-02-05 2012-02-15 앰코 테크놀로지 코리아 주식회사 코팅된 솔더볼을 갖는 반도체 장치

Similar Documents

Publication Publication Date Title
US6510976B2 (en) Method for forming a flip chip semiconductor package
US6468363B2 (en) Composition for increasing activity of a no-clean flux
JP3846554B2 (ja) 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法
US20090302468A1 (en) Printed circuit board comprising semiconductor chip and method of manufacturing the same
KR20000023475A (ko) 반도체 장치의 제조 방법
US7101782B2 (en) Method of making a circuitized substrate
JP2007115857A (ja) マイクロボール
US20060051894A1 (en) Method for bonding flip chip on leadframe
US20080062665A1 (en) Mounting structure
US6303407B1 (en) Method for the transfer of flux coated particles to a substrate
KR20040022585A (ko) 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법
US6219910B1 (en) Method for cutting integrated circuit dies from a wafer which contains a plurality of solder bumps
JP4047251B2 (ja) 配線基板および配線基板の製造方法
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP2005159102A (ja) 配線基板及びその製造方法
KR100652444B1 (ko) 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈
WO1987004008A1 (en) Lead finishing for a surface mount package
JP2003249746A (ja) プリント基板
KR100640576B1 (ko) 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자
TWI611537B (zh) 植球製程
KR100384337B1 (ko) 반도체패키지용 회로기판의 도전성볼 융착 방법
TWI272048B (en) Joint structure for passive component
JP2006313792A (ja) プリント配線基板
JPH01268087A (ja) プリント配線板
JP3516983B2 (ja) プリント基板の製造方法並びに表面実装部品の実装方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid