JP4047251B2 - 配線基板および配線基板の製造方法 - Google Patents

Description

本発明は、配線基板および配線基板の製造方法に関する。

ＩＣあるいはＬＳＩ等のチップ接続用として使用される多層配線基板のうち、オーガニックパッケージ基板と称されるものは、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部の誘電体層にて形成された第一主表面上に、フリップチップ接続用あるいはマザーボード接続用（たとえばＢＧＡあるいはＰＧＡによる）の複数の金属端子パッドが配置される。これら金属端子パッドは、配線積層部内に位置する内層導体層にビアを介して導通する。内層導体層およびビアは導電率の良好なＣｕ系金属で構成されるのが一般的であり、金属端子パッドも、これらと接続する本体部がたとえばＣｕメッキ層により形成される。金属端子パッドにはチップやマザーボードと接続するための半田が接触する。このような半田としては古くからＳｎ−Ｐｂ共晶半田が使用されており、金属端子パッドには、このような半田とのぬれ性を向上させるためにＮｉ／Ａｕメッキを施す、換言すれば、金属端子パッドの一部をＮｉ／Ａｕメッキ層で構成するのが通常である。また、Ｎｉ／Ａｕメッキの代替としては、ソルダーレジストの開口内の金属端子パッド上にＳｎ−Ｐｂ共晶半田の薄い被膜を形成し、この半田被膜の上に半田バンプを形成したり、ＢＧＡ用の半田ボールをマウントしたりする方法がある。

ところで、上記のような配線基板は、電化製品や産業機器の廃棄にともなって粉砕され、土中に埋め立てられたりする。この際、Ｓｎ−Ｐｂ共晶半田に含有されるＰｂが溶出し、環境に悪影響をおよぼす恐れがあることが指摘されている。そのため、近年は配線基板の構成材料からＰｂを無くする試みが活発になされている。たとえば下記特許文献１には、ＰＧＡ用のピンと端子パッドとの接続に、Ｓｎ−Ａｇ−Ｃｕ等で構成された鉛フリー半田を用いるとともに、端子パッドの表層部をＮｉ／Ａｕメッキの代替としてＳｎメッキで構成した配線基板が開示されている。Ｓｎメッキは、Ｎｉ／Ａｕメッキと比べて安価であるため、配線基板の製造コストを低減する観点においても好ましい。
特開２００３−１７４２５０号公報

配線基板の品質を確保するには、Ｓｎメッキを施した端子パッドとＰｂフリー半田との接続信頼性を、少なくともＮｉ／Ａｕメッキを施した場合や、Ｓｎ−Ｐｂ共晶半田被膜を施した場合と同程度まで高めることが重要である。

本発明の課題は、外部接続用の端子パッドの一部をＰｂフリー半田との接続信頼性が良好なＳｎメッキ層で構成した配線基板、およびその製造方法を提供することにある。

課題を解決するための手段および発明の効果

上記課題を解決するために本発明は、誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部のうち最も外側に位置する誘電体層の主面上に導体層に導通する外部接続用の端子パッドが形成され、端子パッドはＣｕメッキ層と、当該端子パッドの表面を構成するようにＣｕメッキ層に接して設けられたＳｎメッキ層とを備えた配線基板において、Ｓｎメッキ層はＳｎの融点以上かつ誘電体層を構成する高分子材料のガラス転移点未満の温度範囲による平滑化熱処理され、Ｓｎメッキ層の表面凹凸が平滑化していることを主要な特徴とする。

上記本発明の配線基板においては、端子パッドをＣｕメッキ層とＳｎメッキ層を含むものとして構成している。一般にＳｎメッキ層は粒状成長しやすく、表面凹凸が生じやすい。そこで、本発明においては、Ｓｎメッキ層に熱処理を施してＳｎメッキ層の表面を平滑化している。これにより、Ｓｎメッキ層と半田とのぬれ性を良好にすることができ、半田ボールのマウントや、半田ペーストの印刷を行なった場合にも、半田内ボイドが生じにくくなる。したがって、マザーボートやＩＣチップとの半田接続信頼性を十分に確保できるようになる。

具体的に、上記した配線積層部の主表面は、複数の端子パッドを個別に露出させるための開口を有するソルダーレジスト層に覆われており、ソルダーレジスト層の開口の内周縁は端子パッドの主表面外周縁よりも内側に位置するように調整され、端子パッドは、ソルダーレジストの開口内に臨む表面全体がＳｎメッキ層にて形成されるように構成することができる。このようにすれば、端子パッド上に半田を配置したとき、半田がぬれ性に劣るＣｕメッキ層と直接接しないので好適である。

なお、Ｓｎメッキ層は、厚さが０．３μｍ以上１．０μｍ以下となるように調整された無電解Ｓｎメッキ層とすることが好ましい。置換型の無電解Ｓｎメッキ層の場合には、１．０μｍを超える厚さとすることは本質的に困難である。また、０．３μｍ未満の厚さでは、Ｃｕメッキ層が部分的に露出したりする恐れがあり、半田とのぬれ性確保の観点で好ましくない。

また、配線積層部として、板状コアの第一主表面に形成される第一配線積層部と、同じく第二主表面に形成される第二配線積層部とが設けられ、それぞれ端子パッドが設けられ、第一配線積層部の端子パッドと、第二配線積層部の端子パッドとが、板状コアに設けられたスルーホール導体にて接続されてなり、第一配線積層部側の端子パッド上には、ソルダーレジスト層の開口を充填するように実質的にＰｂを含有しない半田バンプが形成される一方、第二配線積層部側の端子パッドはＳｎメッキ層がソルダーレジスト層の開口内に露出するように構成することができる。端子パッド上に形成する半田バンプをＰｂフリー半田とすることにより、当該配線基板を粉砕・埋立廃棄した場合においても、Ｐｂが環境に溶出したりすることがなくなる。また、半田バンプを形成した側とは反対の面側の端子パッドの表層部を、熱処理されたＳｎメッキ層とするので、たとえばＢＧＡ接続用の半田ボール等とのぬれ性も良好であり、確実に半田付けできるようになる。なお、「実質的に」とは、不可避不純物としてＰｂが混入する場合を排除しないことを意味する。

また、課題を解決するために本発明は、誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部のうち最も外側に位置する誘電体層の主面上に導体層に導通する外部接続用の端子パッドが形成された配線基板の製造方法であって、配線積層部を形成する配線積層部形成工程と、配線積層部のうち最も外側に位置する誘電体層の主面上に、端子パッドの本体部をなすＣｕメッキ層を形成するＣｕメッキ工程と、Ｃｕメッキ層に直接接するように端子パッドの表層部としてのＳｎメッキ層を形成するＳｎメッキ工程と、Ｓｎメッキ層の表面を平滑化するための、そのＳｎメッキ層をＳｎの融点以上かつ誘電体層を構成する高分子材料のガラス転移点未満の温度範囲で加熱する平滑化熱処理工程と、端子パッド上に実質的にＰｂを含有しない半田からなる半田接続部を設ける半田接続部形成工程と、をこの順番で行なうことを主要な特徴とする。

上記本発明は、端子パッドの一部をＳｎメッキ層で構成し、そのＳｎメッキ層の表面を平滑化するための熱処理を行なうようにしている。一般にＳｎメッキ層は粒状成長しやすく、表面凹凸が生じやすい。そこで、Ｓｎメッキ層に熱処理を施してＳｎメッキ層の表面を平滑化する。これにより、Ｓｎメッキ層と半田とのぬれ性を良好にすることができ、半田ボールのマウントや、半田ペーストの印刷（半田接続部形成工程）を行なったときに、半田内ボイドが生じにくくなる。したがって、マザーボートやＩＣチップとの半田接続信頼性を高くできる。また、Ｎｉ／Ａｕメッキに比べ、材料コスト（Ｓｎ）も安価である。

具体的に、上記したＣｕメッキ工程は、端子パッドの形成予定位置にＣｕメッキ層を分散形態で形成するパターンメッキ工程であり、端子パッドの本体部として形成されたＣｕメッキ層を個別に露出させるための開口を有するソルダーレジスト層を、その開口の内周縁がＣｕメッキ層の主表面外周縁よりも内側に位置するように形成するソルダーレジスト層形成工程をさらに含み、Ｓｎメッキ工程は、ソルダーレジスト層形成工程を行なった後に、ソルダーレジスト層の開口内に露出するＣｕメッキ層の表面全体を被覆するようにＳｎメッキ層を形成するものである。このようにすれば、端子パッド上に半田を配置したとき、半田がぬれ性に劣るＣｕメッキ層と直接接しないようになる。

また、Ｓｎメッキ工程は無電解Ｓｎメッキ工程とすることができる。無電解Ｓｎメッキは、端子パッド本体部のＣｕメッキ層の一部をＳｎとを置換する置換型メッキにより比較的容易に行なうことができる。この置換型の無電解Ｓｎメッキによれば、Ｃｕメッキ層上に選択的にＳｎメッキ層を形成できるので好都合である。

また、平滑化熱処理工程はＳｎの融点以上かつ誘電体層を構成する高分子材料のガラス転移点未満の温度で行なうことことが望ましい。Ｓｎの融点以上で熱処理を行なえば、Ｓｎメッキ層の表面の平滑化効果を十分かつ素早く得ることができる。ただし、当該配線基板がいわゆるオーガニックパッケージの場合には、誘電体層が高分子材料を主体（質量％で最も多く含む）に構成されるので、該高分子材料のガラス転移点未満の温度域にて熱処理（リフロー）を行なう必要性がある。

また、配線積層部を作製する工程は、板状コアの第一主表面側に第一配線積層部、同じく第二主表面側に第二配線積層部を、それら第一配線積層部を構成する導体層と第二配線積層部を構成する導体層とが、板状コアに設けたスルーホール導体にて接続されるように形成するビルドアップ工程であり、Ｃｕメッキ工程は、第一配線積層部のうち板状コアから最も離れて位置する誘電体層の主面上と、第二配線積層部のうち板状コアから最も離れて位置する誘電体層の主面上とのそれぞれにＣｕメッキ層を形成する工程であり、半田接続部形成工程は、第一配線積層部側の端子パッド上に、ソルダーレジスト層の開口を充填するように実質的にＰｂを含有しない半田バンプを形成する半田バンプ形成工程とすることができる。このようにすれば、半田バンプを形成する端子パッドについても確実にＳｎメッキ層の平滑化熱処理を行なうことができる。端子パッドの表層部をＳｎメッキ層としているので、Ｐｂフリー半田ペーストによる半田バンプ形成をスムーズに行なうことができ、リフロー後の半田内ボイドも発生し難い。

以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図３は本発明の一実施形態に係る配線基板１の断面構造を模式的に示すものである。該配線基板は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状コア２の両表面に、所定のパターンに配線金属層をなすコア導体層Ｍ１，Ｍ１１がそれぞれ形成される。これらコア導体層Ｍ１，Ｍ１１は板状コア２の表面の大部分を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。他方、板状コア２には、ドリル等により穿設されたスルーホール１２が形成され、その内壁面にはコア導体層Ｍ１，Ｍ１１を互いに導通させるスルーホール導体３０が形成されている。また、スルーホール１２は、エポキシ樹脂等の樹脂製穴埋め材３１により充填されている。

また、コア導体層Ｍ１，Ｍ１１の上層には、感光性樹脂組成物６にて構成された第一ビア層（ビルドアップ層：誘電体層）Ｖ１，Ｖ１１がそれぞれ形成されている。さらに、その表面にはそれぞれ金属配線７を有する第一導体層Ｍ２，Ｍ１２がＣｕメッキにより形成されている。なお、コア導体層Ｍ１，Ｍ１１と第一導体層Ｍ２，Ｍ１２とは、それぞれビア３４により層間接続がなされている。同様に、第一導体層Ｍ２，Ｍ１２の上層には、感光性樹脂組成物６を用いた第二ビア層（ビルドアップ層：誘電体層）Ｖ２，Ｖ１２がそれぞれ形成されている。その表面には、金属端子パッド１０，１７を有する第二導体層Ｍ３，Ｍ１３が形成されている。これら第一導体層Ｍ２，Ｍ１２と第二導体層Ｍ３，Ｍ１３とは、それぞれビア３４により層間接続がなされている。ビア３４は、ビアホール３４ｈとその内周面に設けられたビア導体３４ｓと、底面側にてビア導体３４ｓと導通するように設けられたビアパッド３４ｐと、ビアパッド３４ｐと反対側にてビア導体３４ｈの開口周縁から外向きに張り出すビアランド３４ｌとを有している。

板状コア２の第一主表面ＭＰ１においては、コア導体層Ｍ１、第一ビア層Ｖ１、第一導体層Ｍ２および第二ビア層Ｖ２が第一の配線積層部Ｌ１を形成している。また、板状コア２の第二主表面ＭＰ２においては、コア導体層Ｍ１１、第一ビア層Ｖ１１、第一導体層Ｍ１２および第二ビア層Ｖ１２が第二の配線積層部Ｌ２を形成している。いずれも、第一主表面ＣＰが誘電体層６にて形成されるように、誘電体層と導体層とが交互に積層されたものであり、該第一主表面ＣＰ上には、複数の金属端子パッド１０ないし１７がそれぞれ形成されている。第一配線積層部Ｌ１側の金属端子パッド１０は、集積回路チップなどをフリップチップ接続するためのパッド（ＦＣパッド）である半田ランドを構成する。また、第二配線積層部Ｌ２側の金属端子パッド１７は、配線基板自体をマザーボード等にピングリッドアレイ（ＰＧＡ）あるいはボールグリッドアレイ（ＢＧＡ）により接続するための裏面ランド（ＰＧＡパッド、ＢＧＡパッド）として利用されるものである。

図１に示すように、半田ランド１０は配線基板１の第一主表面の略中央部分に格子状に配列し、各々その上に形成された半田バンプ１１（図３）とともにチップ搭載部４０を形成している。また、図２に示すように、第二導体層Ｍ１３内の裏面ランド１７も、格子状に配列形成されている。そして、各第二導体層Ｍ３，Ｍ１３上には、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層８，１８（ＳＲ１，ＳＲ１１）が形成されている。いずれも半田ランド１０あるいは裏面ランド１７を露出させるために、各ランドに一対一に対応する形で開口部８ａ，１８ａが形成されている（図４参照）。第一配線積層部Ｌ１側に形成されたソルダーレジスト層８の半田バンプ１１は、たとえばＳｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｓｂなど実質的にＰｂを含有しない半田にて構成することができる。他方、第二配線積層部Ｌ２側の金属端子パッド１７はソルダーレジスト層１８の開口１８ａ内に露出するように構成されている。

ビア層Ｖ１，Ｖ１１，Ｖ２，Ｖ１２、およびソルダーレジスト層８，１８はたとえば以下のようにして製造されたものである。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性接着フィルムをラミネート（貼り合わせ）し、ビアホール３４ｈに対応したパターンを有する透明マスク（たとえばガラスマスクである）を重ねて露光する。ビアホール３４ｈ以外のフィルム部分は、この露光により硬化する一方、ビアホール３４ｈ部分は未硬化のまま残留するので、これを溶剤に溶かして除去すれば、所期のパターンにてビアホール３４ｈを簡単に形成することができる（いわゆるフォトビアプロセス）。なお、フォトビアプロセスの代わりにレーザによりビアを形成するレーザビアプロセスを採用することもできる。

図４に示すように、金属端子パッド１０は、第一配線積層部Ｌ１の第一主表面ＣＰに接する本体部が、Ｃｕメッキ層５２によって構成されている。また、端子パッド１０の表面を構成するようにＣｕメッキ層５２に接してＳｎメッキ層５３が設けられている。このＳｎメッキ層５３は、無電解Ｓｎメッキにより構成されており、メッキ工程のあとで表面平滑化のための熱処理が施されている。同様に、金属端子パッド１７は、第二配線積層部Ｌ２の第一主表面ＣＰ側から、Ｃｕメッキ層５２、Ｓｎメッキ層５３がこの順序で積層された構造を有する。

前述の通り、各配線積層部Ｌ１，Ｌ２の第一主表面ＣＰはソルダーレジスト層８，１８にて覆われてなり、それらソルダーレジスト層８，１８の開口８ａ，１８ａの内周縁が、金属端子パッド１０，１７の主表面外周縁部５２ｐよりも内側に張り出して位置している。そして、図４に示すように、金属端子パッド１０，１７は、Ｓｎメッキ層５３が、Ｃｕメッキ層５２の主表面に対し該主表面の外周縁よりも内側に収まるように形成されている。Ｃｕメッキ層５２のＳｎメッキ層５３に覆われていない主表面外周縁部５２ｐには、面粗し処理が施されている。ソルダーレジスト層８，１８は、開口８ａ，１８ａの内周縁部にて、Ｃｕメッキ層５２の面粗し処理が施された主表面外周縁部５２ｐと接してなる。金属端子パッド１０，１７は、ソルダーレジスト層８，１８の開口８ａ，１８ａに臨む表面全体がＳｎメッキ層５３，５３にて形成されている。

Ｓｎメッキ層５３，５３は、厚さが０．３μｍ以上１．０μｍ以下となるように調整された無電解Ｓｎメッキ層として構成されている。置換型の無電解Ｓｎメッキ層の場合には、１．０μｍを超える厚さとすることは本質的に困難である。また、０．３μｍ未満の厚さでは、Ｃｕメッキ層が局所的に露出したりする恐れがあり、前述したＰｂフリー半田とのぬれ性確保の観点で好ましくない。また、Ｓｎメッキ層５３，５３には、第一配線積層部Ｌ１側に半田バンプ１１を形成するよりも前の段階において、表面平滑化のための熱処理がなされている。Ｓｎメッキは粒状成長をしやすく、表面凹凸が大きくなりがちである（図７：熱処理前の金属顕微鏡写真）。このことが原因で、Ｓｎ−Ａｇ−Ｃｕ半田ペーストや半田ボールとのぬれ性が不十分となる。

そこで本発明においては、熱処理（リフロー）によりＳｎメッキ層５３の表面の平滑化を図っている（図８：熱処理後の金属顕微鏡写真）。また、熱処理を施すことにより、表面が平滑化され、半田とのぬれ性が向上する。また、熱処理により、Ｓｎメッキ表面上のピットが無くなり、ボイドが形成されにくくなると考えられる。なお、本実施形態においては、Ｓｎメッキ層５３は、Ｃｕメッキ層５２と直接接するように設けられている。ＳｎとＣｕとの相互拡散係数は大きいので、Ｓｎメッキ層５３にはＣｕが拡散し、Ｓｎメッキ層５３の一部または全体にＣｕ_６Ｓｎ_５やＣｕ_３Ｓｎなどの合金が形成されていると考えられる。

以下、配線基板１の製造工程について説明する。
まず、周知のビルドアップ法等により、板状コア２の両主表面に、配線積層部Ｌ１，Ｌ２をそれぞれ形成する（配線積層部形成工程）。その後、各配線積層部Ｌ１，Ｌ２について端子パッド１０，１７を形成する。まず、図５の工程１に示すように、配線積層部Ｌ１，Ｌ２のうち最も外側に位置する誘電体層６の主面（第一配線積層部Ｌ１および第二配線積層部Ｌ２の各第一主表面ＣＰ）上に、端子パッド１０，１７の本体部をなすＣｕメッキ層５２を形成する（Ｃｕメッキ工程）。具体的には、第一配線積層部Ｌ１および第二配線積層部Ｌ２の各第一主表面ＣＰに、メッキ導通路をなすメッキ用下地導電層を無電解Ｃｕメッキでそれぞれ形成したのち、該メッキ用下地導電層を、フォトレジスト等からなるマスク材にてフォトリソグラフィー工程により、金属端子パッド１０，１７の形成予定領域が露出するように覆い、その後電解Ｃｕメッキを行なう。電解Ｃｕメッキを行なったのち、マスク材を除去するとともに、メッキ用下地導電層（無電化Ｃｕメッキ）を化学エッチングにより除去する。このように、Ｃｕメッキ工程は、端子パッドの形成予定位置にＣｕメッキ層５２（厚さ：たとえば１０μｍ以上３０μｍ以下）を分散形態で形成するパターンメッキ工程として実施される。なお、本実施形態においては、簡略のため第一配線積層部Ｌ１側のみ図示している。

次に、Ｃｕメッキ層５２表面に面粗し処理を行なう（面粗し工程）。該面粗し処理は、たとえばクロム酸系の処理液を用いて行なうことができる。面粗し工程が終了したら、図５の工程２に示すように、配線積層部Ｌ１を構成する誘電体層６の第一主表面ＣＰをソルダーレジスト層８にて覆う（ソルダーレジスト形成工程）。ソルダーレジスト層８は、感光性樹脂からなるソルダーレジストフィルムを用いたフォトリソグラフィー工程により形成することができる。具体的には、金属端子パッド１０を個別に露出させるための開口８ａが形成されるとともに、開口８ａの内周縁が金属端子パッド１０の主表面外周縁よりも内側に張り出して位置するように、ソルダーレジスト層８のパターニングを行なう。これにより、該開口１８ａの内周縁部にて、Ｃｕメッキ層５２の面粗し処理が施された主表面外周縁部５２ｐは、当該ソルダーレジスト層８と直接接触した形で覆われることとなる。

次に、図５の工程３に示すように、Ｃｕメッキ層５２に直接接するようにＳｎメッキ層５３を形成する（Ｓｎメッキ工程）。Ｓｎメッキ工程は、ソルダーレジスト層形成工程を行なった後に、ソルダーレジスト層８の開口８ａ内に露出するＣｕメッキ層５２の表面全体を被覆するようにＳｎメッキ層５３を形成するものである。ソルダーレジスト層８の開口８ａから露出するＣｕメッキ層５３の表面のみに選択的にＳｎメッキ層５３を形成する手法としては、無電解Ｓｎメッキ法を採用することができる。このような無電解Ｓｎメッキは、塩化第一スズ、スズ酸ナトリウムをＳｎ源として含有し、銅または黄銅表面へ電気化学的に溶液中のＳｎイオンを置換メッキするメッキ浴を用いて行なうことができる。また、無電解Ｓｎメッキは、銅または黄銅表面（本実施形態ではＣｕメッキ層５２の表面）をピックリングした後に行なうとよい。ピックリングは、硫酸−過酸化水素等の薬液を用い、化学的または電気化学的作用によって素地金属（Ｃｕメッキ層５２）から酸化物またはその他の化合物を除去する操作をいう。

Ｓｎメッキ工程が終了したら、製造中の配線基板ワークをリフロー炉に通し、Ｓｎメッキ層５３の表面平滑化のための熱処理を行なう（図５中の工程４：平滑化熱処理工程）。この平滑化熱処理工程は、たとえばＳｎの融点（２３１．８４℃）以上かつ誘電体層６を構成する高分子材料のガラス転移点（たとえば２５０℃）未満の温度範囲にて行なうことができる。ただし、Ｓｎの融点未満の温度域であっても、処理時間を長くする等の操作により表面平滑化、ピット消失の効果を十分に得ることができる。また、上記の平滑化熱処理は不活性雰囲気、たとえば窒素雰囲気やアルゴン雰囲気で行なうことが、表面酸化等を回避する上で望ましい。また、圧力については常圧（大気圧）と同程度で行なうことができる。

以上のようにして第一配線積層部Ｌ１側および第二配線積層部Ｌ２側の端子パッド１０，１７を形成したのち、第一配線積層部Ｌ１側において、ソルダーレジスト層８の開口８ａ内にＳｎ−Ａｇ−Ｃｕ半田ペースト等をスクリーン印刷法などの手法により充填し、リフロー工程を行なう。これにより、端子パッド１０の上に半田バンプ１１が形成される（半田バンプ形成工程）。第一配線積層部Ｌ１側の端子パッド１０は、半田バンプ１１の形成前にＳｎメッキ層５３の平滑加熱処理を行なっているので、上記判断ペースト充填時において半田ペーストと端子パッド１０とのぬれ性は良好である。以上のようにして、図３に示す配線基板１が得られる。

実験例１

本発明の効果を確かめるために以下の実験を行なった。まず、前述した製造方法にて、半田バンプ１１を有する図１の配線基板１を作製した。第一配線積層部Ｌ１側の端子パッド１０のパッド径は１６０μｍ、Ｃｕメッキ層５２の厚さは１４．５μｍ、Ｓｎメッキ層５３の厚さは０．７μｍに調整した。ソルダーレジスト層８は厚さ２１μｍ、開口径１２０μｍに調整した。半田バンプ１１はＳｎ−３．０Ａｇ−０．５Ｃｕを半田成分として含有するＰｂフリー半田ペーストを印刷し、さらにリフローすることにより形成した。また、Ｓｎメッキ層５３の平滑化熱処理工程は、１気圧の窒素雰囲気中２５０℃未満で行なった。このようにして作製した配線基板１の半田バンプ１１について、Ｘ線ボイド観察を行なった。一方、Ｓｎメッキ層の平滑化熱処理を行なわない配線基板を比較品として同様の手順にて作製し、半田バンプのＸ線ボイド観察を行なった。

図９に示すのが平滑化熱処理を行なわずに半田バンプを形成した比較品のＸ線写真、図１０に示すのが平滑化熱処理を行なった後に半田バンプ形成した本発明品のＸ線写真である。比較品（図９）の半田バンプには、多数の斑点（ボイド）が見られるが、本発明品（図１０）ではほとんど見られない。また、ボイドが発見された半田バンプ数を母数（５６５パッド）で除した値をボイド発生率としたとき、Ｓｎメッキ層５３を平滑化熱処理した本発明品のボイド発生率は０．９％であった。他方、Ｓｎメッキ層を熱処理しない比較品では、ボイド発生率が１９．６％であった。これらの結果は、Ｓｎメッキ層を平滑化熱処理することにより、端子パッドと半田ペーストとのぬれ性が良化したことを示している。

実験例２

次に、第二配線積層部Ｌ２側の端子パッド１７を、パッド径７００μｍのＢＧＡパッドとして構成した配線基板１を、実験例１と同様の手順にて複数作製した。端子パッド１７を構成する各メッキ層の厚さは、実験例１とほぼ同一であり、ソルダーレジスト層１８は厚さ２１μｍ、開口径５３０μｍに調整した。Ｓｎメッキ層５３の平滑化熱処理条件は、実験例１と同一とした。次に、端子パッド１７にＳｎ−３．０Ａｇ−０．５Ｃｕ半田で構成されたφ６００μｍの半田ボールをリフロー温度２５０℃の条件にてマウントした。そして、半田ボール取り付け後、ボールプル試験を行なった。ボールプル試験は、半田ボールの側面をチャックするとともに、配線基板の主面に垂直な方向に半田ボールを引張り、半田ボールが破断ないし端子パッドから離脱したときの荷重を測定した。ただし、このボールプル試験は、下記（ａ）〜（ｃ）に記載の条件にて行なったものである。
（ａ）半田ボールマウント後、大気中に２４時間放置した後に測定（ｉｎｉｔｉａｌ）
（ｂ）半田ボールマウント後、大気中１５０℃にて１００時間熱処理した後に測定
（ｃ）半田ボールマウント後、大気中１５０℃にて５００時間熱処理した後に測定

一方、Ｓｎメッキ層５３の代替としてＳｎ−Ｐｂ共晶半田被膜をＣｕメッキ層上に形成した構造のＢＧＡパッドを有する配線基板を比較品として複数作製した。さらに、Ｃｕメッキ層（１４．５μｍ）、Ｎｉメッキ層（５μｍ）、Ａｕメッキ層（０．５μｍ）により端子パッドを形成した配線基板を比較品として複数作製した。そして、これらについて本発明品と同様の条件（上記（ａ）〜（ｃ））にてボールプル試験を行なった。結果を図６に示す。

図６に示すように、端子パッドと半田ボールとの接続強度は、本発明品（無電解Ｓｎメッキ）、比較品（共晶Ｓｎ−Ｐｂコート、無電解Ｎｉ／Ａｕ）、ともに熱処理時間の増大とともに低下している。しかし、いずれの条件においても本発明品が比較品に劣ることは無く、１５０時間ないし５００時間の熱処理後の試験では、むしろ最も優れる結果を示した。

本発明の配線基板の一実施形態を示す平面図。 同じく裏面図。 本発明の配線基板の断面構造の一例を示す図。 その要部を示す断面模式図。 端子パッドの形成方法を示す工程説明図。 端子パッド−半田ボール接続強度試験の結果を示すグラフ。 熱処理前のＳｎメッキ層表面の金属顕微鏡写真。 熱処理後のＳｎメッキ層表面の金属顕微鏡写真。 平滑化熱処理を行なわずに半田バンプを形成した比較品のＸ線写真。 平滑化熱処理を行なった後に半田バンプを形成した本発明品のＸ線写真。

符号の説明

１ 配線基板
６ 誘電体層
７ 内層導体層
８，１８ ソルダーレジスト層
８ａ，１８ａ 開口
Ｌ１，Ｌ２ 配線積層部
ＣＰ 第一主表面
１０，１７ 端子パッド
１１ 半田バンプ（半田接続部）
３０ スルーホール導体
３４ ビア
５２ Ｃｕメッキ層
５２ｐ 主表面外周縁部
５３ Ｓｎメッキ層

Claims (9)

1. 誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部のうち最も外側に位置する前記誘電体層の主面上に前記導体層に導通する外部接続用の端子パッドが形成され、前記端子パッドはＣｕメッキ層と、当該端子パッドの表面を構成するように前記Ｃｕメッキ層に接して設けられたＳｎメッキ層とを備えた配線基板において、
   前記Ｓｎメッキ層はＳｎの融点以上かつ前記誘電体層を構成する高分子材料のガラス転移点未満の温度範囲による平滑化熱処理され、前記Ｓｎメッキ層の表面凹凸が平滑化していることを特徴とする配線基板。
2. 前記配線積層部の主表面は、複数の前記端子パッドを個別に露出させるための開口を有するソルダーレジスト層に覆われており、前記ソルダーレジスト層の開口の内周縁は前記端子パッドの主表面外周縁よりも内側に位置するように調整され、前記端子パッドは、前記ソルダーレジストの開口内に臨む表面全体が前記Ｓｎメッキ層にて形成されている請求項１記載の配線基板。
3. 前記Ｓｎメッキ層は、厚さが０．３μｍ以上１．０μｍ以下となるように調整された無電解Ｓｎメッキ層である請求項１または２記載の配線基板。
4. 前記配線積層部として、板状コアの第一主表面に形成される第一配線積層部と、同じく第二主表面に形成される第二配線積層部とが設けられ、それぞれ前記端子パッドが設けられ、前記第一配線積層部の前記端子パッドと、前記第二配線積層部の前記端子パッドとが、前記板状コアに設けられたスルーホール導体にて接続されてなり、
   前記第一配線積層部側の前記端子パッド上には、前記ソルダーレジスト層の開口を充填するように実質的にＰｂを含有しない半田バンプが形成される一方、前記第二配線積層部側の前記端子パッドは前記Ｓｎメッキ層が前記ソルダーレジスト層の開口内に露出するように構成されている請求項１ないし３のいずれか１項に記載の配線基板。
5. 誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部のうち最も外側に位置する前記誘電体層の主面上に前記導体層に導通する外部接続用の端子パッドが形成された配線基板の製造方法であって、
   前記配線積層部を形成する配線積層部形成工程と、
   前記配線積層部のうち最も外側に位置する前記誘電体層の主面上に、前記端子パッドの本体部をなすＣｕメッキ層を形成するＣｕメッキ工程と、
   前記Ｃｕメッキ層に直接接するように前記端子パッドの表層部としてのＳｎメッキ層を形成するＳｎメッキ工程と、
   前記Ｓｎメッキ層の表面を平滑化するための、そのＳｎメッキ層をＳｎの融点以上かつ前記誘電体層を構成する高分子材料のガラス転移点未満の温度範囲で加熱する平滑化熱処理工程と、
   前記端子パッド上に実質的にＰｂを含有しない半田からなる半田接続部を設ける半田接続部形成工程と、
   をこの順番で行なうことを特徴とする配線基板の製造方法。
6. 前記Ｃｕメッキ工程は、前記端子パッドの形成予定位置にＣｕメッキ層を分散形態で形成するパターンメッキ工程であり、
   前記端子パッドの本体部として形成された前記Ｃｕメッキ層を個別に露出させるための開口を有するソルダーレジスト層を、その開口の内周縁が前記Ｃｕメッキ層の主表面外周縁よりも内側に位置するように形成するソルダーレジスト層形成工程をさらに含み、
   前記Ｓｎメッキ工程は、前記ソルダーレジスト層形成工程を行なった後に、前記ソルダーレジスト層の開口内に露出する前記Ｃｕメッキ層の表面全体を被覆するように前記Ｓｎメッキ層を形成するものである請求項５記載の配線基板の製造方法。
7. 前記Ｓｎメッキ工程は無電解Ｓｎメッキ工程である請求項５または６記載の配線基板の製造方法。
8. 前記配線積層部を作製する工程は、板状コアの第一主表面側に第一配線積層部、同じく第二主表面側に第二配線積層部を、それら第一配線積層部を構成する前記導体層と第二配線積層部を構成する前記導体層とが、前記板状コアに設けたスルーホール導体にて接続されるように形成するビルドアップ工程であり、
   前記Ｃｕメッキ工程は、前記第一配線積層部のうち前記板状コアから最も離れて位置する前記誘電体層の主面上と、前記第二配線積層部のうち前記板状コアから最も離れて位置する前記誘電体層の主面上とのそれぞれに前記Ｃｕメッキ層を形成する工程であり、
   前記半田接続部形成工程は、前記第一配線積層部側の前記端子パッド上に、前記ソルダーレジスト層の開口を充填するように実質的にＰｂを含有しない半田バンプを形成する半田バンプ形成工程とされる請求項７記載の配線基板の製造方法。
9. 前記Ｃｕメッキ工程と前記Ｓｎメッキ工程の間に、前記Ｃｕメッキ工程によって形成されたＣｕメッキ層の表面を粗面とする面粗し工程が行われることを特徴とする請求項５ないし８のいずれか１項に記載の配線基板の製造方法。

Images