JPH01268087A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH01268087A JPH01268087A JP9617688A JP9617688A JPH01268087A JP H01268087 A JPH01268087 A JP H01268087A JP 9617688 A JP9617688 A JP 9617688A JP 9617688 A JP9617688 A JP 9617688A JP H01268087 A JPH01268087 A JP H01268087A
- Authority
- JP
- Japan
- Prior art keywords
- land
- solder
- pad
- pattern
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 34
- 238000005476 soldering Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000004020 conductor Substances 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分骨）
本発明はプリント配線板の電子部品の実装に関し、特に
その半田付けにおいてＩｔｌＪｅボールの飛散を防止す
る回路パターンＫ１ｍする。
その半田付けにおいてＩｔｌＪｅボールの飛散を防止す
る回路パターンＫ１ｍする。
（従来の技術）
従来、第５図（ａ）に示す・ような電子部品の挿入実装
パターンでは、絶縁基板１にスルーホール３およびラン
ド２を設けて導電体パターン２を形成しである。一方、
第５図（ｂ）に示すような電子部品の表面実装パターン
では、絶縁基板４にパッド６を設けて導電体パターン１
Ｓを形成しである。
パターンでは、絶縁基板１にスルーホール３およびラン
ド２を設けて導電体パターン２を形成しである。一方、
第５図（ｂ）に示すような電子部品の表面実装パターン
では、絶縁基板４にパッド６を設けて導電体パターン１
Ｓを形成しである。
従来の技術においては、電子部品を挿入実装する際には
第６図に示し六ようにランド２の一面にはんだ層２″を
形成する念め、はんだデイツプする際に部品実装面で７
ラツクスが蒸発す石とともに、はんだボール７を発生す
ることがあり、このはんだボールフはランド２を槽切っ
て転がり、ランド２の外周へ飛散する。
第６図に示し六ようにランド２の一面にはんだ層２″を
形成する念め、はんだデイツプする際に部品実装面で７
ラツクスが蒸発す石とともに、はんだボール７を発生す
ることがあり、このはんだボールフはランド２を槽切っ
て転がり、ランド２の外周へ飛散する。
このはんだボール７は近隣の電気部品のリード線に付着
し、短絡事故を起こすことがたび念び発生する。
し、短絡事故を起こすことがたび念び発生する。
また、電子部品を表面実装する際には第７図に示し念よ
うに、主としてリフローはんだ付けで多くのはんだボー
ル９を発生するが、これらのはんだボール９はペースト
はんだ８の内部に含まれる。
うに、主としてリフローはんだ付けで多くのはんだボー
ル９を発生するが、これらのはんだボール９はペースト
はんだ８の内部に含まれる。
加熱され虎際には７ラツクスが蒸発し、その際にははん
だボール９を発生し、それがパッド６の外周だ転がって
飛散する。
だボール９を発生し、それがパッド６の外周だ転がって
飛散する。
これらのはんだボール９が前述したように不具合を発生
する原因となる。
する原因となる。
（発明が解決しようとする課題ｒ
上述し虎従来のプリント配線板では、はんだボールがラ
ンドの周辺に飛散することがあり、短絡事故を起こすこ
とがあるという欠点がある。
ンドの周辺に飛散することがあり、短絡事故を起こすこ
とがあるという欠点がある。
本発明の目的は、電子部品を挿入実装する際にはランド
の外周、電子部品を表面実装する際にはパッドの外周の
近接し六箇所にはんだボール転出の障害物が形成される
ように別のパターンを設けるこ七テよって上記欠点を除
去し、短絡の発生するこ七がないように構成した配線板
を提供することである。
の外周、電子部品を表面実装する際にはパッドの外周の
近接し六箇所にはんだボール転出の障害物が形成される
ように別のパターンを設けるこ七テよって上記欠点を除
去し、短絡の発生するこ七がないように構成した配線板
を提供することである。
（課題を解決するための手段）
本発明によるプリント配線板は、スルーホールを含む導
電性パターンのランドおよびパッドと、ランドおよびパ
ッドの外周に近接して連続し、半田付けの際に発生する
はんだボールを付着させ、外周への飛散を防止するため
の第２のランドとを具備して構成したものである。
電性パターンのランドおよびパッドと、ランドおよびパ
ッドの外周に近接して連続し、半田付けの際に発生する
はんだボールを付着させ、外周への飛散を防止するため
の第２のランドとを具備して構成したものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明だよるプリント配線板の第１の実施例
を示す平面図である。、第１図において、１０は絶縁基
板、１１は導電体パターン、１２はランド、１３は外周
パターン、１４はスルーホールである。
を示す平面図である。、第１図において、１０は絶縁基
板、１１は導電体パターン、１２はランド、１３は外周
パターン、１４はスルーホールである。
電子部品を挿入実装する際には第１図に示し念ように、
絶縁基板に導電体パターン１１と、スルーホール１４と
、ランド１２とを設け、ランド１２の周囲に近接して外
周パターン１３を設ける。
絶縁基板に導電体パターン１１と、スルーホール１４と
、ランド１２とを設け、ランド１２の周囲に近接して外
周パターン１３を設ける。
＠２図は、本発明によるプリント配線板の第２の実施例
を示す平面図である。、第２図にお−て、１５は絶縁基
板、１６は導電体パターン、１フはパッド、１Ｂは外周
パターンである。
を示す平面図である。、第２図にお−て、１５は絶縁基
板、１６は導電体パターン、１フはパッド、１Ｂは外周
パターンである。
電子部品を表面実装する際には第２図に示したように、
絶縁基板１Ｂに導電体パターン１６と、パッド１フとを
設け、パッド１７の周囲に近接して外周パターン１Ｂを
設ける。
絶縁基板１Ｂに導電体パターン１６と、パッド１フとを
設け、パッド１７の周囲に近接して外周パターン１Ｂを
設ける。
上記の本発明によるプリント配線板は、はんだメツ牟に
よる仕上げのもの、ま念は、はんだレベラによる仕上げ
のものに特に有効である。
よる仕上げのもの、ま念は、はんだレベラによる仕上げ
のものに特に有効である。
以上に図示した構造を有するなめ、電子部品の挿入実装
ではんだデイツプ工事をする場合には、第８図に示し虎
ようにはんだ層２０がスルーホールの上部、すなわち実
装面まで上がり、それと同時にフラックスの蒸気ととも
にはんだボール２１が飛散し、基板上を矢印の方向に転
がる。
ではんだデイツプ工事をする場合には、第８図に示し虎
ようにはんだ層２０がスルーホールの上部、すなわち実
装面まで上がり、それと同時にフラックスの蒸気ととも
にはんだボール２１が飛散し、基板上を矢印の方向に転
がる。
その際、本発明の外周パターン１３にはんだボール２０
が衝突して付着し、はんだボール２１の外周への飛散を
防止できる。また、表面実装でリフロー半田付けの場合
には、第４図に示したようにペースト付きはんだ層１９
が加熱されて溶解する。この際、含まれるフラックスが
蒸発するならば、はんだボール２３が矢印の方向に飛散
する。
が衝突して付着し、はんだボール２１の外周への飛散を
防止できる。また、表面実装でリフロー半田付けの場合
には、第４図に示したようにペースト付きはんだ層１９
が加熱されて溶解する。この際、含まれるフラックスが
蒸発するならば、はんだボール２３が矢印の方向に飛散
する。
しかし、前述したように外周パターン１Ｂにより飛散が
防止されて、外周パターン１Ｂより外へは飛散されない
。ここで、２４はチップ部品である。
防止されて、外周パターン１Ｂより外へは飛散されない
。ここで、２４はチップ部品である。
（発明の効果）
以上説明したように本発明は、はんだ面の外周にランド
を形成したパターンを備えることにより、高密度実装部
品のリード線にはんだボールが付着する短絡事故を防ぐ
ことができ、回路基板の品質を向上できるという効果が
６．ｂ。
を形成したパターンを備えることにより、高密度実装部
品のリード線にはんだボールが付着する短絡事故を防ぐ
ことができ、回路基板の品質を向上できるという効果が
６．ｂ。
第１図は、本発明によるプリント配線板の第１の実施例
を示す平面図である。 第２図は、本発明によるプリント配線板の第２の実施例
を示す平面図である。 ｗ４８図は、第１図に示すプリント配線板のはんだデイ
ツプされ九部分を示す平面図である。 第４図は、第２図に示すプリント配線板のはんだリフロ
ーされた部分を示す平面図である。 第５図は、従来技術だよるプリント配線板の実例を示す
平面図である。 第６図は、従来の挿入実装方式によるプリント配線板に
おけるハンタ面の実例を示す平面図であ机 第７図は従来の平面実装方式によるプリント配線板にお
けるはんだ面の実例を示す平面図である。 １．４，１０１！！・・・絶縁基板 ２、Ｓ、１ｉ１６−・−導電体パターン２．１２・Ｏ・
ランド ３．１４暢・・スルーホール ６．１７・・・パッド ７．９，２１．２３・・・はんだボール２ｉ１，１１，
１９，２０・・・はんだ層１３．１８−−−外周パター
ン ２２・・・テップ部品
を示す平面図である。 第２図は、本発明によるプリント配線板の第２の実施例
を示す平面図である。 ｗ４８図は、第１図に示すプリント配線板のはんだデイ
ツプされ九部分を示す平面図である。 第４図は、第２図に示すプリント配線板のはんだリフロ
ーされた部分を示す平面図である。 第５図は、従来技術だよるプリント配線板の実例を示す
平面図である。 第６図は、従来の挿入実装方式によるプリント配線板に
おけるハンタ面の実例を示す平面図であ机 第７図は従来の平面実装方式によるプリント配線板にお
けるはんだ面の実例を示す平面図である。 １．４，１０１！！・・・絶縁基板 ２、Ｓ、１ｉ１６−・−導電体パターン２．１２・Ｏ・
ランド ３．１４暢・・スルーホール ６．１７・・・パッド ７．９，２１．２３・・・はんだボール２ｉ１，１１，
１９，２０・・・はんだ層１３．１８−−−外周パター
ン ２２・・・テップ部品
Claims (1)
- スルーホールを含む導電体パターンのランドおよびパッ
ドと、前記ランドおよびパッドの外周に近接して連続し
、半田付けの際に発生するはんだボールを付着させ、前
記外周への飛散を防止するための第２のランドとを具備
して構成したことを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9617688A JPH01268087A (ja) | 1988-04-19 | 1988-04-19 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9617688A JPH01268087A (ja) | 1988-04-19 | 1988-04-19 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268087A true JPH01268087A (ja) | 1989-10-25 |
Family
ID=14158017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9617688A Pending JPH01268087A (ja) | 1988-04-19 | 1988-04-19 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268087A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510220B1 (ko) * | 2001-12-05 | 2005-08-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 기판 장치 및 그 실장 방법 |
| JP2008177422A (ja) * | 2007-01-19 | 2008-07-31 | Toshiba Corp | プリント回路板及び電子機器 |
| JP2010123860A (ja) * | 2008-11-21 | 2010-06-03 | Denso Wave Inc | 基板 |
-
1988
- 1988-04-19 JP JP9617688A patent/JPH01268087A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510220B1 (ko) * | 2001-12-05 | 2005-08-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 기판 장치 및 그 실장 방법 |
| US7000312B2 (en) | 2001-12-05 | 2006-02-21 | Murata Manufacturing Co., Ltd. | Circuit board device and mounting method therefor |
| JP2008177422A (ja) * | 2007-01-19 | 2008-07-31 | Toshiba Corp | プリント回路板及び電子機器 |
| JP2010123860A (ja) * | 2008-11-21 | 2010-06-03 | Denso Wave Inc | 基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115262A (en) | Enhanced mounting pads for printed circuit boards | |
| US5519580A (en) | Method of controlling solder ball size of BGA IC components | |
| JP3846554B2 (ja) | 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法 | |
| JP3080607B2 (ja) | 半田バンプ形状及びスタンドオフ高さを制御する方法 | |
| EP1703555A3 (en) | Printed wiring board and method for manufacturing the same | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH01268087A (ja) | プリント配線板 | |
| JP2005159102A (ja) | 配線基板及びその製造方法 | |
| JP4114488B2 (ja) | 半導体パッケージの実装構造 | |
| JP2021068792A (ja) | プリント配線板、及び、プリント配線板の製造方法 | |
| JPH0846337A (ja) | 電子部品の半田付け方法 | |
| JPS5930553Y2 (ja) | 配線基板 | |
| JP2006313792A (ja) | プリント配線基板 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH03132092A (ja) | 印刷配線基板 | |
| JPS622787Y2 (ja) | ||
| JP2571833B2 (ja) | 表面実装部品のリードの半田付け方法 | |
| JPH0370146A (ja) | 回路基板の製造方法 | |
| JPH0119411Y2 (ja) | ||
| JPH11330661A (ja) | 表面実装モジュール | |
| JPH0737332Y2 (ja) | プリント基板 | |
| JPH07297526A (ja) | プリント基板 | |
| JPS635260Y2 (ja) | ||
| JPS6231838B2 (ja) | ||
| JP2004214533A (ja) | ランドパターン構造および電気部品搭載用基板 |