KR100652444B1 - 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈 - Google Patents

리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈 Download PDF

Info

Publication number
KR100652444B1
KR100652444B1 KR1020050112969A KR20050112969A KR100652444B1 KR 100652444 B1 KR100652444 B1 KR 100652444B1 KR 1020050112969 A KR1020050112969 A KR 1020050112969A KR 20050112969 A KR20050112969 A KR 20050112969A KR 100652444 B1 KR100652444 B1 KR 100652444B1
Authority
KR
South Korea
Prior art keywords
film
lead
tin
ceramic coating
semiconductor chip
Prior art date
Application number
KR1020050112969A
Other languages
English (en)
Inventor
이종기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050112969A priority Critical patent/KR100652444B1/ko
Application granted granted Critical
Publication of KR100652444B1 publication Critical patent/KR100652444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드 상에 무연 도금막을 구비하면서도 휘스커 발생이 감소된 반도체 칩 패키지, 그의 제조방법 및 그를 구비하는 반도체 모듈을 제공한다. 상기 반도체 칩 패키지는 패키지 몸체 및 상기 몸체 외부로 돌출된 외부 리드를 구비한다. 상기 외부 리드는 상기 몸체와 인접하는 상단부, 상기 상단부로부터 연장되고 소정의 경사각을 갖는 어깨부 및 상기 어깨부로부터 연장된 솔더링부를 갖는다. 상기 외부 리드의 표면 상에 무연 도금막이 제공된다. 상기 도금막 상에 세라믹 코팅막이 제공된다. 상기 세라믹 코팅막은 상기 솔더링부의 도금막을 노출시킨다.

Description

리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의 제조방법 및 그를 구비하는 반도체 모듈{Semiconductor chip package having lead-free plating layer on lead, method for fabricating the same and semiconductor module having the same}
도 1은 종래기술에 따른 반도체 칩 패키지의 외부 리드를 확대하여 나타낸 사진이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 나타낸 플로우 챠트이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법 및 상기 반도체 패키지를 구비하는 반도체 모듈의 제조방법을 나타낸 단면도들이다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 패키지 제조방법을 나타낸 플로우 챠트이다.
(도면의 주요 부위에 대한 부호의 설명)
100 : 패키지 몸체 125 : 외부 리드
125a : 상단부 125b : 어깨부
125c : 솔더링부 155 : 무연 도금막
157 : 세라믹 코팅막 230 : 솔더
본 발명은 반도체 칩 패키지, 그의 제조방법 및 그를 구비하는 반도체 모듈에 관한 것으로, 보다 구체적으로는 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의 제조방법 및 그를 구비하는 반도체 모듈에 관한 것이다.
외부 연결단자로서 리드를 구비하는 반도체 칩 패키지는 일반적으로 반도체 칩을 리드 프레임의 패들(paddle) 상에 부착하고, 상기 반도체 칩의 다이패드와 리드를 연결하는 와이어 본딩을 진행한 후, 수지를 사용하여 상기 반도체 칩을 몰딩함으로써 제조된다. 이러한 반도체 칩 패키지는 몰딩 수지의 외부로 리드의 일부가 돌출되게 되는데, 상기 돌출 리드의 산화방지 및 솔더에 대한 젖음성(wetting property)을 향상시키기 위해 상기 돌출 리드의 표면에 도금막을 형성하는 것이 일반적이다. 상기 도금막으로 사용될 수 있는 최적의 금속은 납 또는 주석-납 합금이다.
그러나, 납은 인체에 유해할 뿐 아니라 환경오염을 유발시키는 것으로 알려져 있어, 최근 전세계적으로 납의 사용을 규제하는 법률이 제정되고 있다. 이에 부응하기 위해, 납을 포함하지 않는 주석합금 또는 순수 주석을 도금막으로 사용하기 위한 연구가 진행되고 있다. 그러나, 납을 포함하지 않는 주석합금 또는 순수 주석을 상기 돌출 리드 상에 도금한 경우, 상기 도금막의 표면에 휘스커 결함(whisker deffect)이 발생할 수 있다. 이러한 휘스커는 서로 인접하는 돌출 리드 들을 전기적으로 단락시킬 수 있어 반도체 칩의 오동작을 유발하는 요인이 된다.
이러한 휘스커 발생을 방지하기 위해, 상기 돌출 리드와 상기 도금막 사이에 니켈(Ni), 은(Ag), 아연(Zn) 등 제 3의 금속을 사용하여 하부층을 형성하는 방법 등 여러가지 연구가 진행되고 있으나, 현재까지 휘스커의 발생을 현저하게 줄일 수 있는 방법은 없는 형편이다.
한편, 이미 발생된 휘스커를 제거하는 방법으로는 반도체 패키지를 인쇄회로기판 상에 실장함에 있어서, 상기 돌출 리드에 충분한 솔더(solder)를 리플로우(reflow)시켜 상기 솔더가 상기 돌출 리드를 타고 올라가면서 상기 돌출 리드에 발생된 위스커를 녹여 제거하는 방법이 있다. 그러나, 일부 제품에서는 상기 돌출 리드의 말단 일부에만 솔더를 제한적으로 형성하도록 규제한다. 이러한 제품에서는 사용될 수 있는 솔더의 양은 최소한으로 제한되므로 상기 솔더가 리플로우될 때 상기 돌출 리드를 타고 충분히 올라갈 수 없다. 따라서, 상기 돌출 리드의 어깨부분에 발생된 휘스커를 제거할 수 없다. 더구나, 상기 솔더를 리플로우하는 공정의 온도는 상기 납을 포함하지 않는 주석합금 또는 순수 주석막의 용융온도보다 높다. 따라서, 상기 도금막은 상기 리플로우 공정을 진행하는 동안 흘러내릴 수 있고, 그 결과 도 1에 도시된 바와 같이 상기 돌출 리드의 어깨부분에서 상기 도금막(PL)의 두께는 매우 얇아진다. 그 결과, 상기 어깨부분에서 휘스커의 발생은 촉진될 수 있다.
이러한 경우의 휘스커 방지 대책으로 상기 도금층을 두껍게 형성하는 방법 또는 상기 주석 합금에 포함되는 타금속의 조성을 높이는 방법이 있으나, 이 경우 리드 간 피치가 좁아질 수 있고 상기 돌출 리드의 말단과 상기 솔더 간의 접합 신뢰성이 떨어지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 외부 리드에 휘스커 결함이 억제된 반도체 칩 패키지, 그의 제조방법 및 그를 구비하는 반도체 모듈을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 반도체 칩 패키지를 제공한다. 상기 반도체 칩 패키지는 패키지 몸체 및 상기 몸체 외부로 돌출된 외부 리드를 구비한다. 상기 외부 리드는 상기 몸체와 인접하는 상단부, 상기 상단부로부터 연장되고 소정의 경사각을 갖는 어깨부 및 상기 어깨부로부터 연장된 솔더링부를 갖는다. 상기 외부 리드의 표면 상에 무연 도금막이 제공된다. 상기 도금막 상에 세라믹 코팅막이 제공된다. 상기 세라믹 코팅막은 상기 솔더링부의 도금막을 노출시킨다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 반도체 칩 패키지의 제조방법을 제공한다. 먼저, 패키지 몸체 외부로 돌출되고, 상기 몸체와 인접한 상단부, 상기 상단부로부터 연장된 어깨부 및 상기 어깨부로부터 연장된 솔더링부를 갖는 외부 리드의 표면 상에 무연 도금막을 형성한다. 상기 무연 도금막 상에 세라믹 코팅막을 형성하되, 상기 세라믹 코팅막은 상기 솔더링부의 도금막을 노출시키도록 형성한다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 반도체 모 듈을 제공한다. 상기 반도체 모듈은 기판 패드를 갖는 인쇄회로기판을 구비한다. 상기 인쇄회로기판 상에 반도체 칩 패키지가 제공된다. 상기 반도체 칩 패키지는 패키지 몸체 외부로 돌출되고 상기 몸체와 인접하는 상단부, 상기 상단부로부터 연장되고 소정의 경사각을 갖는 어깨부 및 상기 어깨부로부터 연장된 솔더링부를 갖는 외부 리드; 상기 외부 리드의 표면 상에 제공되는 무연 도금막; 및 상기 도금막 상에 제공되되, 상기 솔더링부의 도금막을 노출시키는 세라믹 코팅막을 구비한다. 상기 솔더링부를 상기 기판 패드 상에 접착시키는 솔더가 제공된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 나타낸 플로우 챠트이다. 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법 및 상기 반도체 패키지를 구비하는 반도체 모듈의 제조방법을 나타낸 단면도들이다.
도 2 및 도 3a를 참조하면, 리드(lead; 123, 125) 및 패들(paddle; 120)을 구비하는 리드 프레임(lead frame)을 제공하고, 상기 패들(120) 상에 반도체 칩 (130)을 부착한다. 상기 반도체 칩(130)은 상기 반도체 칩(130) 내부의 회로에 전기적 신호를 인가하기 위한 다이 패드(133)를 구비한다.
이어서, 상기 다이 패드(133)와 상기 리드(123)를 와이어(140)를 사용하여 연결시킨다. 그 후, 수지(resin)를 사용하여 상기 반도체 칩(130)을 몰딩한다. 그 결과, 몰딩 수지 즉, 패키지 몸체(100) 내에 상기 반도체 칩(130), 상기 패들(120), 상기 와이어(140) 및 상기 리드의 일부분이 위치한다. 이 때, 상기 패키지 몸체(100) 내에 위치하는 리드 즉, 내부 리드(123)와 상기 패키지 몸체(100) 외부로 돌출된 리드 즉, 외부 리드(125)가 정의된다.
상기 외부 리드(125)는 상기 몸체와 인접한 상단부(125a), 상기 상단부(125a)로부터 연장된 어깨부(125b) 및 상기 어깨부(125b)로부터 연장된 솔더링부(125c)를 갖는다. 상기 솔더링부(125c)는 본 실시예에 따른 반도체 패키지를 인쇄회로기판 상에 실장할 때, 상기 인쇄회로기판의 기판 패드에 직접적으로 접촉하는 부분으로서 솔더에 의해 덮혀지는 부분이다.
상기 외부 리드(125)의 표면 상에 무연 도금막(155)을 형성한다(S10). 상기 무연 도금막(155)은 순수 주석(Sn)막 또는 납을 포함하지 않는 주석 합금막일 수 있다. 보다 구체적으로, 상기 주석 합금막은 주석-비스무트(Sn-Bi) 합금막, 주석-은(Sn-Ag) 합금막, 주석-구리(Sn-Cu) 합금막, 주석-아연(Sn-Zn) 합금막 또는 주석-인듐(Sn-In)합금막일 수 있다. 이러한 주석막 또는 주석 합금막은 독성을 가지지 않으면서 양호한 내산화성 및 솔더에 대한 젖음성(wetting property)을 갖고 있다.
그러나, 이러한 주석막 또는 주석 합금막을 상기 도금막(155)으로 사용하는 경우, 상기 도금막(155)에는 압축응력(compressive stress)이 인가될 수 있고 이러한 압축응력은 상기 도금막(155)의 표면에 휘스커를 발생시킬 수 있다.
따라서, 상기 도금막(155)이 형성된 외부 리드(125)를 열처리한다(S13). 상기 열처리는 상기 도금막(155)에 인가된 압축응력을 완화할 수 있다. 그 결과, 상기 무연 도금막(155)에는 휘스커의 발생이 억제될 수 있다. 그러나, 상기 열처리에 의해서도 상기 휘스커의 발생을 완전하게 막을 수는 없다.
도 2 및 도 3b를 참조하면, 상기 열처리된 외부 리드(125)를 절곡한다(S15). 자세하게는 상기 외부 리드(125)의 상기 상단부(125a)와 상기 어깨부(125b) 사이 및 상기 어깨부(125b)와 상기 솔더링부(125c) 사이를 절곡한다. 그 결과, 상기 어깨부(125b)는 상기 상단부(125a) 및 상기 솔더링부(125c)에 대해 소정의 경사각을 갖는다.
도 2 및 도 3c를 참조하면, 상기 절곡된 외부 리드(125)의 상기 도금막(155) 상에 세라믹 코팅막(157)을 형성한다. 이 때, 상기 세라믹 코팅막(157)은 상기 솔더링부(125c)의 도금막을 노출시키도록 형성한다(S17). 즉, 상기 세라믹 코팅막(157)은 상기 상단부(125a) 및/또는 상기 어깨부(125b)의 도금막(155) 상에 선택적으로 형성한다. 상기 세라믹 코팅막(157)은 상기 도금막(155) 상에 코팅되므로 상기 도금막(155) 상에 이미 발생한 휘스커를 코팅하여 절연시킬 수 있음과 아울러서, 추후 추가적인 휘스커의 발생을 억제할 수 있다. 또한, 상기 세라믹 코팅막(157)은 상기 솔더링부(125c)의 도금막을 노출시키도록 형성함으로써, 본 실시예에 따른 반도체 패키지를 인쇄회로기판 상에 실장할 때 상기 솔더링부와 상기 인쇄회 로기판의 기판 패드 사이의 전기적 접촉을 방해하지 않을 수 있다.
이와 같이, 상기 세라믹 코팅막(157)을 선택적으로 형성하는 것은 상기 솔더링부(125c) 상에 상기 솔더링부(125c)를 덮는 보호부재(P)를 설치한 상태에서 수행하는 것이 바람직하다. 구체적으로 상기 세라믹 코팅막(157)은 상기 보호부재(P)를 설치한 상태에서 세라믹 현탁액(ceramic slurry)을 분무법등을 사용하여 도포함으로써 형성할 수 있다. 상기 세라믹 현탁액은 알루미나(alumina; Al2O3) 또는 실리카(silica; SiO2)를 포함할 수 있다.
바람직하게는 상기 세라믹 코팅막(157)은 상기 어깨부(125b)의 도금막(155) 상에 선택적으로 형성한다. 이에 따라, 상기 어깨부(125b)에 집중적으로 발생하는 휘스커를 효과적으로 억제할 수 있다. 또한, 상기 세라믹 코팅막(157)은 상기 외부 리드(125)의 모든 면 상에 형성할 수 있으나, 이에 한정되지 않고 상부면(125u) 및 측부면 상에만 형성하는 것도 무방하다.
이어서, 상기 세라믹 코팅막(157)을 경화시킨다(S19). 구체적으로, 상기 세라믹 코팅막(157)을 경화시키는 것은 상기 세라믹 코팅막(157)이 형성된 외부 리드(125)를 열처리함으로써 수행할 수 있다.
상술한 바와 같은 과정을 거쳐 본 실시예에 따른 반도체 칩 패키지를 완성한다. 이하, 상기 반도체 칩 패키지를 인쇄회로기판 상에 실장하여 반도체 모듈을 제조하는 방법을 설명한다.
도 3d를 참조하면, 상기 반도체 칩 패키지를 인쇄회로기판(200) 상에 제공한다. 상기 인쇄회로기판(200)은 기재 기판(210), 상기 기재 기판(210) 상에 위치하 는 기판 패드(215) 및 상기 기판 패드(215)의 일부를 노출시키는 개구부를 갖는 절연막(220)을 구비한다.
이 때, 상기 반도체 칩 패키지의 상기 솔더링부(125c)는 상기 기판 패드(215) 상에 접촉한다. 이어서, 상기 솔더링부(125c) 상에 솔더(230)를 도포한 후, 도포된 솔더를 리플로우(reflow)함으로써 상기 솔더링부(125c)를 상기 기판 패드(215) 상에 접착시킨다. 상기 리플로우 공정을 수행하는 온도는 상기 도금막(155)의 용융온도보다 높을 수 있다. 그러나, 이러한 경우에도, 상기 세라믹 코팅막(157)이 상기 도금막(155) 상에 코팅되므로, 상기 도금막(155)이 흘러내려 상기 어깨부(125b)에서 얇아지는 현상은 방지될 수 있다. 따라서, 상기 도금막(155) 특히, 어깨부(125b) 상의 도금막(155)에 휘스커가 발생하는 것이 효과적으로 억제된다.
나아가, 상기 솔더(230)를 도포함에 있어서 상기 솔더(230)의 리플로우시 상기 어깨부(125b)를 타고 올라가면서 상기 어깨부(125b) 상에 발생한 휘스커를 녹여 제거할 수 있을 정도로 충분한 량을 도포할 필요가 없다. 따라서, 상기 솔더(230)를 상기 솔더링부(125c) 상에만 한정적으로 형성할 수 있다. 즉, 상기 외부 리드(125)와 상기 기판 패드(215)를 접합시키기에만 충분할 정도의 소량을 사용할 수 있으며, 이 경우에도 휘스커 불량을 효과적으로 막을 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 패키지 제조방법을 나타낸 플로우 챠트이다. 본 실시예에 따른 반도체 패키지 제조방법은 후술하는 것을 제외하고는 도 2를 참조하여 설명한 실시예와 동일 또는 유사하다.
도 4, 도 3a 내지 도 3c를 참조하면, 외부 리드(125)의 표면 상에 무연 도금막(155)을 형성한다(S20). 그 후, 상기 도금막(155)이 형성된 외부 리드(125)를 절곡한다(S23). 그 결과, 상기 어깨부(125b)는 상기 상단부(125a) 및 상기 솔더링부(125c)에 대해 소정의 경사각을 갖는다.
이어서, 상기 절곡된 외부 리드(125)의 상기 도금막(155) 상에 세라믹 코팅막(157)을 형성한다. 이 때, 상기 세라믹 코팅막(157)은 상기 솔더링부(125c)의 도금막을 노출시키도록 형성한다(S27).
그 후, 상기 세라믹 코팅막(157)이 형성된 외부 리드(125)를 열처리한다(S28). 상기 열처리는 도 2를 참조하여 설명한 실시예와는 달리 상기 도금막(155)의 스트레스를 완화시킴과 동시에 상기 세라믹 코팅막(157)을 경화시키는 역할을 한다. 이를 위해, 상기 열처리 온도 및 시간은 적절하게 조절될 수 있다. 예를 들어, 상기 열처리는 점차로 온도가 높아지는 다수 개의 연속적인 열처리 단계들을 포함할 수 있다. 이로써, 상기 도금막(155)의 스트레스를 완화하기 위한 열처리 단계와 상기 세라믹 코팅막(157)을 경화하기 위한 열처리 단계를 하나의 단계에서 수행할 수 있다. 결과적으로, 작업처리시간이 단축될 수 있다.
상술한 바와 같이 본 발명에 따르면, 외부 리드의 도전막 상에 선택적으로 세라믹 코팅막을 형성함으로써 솔더 리플로우시 상기 도전막의 박막화를 막을 수 있다. 결과적으로 상기 도전막의 박막화로 인한 휘스커 발생을 억제할 수 있다. 이와 더불어서, 솔더의 량을 최소한으로 제한하는 일부 제품의 경우에 있어서도 상 기 세라믹 코팅막을 적용함으로써 휘스커 발생을 효과적으로 억제할 수 있다.

Claims (18)

  1. 패키지 몸체;
    상기 몸체 외부로 돌출되고, 상기 몸체와 인접하는 상단부, 상기 상단부로부터 연장되고 소정의 경사각을 갖는 어깨부 및 상기 어깨부로부터 연장된 솔더링부를 갖는 외부 리드;
    상기 외부 리드의 표면 상에 제공되는 무연 도금막; 및
    상기 도금막 상에 제공되되, 상기 솔더링부의 도금막을 노출시키는 세라믹 코팅막을 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  2. 제 1 항에 있어서,
    상기 세라믹 코팅막은 상기 어깨부의 도금막 상에 한정적으로 제공되는 것을 특징으로 하는 반도체 칩 패키지.
  3. 제 1 항에 있어서,
    상기 세라믹 코팅막은 알루미나(alumina; Al2O3) 또는 실리카(silica; SiO2)를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  4. 제 1 항에 있어서,
    상기 무연 도금막은 주석(Sn)막, 주석-비스무트(Sn-Bi) 합금막, 주석-은(Sn- Ag) 합금막, 주석-구리(Sn-Cu) 합금막, 주석-아연(Sn-Zn) 합금막 및 주석-인듐(Sn-In)합금막으로 이루어진 군에서 선택되는 하나의 막인 것을 특징으로 하는 반도체 칩 패키지.
  5. 패키지 몸체 외부로 돌출되고, 상기 몸체와 인접한 상단부, 상기 상단부로부터 연장된 어깨부 및 상기 어깨부로부터 연장된 솔더링부를 갖는 외부 리드의 표면 상에 무연 도금막을 형성하고,
    상기 무연 도금막 상에 세라믹 코팅막을 형성하되, 상기 세라믹 코팅막은 상기 솔더링부의 도금막을 노출시키도록 형성하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  6. 제 5 항에 있어서,
    상기 세라믹 코팅막은 상기 어깨부의 도금막 상에 선택적으로 형성되는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 세라믹 코팅막을 형성하는 것은
    상기 솔더링부를 덮는 보호부재를 설치한 상태에서 수행하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  8. 제 5 항에 있어서,
    상기 세라믹 코팅막은 알루미나(alumina; Al2O3) 또는 실리카(silica; SiO2)를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  9. 제 5 항에 있어서,
    상기 무연 도금막은 주석(Sn)막, 주석-비스무트(Sn-Bi) 합금막, 주석-은(Sn-Ag) 합금막, 주석-구리(Sn-Cu) 합금막, 주석-아연(Sn-Zn) 합금막 및 주석-인듐(Sn-In)합금막으로 이루어진 군에서 선택되는 하나의 막인 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  10. 제 5 항에 있어서,
    상기 세라믹 코팅막을 형성하기 전에,
    상기 도금막이 형성된 외부 리드를 절곡하여 상기 어깨부가 상기 상단부 및 상기 솔더링부에 대해 소정의 경사각을 갖도록 하는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  11. 제 5 항에 있어서,
    상기 세라믹 코팅막을 형성하기 전에,
    상기 도금막이 형성된 외부 리드를 열처리하는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  12. 제 5 항 또는 제 11 항에 있어서,
    상기 세라믹 코팅막을 경화시키는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  13. 제 5 항에 있어서,
    상기 세라믹 코팅막이 형성된 외부 리드를 열처리하여 상기 도금막의 스트레스를 완화시킴과 동시에 상기 세라믹 코팅막을 경화시키는 것을 특징으로 하는 반도체 칩 패키지의 제조방법.
  14. 기판 패드를 구비하는 인쇄회로기판;
    상기 인쇄회로기판 상에 반도체 칩 패키지가 제공되되, 상기 반도체 칩 패키지는 패키지 몸체 외부로 돌출되고 상기 몸체와 인접하는 상단부, 상기 상단부로부터 연장되고 소정의 경사각을 갖는 어깨부 및 상기 어깨부로부터 연장된 솔더링부를 갖는 외부 리드; 상기 외부 리드의 표면 상에 제공되는 무연 도금막; 및 상기 도금막 상에 제공되되, 상기 솔더링부의 도금막을 노출시키는 세라믹 코팅막을 구비하고;
    상기 솔더링부를 상기 기판 패드 상에 접착시키는 솔더를 포함하는 것을 특징으로 하는 반도체 모듈.
  15. 제 14 항에 있어서,
    상기 솔더는 상기 솔더링부 상에 한정적으로 제공되는 것을 특징으로 하는 반도체 모듈.
  16. 제 14 항에 있어서,
    상기 세라믹 코팅막은 상기 어깨부의 도금막 상에 한정적으로 제공되는 것을 특징으로 하는 반도체 모듈.
  17. 제 14 항에 있어서,
    상기 세라믹 코팅막은 알루미나(alumina; Al2O3) 또는 실리카(silica; SiO2)를 포함하는 것을 특징으로 하는 반도체 모듈.
  18. 제 14 항에 있어서,
    상기 무연 도금막은 주석(Sn)막, 주석-비스무트(Sn-Bi) 합금막, 주석-은(Sn-Ag) 합금막, 주석-구리(Sn-Cu) 합금막, 주석-아연(Sn-Zn) 합금막 및 주석-인듐(Sn-In)합금막으로 이루어진 군에서 선택되는 하나의 막인 것을 특징으로 하는 반도체 모듈.
KR1020050112969A 2005-11-24 2005-11-24 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈 KR100652444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050112969A KR100652444B1 (ko) 2005-11-24 2005-11-24 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050112969A KR100652444B1 (ko) 2005-11-24 2005-11-24 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈

Publications (1)

Publication Number Publication Date
KR100652444B1 true KR100652444B1 (ko) 2006-12-01

Family

ID=37731634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050112969A KR100652444B1 (ko) 2005-11-24 2005-11-24 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈

Country Status (1)

Country Link
KR (1) KR100652444B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110117754A (ko) * 2010-04-22 2011-10-28 현대자동차주식회사 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법
US20130337613A1 (en) * 2011-07-20 2013-12-19 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076229A (ja) 2000-07-13 2002-03-15 Texas Instruments Inc 銀めっきを含む半導体のリードフレームおよびその製造方法
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076229A (ja) 2000-07-13 2002-03-15 Texas Instruments Inc 銀めっきを含む半導体のリードフレームおよびその製造方法
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110117754A (ko) * 2010-04-22 2011-10-28 현대자동차주식회사 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법
KR101655465B1 (ko) * 2010-04-22 2016-09-07 현대자동차주식회사 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법
US20130337613A1 (en) * 2011-07-20 2013-12-19 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
US9318352B2 (en) * 2011-07-20 2016-04-19 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7812460B2 (en) Packaging substrate and method for fabricating the same
US7936569B2 (en) Circuit device and method of manufacturing the same
KR100724030B1 (ko) 반도체 모듈
EP2427036B1 (en) Process for production of circuit board
KR101036388B1 (ko) 인쇄회로기판 및 이의 제조 방법
EP1722616A2 (en) Technique for defining a wettable solder joint area for an electronic assembly substrate
JP4839138B2 (ja) 配線基板の製造方法
KR100660889B1 (ko) 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
KR20100126584A (ko) 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법
TWI427720B (zh) 焊料凸塊形成方法
KR100652444B1 (ko) 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
TW201428861A (zh) 在扁平包裝之無引線的微電子封裝上之可濕性引線端點
JP4812429B2 (ja) 回路装置の製造方法
KR101811992B1 (ko) 무플럭스 접합용 솔더볼, 그의 제조 방법 및 솔더 범프 형성 방법
KR20000008347A (ko) 플립칩bga 패키지 제조방법
CN104124180A (zh) 芯片封装结构的制作方法
JP2009515334A (ja) 半導体チップパッケージに用いる接点パッドの表面処理およびそれらの表面処理を施す方法
JP2013004738A (ja) 配線基板の製造方法
JP5104716B2 (ja) 電子装置の製造方法
CN104981092A (zh) 表面镀层和包括该表面镀层的半导体封装件
CN110634752A (zh) 印刷电路板、包括该印刷电路板的封装基板及其制造方法
JP4743764B2 (ja) 半導体パッケージの製造方法
KR100994730B1 (ko) 인쇄회로기판의 회로표면 도금방법
JPH0855946A (ja) 半導体装置並びに外部接続用リード及び配線パターン

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee