TW201428861A - 在扁平包裝之無引線的微電子封裝上之可濕性引線端點 - Google Patents

在扁平包裝之無引線的微電子封裝上之可濕性引線端點 Download PDF

Info

Publication number
TW201428861A
TW201428861A TW102139157A TW102139157A TW201428861A TW 201428861 A TW201428861 A TW 201428861A TW 102139157 A TW102139157 A TW 102139157A TW 102139157 A TW102139157 A TW 102139157A TW 201428861 A TW201428861 A TW 201428861A
Authority
TW
Taiwan
Prior art keywords
solder
package
lead
paste
fabricating
Prior art date
Application number
TW102139157A
Other languages
English (en)
Inventor
Dwight L Daniels
Alan J Magnus
Pamela A O'brien
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW201428861A publication Critical patent/TW201428861A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本發明揭示製造一扁平包裝之無引線的微電子封裝(2100)之方法，該等方法用焊料(1001)塗佈在該封裝之一引線框架之一經切割端點處之曝露基底金屬。一種方法在該封裝呈一條帶(200、300)形式時用焊料塗佈該曝露基底金屬。另一種方法在該封裝經單粒化之後用焊料塗佈該曝露基底金屬。因此，可在將該封裝安裝至一印刷電路板期間接納焊料的該封裝之引線之所有部分具焊料可濕性。在安裝該封裝期間，該封裝上之一焊料可濕性引線端點(504)促進一焊料圓角之形成。

Description

在扁平包裝之無引線的微電子封裝上之可濕性引線端點
本發明一般而言係關於半導體裝置製造，且更特定而言係關於扁平包裝之無引線的半導體裝置封裝之引線端點之處理。
一引線框架條帶(後文中稱為「條帶」)填充有複數個引線框架。一半導體或微電子裝置安裝於每一引線框架上且用一模製化合物囊封。引線框架在條帶之單粒化期間經分離以形成個別半導體或微電子封裝(後文中稱為「封裝」)。一封裝利用引線在外部提供及接收信號及電力。一種類型之封裝係其中每一引線或端子在封裝之一底部處及一側處曝露之一扁平包裝之無引線的封裝。
製造扁平包裝之無引線的封裝之大多數已知方法產生在每一引線之一端點或側部上具有至少某一曝露基底金屬之引線。一氧化物塗層形成於由於在單粒化期間經切割而曝露於空氣之引線框架之基底金屬之表面上。通常，一扁平包裝之無引線的封裝之引線框架之基底金屬係銅(Cu)，且該氧化物係一銅氧化物，舉例而言，Cu2O、CuO及CuO2。焊料往往黏附至具焊料可濕性的一表面；然而，銅氧化物不具焊料可濕性。
焊料膏包含焊料及助熔劑。助熔劑之一用途係清潔及活化一基底金屬之一表面。助熔劑存在不同活化程度或強度。較高活化程度可 精製具有更多氧化物及/或污染物之表面。助熔劑移除可已形成於一引線之一經切割端點之表面上之任何氧化物，藉此允許焊料更容易地黏附至引線之經切割端點。
200‧‧‧條帶/代表性條帶
201‧‧‧陣列
202‧‧‧陣列
203‧‧‧陣列
204‧‧‧引線框架
300‧‧‧條帶/代表性條帶/模板
301‧‧‧引線框架
302‧‧‧引線框架
303‧‧‧引線框架
304‧‧‧引線框架
305‧‧‧鋸割線道
306‧‧‧寬度
400‧‧‧模板
401‧‧‧開口
402‧‧‧距離
500‧‧‧四個引線框架部分
501‧‧‧模製化合物
502‧‧‧工作架
503‧‧‧基底金屬/裸基底金屬/曝露基底金屬
504‧‧‧焊料可濕性引線端點/經切割端點
506‧‧‧焊料乳膏/焊料膏/膏
508‧‧‧刮板/刮刷片
509‧‧‧電鍍層
510‧‧‧溝渠/通道
700‧‧‧四個引線框架部分
900‧‧‧兩個引線框架部分
1000‧‧‧兩個引線框架部分
1001‧‧‧焊料
1100‧‧‧兩個引線框架部分
1200‧‧‧兩個引線框架部分
1401‧‧‧焊料膏載體
1403‧‧‧工作架
1601‧‧‧封裝/經單粒化封裝
1702‧‧‧回熔載體
1901‧‧‧波焊料機器
1910‧‧‧熔融焊料
1905‧‧‧托板
2100‧‧‧無引線的微電子封裝/封裝
本發明係以實例方式加以圖解說明且不受附圖限制，在附圖中相似參考編號指示類似元件。圖中之元件係出於簡明及清晰之目的而圖解說明且不必按比例繪製。
圖1係根據本發明之數項實施例圖解說明在單粒化一條帶之前製造一扁平包裝之無引線的封裝之一方法之步驟之一流程圖。
圖2係一代表性條帶之平面圖。
圖3係展示一整個引線框架及毗鄰引線框架之部分之另一代表性條帶之一拐角。
圖4係可與根據本發明之一項實施例的製造一扁平包裝之無引線的封裝之一種方法一起使用之一模板之拐角。
圖5係在模板印刷之前的一工作架(work holder)上之一經部分單粒化條帶之一四個引線框架部分、一模板、焊料膏及一刮刷片之一剖視圖。
圖6係在將焊料膏模板印刷於條帶之引線框架上之後的圖5之工作架上之經部分單粒化條帶之四個引線框架部分及模板之一剖視圖。
圖7係在模板印刷之前的一條帶之一四個引線框架部分、一工作架、一模板及焊料膏之一剖視圖。
圖8係在將焊料膏模板印刷於條帶之引線框架上之後的圖7之條帶之四個引線框架部分、工作架及模板之一剖視圖，其中焊料膏未印刷於切割線道上。
圖9係一條帶之一兩個引線框架部分且展示條帶之兩個引線框架部分上之焊料膏之一剖視圖。
圖10係在回熔之後的圖9之一條帶之兩個引線框架部分之一剖視圖。
圖11係在部分單粒化之後的圖10之條帶之兩個引線框架部分之一剖視圖。
圖12係在回熔之後的圖11之條帶之兩個引線框架部分之一剖視圖。
圖13係根據本發明之數項其他實施例圖解說明在單粒化一條帶之後製造一扁平包裝之無引線的封裝之一方法之步驟之一流程圖。
圖14係在模板印刷之前的焊料膏、一模板及一工作架上之一焊料膏載體之一剖視圖。
圖15係在模板印刷之後的圖14之模板、焊料膏載體及工作架之一剖視圖。
圖16係展示焊料膏載體上之焊料膏且展示與焊料膏接觸之三個經單粒化封裝的圖15之焊料膏載體之一剖視圖。
圖17係在回熔之前在一回熔載體上的圖16之焊料膏載體、焊料膏載體上之焊料膏及三個經單粒化封裝在相對於圖16處於倒置位置中之一剖視圖。
圖18係在回熔之後在回熔載體上的根據本發明之焊料膏載體及三個經單粒化扁平包裝之無引線的封裝之一剖視圖。
圖19係由一托板固持之三個封裝之一剖視圖，其中封裝之底部隨著托板移動而移動而與熔融焊料接觸，藉此藉由焊料波將焊料施加至封裝之引線框架之經切割端點。
圖20係在藉由焊料波將焊料施加至封裝之引線框架之經切割端點之後由托板固持之三個封裝之一剖視圖。
圖21係展示引線框架之經切割端點上之焊料的根據圖1及圖13之方法中之一者製造之一扁平包裝之無引線的封裝之一側視圖。
一種製造扁平包裝之無引線的封裝之已知方法在引線端點之一區中預先施加焊料。此已知方法包含形成一通孔特徵(其係完全穿過引線框架金屬之一厚度之一孔)且需要在裝配之模製程序之前施加焊料(或另一可濕性材料)。此已知方法亦需要所預先施加之焊料完全地封閉通孔特徵。不利地，此已知方法導致焊料在引線之端點之僅一部分上且不在引線之整個端點上。
製造扁平包裝之無引線的封裝之另一已知方法闡述經無電極電鍍之引線端點但不利地需要無電極鋸割後電鍍化學品。
製造扁平包裝之無引線的封裝之所有已知方法除引線端點之一簡單、直線切割之外採用一引線框架特徵及/或其需要化學品電鍍作為用於使曝露引線框架金屬具可濕性之一步驟。另一方面，本發明之某些實施例不需要一引線框架設計改變且不需要任何電鍍浴或電鍍化學品維護。
大多數已知扁平包裝之無引線的封裝之引線框架具有曝露基底金屬之至少一個表面，此在單粒化之後且由於該單粒化而發生。此表面在大致正交於扁平包裝之無引線的封裝之一底部之一平面之一平面中。不將此曝露基底金屬視為一焊料可濕性(後文中稱為「可濕性」)表面。
一焊料圓角係焊料接合在一扁平包裝之無引線的封裝之一側處之一延伸。一焊料圓角之一存在或不存在可係一扁平包裝之無引線的封裝之一引線與一PCB之間的電連接之品質之證據。焊料不易於吸附在大多數已知扁平包裝之無引線的封裝之一引線之一側或側部上，此乃因焊料不可能潤濕而到達至引線之一經切割端點處之曝露金屬上之一氧化物。因此，可在目視檢查期間由於一焊料圓角不存在或由於其係極小的而看不到該焊料圓角。
根據本發明之某些實施例用焊料塗佈一扁平包裝之無引線的封裝之引線框架之經切割端點處之曝露基底金屬以在板安裝期間促進潤濕。當根據本發明之實施例製造一扁平包裝之無引線的封裝(後文中稱為「封裝」)時，預期在安裝至一印刷電路板(「PCB」)期間接納焊料之引線之所有部分有利地具可濕性。一封裝之引線之一可濕性經切割端點促進一焊料圓角之形成。由於引線之經切割端點上之焊料之塗佈，因此當將封裝安裝至一PCB時，焊料正如與焊料黏附至封裝之底部處之經電鍍表面一樣良好地黏附至封裝之各側處之引線之經切割端點。焊料之塗佈促使將焊料吸附在封裝之各側處之引線之經切割端點上，以使得一焊料接合之證據可由一人或由一自動檢查裝置容易地檢查到。
根據本發明之方法消除或至少極大地減小在封裝單粒化之後保持曝露(且因此不具可濕性)之引線框架之基底金屬之表面之一面積。該等方法有利地提供：位於大致正交於一封裝之一底部之一平面之一平面中之引線框架之一表面具可濕性。
一種封裝具有在將其焊接(或安裝)至一PCB或另一安裝表面之後被隱蔽於該封裝下方之焊料接合。為了適當地執行目視檢查，期望在將封裝安裝至一PCB之後至少某一焊料應在超出封裝之一周界處係可見的。根據本發明製作之一封裝在其安裝至一PCB之後促進一封裝之可檢查到之焊料接合之形成。根據本發明之至少某些實施例製作之一封裝產生滿足自動焊料接合檢查系統之要求之一一致之焊料接合。根據本發明製作之一封裝在其安裝至一PCB之後更有可能產生可檢查到之焊料接合，此乃因可預期在安裝至一PCB期間接納焊料之引線之部分皆不是曝露基底金屬。
將焊料施加至在單粒化期間不利地經曝露之引線框架之基底金屬形成在板安裝期間促進潤濕之一特徵。此有時稱作「預鍍錫」，此 乃因錫(Sn)係焊料之一主要成分，且在將封裝安裝至一PCB之時用以區分焊料之此施加與焊料之一稍後施加。根據本發明之某些實施例之方法將焊料預先施加至每一引線端點之高達100%之表面。因此，某些實施例在引線之一全寬度(亦即，剖面)上方提供具可濕性之一引線端點。
圖1係圖解說明根據本發明之數項實施例製造封裝2100(參見圖21)之一方法之步驟之一流程圖100。圖2係一代表性條帶200之平面圖。在某些實施例中，代表性條帶200可具有三個陣列201、202及203，每一陣列具有複數個引線框架204。圖3係展示一整個引線框架301及毗鄰引線框架302、303及304之部分之另一代表性條帶300之一陣列之一拐角。條帶300在引線框架之間具有一鋸割線道305。圖4係可在由流程圖100圖解說明之製造封裝2100之方法中之一者期間與條帶300一起使用之一模板400之拐角。模板400具有複數個開口401。圖5係一經部分單粒化條帶(諸如條帶200或300)之一四個引線框架部分500之一剖視圖。四個引線框架部分500包含模製化合物501及基底金屬503。曝露基底金屬503在其上具有一電鍍層509。如本文中所使用之術語「電鍍層」意指在一引線框架之一表面上用以保護引線框架免受氧化之除焊料或一有機表面保護劑之外的某一材料之一塗層。對於大多數實施例，條帶300在仍呈條帶形式之同時使用濕化學品電鍍有(舉例而言)消光錫、鎳鈀、鎳鈀金或另一可濕性組分。圖5展示在模板印刷之前的一工作架502上之四個引線框架部分500；一模板(諸如模板400)；焊料乳膏或焊料膏(後文中稱為「膏」)506；及一刮板或刮刷片508。通常，一工作架之一大小比一條帶之一大小大得多；因此，可在一單個操作中模板印刷一個以上條帶。
圖1闡述用於在條帶之單粒化之前將焊料施加至條帶300之經切割端點504(參見圖5)之步驟。在單粒化之後，條帶300之經切割端點 將變為一封裝之引線之端點。封裝2100之製造或裝配在步驟101之後開始，步驟101係直至模製程序且包含模製程序之標準裝配。通常，在標準裝配(步驟101)期間，條帶300之曝露部分經電鍍且因此具可濕性。在流程圖100中存在一左分支及一右分支。流程圖100之每一分支表示不同實施例。
在流程圖100之左分支中，一第一步驟102包括藉由鋸割或藉由蝕刻沿著鋸割線道305執行條帶300之部分單粒化。在此步驟處，沿著條帶300之每一鋸割線道305移除引線框架之所有基底金屬503，藉此形成一溝渠或通道510，但未沿著鋸割線道305完全地移除模製化合物501。短語「部分單粒化」意指沿著鋸割線道305移除每一引線之整個剖面，但不沿著鋸割線道移除模製化合物501之大部分(若在任何程度上存在)。在一項實施例中，條帶300之每一鋸割線道305之一寬度306係大致300微米寬。對於此300微米寬鋸割線道305，在一項實施例中用於執行步驟102之部分單粒化之一刀片係至少350微米寬。作為步驟102中引線框架之某一金屬之移除之一直接結果，在引線框架之經切割端點504處之引線框架之基底金屬503沿著條帶300之鋸割線道305經曝露。在步驟103中，將膏506施加至引線框架且至稍微超出引線框架之經切割端點(亦即，稍微在步驟102中所產生之通道510之邊緣上方)之一區域，但不將膏施加在通道510之一整個寬度上。為了完成將膏506施加至稍微超出引線框架之經切割端點之區域，使用一模板400來將膏506施加至條帶300。在一項實施例中，當模板與條帶300一起使用時，模板400中之開口401中之某些開口之間的一距離402係大約100微米。
圖6係在步驟103之後的經部分單粒化條帶300之四個引線框架部分500之一剖視圖。將膏506施加至條帶300之整個引線框架(如與將膏施加至僅意欲施加焊料1001之地方相反)之一原因係，引線框架之經 電鍍表面比引線框架之經切割端點504處之裸基底金屬503容易潤濕得多。因此，若僅將少量之膏506施加在引線框架之經切割端點處之裸金屬附近或其處，則膏可優先潤濕而到達至經電鍍區域且可自裸基底金屬503之區域「奪走」焊料，而可能使引線框架之經切割端點504之部分無焊料1001(參見圖10)之一塗層。藉由將膏506施加至整個引線框架且超出該引線框架，存在充足膏以確保引線框架之經切割端點504在回熔之後塗佈有焊料1001。在另一實施例中，僅將膏506施加在條帶300之引線框架之經切割端點附近可係足夠的。在一項實施例中，膏506係具有NC-SMQ90助熔劑載體之Indalloy®，其由Indium Corporation of America(Utica，NY)製造。然而，可使用視為「焊料」之任何合金。圖6展示膏506在引線框架之經切割端點504處有利地覆蓋先前裸基底金屬503。
在流程圖100之流程之右分支中，一第一步驟104包括在部分單粒化之前將膏506施加至條帶300之引線框架。在某些實施例中，施加膏506之步驟包含藉由以下各項中之一者施加焊料1001之一步驟：絲網印刷、預成型焊料、焊料球、使用焊料噴射及使用奈米粒子印刷/噴塗。圖7係在模板印刷之前的一條帶(諸如條帶200或300)之一四個引線框架部分700、工作架502、一模板(諸如模板300或400)及膏506之一剖視圖。在單粒化之前施加膏506存在兩種選擇。此等兩種選擇中之每一者使用具其自身設計之一不同模板400。在一第一選擇中，將膏506施加在除在鋸割線道305上方以外的未覆蓋有模製化合物501之引線框架之整個部分上方。不在鋸割線道305上方施加膏506之一優點係焊料1001(參見圖10)將給將在步驟106中使用以用於執行部分單粒化之刀片加負載之一可能性之一減小。圖8係在步驟104之後的圖7中所展示之條帶之四個引線框架部分700之一剖視圖。圖8展示依據第一選擇膏506未印刷於鋸割線道305上方。在一第二選擇中，將膏506 替代地施加在未覆蓋有模製化合物501之引線框架之整個部分上方(包含在鋸割線道305上方)。圖9係展示依據第二選擇之條帶之兩個引線框架部分上之膏506之一條帶(諸如條帶200或300)之一兩個引線框架部分900之一剖視圖。無論選擇施加焊料膏506之第一選擇或是第二選擇，接下來執行步驟105。在步驟105中，使膏506回熔。在步驟105中，使膏506在高於焊料之熔點之一溫度下回熔達大致45秒至90秒，但一時間及一峰值溫度取決於膏之類型。在步驟105之一項實施例中，針對NC-SMC90膏，使膏506在大致215℃一溫度下回熔達50秒至70秒。
圖10係在圖9中所展示之條帶之回熔之後的一兩個引線框架部分1000之一剖視圖。圖10展示在引線框架之基底金屬503上現在存在焊料1001之一層或塗層。關於焊料之塗層之厚度：較薄係較佳的。過量焊料1001可導致一共面性問題。若存在位於具有極少焊料之一引線之任一側上之具有過量焊料之兩個引線，則中間引線在最終裝配處無法適當地接觸PCB。
在步驟106中，類似於步驟102，藉由鋸割或藉由蝕刻沿著鋸割線道305移除引線框架之金屬。圖11係展示在圖10中所展示之條帶之部分單粒化之後的引線框架上之焊料1001之一兩個引線框架部分1100之一剖視圖。在步驟107中，將助熔劑(未展示)添加至引線框架之經切割端點504處之曝露基底金屬503。將助熔劑添加於此接面處將改良焊料1001在步驟108期間之流動。助熔劑有助於確保在步驟108期間焊料1001將覆蓋經切割端點504處之曝露基底金屬503。
步驟108係流程圖100之左分支及右分支兩者之下一步驟。在步驟108中，使條帶300回熔，且焊料1001進入通道510中且在引線框架之經切割端點504上。圖12係在圖11中所展示之條帶之回熔之後的一兩個引線框架部分1200之一剖視圖。在步驟108之一項實施例中，使 膏506在高於焊料之熔點之一溫度下回熔達大致45秒至90秒，但一時間及一峰值溫度取決於膏之類型。因此，引線框架之經切割端點504處之基底金屬503不再曝露於空氣。因此，引線框架之經切割端點現在具可濕性。在步驟109中，條帶300使用比部分單粒化之步驟(步驟102及106)中所使用之刀片窄之一刀片完全地經單粒化，以便避免移除僅施加至引線框架之經切割端點504之任何焊料1001。對於諸如具有300微米寬鋸割線道305之條帶300之一條帶，在一項實施例中，用以執行步驟109之完全單粒化之較窄刀片係大致300微米寬。在步驟110處，已產生具有可濕性引線端點之封裝2100。
流程圖100之左分支中所陳述之方法之一優點係僅執行一個回熔步驟(步驟108)。流程圖100之右分支中所陳述之方法之一優點係對焊料施加之更佳控制。
關於圖1中所展示之方法，可使用下文滿足所要條件之任何方法將焊料1001施加至一條帶(諸如條帶200或300)。舉例而言，一種方法將係使用一模板(諸如模板400)施加膏506，如圖5、圖6、圖7及圖8中所展示。所施加之膏506之量由模板400中之開口401之一大小且由模板之一厚度控制。在一項實施例中，模板400具有4密耳之一厚度。模板400之各種實施例闡述為如下。
在一項實施例中，模板400設計有經定大小及經對準之開口401以使得將膏506施加至所有引線區域且使得防止焊料1001接觸不具有曝露基底金屬之曝露接地平面。
在另一實施例中，模板400設計有經定大小及經對準之開口401以使得將膏506施加至除在鋸割線道305上方外之所有引線區域且使得防止焊料1001接觸不具有曝露基底金屬之曝露接地平面。
在另一實施例中，模板400設計有經定大小及經對準之開口401以使得將膏506施加至所有引線區域及在通道510上方之某一區域。藉 由使用其中開口401中之某些開口在一方向上伸長超出每一引線之經切割端點504之一模板400，該方法在一焊料膏載體1401(參見圖14至圖18)上印刷膏506之一圖案，其中膏延伸超出每一引線之經切割端點之位置處。此添加量之膏506使得在回熔步驟處能夠潤濕曝露基底金屬。模板400亦設計有經定大小及經對準之開口401以使得防止焊料1001接觸不具有曝露基底金屬503之曝露接地平面。
圖13係根據本發明之數個其他實施例圖解說明製造封裝2100之一方法之步驟之一流程圖1300。圖13闡述用於將焊料1001施加至一封裝1601(參見圖16)之引線框架之經切割端點504之曝露基底金屬之步驟。根據本發明之封裝2100之製造或裝配在具有直至單粒化且包含單粒化之標準裝配之步驟1301處開始。標準裝配已產生在引線端點上不利地具有一非可濕性表面之一封裝1601。流程圖1300之流程存在兩個替代變化形式。
圖14係在於載體上模板印刷膏之前的膏506、一模板(諸如模板400)及一工作架1403上之焊料膏載體1401之一剖視圖。焊料膏載體1401係焊料不黏附至其之一扁平之陶瓷件或另一材料件，亦即，一非可濕性材料。
在流程圖1300之流程之一第一替代變化形式中，一第一步驟1302包括將膏506施加至焊料膏載體1401。將膏506施加至對應於封裝1601之每一引線之區域的焊料膏載體1401上之區域且在每一引線之經切割端點504之方向上稍微超出每一引線。通常，一焊料膏載體之一大小比一封裝之一大小大得多；因此，在步驟1302處施加至焊料膏載體1401之膏506係用於複數個封裝1601之膏。圖15係在於焊料膏載體上模板印刷膏506之後的一模板(諸如模板400)、焊料膏載體1401及工作架1403之一剖視圖。在步驟1303處，將一或多個經單粒化封裝1601放置於在焊料膏載體1401上之膏506上，以使得封裝之引線與載體上 之膏對準。在一項實施例中，用一「拾取及放置」工具完成步驟1303。圖16係展示已模板印刷於載體上之膏506之焊料膏載體1401且展示與膏接觸之三個封裝1601之一剖視圖。接下來，翻轉封裝、膏及載體組合。封裝1601由於膏506之表面張力保持與焊料膏載體1401接觸。在步驟1304處，將封裝、膏及載體組合放置於回熔載體1702上。圖17係在回熔之前在一回熔載體1702上之焊料膏載體1401、焊料膏載體上之焊料膏506及三個封裝1601在相對於圖16處於一倒置位置中之一剖視圖。回熔載體1702通常係一扁平石墨件。該方法包含將封裝、膏、載體及回熔載體組合放置於一爐中，且當封裝1601在一倒置(亦即，倒轉或「死蟲式」)定向上時使焊料回熔。爐可係諸如用於將一表面安裝封裝黏附至一PCB之一爐之一標準回熔爐。
在步驟1305處，使膏回熔。在倒置定向上執行回熔以促使及最大化用焊料1001覆蓋引線端點，且以使得重力輔助焊料流動至引線框架之經切割端點504上。圖18係在回熔之後的回熔載體1702上之焊料膏載體1401及三個封裝2100之一剖視圖。圖18展示幾乎所有膏506自焊料膏載體1401脫離且焊料膏載體已塌陷於三個封裝2100上。圖18亦展示焊料1001之一塗層在封裝2100之經切割端點1002上。在步驟1305之一項實施例中，封裝、膏、載體及回熔載體組合在高於焊料之熔點之一溫度下處在回熔爐中達大致45秒至90秒，但一時間及一峰值溫度取決於膏之類型。在另一實施例中，不執行步驟1304，且流程自步驟1303直接進行至步驟1305。
圖19係由一托板1905固持之三個封裝之一剖視圖，其中封裝之引線側之底部隨著托板移動而與一波焊料機器1901之流動之熔融焊料1910進行接觸，藉此藉由一焊料波程序將焊料施加至封裝之引線框架之經切割端點。在圖19中，箭頭指示托板1905之行進方向係自左至右。
在流程圖1300之流程之一第二替代變化形式中，一步驟1306包括將封裝1601附加至托板1905，托板1905可附接至在流動之熔融焊料1910上方移動封裝之一帶(未展示)。圖19之左側處之封裝1601之底部尚未與流動之熔融焊料1910接觸。在圖19之中心處之封裝之底部與流動之熔融焊料1910接觸，且因此，將焊料施加至引線之所有部分，包含圖19之中心處之封裝之引線之經切割端點504。圖19之右側處之封裝之底部已與流動之熔融焊料1910接觸，從而導致封裝2100之製造。封裝1601之整個底部側及邊緣藉由圖19之焊料波程序經歷一錫電鍍浴。在一項實施例中，焊料係SAC305或SAC405。圖20係在藉由焊料波程序將焊料1001施加至引線框架之經切割端點504之後的圖19中所展示之三個封裝之一剖視圖，其中，現在根據本發明製造三個封裝。
步驟1307係流程圖1300之第一替代變化形式及第二替代變化形式兩者之下一步驟。在步驟1307處，完成裝配，且已產生具有具可濕性之引線框架之經切割端點504之一或多個封裝2100。圖21係根據由圖1及圖13之流程圖所圖解說明之方法中之一者製造的一封裝2100之一側視圖，其展示引線框架之經切割端點504上之焊料1001。
亦可與根據本發明方法一起使用在單粒化之前既未經電鍍又未經鍍錫之裸基底金屬之一引線框架。當此裸引線框架用以製造封裝2100時，另外將焊料施加至引線框架之底部以消除錫電鍍所需之濕化學品。
某些實施例在一引線之端點處不需要一凹部；該等方法亦可與在一引線之一端點處確實具有一凹部之引線相容。某些實施例可與標準工業裝配實務相容。根據某些實施例之方法有利地採用標準焊料材料(諸如膏)及標準回熔方法來達成一可濕性引線端點。某些實施例在部分單粒化之步驟期間不需要切割引線之任何特定角度。在一項實施例中，切割之角度係大致垂直於封裝之底部。
替代模板印刷膏，可使用將焊料1001施加至一條帶(諸如條帶200或300)之其他方法，包含絲網印刷、預成型焊料、焊料球、使用焊料噴射及使用奈米粒子印刷/噴塗。
根據本發明之方法可適用於具有在封裝之底部及其一側兩者處曝露之至少一個引線(亦即，至少一個引線之基底引線框架金屬在封裝之一拐角處或其周圍連續存在)之任何微電子封裝。
在一項實施例中，封裝2100係一四面扁平包裝之無引線的(QFN)封裝(後文中稱為「QFN型封裝」)。QFN型封裝之實例係：一電力四面扁平包裝之無引線(PQFN)的封裝、一超薄四面扁平包裝之無引線(XQFN)的封裝、一微縮極薄四面扁平包裝之無引線(DQFN)的封裝及一散熱片極薄四面扁平包裝之無引線(HVQFN)的封裝。QFN型封裝亦可包含其他類型之扁平包裝之無引線的封裝。在另一實施例中，封裝2100係一雙面扁平包裝之無引線的(DFN)封裝。
應將本說明書及各圖視為具有說明性而非限制性意義且所有此等修改皆意欲包含於本發明之範疇內。本文中關於特定實施例所闡述之任何益處、優點或問題之解決方案並非意欲被理解為任何或所有申請專利範圍之一關鍵、必需或基本特徵或要素。除非另有說明，否則，諸如「第一」及「第二」之術語用以任意區分此等術語所闡述之元件。因此，此等術語未必意欲指示此等元件之時間或其他優先順序。注意，術語「耦合」已用以表示一或多個額外元件可插置於耦合之兩個元件之間。
實施方式部分且非摘要部分意欲用以解釋申請專利範圍。摘要部分可陳述本發明之一或多個而非所有實施例。摘要部分不意欲以任何方式限制本發明或申請專利範圍。
應將本說明書及各圖視為具有說明性而非限制性意義且所有此等修改皆意欲包含於本發明之範疇內。本文中關於特定實施例所闡述 之任何益處、優點或問題之解決方案並非意欲被理解為任何或所有申請專利範圍之一關鍵、必需或基本特徵或要素。除非另有說明，否則，諸如「第一」及「第二」之術語用以任意區分此等術語所闡述之元件。因此，此等術語未必意欲指示此等元件之時間或其他優先順序。注意，術語「耦合」已用以表示一或多個額外元件可插置於耦合之兩個元件之間。
雖然本文中參考特定實施例對本發明加以闡述，但可在不背離下文申請專利範圍中所陳述之本發明之範疇之情況下做出各種修改及改變。

Claims (20)

  1. 一種製造一微電子封裝之方法，其包括：提供包含複數個引線框架之一引線框架條帶，該引線框架條帶在該等引線框架之間具有鋸割線道；囊封該引線框架條帶；在囊封之後，沿著該等鋸割線道移除該引線框架條帶之金屬；在移除金屬之後，將焊料施加至該引線框架條帶；使該焊料回熔；及在該回熔之後將該引線框架條帶單粒化成個別微電子封裝。
  2. 如請求項1之製造一微電子封裝之方法，其中該移除步驟包含：藉由鋸割及蝕刻中之一者之移除。
  3. 如請求項1之製造一微電子封裝之方法，其中沿著該等鋸割線道自該引線框架條帶移除該金屬之該步驟沿著該等鋸割線道自該引線框架條帶移除所有金屬且沿著該等鋸割線道維持至少某一模製化合物。
  4. 如請求項1之製造一微電子封裝之方法，其中將焊料施加至該引線框架條帶之該步驟包含：使用具有一開口圖案之一模板施加焊料乳膏及焊料膏(後文中稱為「膏」)中之一者，該等開口之位置對應於該引線框架條帶之引線之位置。
  5. 如請求項4之製造一微電子封裝之方法，其中將焊料施加至該引線框架條帶之該步驟包含：將膏施加至未由模製化合物覆蓋之該引線框架之所有部分。
  6. 如請求項4之製造一微電子封裝之方法，其中將焊料施加至該引線框架條帶之該步驟包含：僅沿著該等鋸割線道施加膏。
  7. 如請求項1之製造一微電子封裝之方法，其中該引線框架條帶之基底金屬未經電鍍，且其中施加焊料之該步驟包含：將焊料施加至該引線框架之一底部。
  8. 如請求項1之製造一微電子封裝之方法，其中使該焊料回熔之該步驟包含：使該焊料回熔直至裸基底金屬之表面覆蓋有一焊料塗層為止。
  9. 如請求項1之製造一微電子封裝之方法，其中該封裝係一四面扁平包裝之無引線(QFN)的封裝及一雙面扁平包裝之無引線(DFN)的封裝中之一者。
  10. 一種製造一微電子封裝之方法，其包括：提供包含複數個引線框架之一引線框架條帶，該引線框架條帶在該等引線框架之間具有鋸割線道；囊封該引線框架條帶；將焊料施加至該引線框架條帶；使該焊料回熔；沿著該等鋸割線道移除該引線框架條帶之金屬及焊料，藉此形成裸基底金屬之一表面；使該焊料回熔；及將該引線框架條帶單粒化成個別微電子封裝。
  11. 如請求項10之製造一微電子封裝之方法，其中將焊料施加至該引線框架條帶之該步驟包含：僅沿著該等鋸割線道施加焊料乳膏及焊料膏中之一者。
  12. 如請求項10之製造一微電子封裝之方法，其包含：在移除金屬之該步驟之後且在回熔之該第二步驟之前，將助熔劑添加至該裸基底金屬之一步驟。
  13. 如請求項12之製造一微電子封裝之方法，其中使該焊料回熔之 該第二步驟包含：使該焊料回熔直至裸基底金屬之表面覆蓋有一焊料塗層為止。
  14. 如請求項10之製造一微電子封裝之方法，其中施加焊料之該步驟包含以下各項中之一者：絲網印刷、預成型焊料、焊料球、使用焊料噴射及使用奈米粒子印刷/噴塗。
  15. 如請求項10之製造一微電子封裝之方法，其中該引線框架條帶之基底金屬未經電鍍，且其中施加焊料之該步驟包含：將焊料乳膏及焊料膏中之一者施加至該引線框架之一整個底部。
  16. 如請求項10之製造一微電子封裝之方法，其中該封裝係一四面扁平包裝之無引線(QFN)的封裝及一雙面扁平包裝之無引線(DFN)的封裝中之一者。
  17. 一種製造一微電子封裝之方法，其包括：a)提供具有至少一個引線之一封裝，該至少一個引線具有在該封裝之一底部處之一部分及在該封裝之一側處之一部分，其中該至少一個引線具有位於大致正交於該封裝之該底部之一平面之一平面中之一表面；b)將焊料施加至一焊料載體；c)將該封裝放置於在該焊料載體上之該焊料上，其中使該封裝之經切割引線端點與該焊料對準；d)將該封裝、該焊料及該焊料載體之一組合放置於一回熔載體上；及e)使該焊料回熔直至位於大致正交於該封裝之該底部之該平面之該平面中之該至少一個引線之該表面變為具焊料可濕性為止。
  18. 如請求項17之製造一微電子封裝之方法，其包含：在步驟c)之後及在步驟d)之前，倒置該封裝、該焊料及該焊料載體之該組合之 一步驟。
  19. 如請求項17之製造一微電子封裝之方法，其中該封裝係一四面扁平包裝之無引線(QFN)的封裝及一雙面扁平包裝之無引線(DFN)的封裝中之一者。
  20. 如請求項17之製造一微電子封裝之方法，其中將焊料施加至該焊料載體之該步驟包含：將焊料施加至該焊料載體之僅特定部分，其中該等特定部分對應於該至少一個引線之一區域及對應於毗鄰於該至少一個引線且稍微超出該封裝之一周界之一區域。
TW102139157A 2012-11-09 2013-10-29 在扁平包裝之無引線的微電子封裝上之可濕性引線端點 TW201428861A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/673,212 US9070669B2 (en) 2012-11-09 2012-11-09 Wettable lead ends on a flat-pack no-lead microelectronic package

Publications (1)

Publication Number Publication Date
TW201428861A true TW201428861A (zh) 2014-07-16

Family

ID=50682104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139157A TW201428861A (zh) 2012-11-09 2013-10-29 在扁平包裝之無引線的微電子封裝上之可濕性引線端點

Country Status (3)

Country Link
US (1) US9070669B2 (zh)
CN (1) CN103811453B (zh)
TW (1) TW201428861A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10264664B1 (en) * 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US10930581B2 (en) * 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
CN113035722A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 具有选择性模制的用于镀覆的封装工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776508A (en) 1985-06-28 1988-10-11 Unit Design Inc. Electronic component lead tinning device
JP2003086750A (ja) 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7105383B2 (en) 2002-08-29 2006-09-12 Freescale Semiconductor, Inc. Packaged semiconductor with coated leads and method therefore
US6872599B1 (en) 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
JP4073308B2 (ja) 2002-12-20 2008-04-09 三洋電機株式会社 回路装置の製造方法
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP2005191240A (ja) 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2006179760A (ja) 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP2007214185A (ja) * 2006-02-07 2007-08-23 Denso Corp リードフレーム
US7932587B2 (en) 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
JP4966931B2 (ja) * 2008-08-26 2012-07-04 シャープ株式会社 電子素子ウエハモジュールおよびその製造方法、電子素子モジュールおよびその製造方法、電子情報機器
US8709870B2 (en) 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US8501539B2 (en) 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
CN102237280A (zh) 2010-04-23 2011-11-09 飞思卡尔半导体公司 包括锯切分割的组装半导体器件的方法
US8017447B1 (en) 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals

Also Published As

Publication number Publication date
US9070669B2 (en) 2015-06-30
CN103811453A (zh) 2014-05-21
US20140134799A1 (en) 2014-05-15
CN103811453B (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
US8361899B2 (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
US10431560B2 (en) Molded semiconductor package having an optical inspection feature
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
US6510976B2 (en) Method for forming a flip chip semiconductor package
US8022530B2 (en) Package substrate having electrically connecting structure
JP7505145B2 (ja) 事前に濡れさせたコンタクト側壁表面を備える集積回路パッケージ
TW201428861A (zh) 在扁平包裝之無引線的微電子封裝上之可濕性引線端點
US10515878B1 (en) Semiconductor package with partial plating on contact side surfaces
US20160126166A1 (en) Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
US10204850B1 (en) Semiconductor package with partial plating on contact side surfaces
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP4840769B2 (ja) 半導体パッケージの製造方法
US20200273720A1 (en) Laser ablation surface treatment for microelectronic assembly
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
US8159826B2 (en) Surface treatments for contact pads used in semiconductor chip packagages and methods of providing such surface treatments
JP2013004738A (ja) 配線基板の製造方法
JP7304145B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR100230751B1 (ko) 반도체 패키지의 제조방법