CN103811453A - 扁平包装无铅微电子封装上的可湿性引线端 - Google Patents
扁平包装无铅微电子封装上的可湿性引线端 Download PDFInfo
- Publication number
- CN103811453A CN103811453A CN201310554032.1A CN201310554032A CN103811453A CN 103811453 A CN103811453 A CN 103811453A CN 201310554032 A CN201310554032 A CN 201310554032A CN 103811453 A CN103811453 A CN 103811453A
- Authority
- CN
- China
- Prior art keywords
- solder
- encapsulation
- scolder
- lead
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 28
- 229910000679 solder Inorganic materials 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 claims abstract description 37
- 239000010953 base metal Substances 0.000 claims abstract description 33
- 239000006071 cream Substances 0.000 claims description 99
- 238000005538 encapsulation Methods 0.000 claims description 92
- 238000004806 packaging method and process Methods 0.000 claims description 25
- 238000010992 reflux Methods 0.000 claims description 23
- 238000007639 printing Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 230000004907 flux Effects 0.000 claims description 9
- 238000012856 packing Methods 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000002105 nanoparticle Substances 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000004100 electronic packaging Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 15
- 230000008901 benefit Effects 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000004927 fusion Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000003223 protective agent Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
公开了一种扁平包装无铅微电子封装上的可湿性引线端。制造扁平包装无铅封装(2100)的方法用焊料(1001)覆盖封装引线框架切割端处的暴露基底金属。一种方法是在封装位于条(200、300)中的时候，用焊料覆盖暴露的基底金属。另一种方法是在封装被单一化分割之后，用焊料覆盖暴露的基底金属。结果，在将封装安装在印刷电路板期间，可能接收焊料的封装的引线的所有部分是焊料可湿性的。位于封装上的焊料可湿性引线端(504)在安装封装期间有助于焊料圆角的形成。
Description
技术领域
本发明通常涉及半导体器件制造，更具体地说，涉及对扁平包装无铅半导体器件封装的引线端的处理。
背景技术
引线框架条(以下简称“条”)由多个引线框架填充。半导体或微电子器件被安装在每个引线框架上并用模制化合物密封。在条的单一化分割期间，引线框架是分离的以创建单独的半导体或微电子封装(以下简称“(一个或多个)封装”)。封装利用了引线以在外部提供和接收信号以及电源。一种类型的封装是扁平包装无铅封装，其中每个引线或终端被暴露在封装的底部和侧面。
制造扁平包装无铅封装的大多数已知方法导致的引线在每个引线的端部或侧面至少具有一些暴露的基底金属。作为在单一化分割期间被切割的结果，氧化物涂层形成在变为暴露于空气中的引线框架的基底金属表面上。通常，扁平包装无铅封装的引线框架的基底金属是铜(Cu)，以及氧化物是铜氧化物，例如，Cu2O、CuO和CuO2。焊料趋向于粘附到焊料可湿性的表面；然而，铜氧化物不是焊料可湿性的。
焊料膏包括焊料和焊剂。焊剂的目的就是清洁并激活基底金属的表面。存在不同的焊剂活性水平或强度。较高的活性水平可以准备有更多氧化物和/或污染物的表面。焊剂移除了可能形成于引线切割端表面上的任何氧化物，从而使焊料更容易粘附于引线的切割端处。
附图说明
本发明通过举例的方式说明并没有被附图所限制，在附图中类似的参考符号表示相同的元素。附图中的元素说明是为了简便以及清晰，不一定按比例绘制。
图1根据本发明的几个实施例，是说明了在单一化分割条之前制造扁平包装无铅封装的方法的流程图。
图2是代表性条的平面图。
图3是显示了一个整体引线框架和一部分相邻引线框架的另一个代表性条的角；
图4根据本发明的实施例，是与一种制造扁平包装无铅封装的方法一起使用的模板。
图5是在模板印刷之前，工作保持器上的部分单一化分割的条的四个引线框架部分、模板、焊料膏以及擦拭叶片(wiper blade)的剖视图。
图6是在将焊料膏模板印刷到条的引线框架之后，工作保持器上的部分单一化分割的条的四个引线框架部分和图5的模板的剖视图。
图7是在模板印刷之前，条的四个引线框架部分、工作保持器、模板、焊料膏的剖视图。
图8是将焊料膏模板印刷到条的引线框架之后，图7的条的四个引线框架部分、工作保持器、模板的剖视图，其中焊料膏没有被印刷到切割道上。
图9是条的两个引线框架部分的剖视图，其中显示了条的两个引线框架部分上的焊料膏。
图10是回流之后，图9的条的两个引线框架部分的剖视图。
图11是部分单一化分割之后，图10的条的两个引线框架部分的剖视图。
图12是回流之后，图11的条的两个引线框架部分的剖视图。
图13根据本发明的几个其它实施例，是说明了在单一化分割条之后，制造扁平包装无铅封装的方法的步骤的流程图。
图14是在模板印刷之前，焊料膏、模板以及工作保持器上的焊料膏载体的剖视图。
图15是在模板印刷之后，图14的模板、焊料膏载体和工作保持器的剖视图。
图16是图15的焊料膏载体的剖视图，显示了焊料膏载体上的焊料膏以及显示了与该焊料膏接触的单一化分割的三个封装。
图17是在相对于图16的颠倒位置，在回流之前，焊料膏载体、焊料膏载体上的焊料膏、以及三个单一化分割的封装1601的剖视图。
图18根据本发明，是在回流之后，焊料膏载体和回流载体上的三个单一化分割的扁平包装无铅封装的剖视图。
图19是由托盘支撑的三个封装的剖视图，其中该封装的底部随着托盘的移动而接触熔融焊料，因此通过焊料波将焊料涂覆于封装的引线框架的切割端。
图20是在通过焊料波将焊料涂覆于封装的引线框架切割端之后，由托盘保持的三个封装的剖视图。
图21是根据图1和图13的其中一个方法制造的扁平包装无铅封装的侧视图，其中显示了引线框架切割端上的焊料。
具体实施方式
制造扁平包装无铅封装的一种已知方法预先将焊料涂覆于引线端的区域中。这种已知方法包括：形成通孔特征，其完全穿透引线框架金属的厚度，并且要求在组装的模制处理之前涂覆焊料(或另一种可湿性材料)。这种已知方法也要求预先涂覆的焊料完全隔离所述通孔特征。不利的是，这种已知方法导致焊料只在引线端的部分上而不在引线端的整个部分上。
制造扁平包装无铅封装的另一种已知方法描述了非电镀的引线端，但不利的是，该方法要求非电镀锯后镀化学(electroless post-sawplating chemistry)。
制造扁平包装无铅封装的所有已知方法采用了与引线端的简单直接切割不同的引线框架特征，和/或它们要求将化学镀作为使暴露的引线框架金属成为可湿性的步骤。另一方面，本发明的一些实施例不要求引线框架设计变化，并且也不要求任何镀槽或镀化学维护。
大部分已知扁平包装无铅封装的引线框架具有暴露的基底金属的至少一个表面，这是在单一化分割之后发生的并且也是单一化分割的结果。这个表面在近似垂直于扁平包装无铅封装的底部平面的平面中。这种暴露的基底金属不被认为是焊料可湿性的(以下简称“可湿性”)表面。
焊料圆角(solder fillet)是扁平包装无铅封装的侧面焊料接合部的延伸。焊料圆角的存在与缺失可以是扁平包装无铅封装的引线和PCB之间电连接质量的证明。焊料不易于渗入大部分已知扁平包装无铅封装的引线的侧面或侧翼，因为所述焊料不太可能浸润在所述引线的切割端处暴露的金属上的氧化物。结果，焊料圆角可能在视觉检查期间不被看到，这是因为它并不存在或因为它非常小。
根据本发明一些实施例，在板安装期间，用焊料来覆盖扁平包装无铅封装的引线框架切割端处暴露的基底金属以促进浸润。根据本发明的实施例，当制造扁平包装无铅封装(以下简称“封装”)的时候，在安装到印刷电路板(“PCB”)期间，期望接收焊料的所有引线部分都有利地是可湿性的。封装的引线的可湿性切割端促进了焊料圆角的形成。由于焊料在引线切割端的覆盖，当封装被安装到PCB上的时候，焊料粘附到封装的侧面处的引线切割端，就如同粘附到封装底部的被镀表面一样。焊料的覆盖促进了焊料渗入封装的侧面处的引线切割端，以便证明焊料接合部做好了被人或自动化检验设备检查的准备。
根据本发明的方法消除了或至少大幅减小了在封装单一化分割之后保持暴露(因此不是可湿性的)的引线框架的基底金属表面的面积。该方法有利地假定了位于近似垂直于封装底部平面的平面中的引线框架的表面是可湿性的。
在封装被焊接或安装到PCB或另一个安装表面之后，封装具有隐藏在该封装下方的焊料接合部。为了正确地执行视觉检查，期望在封装被安装到PCB上之后至少有一些焊料在封装的周界之外应该是可见的。根据本发明制造的封装在其被安装到PCB之后促进了封装的可检查焊料接合部的形成。根据本发明至少一些实施例制造的封装产生了满足了自动焊料接合部检查系统要求的一致焊料接合部。根据本发明制造的封装在其被安装到PCB之后更可能导致可检查的焊料接合部，这是因为在安装到印刷电路板(“PCB”)期间可能期望接收焊料的引线部分不是暴露的基底金属。
将焊料涂覆于在单一化分割期间不利地被暴露的引线框架的基底金属创建了在板安装期间促进可湿性的特征。它有时被称为“预镀锡(pre-tinning)”，因为锡(Sn)是焊料的主要组成部分，并将焊料的这种涂覆与将封装安装到PCB时的后续涂覆区分开。根据本发明一些实施例的方法将焊料预涂覆于每个引线端的高达100%的表面。结果，一些实施例提供了在一种全部宽度(即引线的截面)是可湿性的引线端。
图1根据本发明的几个实施例，是说明了一种制造封装2100(见图21)的方法的流程图。图2是代表性条200的平面图。在一些实施例中，代表性条200可以有三个阵列201、202和203，每个阵列具有多个引线框架204。图3是显示了一个整体引线框架301和一部分相邻引线框架302、303、304的另一个代表性条300的阵列的角。条300具有位于引线框架之间的锯道305。图4是可以在流程图100所说明的一种制造封装2100的方法期间与条300一起使用的模板400的角。模板400具有多个开口401。图5是部分单一化分割的条，例如条200、300的四个引线框架部分500的剖视图。四个引线框架部分500包括模制化合物501和基底金属503。暴露的基底金属503上有镀层509。本发明所使用的术语“镀”是指在引线框架表面上覆盖除焊料或有机表面防护剂外的一些材料，以保护引线框架不被氧化。对于大多数实施例，虽然条300是条的形式，但是使用湿化学，通过例如哑光锡(matte tin)、镍钯、镍钯金或其它可湿性组分来镀条300。图5显示了在模板印刷之前，工作保持器502上的四个引线框架部分500；模板，例如模板400;焊料霜剂或焊料膏(以下简称“膏”)506；以及刮刀或擦拭叶片508。通常，工作保持器的尺寸远远大于条的尺寸，因此，在单个操作中，不止一个条可以被模板印刷。
图1描述了在单一化分割条之前，用于将焊料涂覆于条300的切割端504(见图5)的步骤。单一化分割之后，条300的切割端将成为封装的引线端。封装2100的制造或组装在步骤101之后开始，其中步骤101是标准组装并且包括模板处理。通常，在标准组装中，在步骤101，条300的暴露部分被镀，因此是可湿性的。流程图100有左分支和右分支。流程图100的每个分支表示不同的实施例。
在流程图100的流程的左分支中，第一步骤102包括沿着锯道305通过锯切或蚀刻来执行条300的部分单一化分割。在该步骤中，引线框架的所有基底金属503沿着条300的每个锯道305被移除，从而形成了沟槽、或通道510，但沿着锯道305的模制化合物501没有被完全移除。短语“部分单一化分割”是指沿着锯道305移除每个引线的整个截面，但如果有的话，沿着锯道305不移除大部分模制化合物501。在一个实施例中，条300的每个锯道305的宽度306大约是300微米宽。对于这样的300微米宽的锯道305，在一个实施例中，用于执行步骤102的部分单一化分割的刀片至少是350微米宽。在步骤102中，移除引线框架的一些金属的直接结果是引线框架切割端504处的引线框架的基底金属503沿着条300的锯道305变为暴露。在步骤103中，膏506被涂覆于引线框架和略微超出引线框架切割端的区域，即略微超过在步骤102中产生的通道510的边缘，但膏没有涂覆于通道510的整个宽度上。为了完成将膏506涂覆于略微超出引线框架切割端的区域，模板400被用于将膏506涂覆于条300。在一个实施例中，当模板和条300一起使用的时候，模板400中的一些开口401之间的距离402大约是100微米。
图6是在步骤103之后，部分单一化分割的条300的四个引线框架部分500的剖视图。将膏506涂覆于条300的整个引线框架(而不是将膏只涂覆于焊料所针对的地方)的原因是，引线框架的被镀表面比引线框架切割端504处的裸基底金属503更容易变湿。因此，如果小体积的膏506仅涂覆于引线框架切割端处的裸金属附近或裸金属处，那么膏可能优先湿润被镀区域，并且可能从裸基底金属503“抢”焊料，这很可能使引线框架切割端处的(一个或多个)部分没有焊料1001的涂层(见图10)。通过将膏506涂覆于整个引线框架，甚至超出引线框架，将有足够的膏来确保引线框架切割端504在回流之后被焊料1001覆盖。在另一个实施例中，将膏506只涂覆于条300的引线框架切割端附近可能足够了。在一个实施例中，膏506是由The Indium Corporationof America,of Utica,NY公司生产的NC-SMQ90焊剂载体。然而，被认为是“焊料”的任何合金可以被使用。图6显示了膏506有利地覆盖了引线框架切割端504处的先前的裸基底金属503。
在流程图100的流程的右分支中，第一步骤104包括：在部分单一化分割之前，将膏506涂覆于条300的引线框架切割端。在一些实施例中，涂覆膏506的步骤包括通过模板印刷、焊料预成型(solderperform)、焊料球、使用焊料喷射和使用纳米粒子印刷/喷溅中的一个来涂覆焊料1001的步骤。图7是在模板印刷之前，条(例如条200或300)的四个引线框架部分700；工作保持器502；模板，例如模板300或400;以及膏506的剖视图。在单一化分割之前，涂覆膏506有两个选择。这两个选择中的每个选择使用了其自身设计的不同模板400。在第一选择中，膏506被涂覆于引线框架的没有被模制化合物501覆盖的整个部分上，锯道305除外。不将膏506涂覆于锯道305的优点是减少了焊料1001(见图10)加载将要在步骤106中被用于执行部分单一化分割的刀片的可能性。图8是在步骤104之后，图7中所显示的条的四个引线框架部分700的剖视图。图8显示了根据第一选择，膏506没有被印刷在锯道305上。在第二选择中，膏506反而被涂覆于引线框架的没有被模制化合物501覆盖的整个部分，包括了锯道305。图9是条(例如条200或300)的两个引线框架部分900的剖视图，显示了根据第二选择，条的两个引线框架部分上的膏506。无论在涂覆膏506时选择第一选择还是第二选择，步骤105接下来被执行。在步骤105中，膏506被回流。在步骤105中，膏506在高于焊料熔融点的温度回流大约45-90秒，但时间和峰值温度取决于膏的类型。在步骤105的一个实施例中，对于NC-SMC90膏，膏506在大约215℃的温度回流大约50-70秒。
图10是在图9所示的条回流后两个引线框架部分1000的剖视图。图10显示了引线框架基底金属503上存在的焊料1001的层或涂层。关于焊料涂层的厚度是越薄越好。过多的焊料1001可能导致共面问题。如果存在位于带有少量焊料的引线任意一侧上的带有过多焊料的两个引线，那么在最终组装中，中间引线可能不正确地接触PCB。
在步骤106中，类似于步骤102，引线框架的金属沿着锯道305，通过锯切或蚀刻被移除。图11是在图10中所显示的条的部分单一化分割之后，显示了引线框架上的焊料1001的两个引线框架部分1100的剖视图。在步骤107中，焊剂(未显示)被添加到引线框架切割端504处的暴露的基底金属503。在步骤108期间，在这个接合点的焊剂添加将改进焊料1001的流动。在步骤108期间，焊剂有助于确保焊料1001覆盖切割端504处的暴露的基底金属503。
步骤108是流程图100的左侧和右侧分支的下步骤。在步骤108中，条300回流，并且焊料1001进入通道510和引线框架切割端504上。图12是在图11中所显示的条的回流之后，两个引线框架部分1200的剖视图。在步骤108的一个实施例中，膏506在高于焊料熔融点的温度回流大约45-90秒，但时间和峰值温度取决于膏的类型。结果，引线框架切割端504处的基底金属503不再暴露于空气中。因此，引线框架切割端现在是可湿性的。在步骤109中，条300通过使用刀片被完全单一化分割，其中该刀片窄于步骤102和106中部分单一化分割步骤中的刀片，以便避免移除只适用于引线框架切割端504的任何焊料1001。在一个实施例中，对于条，例如具有300微米宽锯道305的条300，被用于执行步骤109的完全单一化分割的较窄的刀片大约是300微米宽。在步骤110，具有可湿性引线端的封装2100已产生。
在流程图100的左分支中陈述的方法的优点是，只有回流步骤(步骤108)被执行。在流程图100的右分支中陈述的方法的优点是，更好地控制焊料的涂覆。
关于图1中所显示的方法，通过使用满足以下所需条件的任何方法，焊料1001可以被涂覆于条，例如条200或300。例如，一种方法是通过使用模板，例如正如图5、图6、图7和图8所显示的模板400来涂覆膏506。所涂覆的膏506的数量受到模板400中开口401的尺寸和该模板的厚度的控制。在一个实施例中，模板400有4mil(密耳)的厚度。模板400的各种实施例描述如下。
在一个实施例中，模板400被设计为具有开口401，该开口401的尺寸被确定为和对准为使得膏506被涂覆于所有引线区域，以及使得防止焊料1001接触不具有暴露基底金属的暴露接地平面。
在另一个实施例中，模板400被设计为具有开口401，该开口401的尺寸被确定为和对准为使得膏506被涂覆于除锯道305外的所有引线区域，以及使得防止焊料1001接触不具有暴露基底金属的暴露接地平面。
在另一个实施例中，模板400被设计为具有开口401，该开口401的尺寸被确定为和对准为使得膏506被涂覆于所有引线区域以及够到510上方的一些区域。通过使用模板400，其中一些开口401在方向上延伸到每个引线的切割端504之外，该方法将膏506的图案印刷在焊料膏载体1401(见图14-图18)上，其中膏延伸到每个引线的切割端位置之外。膏506的这个添加量在回流步骤中实现了暴露基底金属的可湿性。模板400被设计为具有开口401，该开口401的尺寸被确定为和对准为使得防止焊料1001接触不具有暴露基底金属503的暴露接地平面。
图13根据本发明的几个其它实施例，是说明了一种制造封装2100的方法的步骤的流程图1300。图13描述了用于将焊料1001涂覆于封装1601(见图16)的引线框架切割端504的暴露的基底金属的步骤。根据本发明，封装2100的制造或组装在步骤1301开始，其中步骤1301是标准组装并且包括单一化分割。标准组装产生了封装1601，该封装在引线端不利地具有非可湿性表面。在流程图1300的流程中有两个替代变化。
图14是在将膏模板印刷到载体之前，焊料膏506、模板，例如模板400，以及工作保持器1403上的焊料膏载体1401的剖视图。焊料膏载体1401是平坦陶瓷片或不粘附焊料的其它材料，即非可湿性材料。
在流程图1300的流程中的第一个替代变化中，第一步骤1302包括将膏506涂覆于焊料膏载体1401。膏506被涂覆于焊料膏载体1401上的区域，其中该区域对应于封装1601的每个引线区域并且在每个引线切割端504的方向上有一点超出每个引线。通常，焊料膏载体的尺寸远远大于封装的尺寸，因此，在步骤1302中被涂覆于焊料膏载体1401的膏506是用于多个封装1601的膏。图15是在将膏506模板印刷到焊料膏载体之后，模板，例如模板400、焊料膏载体1401以及工作保持器1403的剖视图。在步骤1303中，一个或多个单一化分割的封装1601被放置在焊料膏载体1401上的膏506上，以便封装的引线和载体上的膏对准。在一个实施例中，步骤1303通过“拾取和放置”工具完成。图16是焊料膏载体1401的剖视图，其中显示了已被模板印刷到载体的膏506以及显示了与膏接触的三个封装1601。接下来，封装、膏和载体的组合被翻转。由于膏506的表面张力，封装1601保持接触焊料膏载体1401。在步骤1304中，封装、膏和载体的组合被放置在回流载体1702上。图17是在相对于图16的上下颠倒位置，在回流之前，焊料膏载体1401、焊料膏载体上的焊料膏506、以及在回流载体1702上的三个封装1601的剖视图。回流载体1702通常是扁平石墨。该方法包括：将封装、膏、载体和回流载体的组合放置在烘箱中，以及当封装1601位于倒置(即，颠倒或“死虫”(dead bug))取向的时候回流焊料。烘箱可以是标准回流烘箱，例如用于将表面安装封装附加到PCB上的烘箱。
在步骤1305中，膏被回流。回流在倒置取向执行以促进和最大化用焊料1001的引线端覆盖，以及以便重力帮助焊料流过引线框架切割端504。图18是在回流之后，焊料膏载体1401和回流载体1702上的三个封装2100的剖视图。图18显示了几乎所有膏506从焊料膏载体1401流走以及焊料膏载体在三个封装2100上倒塌。图18还显示了焊料1001的涂层位于封装2100的切割端1002上。在步骤1305的一个实施例中，在回流烘箱中，封装、膏、载体和回流载体的组合在高于焊料熔融点的温度回流大约45-90秒，但时间和峰值温度取决于膏的类型。在另一个实施例中，没有执行步骤1304，并且流程直接从步骤1303前进到步骤1305。
图19是由托盘1905保持的三个封装的剖视图，其中该封装的引线侧底部随着托盘的移动而接触波焊料机1901的流动熔融焊料1910，因此通过焊料波处理将焊料涂覆于封装的引线框架切割端。在图19中，箭头表示了托盘1905的运动方向是从左至右。
在流程图1300的流程中的第二个替代变化中，步骤1306包括将封装1601附着于托盘1905，其可以被粘附于在流动熔融焊料1910上使封装移动的带(未显示)。图19左侧的封装1601的底部还没有接触流动熔融焊料1910。图19中心的封装1601的底部接触了流动熔融焊料1910，并且，结果焊料被涂覆于引线的所有部分，包括图19中心的封装的引线切割端504。图19右侧的封装的底部接触了流动熔融焊料1910，导致了封装2100的制造。通过图19的焊料波处理，封装1601的整个底部侧和边缘穿过了锡镀槽。在一个实施例中，焊料是SAC305或SAC405。图20是在通过焊料波处理将焊料1001涂覆于引线框架切割端504之后，图19中的三个封装的剖视图，其中，三个封装现在是根据本发明制造的。
步骤1307是流程图1300的第一个替代变化和第二个替代变化的下一个步骤。在步骤1307中，完成组装，并且一个或多个封装2100已产生，其中该封装2100具有可湿性的引线框架切割端504。图21是根据图1和图13的其中一种方法制造的封装的侧视图，显示了引线框架切割端504上的焊料1001。
在单一化分割之前既没有被镀也没有被锡镀的裸基底金属的引线框架也可以与根据本发明的方法一起使用。当这样的裸引线框架被用于制造封装2100的时候，焊料附加地被涂覆于引线框架的底部，以消除镀锡所需的湿化学。
一些实施例不需要引线端有凹陷;所述方法也与在引线端没有凹陷的引线兼容。一些实施例与标准工业组件做法兼容。根据一些实施例的方法有利地采用了标准焊料材料(例如膏)和标准回流方法以实现可湿性引线端。在部分单一化分割步骤期间，一些实施例不需要在任何特定角度切割引线。在一个实施例中，切割的角度大致垂直于封装的底部。
取代模板印刷膏，将焊料1001涂覆于条，例如条200或300的其它方法可以被使用，包括模板印刷、焊料预成型、焊料球、使用焊料喷射和使用纳米粒子印刷/喷溅。
根据本发明的方法适用于任何微电子封装，其中该封装有至少一个引线暴露在封装的底部和侧面，即，至少一个引线的基底引线框架金属连续存在于封装的角及其周围。
在一个实施例中，封装2100是四方扁平包装无铅(QFN)封装(以下简称“QFN类型封装”)。QFN类型封装的例子是：功率四方扁平包装无铅(PQFN)封装、极薄四方扁平包装无铅(XQFN)封装、小型非常薄四方扁平包装无铅(DQFN)封装、以及散热非常薄四方扁平包装无铅(HVQFN)封装。QFN类型封装可能还包括其它类型的扁平包装无铅封装。在另一个实施例中，封装2100是双扁包装平无铅(DFN)封装。
说明书以及附图被认为是说明性而不是狭义性的，并且所有这些修改是为了阵列入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或解决方案都不旨在被解释为任何或所有权利要求的批评的、必需的、或本质特征或元素。除非另有说明，使用术语例如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。注意，术语“耦合”被用于表示一个或多个附加元件可以被插入在耦合的两个元素之间。
详细说明书部分而不是摘要部分旨在用于解释权利要求。摘要部分可能陈述了本发明的一个或多个但不是所有实施例。摘要部分不旨在以任何方式限定本发明或权利要求。
说明书以及附图被认为是说明性而不是狭义性的，并且所有这些修改是为了阵列入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或解决方案都不旨在被解释为任何或所有权利要求的批评的、必需的、或本质特征或元素。除非另有说明，使用术语例如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。注意，术语“耦合”被用于表示一个或多个附加元件可以被插入在耦合的两个元素之间。
虽然本发明的描述参照具体实施例，正如以下权利要求所陈述的，在不脱离本发明范围的情况下，可以进行各种修改以及变化。
Claims (20)
1.一种制造微电子封装的方法，包括：
提供包括多个引线框架的引线框架条，所述引线框架条具有位于所述引线框架之间的锯道；
密封所述引线框架条；
密封之后，沿着所述锯道移除所述引线框架条的金属；
移除金属之后，将焊料涂覆于所述引线框架条；
回流所述焊料；以及
在所述回流之后，将所述引线框架条单一化分割成单独的微电子封装。
2.根据权利要求1所述的制造微电子封装的方法，其中，所述移除步骤包括：通过锯切或蚀刻中的一个来移除。
3.根据权利要求1所述的制造微电子封装的方法，其中，沿着所述锯道移除所述引线框架条的金属的步骤沿着所述锯道从所述引线框架条移除全部金属，并且沿着所述锯道维持至少一些模制化合物。
4.根据权利要求1所述的制造微电子封装的方法，其中，将焊料涂覆于所述引线框架条的步骤包括：使用模板来涂覆焊料膏和焊料膏(以下简称“膏”)中的一个，所述模板具有开口图案，所述开口的位置与所述引线框架条的所述引线的位置相对应。
5.根据权利要求4所述的制造微电子封装的方法，其中，将焊料涂覆于所述引线框架条的步骤包括：将膏涂覆于所述引线框架中没有被模制化合物覆盖的所有部分。
6.根据权利要求4所述的制造微电子封装的方法，其中，将焊料涂覆于所述引线框架条的步骤包括：只沿着所述锯道涂覆膏。
7.根据权利要求1所述的制造微电子封装的方法，其中，所述引线框架条的基底金属没有被镀，并且其中，涂覆焊料的步骤包括：将焊料涂覆于所述引线框架的底部。
8.根据权利要求1所述的制造微电子封装的方法，其中，回流所述焊料的步骤包括：回流所述焊料，直到裸露的基底金属的表面被焊料涂层覆盖。
9.根据权利要求1所述的制造微电子封装的方法，其中，所述封装是四方扁平包装无铅(QFN)封装和双扁平包装无铅(DFN)封装中的一个。
10.一种制造微电子封装的方法，包括：
提供包括多个引线框架的引线框架条，所述引线框架条具有位于所述引线框架之间的锯道；
密封所述引线框架条；
将焊料涂覆于所述引线框架条；
回流所述焊料；
沿着所述锯道移除所述引线框架条的金属和焊料，从而创建裸露基底金属的表面；
移除所述焊料；以及
将所述引线框架条单一化分割成单独的微电子封装。
11.根据权利要求10所述的制造微电子封装的方法，其中，将焊料涂覆于所述引线框架条的步骤包括：只沿着所述锯道涂覆焊料霜剂和焊料膏中的一个。
12.根据权利要求10所述的制造微电子封装的方法，在所述移除金属之后并且在回流的第二步骤之前包括以下步骤：将焊剂添加到所述裸露基底金属。
13.根据权利要求12所述的制造微电子封装的方法，其中，回流所述焊料的第二步骤包括：回流所述焊料，直到裸露基底金属的表面被焊料涂层覆盖。
14.根据权利要求10所述的制造微电子封装的方法，其中，涂覆焊料的步骤包括下述中的一个：模板印刷、焊料预成型、焊料球、使用焊料喷射和使用纳米粒子印刷/喷溅。
15.根据权利要求10所述的制造微电子封装的方法，其中，所述引线框架条的基底金属没有被镀，并且其中，涂覆焊料的步骤包括：将焊料霜剂和焊料膏中的一个涂覆于所述引线框架的整个底部。
16.根据权利要求10所述的制造微电子封装的方法，其中，所述封装是四方扁平包装无铅(QFN)封装和双扁平包装无铅(DFN)封装中的一个。
17.一种制造微电子封装的方法，包括：
a)提供具有至少一个引线的封装，所述引线具有位于所述封装的底部的部分以及位于所述封装的侧面的部分，其中，所述至少一个引线具有表面，所述表面位于与所述封装底部的平面近似垂直的平面中；
b)将焊料涂覆于焊料载体；
c)将所述封装放置在位于所述焊料载体上的所述焊料上，其中，所述封装的切割引线端与所述焊料对准；
d)将所述封装、所述焊料以及所述焊料载体的组合放置在回流载体上；以及
e)回流所述焊料，直到位于与所述封装底部的所述平面近似垂直的所述平面中的所述至少一个引线的所述表面变为焊料可湿性的。
18.根据权利要求17所述的制造微电子封装的方法，在步骤c)之后并且在步骤d)之前包括下述步骤：将所述封装、所述焊料以及所述焊料载体的所述组合倒置。
19.根据权利要求17所述的制造微电子封装的方法，其中，所述封装是四方扁平包装无铅(QFN)封装和双扁平包装无铅(DFN)封装中的一个。
20.根据权利要求17所述的制造微电子封装的方法，其中，将焊料涂覆于所述焊料载体的步骤包括：将焊料只涂覆于所述焊料载体的特定部分，其中，所述特定部分与所述至少一个引线的区域以及相邻于所述至少一个引线的区域相对应，并且稍微超出所述封装的周界。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/673,212 | 2012-11-09 | ||
| US13/673,212 US9070669B2 (en) | 2012-11-09 | 2012-11-09 | Wettable lead ends on a flat-pack no-lead microelectronic package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103811453A true CN103811453A (zh) | 2014-05-21 |
| CN103811453B CN103811453B (zh) | 2018-03-06 |
Family
ID=50682104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310554032.1A Active CN103811453B (zh) | 2012-11-09 | 2013-11-08 | 扁平包装无铅微电子封装上的可湿性引线端 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9070669B2 (zh) |
| CN (1) | CN103811453B (zh) |
| TW (1) | TW201428861A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10264664B1 (en) | 2015-06-04 | 2019-04-16 | Vlt, Inc. | Method of electrically interconnecting circuit assemblies |
| US10930581B2 (en) * | 2016-05-19 | 2021-02-23 | Stmicroelectronics S.R.L. | Semiconductor package with wettable flank |
| CN113035721A (zh) | 2019-12-24 | 2021-06-25 | 维谢综合半导体有限责任公司 | 用于侧壁镀覆导电膜的封装工艺 |
| CN113035722A (zh) | 2019-12-24 | 2021-06-25 | 维谢综合半导体有限责任公司 | 具有选择性模制的用于镀覆的封装工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050116321A1 (en) * | 2002-12-10 | 2005-06-02 | National Semiconductor Corporation, A Delaware Corp. | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) |
| CN1856878A (zh) * | 2003-09-25 | 2006-11-01 | 飞思卡尔半导体公司 | 形成半导体封装的方法及其结构 |
| JP2007214185A (ja) * | 2006-02-07 | 2007-08-23 | Denso Corp | リードフレーム |
| US20110108965A1 (en) * | 2009-11-12 | 2011-05-12 | Hess Kevin J | Semiconductor device package |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4776508A (en) | 1985-06-28 | 1988-10-11 | Unit Design Inc. | Electronic component lead tinning device |
| JP2003086750A (ja) | 2001-09-11 | 2003-03-20 | Rohm Co Ltd | 電子部品の製造方法 |
| US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US7105383B2 (en) | 2002-08-29 | 2006-09-12 | Freescale Semiconductor, Inc. | Packaged semiconductor with coated leads and method therefore |
| JP4073308B2 (ja) | 2002-12-20 | 2008-04-09 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP2005191240A (ja) | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2006179760A (ja) | 2004-12-24 | 2006-07-06 | Yamaha Corp | 半導体パッケージ、および、これに使用するリードフレーム |
| US7932587B2 (en) | 2007-09-07 | 2011-04-26 | Infineon Technologies Ag | Singulated semiconductor package |
| JP4966931B2 (ja) * | 2008-08-26 | 2012-07-04 | シャープ株式会社 | 電子素子ウエハモジュールおよびその製造方法、電子素子モジュールおよびその製造方法、電子情報機器 |
| US8709870B2 (en) | 2009-08-06 | 2014-04-29 | Maxim Integrated Products, Inc. | Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages |
| CN102237280A (zh) | 2010-04-23 | 2011-11-09 | 飞思卡尔半导体公司 | 包括锯切分割的组装半导体器件的方法 |
| US8017447B1 (en) | 2010-08-03 | 2011-09-13 | Linear Technology Corporation | Laser process for side plating of terminals |
-
2012
- 2012-11-09 US US13/673,212 patent/US9070669B2/en active Active
-
2013
- 2013-10-29 TW TW102139157A patent/TW201428861A/zh unknown
- 2013-11-08 CN CN201310554032.1A patent/CN103811453B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050116321A1 (en) * | 2002-12-10 | 2005-06-02 | National Semiconductor Corporation, A Delaware Corp. | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) |
| CN1856878A (zh) * | 2003-09-25 | 2006-11-01 | 飞思卡尔半导体公司 | 形成半导体封装的方法及其结构 |
| JP2007214185A (ja) * | 2006-02-07 | 2007-08-23 | Denso Corp | リードフレーム |
| US20110108965A1 (en) * | 2009-11-12 | 2011-05-12 | Hess Kevin J | Semiconductor device package |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103811453B (zh) | 2018-03-06 |
| US9070669B2 (en) | 2015-06-30 |
| TW201428861A (zh) | 2014-07-16 |
| US20140134799A1 (en) | 2014-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207781575U (zh) | 经封装的电子装置 | |
| CN108364918B (zh) | 薄轮廓引线半导体封装 | |
| US10431560B2 (en) | Molded semiconductor package having an optical inspection feature | |
| CN102789994B (zh) | 侧面可浸润半导体器件 | |
| US7608930B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR101204107B1 (ko) | 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법 | |
| KR102082941B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| TWI532104B (zh) | Manufacturing method of semiconductor device and manufacturing method of electronic device | |
| JP7505145B2 (ja) | 事前に濡れさせたコンタクト側壁表面を備える集積回路パッケージ | |
| CN103811453A (zh) | 扁平包装无铅微电子封装上的可湿性引线端 | |
| US12119263B2 (en) | Methods and apparatus for an improved integrated circuit package | |
| US10515878B1 (en) | Semiconductor package with partial plating on contact side surfaces | |
| US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
| JP4547252B2 (ja) | 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法 | |
| CN110235243B (zh) | 功率半导体装置的制造方法及功率半导体装置 | |
| US20200273720A1 (en) | Laser ablation surface treatment for microelectronic assembly | |
| US20080006937A1 (en) | Solderability Improvement Method for Leaded Semiconductor Package | |
| CN111933606B (zh) | 集成电路装置及其封装方法 | |
| EP4213197A1 (en) | A semiconductor package substrate made from non-metallic material and a method of manufacturing thereof | |
| US11227820B2 (en) | Through hole side wettable flank | |
| KR101020832B1 (ko) | 반도체 패키지 쏘잉 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180224 Address after: texas Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |
|
| TR01 | Transfer of patent right |