TWI532104B - Manufacturing method of semiconductor device and manufacturing method of electronic device - Google Patents

Manufacturing method of semiconductor device and manufacturing method of electronic device Download PDF

Info

Publication number
TWI532104B
TWI532104B TW099133553A TW99133553A TWI532104B TW I532104 B TWI532104 B TW I532104B TW 099133553 A TW099133553 A TW 099133553A TW 99133553 A TW99133553 A TW 99133553A TW I532104 B TWI532104 B TW I532104B
Authority
TW
Taiwan
Prior art keywords
leads
sealing body
lead
semiconductor device
resin
Prior art date
Application number
TW099133553A
Other languages
English (en)
Other versions
TW201133654A (en
Inventor
Atsushi Fujishima
Haruhiko Harada
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201133654A publication Critical patent/TW201133654A/zh
Application granted granted Critical
Publication of TWI532104B publication Critical patent/TWI532104B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

半導體裝置之製造方法及電子裝置之製造方法
本發明係關於一種適用於半導體裝置(或半導體積體電路裝置)之製造方法中之樹脂去除技術之有效技術。
於日本專利特開平4-157761號公報(專利文獻1)中，作為先前之連接桿(tie-bar)切斷方法揭示有如下者：使用壓模內所設置之衝頭及與該衝頭(punch)精密嵌合之模頭(die)，將利用鑄模樹脂形成之引線框架2之引線與引線之間產生之樹脂屏障(dam)部與連接桿部同時沖裁。又，於上述公報中揭示有如下內容：對樹脂屏障部照射雷射光束，利用其熱而將屏障部之樹脂熔融去除，其後使用衝頭而將連接桿部切斷去除。
於日本專利特開平7-142664號公報(專利文獻2)中，作為先前之樹脂密封半導體裝置之製造方法之一例揭示有如下：使用具有連接桿之引線框架，藉由模具而切斷並去除樹脂密封部至連接桿之間之外部引線之間形成的、與外部引線厚度大致相同之樹脂即屏障樹脂；單獨使用將樹脂或玻璃粉末與高壓空氣或高壓水一併噴吹之搪磨法及電解脫脂後噴吹高壓水之方法等，而切斷並去除該屏障樹脂；及將該等之方法與模具去除加以組合，切斷並去除屏障樹脂4。又，於上述公報中揭示有如下內容：切斷並去除屏障樹脂之後，將外部引線(自密封體露出之引線)切斷成形為特定之形狀。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特開平4-157761號公報
專利文獻2：日本專利特開平7-142664號公報
於使用引線框架之半導體裝置(或半導體積體電路裝置)之製造方法中，形成密封所搭載之半導體晶片之密封體之步驟(鑄模步驟)中，為使供給樹脂不漏至引線框架之元件區域之外側，大多情形時係如上述專利文獻1及2所示，使用形成有屏障桿(dam bar，連接桿、屏障部)之引線框架。
因此，於實施鑄模步驟之後，如上述專利文獻1之圖1(a)及圖3(a)(或上述專利文獻2之圖1(a)及圖2(a))所示，不僅密封半導體晶片之密封體(晶片密封用樹脂)形成有密封體(屏障內樹脂、引線間樹脂)，且位於該密封體周圍之由自密封體之側面露出(突出)之引線與屏障桿包圍之區域內亦形成有密封體(屏障內樹脂、引線間樹脂)。
若形成有屏障內樹脂，則於之後的電鍍步驟中，自密封體露出之引線中之一部分(附著有屏障內樹脂之部分)不會形成外裝電鍍即電鍍膜(電鍍層)。
因此，本案發明者對去除該屏障內樹脂之方法進行研究後，明確上述專利文獻1及2之方法中產生以下之問題。
若詳細說明，首先，於僅利用切斷刀片(衝頭)切斷屏障內樹脂之情形時，為使該切斷刀片不接觸於自密封體露出 之引線，而使用寬度比引線間之寬度(間隔)更小之切斷刀片。
因此，如上述專利文獻1之圖3(c)所示，於自密封體露出(突出)之引線之側面殘留有屏障內樹脂之一部分(殘留樹脂、殘留部)。
所以，為去除該殘留樹脂，本案發明者進而實施如上述專利文獻2之清洗步驟(搪磨法、電解脫脂後噴吹高壓水之方法等)。
然而，由於殘留樹脂係與自密封體露出之引線及已切斷之連接桿之一部分相接觸，故與引線之密接力較強，難以去除。再者，可知若進而提高清洗步驟中之壓力，則引線會因水壓而變形，故僅藉由與清洗步驟之組合，難以去除殘留樹脂。
因此，本案發明者研究了如上述專利文獻1及2之實施例般、使用雷射而去除屏障內樹脂(或殘留樹脂)。
其結果為，雖可引線不變形地去除屏障內樹脂(或殘留樹脂)，但產生以下新問題。
即，可知若使用雷射(雷射光)去除屏障內樹脂，則樹脂變成異物向周圍飛散，並附著於自密封體露出之引線表面。再者，由於該異物係如灰塵(煤灰)之微小物，故即便去除屏障內樹脂時使用之雷射照射至引線表面，不僅難以去除，且存在引線表面被燒焦之虞。
由此，於之後的電鍍步驟中，有引線表面所形成之電鍍膜之可靠性(潤濕性、與引線之密接性)降低之虞，故必須 確實地去除引線表面所形成(或附著)之異物。
本發明之目的在於提供一種可減少雷射照射步驟中產生之異物(灰塵)之量(飛散量)的技術。
又，本發明之目的在於提供一種可確實地去除引線表面所形成(或附著)之異物之技術。
又，本發明之其他目的在於提供一種可提高半導體裝置之可靠性之技術。
本發明之上述及其他目的與新穎特徵，根據本說明書之記述及附圖當可明瞭。
若簡要說明本申請案所揭示之發明中之代表性發明之概要，則如下所示。
即，於本案發明之半導體裝置之製造方法中，在屏障桿切割步驟中將屏障桿之一部分及密封體之一部分去除之後，對上述密封體之其另一部分分照射雷射。
若簡要說明本申請案所揭示之發明中之代表性發明所獲得之效果，則如下所示。
即，根據本案發明之一態樣，可減少雷射照射步驟中產生之異物(灰塵)之量(飛散量)。
(本申請案中之記載形式、基本用語、用法之說明)
1.本申請案中，實施態樣之記載視需要有時亦為方便起見而分成複數個部分進行記載，除了特別說明並非如此之 情形以外，該等並非彼此獨立之個體，單一例之各部分、其中一者為另一者之一部分或者部分或全部之變形例等。又，原則上來說，相同部分省略重複說明。又，實施態樣中之各構成要素除了特別說明並非如此之情形、邏輯上限定於此數量之情形及根據上下文明確並非如此之情形以外，並非必需者。
進而，於本申請案中，提及「半導體裝置」時，主要係指以各種電晶體(主動元件)為中心，於半導體晶片等(例如單晶矽基板)上集成電阻、電容器等而成者。此處，作為各種電晶體之代表，可例示以MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)為代表之MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣體半導體場效電晶體)。此時，作為積體電路構成之代表，可例示以組合N通道型MISFET與P通道型MISFET組合而成之CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)型積體電路為代表之CMIS(Complementary Metal Insulator Semiconductor，互補金屬絕緣體半導體)型積體電路。
當今之半導體裝置、即LSI(Large Scale Integration)之晶圓步驟通常可大致分為：自作為原材料之矽晶圓之搬入至前金屬(Pre-metal)步驟(包含M1配線層下端與閘極電極構造之間之層間絕緣膜等之形成、接觸孔形成、鎢插塞、埋入等之步驟)為止之FEOL(Front End of Line，前段製程)步 驟；自M1配線層形成開始，至鋁系焊墊電極上之最後鈍化膜上之焊墊開口之形成為止(晶圓級封裝製程中亦包含該製程)的BEOL(Back End of Line，後段製程)步驟。
再者，「半導體裝置」包含功率電晶體等之單體電子元件。
2.同樣地，於實施態樣等之記載中，關於材料、組成等即便記述為「包含A之X」等，除特別明示並非如此之情形及根據上下文明確說明並非如此之情形以外，並不排除A以外之要素為主要構成要素之一者。例如，成分係指「含有A作為主要成分之X」等。例如，雖記述為「矽構件」等，但並不限定於純粹之矽，當然亦包括包含SiGe合金或其他以矽為主要成分之多元合金、其他添加物等之構件。
3.同樣地，關於圖形、位置、屬性等係進行較佳之例示，但除特別明示並非如此之情形及根據上下文明確說明並非如此之情形以外，當然並不限定於所例示者。
4.同樣地，於實施態樣中，為方便起見，係於單一之一系列實施形態中說明複數個發明，但除了特別明示之情形時以外，各步驟當然並不一定係整體發明所必需者。
5.進而，當提及確定之數值、數量時，除特別明示並非如此之情形、邏輯上限定於該數值之情形及根據上下文明確說明並非如此之情形以外，可為超過所確定之數值之數值，亦可為小於所確定之數值之數值。
進而詳細說明實施形態。於各圖中，同一或同樣之部分 係以同一或類似之記號或參照編號來表示，原則上不重複說明。
又，於附圖中，於繁雜之情形或與空隙之區別明確之情形時，有時反倒會針對剖面而省略影線等。與此相關聯，於根據說明等而明確之情形時等，即便為平面關閉之孔，有時亦省略背景之輪廓線。進而，為明示並非剖面、且並無空隙，有時會附加影線。
本實施形態係適用於QFP(Quad Flat Package，四方扁平封裝)型之半導體裝置者，圖1係該QFP之俯視圖，圖2係沿圖1之A-A線之剖面圖，圖3係圖1之B部之放大平面圖。
<關於半導體裝置>
首先，使用圖1~圖3，對本實施形態之半導體裝置1之構成進行說明。
密封體(密封樹脂)2之平面形狀包含矩形狀，於本實施形態中，如圖1所示大致為四邊形。詳細而言，各角部係經倒角加工者，藉此抑制密封體之欠缺。又，如圖2所示，密封體2具有上面(表面)2a、與該上面2a為相反側之下面(背面、安裝面)2b、及位於該上面2a與下面2b之間的側面2c。
如圖1及圖2所示，複數個引線3作為外部端子而自密封體2之各側面2c(圖1中之各邊)露出。詳細而言，沿密封體2之各邊而形成之複數個引線3之各個之一部分(外部引線3b)如圖1及圖2所示，係自密封體2之側面2c(邊)起朝向外側突出，進而於密封體2之外側，自密封體2之上面2a側起朝向 下面2b側彎折。
又，如圖1所示，為辨識複數個引線3中之第一個引線3，而於密封體2之上面2a形成有標記(對準標記、位置辨識標記)2d。
又，如圖2所示，於密封體2之內部配置有半導體晶片4，該半導體晶片4係經由晶片接合材(黏著材)6而搭載於同一密封體2之內部所配置之晶片搭載部(晶片焊墊、引板)5的上面(主面、表面)5a。
而且，半導體晶片4之主面(表面)4a所形成之複數個電極焊墊(焊接墊)4d，係經由複數個導電性構件7而分別與位於密封體2內部之複數個引線3(引線之另一部分、內部引線3a)電性連接。再者，本實施形態中之導電性構件7係包含金(Au)之金屬線。又，該複數個導電性構件7亦係由密封體2而密封，故可抑制半導體裝置之可靠性下降。進而，如圖2所示，於自密封體2露出之引線3之表面形成有電鍍膜8。
又，如圖3所示，位於密封體2外側之複數個引線3分別具有形成於引線3之側面(圖3中之引線3之長邊)的突出部3f。該突出部3f係藉由將引線框架上形成之屏障桿(連接桿、屏障部)切斷而形成之殘留屏障桿，故複數個引線3之各個上所形成之突出部(殘留屏障桿)3f係以與相鄰引線3上形成之突出部3f對向的方式而形成。換言之，複數個突出部3f係形成於沿複數個引線3之排列方向(引線排列線)之虛擬線C上。
又，如上述般、複數個引線3之各個係於密封體2之外側(詳細而言，於圖3中係附有影線之彎曲部形成區域3e內)彎折，於本實施形態中，係如圖3所示，以突出部3f為基點而彎折。此處，於彎折加工中，應力(彎曲應力)會集中於作為彎折基點之部分。然而，於本實施形態中，自密封體2露出之引線3中，係以寬度最粗之部分即突出部3f作為基點而將引線3彎折，故所成形之引線3之形狀易穩定(均勻化)。
<關於半導體晶片>
其次，使用圖4~圖6，對半導體裝置1之內部所搭載之半導體晶片4進行說明。
半導體晶片4之平面形狀包含矩形狀，如圖4所示，於本實施形態中為四邊形。又，如圖5所示，半導體晶片4具有主面(表面)4a、與該主面4a為相反側之背面4b、及位於該主面4a與背面4b之間的側面4c。
而且，如圖4及圖5所示，於半導體晶片4之主面4a形成有複數個電極焊墊(焊接墊)4d，且於本實施形態中，複數個電極焊墊4d係沿主面4a之各邊而形成。
又，雖未圖示，但於半導體晶片4之主面4a(詳細而言，圖6所示之基板層4e之主面)形成有半導體元件(電路元件)，且複數個電極焊墊4d係經由配置於半導體晶片4之內部(詳細而言，圖6所示之基板層4e之主面上)之配線層4j上所形成的配線(省略圖示)，而與該半導體元件電性連接。
再者，半導體晶片4之基板層4e例如包含矽(Si)。又，如 圖6所示，於主面4a形成有絕緣膜4f，且複數個電極焊墊4d之各個之表面係自該絕緣膜4f上形成之開口部4g露出。
又，該電極焊墊4d包含金屬，於本實施形態中例如包含鋁(A1)。進而，如圖6所示，該電極焊墊4d之表面上形成有電鍍膜4h，於本實施形態中，係例如介隔鎳(Ni)膜而形成金(Au)膜之多層構造。
再者，因於電極焊墊4d之表面形成鎳膜，故可抑制電極焊墊4d之腐蝕(污染)。又，本實施形態之半導體晶片4之厚度(半導體晶片4之主面4a與背面之間隔)係280μm。再者，作為實施形態之電鍍膜4h之形成方法係使用電解電鍍法。又，亦可使用無電解電鍍法，但若考慮膜質，則較好的是使用電解電鍍法而形成電鍍膜4h。
<關於半導體裝置之製造步驟>
其次，對本實施形態之半導體裝置1之製造步驟進行說明。本實施形態之半導體裝置1係按照圖7所示之組裝流程而加以製造。以下，使用圖8~圖37對各步驟之詳細內容進行說明。
1.準備引線框架之步驟；
首先，作為圖7所示之引線框架準備步驟S1，準備如圖8所示之引線框架10。本實施形態所使用之引線框架10上，於框體(框部)10b之內側形成有複數個元件區域10a，且於本實施形態中具備4個元件區域10a。再者，於框體10b上形成有用以搬送引線框架10之輸送孔(sprocket hole)10c。
又，如圖8之部分放大圖即圖9所示，各元件區域10a具 有形成於元件區域10a之大致中央部之晶片搭載部(晶片焊墊、引板)5、及與該晶片搭載部5一體形成之複數個懸掛引線11。又，各元件區域10a具有配置於該複數個懸掛引線11之間、且配置於晶片搭載部5周圍之複數個引線3、及與該複數個引線3之各個一體形成之屏障桿(連接桿、屏障部)12。
又，複數個引線3之各個係由之後之密封步驟中形成之密封體2(參照圖1及圖2)覆蓋，且具備位於較屏障桿12更靠晶片搭載部5側之內部引線3a、及經由屏障桿12而與該內部引線3a一體形成且形成於較該屏障桿12更遠離內部引線3a之位置的外部引線3b。
又，如圖9所示，複數個懸掛引線11之各個具備位於較屏障桿12更靠晶片搭載部5側之內部11a、及經由屏障桿12而與該內部(內部懸掛引線)11a一體形成且位於較該屏障桿12更靠外側的外部(外部懸掛引線)11b。
該外部11b係位於較複數個外部引線3b更靠外側。換言之，包含四邊形之平面形狀之元件區域10a中，懸掛引線11之外部11b係配置於較外部引線3b更靠角部附近。又，內部11a於屏障桿12附近分支為兩個，且經由屏障桿12而連接於各外部11b。
而且，外部引線3b亦與框體10b連結(一體形成)。再者，本實施形態所使用之引線框架10係藉由使用模具之衝壓加工而形成者。因此，引線3之側面(圖11所示之位於引線3之上面3c與下面3d之間的面)之平坦度係與引線3之上 面3c(或下面3d)之平坦度大致相同。
又，如沿圖9之G-G線之剖面圖即圖10所示，懸掛引線11係如沿圖2、及圖9之H-H線之剖面圖即圖11所示般，具有以晶片搭載部5位於較引線3之上面(表面、主面)3c更靠密封體2之下面(背面、安裝面)2b側之方式而彎折之部分(彎折部、偏移部)11c。藉此，於之後的密封步驟中，即便晶片搭載部5之上面(表面、主面)5a上搭載有半導體晶片4(參照圖2)，亦可使樹脂之流動性(於半導體晶片4之主面4a側與晶片搭載部5之下面5b側流動之樹脂之流動性)穩定化。
再者，如圖8及圖9所示，元件區域10a之平面形狀包含四邊形，且複數個懸掛引線11之各個係自元件區域10a之中央部起朝向元件區域10a之角部而形成。
又，引線框架10包含金屬，本實施形態中係包含例如銅(Cu)、或鐵(Fe)與鎳(Ni)之合金。又，本實施形態中之引線框架10之厚度(引線3之上面3c與下面3d之間隔)為125μm。
進而，如圖11所示，內部引線3a之一部分(之後的打線接合步驟中連接有金屬線之區域)形成有包含銀(Ag)之電鍍膜13。作為本實施形態中之電鍍膜13之形成方法係使用電解電鍍法。再者，亦可使用無電解電鍍法，但若考慮膜質，則較好的是使用電解電鍍法而形成電鍍膜13。
2.晶片接合步驟；
其次，對圖7所示之晶片接合步驟S2進行說明。再者，此後之說明中使用之圖式係使用將圖8之F部縮減後之圖 式。又，與圖8之F部相對應之剖面圖中，為便於查看而變更圖式之縱橫比，與圖2相比較而將各構件之厚度較厚地表示。
首先，不僅準備上述引線框架10，且亦準備上述半導體晶片4。
然後，如圖13所示，使用拾取夾具14將半導體晶片4加以保持之後，如圖12、圖13所示，經由晶片接合材(黏著材)6而將複數個半導體晶片4搭載至複數個元件區域10a(晶片搭載部5)之各個。
此時，半導體晶片4係以半導體晶片4之背面4b與晶片搭載部5之上面5a相對向之方式而搭載於晶片搭載部5(面朝上安裝)。
此處，本實施形態所使用之晶片搭載部5之外形尺寸係比半導體晶片4之外形尺寸更小之所謂的小引板構造。因此，搭載於晶片搭載部5之半導體晶片4之背面之一部分係自晶片搭載部5露出。又，本實施形態所使用之晶片接合材6係糊狀之黏著材，例如經由噴嘴(未圖示)配置(塗佈)於晶片搭載部5之上面(表面、主面)5a後，搭載半導體晶片4。
3.打線接合步驟；
其次，對圖7所示之打線接合步驟S3進行說明。
首先，如圖14及圖15所示，準備形成有凹部15a之加熱台15，以晶片搭載部5位於凹部15a內之方式將搭載有半導體晶片4之引線框架10配置於加熱台15。
然後，經由導電性構件7而將半導體晶片4之電極焊墊4d與引線3電性連接。此處，本實施形態中係經由毛細管16供給金屬線，且藉由併用超音波與熱壓接之所謂的釘頭式接合方式而將金屬線連接。
再者，本實施形態中使用之溫度為170~230℃。又，如上述般、於引線3之一部分形成電鍍膜13，且金屬線之一部分經由該電鍍膜13而與引線3電性連接。
又，金屬線包含金屬，於本實施形態中例如包含金(Au)。因此，如上述般、預先於半導體晶片4之電極焊墊4d之表面形成金(Au)，藉此可提高金屬線與電極焊墊4d之密接性。
又，於本實施形態中，係藉由於半導體晶片4之電極焊墊4d上連接金屬線之一部分後，將金屬線之另一部分連接於引線3(內部引線3a)之金屬線連接區域(引線3之上面，形成有電鍍膜13之部分)之所謂的正接合方式而將金屬線連接。
4.鑄模步驟；
其次，對圖7所示之密封步驟S4進行說明。
首先，如圖16所示，準備成形模具20，其具備：上模(第1模具)21，其具有模具面(第1模具面)21a、及形成於該模具面21a之凹部(模穴)21b；以及下模(第2模具)22，其具有與上模21之模具面21a相對向之模具面(第2模具面)22a、及形成於該模具面22a之凹部(模穴)22b。
然後，如圖16所示，分別以半導體晶片4位於上模21之 凹部21b內、且晶片搭載部5位於下模22之凹部22b內之方式，將已實施打線接合步驟之引線框架10配置於成形模具20之內部(上模21與下模22之間)。
接下來，如圖17所示，藉由上模21與下模22而將引線框架10夾住。此時，當夾住引線框架10時，係至少夾住引線框架10上形成之屏障桿(連接桿、屏障部)12。詳細而言，如圖18所示，藉由上模21與下模22而將複數個內部引線3a之各個之一部分(自凹部21b、22b突出之突出部3g)、屏障桿12、及複數個外部引線3b之各個之一部分夾住。
其理由之一如下所示。即便以夾住用以防止樹脂流出之屏障桿12之方式製造成形模具20，亦存在因成形模具20之加工精度問題或熱影響帶來的引線框架10之膨脹或收縮導致夾住位置自屏障桿12偏移之情形。例如，當夾住引線框架10時存在成型模具20上形成之凹部21b、22b之端部K(換言之係圖16所示之模具面21a、21b之端部K)位於較屏障桿12更靠外側(外部引線3b側)之虞。
由此，自配置於元件區域10a之角部之閘極部(未圖示)供給至凹部內部之樹脂如比較例之圖50所示，透過凹部21b、22b之端部K與屏障桿12之間形成的間隙，而流入複數個引線3中之相鄰引線3間，存在樹脂自上模21與下模22之間朝向成形模具20之外側漏出之虞。
又，另一理由係出現假設以凹部21b、22b之端部與屏障桿12平面重疊之方式夾住引線框架10之情形。即，如上述般、複數個引線3係經由屏障桿12而連結，故直至半導體 裝置完成為止，必須將複數個引線3中之一個引線3與其他引線3電性分離。
然而，於以成型模具20上形成之凹部21b、22b之端部(端部K)與屏障桿12平面重疊之方式(凹部21b、22b之端部(端部K)與屏障桿12之內部引線3a側之端部平面重疊之方式)而夾住引線框架10的情形時，密封體2係以如下方式形成。即，如圖51所示，以所形成之密封體2之端部(側面)與屏障桿12之端部(內部引線3a側之端部)一致(平面重疊)之方式而形成密封體2。為將相鄰引線3電性分離，必須確實地切斷屏障桿12，但若以圖51所示之方式形成密封體2，則於之後的切斷屏障桿12之步驟中存在密封體2之一部分(側面)損傷之虞。
因此，於本實施形態中，如圖18所示，意圖使模具面21a、22a亦接觸於內部引線3a之一部分(上面3c、下面3d)。藉此，可確實地抑制供給至凹部21b、22b之內部之樹脂25漏至成形模具20之外的問題。又，由於屏障桿12之端部(內部引線3a側之端部)自密封體2(參照圖20)之端部(側面)遠離，故於之後的切斷屏障桿12之步驟中，能夠以不損傷密封體2(晶片密封用樹脂)之一部分之方式容易地切斷(去除)屏障桿12。
其次，如圖19所示，於藉由上模21與下模22夾住引線框架10之狀態下，向上模21之凹部21b及下模22之凹部22b之各個供給樹脂25，並利用該樹脂25而將半導體晶片4、複數個導電性構件7、晶片搭載部5、及複數個引線3(圖18所 示之複數個內部引線3a之各個之突出部3g以外的部分)密封。
然後，藉由將所供給之樹脂25熱固化，而形成密封體(晶片密封用樹脂)2。此處，本實施形態之樹脂25係熱固性之環氧系樹脂，且含有複數個填料(二氧化矽)。又，本實施形態中之成形模具20之溫度約為180℃。又，如圖20所示，向複數個內部引線3a中之相鄰內部引線3a之間(內部引線3a之一部分)亦供給樹脂25。
其次，實施熱固化步驟之後，自成形模具內取出引線框架10，藉此取得如圖21所示之、於各元件區域10a形成有密封體2之引線框架10。
此處，於本實施形態中，如上述般、以模具面21a、21b接觸於內部引線3a之一部分之方式，夾住引線框架10之狀態下，將樹脂供給至凹部21b、22b內。因此，如圖21及圖22所示，不僅複數個內部引線3a中之相鄰內部引線3a間，而且由密封半導體晶片4之密封體(晶片密封用樹脂)2e、複數個內部引線3a之各個之一部分(被模具夾住之部分)、及屏障桿12包圍之區域(樹脂蓄積區域)亦形成有密封體(屏障內樹脂、引線間樹脂)2f。
5.烘烤步驟；
其次，對圖7所示之烘烤步驟S5進行說明。
首先，將自成形模具20取出之引線框架10搬送至烘烤爐(省略圖示)，再次對引線框架10實施熱處理。其理由在於，上述密封步驟中之熱固化步驟中，雖使供給至凹部內 之樹脂硬化，但樹脂處於未完全硬化之狀態。目的在於對於接下來搬送至成形模具20之下一引線框架10迅速地實施密封步驟。因此，於本實施形態中，將樹脂25之硬化步驟分為兩次。而且，於本烘烤步驟S5中，使構成由密封步驟形成之密封體2之樹脂25完全硬化。藉此，密封步驟結束。再者，本烘烤步驟中係於150℃之熱環境中配置形成有密封體2之引線框架10，並加熱3~3.5小時左右。
6.屏障桿切割步驟；
其次，對圖7所示之屏障桿切割步驟S6進行說明。
該步驟中，將複數個引線3中之相鄰引線3間形成之屏障桿12去除。藉此，可將複數個引線3中之一方之引線3(圖23中之正中之引線)、與另一方之引線3(圖23中之正中之引線3旁邊的引線3)電性分離。再者，於本實施形態中使用切斷刀片(模具、衝頭)26將屏障桿12之一部分切斷。
此處，如圖22所示，於搬送至屏障桿切割步驟之引線框架10中，形成有在之前的步驟(密封步驟)中密封半導體晶片4之密封體(晶片密封用樹脂)2e、及形成於由該密封體2、複數個引線3(內部引線3a之一部分(被夾住之區域))、及屏障桿12所包圍之區域(樹脂蓄積區域)之密封體(屏障內樹脂)2f。因此，即便插入屏障桿12之切斷刀片26之位置偏移，亦不會損傷密封半導體晶片4之密封體2(晶片密封用樹脂)。
於本申請案發明中，如圖23(特別是下側)所示，係以切斷刀片26之一部分與密封體(屏障內樹脂)2f接觸(亦去除屏 障內樹脂之一部分)之方式，使切斷刀片26接觸於屏障桿12，並切斷屏障桿12。藉此，如圖23(特別是上側)所示，能夠以使連結(連接)相鄰引線3彼此之部分不存在之方式，完全地去除屏障桿12(至少屏障桿12之一部分；參照圖22)。
再者，本實施形態所使用之切斷刀片26係使用寬度比相鄰引線3間之距離(間隔)更細(小)之切斷刀片26，於本實施形態中，相鄰引線3間之距離為0.45mm，相對於此而使用寬度為0.39mm之切斷刀片26。其原因在於考慮切斷刀片26相對於引線框架10之位置偏移，即便切斷刀片26之位置偏移，亦可抑制切斷刀片26之一部分接觸到引線3。
藉此，於已實施本屏障桿切割步驟S6之引線3之側面，如圖3及圖23所示，形成有屏障桿12之殘存物即突出部(殘留屏障桿)3f。又，於本實施形態中，設置密封體(晶片密封用樹脂)2e與切斷刀片26之間隔，以使切斷刀片26不接觸到密封體(晶片密封用樹脂)2e，且在本實施形態中，屏障桿12至密封體(晶片密封用樹脂)2e之距離為0.3mm，相對於此，將密封體2(晶片密封用樹脂)與切斷刀片26之間隔設為0.1mm左右。
又，藉由應用如圖23所示之切斷方法，亦可解決以下問題。即，只要能夠正確進行切斷刀片26之位置對準，亦可使切斷刀片26僅接觸於屏障桿12而去除屏障桿12。然而，此種切斷方法中，所有之密封體(屏障內樹脂)2f會殘留於樹脂蓄積區域內。因此，於之後的屏障內樹脂去除步驟S7 中，應使用雷射31而去除之密封體(屏障內樹脂)2f之量(體積)將成為最大。
此處，於使用雷射31去除樹脂之情形時，受到雷射31照射之樹脂會被粉碎。然而，該粉碎之樹脂會成為異物而飛散至周圍(特別是雷射31所照射之部分附近)。而且，成為灰塵(煤灰)而附著於引線3之表面。此時，被雷射31照射之部分成為高溫。並且，該雷射31所照射之部分之附近亦成為某種程度加熱之狀態。因此，引線3之屏障內樹脂附近成為被加熱狀態，使得附著於引線3表面之異物(煤灰)固著。又，若藉由雷射31去除之樹脂之量(體積)較多，則堆積於引線3表面之異物(煤灰)之量亦變多。其結果為，不僅之後的清洗步驟所需之處理時間變長，有時亦存在無法完全去除引線3表面所固著之異物(所堆積的異物中位於引線表面側(下層)之異物)之虞。
然而，本實施形態中，於該屏障桿切割步驟S6中，如圖23所示，亦去除密封體(屏障內樹脂)2f之一部分。因此，可減少之後的屏障內樹脂去除步驟(雷射照射步驟)S7中產生之異物(煤灰)之量(飛散量)。藉此，可減少清洗步驟所需之處理時間。進而，於清洗步驟中可容易地去除附著於引線3表面之異物，故於之後的電鍍步驟S9中，可提高引線3表面所形成之電鍍膜8之可靠性。再者，於本實施形態之屏障桿切割步驟S6中，如上述般、使用切斷刀片26，故所去除之屏障內樹脂之一部分係作為一個塊而被砍掉。即，與藉由雷射31去除之情形不同，因去除而產生之異物 不會成為如灰塵(煤灰)之微細形狀，故難以附著(殘存)於引線3之表面。
7.屏障內樹脂去除步驟(雷射照射步驟)；
其次，對圖7所示之屏障內樹脂去除步驟(雷射照射步驟)S7進行說明。
於本步驟中，實施上述屏障桿切割步驟S6之後，將引線框架10中之樹脂蓄積區域內形成之密封體(屏障內樹脂)2f去除。此處，本實施形態中，由於在之前的步驟S6中去除密封體(屏障內樹脂)2f之一部分，故搬送至本步驟時，係處於密封體(屏障內樹脂)2f之另一部分(殘留樹脂2g、殘留部)殘留於樹脂蓄積區域內之狀態。詳細而言，如圖23(特別是上側)及圖24所示，係處於密封體(屏障內樹脂)2f之另一部分固著於引線3(內部引線3a)之側面的狀態。
而且，於本實施形態中，如圖24所示，藉由將雷射31照射於該殘留樹脂2g，而去除該殘留樹脂2g。此時，殘留樹脂2g之體積與剛實施密封步驟S4(或烘烤步驟S5)後之狀態相比變少，故可於短時間內去除該樹脂蓄積區域內形成之密封體2f。若詳細說明，於本實施形態中，係在之前的屏障桿切割步驟S6中去除該樹脂蓄積區域內形成之密封體(屏障內樹脂)2f的大部分。因此，本步驟S7中應去除之密封體(殘留樹脂2g)之量(體積)與屏障桿切割步驟中去除之密封體(殘留樹脂2g)之一部分之量(體積)相比較少。其結果為，可於短時間內處理本步驟。
又，於應去除之殘留樹脂之量(體積)較少之狀態下，搬 送引線框架10至本步驟，故可減少本步驟中產生之異物(煤灰)之量。
再者，本實施形態所使用之雷射31之條件係例如電流值18A、掃描速度100mm/s、頻率50kHz、功率32W。
又，於本實施形態中，如圖25所示，以相對於該密封體(殘留樹脂2g)之表面而具有特定角度(第1角度)之方式照射雷射31。此處，能夠以雷射31相對於殘留樹脂2g之表面(引線3之側面側)具有特定角度之方式照射雷射31之理由為，如圖23所示，俯視時屏障內樹脂之中央部於之前的步驟中業已被去除。即，該中央部形成有空間，故如圖25所示，能夠以具有特定角度之方式使雷射31照射於殘留樹脂2g之表面(引線3之側面側)。
以具有特定角度(第1角度)之方式照射雷射31之具體方法，如圖25所示，係將自雷射光源32發出之雷射31分別經由雷射照射裝置30內設置之檢流計鏡33及聚光透鏡34之各個而照射於殘留樹脂2g。
再者，以具有特定角度(第1角度)之方式照射雷射31之理由為，所照射之雷射31通常具有指向性，且僅於直線方向上傳播。即，如圖24所示，殘留樹脂2g係固著於引線3之側面，故於垂直方向上對引線3之上面(表面、主面)3c照射雷射31之情形時，係自引線框架10之上面側將殘留樹脂2g粉碎。例如，於圖25中，中央所示之雷射31及引線3之位置關係相當於該情形。此時，於所使用之引線框架10之厚度較厚之情形時，殘留樹脂2g之厚度亦變得較厚，故若 僅使用於垂直方向上照射雷射31之方法，則需要用以去除所有殘留樹脂2g之時間。因此，於本實施形態中，如圖24所示，自銳角方向對密封體2之表面照射雷射31。此處，如上述般、本實施形態中之引線框架10之厚度(引線3之上面與下面之距離)為125μm。另一方面，若考慮上述切斷刀片26之寬度或引線3間之距離，則殘留樹脂之厚度(引線3之寬度方向上之厚度)為30μm。因此，自銳角方向對密封體2之表面照射雷射31之方法，能容易地去除固著於引線3側面之殘留樹脂2g。又，可於殘留樹脂2g之較廣範圍內照射雷射31，故可於短時間內處理本步驟。
又，如圖24所示，殘留樹脂2g係形成於引線3之兩側面。因此，本實施形態中如圖25所示，使引線框架10之位置相對於一個雷射照射裝置30移動(變更)，而照射雷射31。藉此，可藉由一個雷射照射裝置30而容易地去除形成於引線3兩側面之殘留樹脂2g。再者，如本實施形態般、使引線框架10移動而照射雷射31之情形時，雷射31之照射角度係對應於引線框架10之位置而變化。該情形時，如圖25所示，變化之照射角度之一部分亦可包含相對於密封體2之上面2a(參照圖24)而垂直之方向。
而且，如圖26所示，成為固著於引線3側面之殘留樹脂2g已被去除之狀態。此時，雖未圖示，但處於引線3之表面附著有去除殘留樹脂2g時產生之異物(煤灰)之狀態。又，以不損傷密封體2(晶片密封用樹脂)之方式而照射雷射31，故如圖26所示，存在該密封體(晶片密封用樹脂)2e與 殘留樹脂2g之界面附近，殘留樹脂2g部分殘留之情形。
8.清洗步驟；
其次，對圖7所示之清洗步驟S8進行說明。
於本清洗步驟(去毛邊步驟)中，將自密封體(晶片密封用樹脂)2e露出之引線3之表面上附著之異物(煤灰)去除。
首先，如圖27所示，將被加工物(本實施形態中係圖26所示之引線框架10)配置於裝有電解液35之浴槽36內。此時，將被加工物連接於浴槽36內之陽極37。而且，對該陽極37、與同樣配置於浴槽36內之陰極38之間施加直流電壓，藉此解除被加工物之表面(此處為引線3之表面)附著之異物與被加工物之結合。藉此，可將引線3之表面所附著之異物去除。
再者，如上述般、由於雷射31之熱影響，附著於引線3表面之異物之結合力較強。因此，存在僅藉由該步驟(電解去毛邊步驟)無法完全去除異物之情形。於此種情形時，較好的是進而進行將施加有壓力之清洗水(高壓水)噴吹至被加工物(引線3之表面)之所謂的水壓去毛邊步驟。
此時，本實施形態所使用之清洗水例如係普通之水，詳細而言係指自來水(清水)。又，壓力(水壓)為50~150kgf/cm2。又，於本實施形態中，如圖28所示，準備具有開口部之遮罩40，於自開口部40a僅露出引線3之狀態、換言之利用遮罩40覆蓋密封體2之狀態下，將圖29所示之高壓水41噴吹至引線3。藉此，即便將高壓水41噴吹至被加工物，亦不易損傷密封體2之表面。此時，如圖29所示，為 使引線框架10不會因水壓而變形，於本實施形態中，係於引線框架10之下面側配置有支持構件42之狀態下噴吹高壓水41。
再者，如上述般、若進而提高水壓去毛邊步驟所使用之壓力、或使用含有固體粒子之清洗水，則僅藉由該水壓去毛邊步驟或許便可完成異物去除。然而，受到半導體裝置之小型化、多引腳化、或薄型化等之影響，引線3之厚度、或寬度有變小之傾向。因此，若使用壓力過高之清洗水、或長時間對引線3噴吹高壓水41，則存在導致引線3變形之虞。若引線3變形，則於安裝基板上安裝已完成之半導體裝置時，有可能未與安裝基板之電極焊墊連接，導致半導體裝置之安裝可靠性下降。
相對於此，本實施形態中係應用兩種清洗步驟(去毛邊步驟)。即，先進行電解去毛邊步驟，藉此不對引線3施加應力而一定程度地去除異物(使異物脫離)，之後視需要進行水壓去毛邊步驟。因此，可去除附著於引線3表面之異物，而不會導致引線3變形。
此處，如圖24或圖26所示，存在於引線3之表面因之前的密封步驟而形成有樹脂毛邊2h之情形。如上述般、密封步驟中使用之樹脂係於液狀之樹脂中含有填料而成者，該樹脂毛邊2h係由自模具面與引線3之表面之間隙滲出之液狀之樹脂之一部分因熱而硬化者，其不含填料。因此，與密封體2之厚度相比，其非常薄，例如厚度為10~20μm左右。即便於引線3之表面形成有此種樹脂毛邊(異物)2h之情 形時，亦可藉由進行本清洗步驟而與煤灰(異物)一併去除。
9.電鍍步驟；
其次，對圖7所示之電鍍步驟S9進行說明。
於本電鍍步驟中，於自密封體(晶片密封用樹脂)2e露出之引線3之表面形成電鍍膜8(參照圖31)。
首先，如圖30所示，將被加工物(本實施形態中係圖26所示之引線框架10)配置於裝有電鍍液45之電鍍槽46內。此時，將被加工物連接於電鍍槽46內之陰極47。而且，對該陰極47、與同樣配置於電鍍槽46內之陽極48之間施加直流電壓，藉此於被加工物(引線3之表面)上形成電鍍膜8(參照圖31)。即，本實施形態中藉由所謂之電解電鍍法而形成電鍍膜8。
本實施形態之電鍍膜8包含實質上不含Pb(鉛)之所謂的無鉛焊錫，例如為僅Sn(錫)、Sn(錫)-Bi(鉍)、或Sn(錫)-Ag(銀)-Cu(銅)等。此處，所謂無鉛焊錫，係指鉛(Pb)之含量為0.1wt%以下者，該含量係基於RoHs(Restriction of Hazardous Substances，有害物質限制)指令而規定。
因此，本電鍍步驟所使用之電鍍液45中含有例如Sn2+、或Bi3+等之金屬鹽。再者，本實施形態中作為無鉛焊錫電鍍之例係對Sn-Bi之合金化金屬電鍍進行說明，但亦可將Bi替換為Cu或Ag等金屬。
其次，若對圖30所示之陽極48與陰極47之間施加電壓，則兩電極間(陽極48與陰極47之間)通電。電鍍液45中之Sn2+、 及Bi3+以特定比例析出於引線3之表面，從而形成電鍍膜8。
此處，於如本實施形態般藉由電解電鍍法而形成電鍍膜8之情形時，與陰極47電性連接且暴露於電鍍液45中之導電性構件之表面析出金屬鹽，成為電鍍膜8。於本實施形態中，如圖26所示形成於內部引線3a之側面之本電鍍步驟之前去除殘留樹脂2g。又，藉由如上述般在本電鍍步驟之前進行清洗步驟，而將附著於引線3表面之異物去除。因此，本電鍍步驟中，電鍍膜8(參照圖31)亦與圖26所示之突出部3f之周圍(例如相鄰突出部3f之對向面(切斷面))密接地形成。詳細而言，突出部3f之周圍之殘留樹脂2g被去除，故突出部3f被電鍍膜8覆蓋。
本實施形態之引線框架10係於包含例如銅之基底材之表面形成包含Ni之電鍍膜。若於上述屏障桿切割步驟中切斷屏障桿，則於其切斷面處露出基底材。如此於基底材露出之狀態下，自露出面起引發引線3之腐蝕，成為半導體裝置之可靠性下降之原因。
然而，於本實施形態中係如上述般、在屏障桿之切斷面亦可充分地形成電鍍膜8，故可防止引線3之腐蝕，提高半導體裝置之可靠性。
再者，根據本實施形態，不論構成引線框架10之材料種類如何，均可利用電鍍膜8覆蓋突出部3f之周圍，故除了可使用上述材料以外，亦可應用例如鐵(Fe)與鎳(Ni)之合金即被稱為42Alloy之材料、或不形成含有Ni之電鍍膜之 銅框架等、各種變形例。
10.標記步驟：
其次，對圖7所示之標記步驟S10進行說明。
於本標記步驟中，為辨識複數個引線3中之第一個引線3，而於密封體2之上面2a形成標記(對準標記、位置辨識標記)2d(參照圖1)。
於本標記步驟中，例如以圖31所示之方式對密封體2之上面2a側照射雷射50而去除密封體2之一部分，形成標記2d(參照圖1)。本實施形態所使用之雷射50之條件係與上述雷射照射步驟中照射之雷射31相同之條件，例如電流值為18A、掃描速度為100mm/s、頻率為50kHz、功率為32W。因此，可使用例如圖25所示之雷射照射裝置30而形成標記2d(參照圖1)。
於如本實施形態般、照射雷射50而形成標記2d(參照圖1)之情形時，存在經去除之密封體2之一部分成為異物而飛散之情形。然而，於本實施形態中，係於電鍍步驟之後進行本標記步驟，故可防止電鍍膜8之相對於引線3之密接性或潤濕性之下降。
又，於本標記步驟中形成對準標記，但除此之外亦可形成製品固有之識別標記等。
又，於本實施形態中，對於電鍍步驟之後進行標記步驟之實施態樣進行說明，但亦可與上述屏障內樹脂去除步驟(雷射照射步驟)一併進行。即，於屏障內樹脂去除步驟(雷射照射步驟)S7中，去除引線框架10中之樹脂蓄積區域內 形成之密封體(屏障內樹脂)2f，同時形成標記(對準標記、位置辨識標記)2d(參照圖1)。藉由如本實施形態般使雷射31與雷射50之條件相同，例如亦可藉由一台之雷射照射裝置30(參照圖25)而進行。
如此，藉由將本標記步驟、與雷射照射步驟一併進行，可簡化製造步驟。又，當形成標記2d時，即便異物飛散亦可於之後的清洗步驟中去除該異物，故可防止電鍍膜8之相對於引線3之密接性或潤濕性之下降。又，該情形時，可防止異物附著於電鍍膜8之表面之事態，故可防止因附著於電鍍膜8之異物導致可靠性下降，就該點而言較佳。
11.引線成形步驟；
其次，對圖7所示之引線成形步驟S11進行說明。
於本引線成形步驟中，將連結於引線框架10之框體(框部)10b之複數個引線3之連結部切斷之後，對引線3實施彎曲加工而成形。
首先，如圖32~圖34所示，將分別連結於框體10b而一體化之複數個引線3於連結部切斷，成為分別獨立之構件(引線切割步驟)。於本引線切割步驟中，例如如圖32所示，分別將模頭(支持構件)51配置於引線框架10之下面側、將衝頭(切斷刀片)52配置於上面側並衝壓，藉此將引線3切斷。衝頭52係配置於與模頭51上形成之間隙重疊之位置，當使衝頭52朝向模頭51之間隙下壓時，則引線3被切斷。如此藉由衝壓加工而切斷之引線3之端部如圖33所示具有大致平坦之切斷面，且引線3於切斷面自電鍍膜8露出。
其次，如圖35~圖37所示對經切斷之複數個引線3實施彎曲加工而成形(彎曲加工步驟)。於本實施形態中，例如成形為鷗翼狀。
於彎曲加工步驟中，例如如圖35所示，藉由具備配置於引線3之上面側之模頭(第1支持構件)53a及配置於引線3之下面側之模頭(第2支持構件)53b的模頭(彎曲加工用支持構件、支持構件)53而將引線3夾持並加以固定。於本實施形態中，如圖35所示，於與引線3之突出部3f重疊之位置利用模頭53a、53b夾持引線3。又，模頭53b之與引線3之對向面53c係對應於加工引線3之形狀(本實施形態中為鷗翼形狀)而成形。
如此，自藉由模頭53固定之引線3之上面側，利用衝頭(按壓構件)54進行衝壓而實施彎曲加工。衝頭54之與引線之對向面54a係仿照模頭53b之與引線3之對向面53c之形狀而成形，當使衝頭54朝向模頭53b下壓時，則引線3如圖35所示般彎曲，成形為特定形狀(本實施形態中為鷗翼形狀)。
此處，於本實施形態中，如圖3所示，以突出部3f為基點而彎折。其原因在於，如上述般自密封體2露出之引線3中，以寬度最粗之部分即突出部3f為基點而將引線3彎折，藉此所成形之引線3之形狀易於穩定(均勻化)。又，就減小半導體裝置之安裝面積之觀點而言，將引線3彎折之基點較好的是儘可能接近密封體2。
如此，就引線3之形狀之穩定化之觀點、或減小半導體 裝置之安裝面積之觀點而言，較好的是以突出部3f為基點而實施彎曲加工，但若突出部3f之周圍殘留如例如圖24所示之殘留樹脂2g，則會產生如下所示之問題。即，進行彎曲加工時之應力會傳遞至殘留樹脂2g，使得殘留樹脂2g破壞之問題。若殘留樹脂2g破壞，則被破壞之殘留樹脂2g之碎片易於脫落。該脫落之殘留樹脂2g之碎片例如落在模頭53b上之情形時，在成形下一引線時將成為引起引線3之形狀不良等的原因。又，於脫落之碎片附著於引線3之情形時，在安裝半導體裝置時將成為異物而成為引起安裝不良的原因。
然而，根據本實施形態，如上述般可確實地去除突出部3f周圍之殘留樹脂2g，故可防止引線3之形狀不良或半導體裝置之安裝不良。
又，於該彎曲加工步驟中，就實現彎曲加工之穩定性之觀點而言，於將引線3之長度加長至超過必要長度之狀態下實施加工。即，圖36、圖37所示之引線3之長度比最終獲得之半導體裝置1(參照圖1)之引線3更長。
因此，接下來如圖38~圖40所示，切斷引線3(外部引線3b)之前端，而縮短引線3之長度(引線前端切割步驟)。
於該引線前端切割步驟中，例如如圖38所示，藉由具備配置於引線3之上面側之模頭(第1支持構件)55a及配置於引線3之下面側之模頭(第2支持構件)55b的模頭(彎曲加工用支持構件、支持構件)55而夾持引線3並加以固定。如此，自藉由模頭55而固定之引線3之上面側，利用衝頭(切斷刀 片)56進行衝壓而切斷引線3之前端。衝頭56係配置於與模頭55b重疊之位置，其具備夾持並固定引線3之按壓部56a、及相對於密封體2而配置於較按壓部56a更靠外側之可動部56b，且切斷刀片56c係安裝於可動部之前端。
於該引線前端切割步驟中亦藉由衝壓加工而進行切斷，故所切斷之引線3之端部如圖39所示具有大致平坦之切斷面，且引線3於切斷面自電鍍膜8露出。
12.個片化步驟；
其次，對圖7所示之個片化步驟S12進行說明。
於本步驟中，將連結於框體(框部)10b之懸掛引線11切斷，針對每個元件區域10a進行個片化而獲得半導體裝置1。切斷懸掛引線11之手段，例如如圖41、圖42所示，分別將模頭(支持構件)57配置於引線框架10之下面側、將衝頭(切斷刀片)58配置於上面側並進行衝壓，藉此切斷懸掛引線11。衝頭58係配置於與模頭57上形成之間隙重疊之位置，當使衝頭52朝向模頭57之間隙下壓時，則懸掛引線11被切斷。
再者，本實施形態係於上述屏障桿切割步驟中，將圖21所示之相鄰配置之懸掛引線11之間所形成的密封體(屏障內樹脂)2f。然而，將懸掛引線11之間所形成之密封體(屏障內樹脂)2f去除之時序並不限定於此，於本個片化步驟中亦可與懸掛引線11一併切斷。該情形時，於上述雷射照射步驟、清洗步驟、電鍍步驟、標記步驟、引線成形步驟之各步驟中可提高懸掛引線11之支持強度。
藉由進行以上之各步驟，完成半導體裝置1。
<<關於電子裝置>>
其次，對安裝有本實施形態所說明之半導體裝置1之電子裝置(電子機器)進行說明。
本實施形態中之電子裝置60係藉由將完成之半導體裝置1經由接合材61搭載於安裝基板62而獲得者。此處，如圖43所示，於安裝基板62之上面(主面、表面)62a形成有複數個電極焊墊(焊盤)63。而且，於該等之表面預先(搭載半導體裝置1之前)形成(配置)接合材61。此處，本實施形態中所使用之接合材61包含除鉛(Pb)以外之Sn系之金屬(詳細而言，鉛之含量實質上為1%以下)之所謂的無鉛之焊錫。而且，以半導體裝置1之引線3(外部引線3b)與該接合材61接觸之方式將半導體裝置1配置於安裝基板62之上面62a，進行加熱而使接合材61熔融。藉此，所熔融之接合材61於引線3之表面沾錫並再次固化，藉此半導體裝置1之引線3與安裝基板62之電極焊墊63電性連接。藉此完成電子裝置60。
此時，於本實施形態中如上述般、於自密封體(晶片密封用樹脂)2露出之引線3(外部引線3b)之表面形成電鍍膜8，故焊錫之沾錫性良好，且可提高半導體裝置1之安裝強度。又，於本實施形態中預先去除屏障內樹脂，故將半導體裝置安裝於安裝基板62之後，不會產生屏障內樹脂自引線表面脫落(剝離)，成為異物而飛散至電氣裝置內之情形，故可提高電子裝置60之可靠性。進而，於本實施形態 中，不僅藉由去除屏障內樹脂而露出之引線3之表面形成有電鍍膜8，藉由切斷屏障桿12(參照圖9)而形成之突出部3f(參照圖3)之切斷面亦形成有電鍍膜8，故可抑制引線3之腐蝕，且可提高半導體裝置1及電子裝置60之可靠性。
以上，根據實施形態對本發明者完成之發明進行了具體說明，本發明並不限定於上述實施形態，當然於不脫離其主旨之範圍內可進行各種變更。
例如，於上述實施形態之引線框架準備步驟S1中，說明了準備於內部引線3a之一部分形成有包含銀之電鍍膜13之引線框架10，於密封步驟之後在外部引線3b上形成電鍍膜(外裝電鍍膜)8之情形，但亦可使用預先將包含鈀(Pd)之電鍍膜形成於各部位(內部引線3a、外部引線3b、晶片搭載部5等)之整個面之引線框架(所謂之鑄入電鍍品)。若為鑄入電鍍品，於準備引線框架之階段，成為外部引線亦形成有電鍍膜之狀態，故清洗步驟之後無須進行電鍍步驟，可簡化製造步驟。然而，於鑄入電鍍品之情形時，基本上不會於清洗步驟之後實施電鍍步驟，故藉由切斷屏障桿12而形成之突出部(殘留屏障桿)3f之切斷面上不形成電鍍膜。因此，與上述實施形態相比，存在外部引線之耐腐蝕性降低之虞。
又，於上述實施形態之引線框架準備步驟S1中，說明了準備藉由衝壓加工而形成之引線框架10之情形，但亦可使用藉由蝕刻方式而形成之引線框架。再者，於藉由蝕刻方式而成形引線框架之情形時，雖未圖示，但於引線框架之 上下配置遮罩，並對自遮罩之開口部露出之部分進行蝕刻，故如圖44所示，引線3之側面成為彎曲面。換言之，側面之平坦度比上面3c、或下面3d之平坦度更低。因此，若於該部分形成屏障內樹脂，則於雷射照射步驟S7中，若使用在垂直方向上對引線框架之上面(或下面)照射雷射之方法，則存在引線框架之一部分妨礙雷射照射之虞。所以，如圖24及圖25所示，藉由以相對於引線3之表面(側面)具有特定角度之方式照射雷射31，即便該彎曲之側面固著有屏障內樹脂，亦可容易地加以去除。
又，於上述實施形態之晶片接合步驟S2中，說明了晶片搭載部5之外形尺寸比半導體晶片4之外形尺寸更小之所謂的小引板構造，但亦可使用外形尺寸比半導體晶片4之外形尺寸更大之所謂的大引板構造之引線框架。此時，半導體晶片4之整個背面4b成為被晶片搭載部5覆蓋之狀態。又，包含銅之引線框架與密封體2之密接性比包含矽之半導體晶片4與密封體2之密接性更低。因此，較好的是於晶片搭載部5預先形成孔，使密封體2之一部分與半導體晶片之背面4b之一部分接觸。
又，於上述實施形態之晶片接合步驟S2中，說明了經由糊狀之晶片接合材6而將半導體晶片4搭載於晶片搭載部5之情形，但亦可於半導體晶片4之背面4b預先貼附黏著層，並經由該黏著層而搭載於晶片搭載部5。
又，於上述實施形態之打線接合步驟S3中，說明了使用包含金(Au)之金屬線作為導電性構件7之情形，但亦可使 用包含銅(Cu)、或鋁(Al)之金屬線。
又，於上述實施形態之打線接合步驟S3中，說明了使用金屬線作為導電性構件7之情形，但亦可經由凸塊電極而將半導體晶片4之電極焊墊4d與引線電性連接。該情形時，進行以半導體晶片之主面與引線之上面相對向之方式而於該引線上配置半導體晶片之所謂的倒裝晶片安裝。
又，於上述實施形態之打線接合步驟S3中，說明了藉由正接合方式而將金屬線連接之情形，但亦可藉由於引線3上連接金屬線之一部分之後於半導體晶片4上連接金屬線之另一部分之所謂的反接合方式而將金屬線連接。該情形時，較好的是於半導體晶片之電極焊墊上預先形成凸塊電極(突起狀電極、柱形凸塊)，並於該凸塊電極上連接金屬線之另一部分。
又，於上述實施形態之屏障桿切割步驟S6中，說明了使用切斷刀片(模具、衝頭)26而將屏障桿之一部分去除之情形，但亦可使用例如雷射。作為一例，係使用圖7之組裝流程之屏障內樹脂去除步驟S7中使用之雷射31，不僅去除屏障內樹脂且以去除屏障桿12之手段。藉此，可削減一步驟(屏障桿切割步驟S6)。即，可縮短製造TAT(turnaround time，處理時間)，故可降低半導體裝置之成本。然而，於使用雷射去除屏障桿之情形時，與使用切斷刀片26而去除屏障桿之手段相比，突出部(殘留屏障桿)3f之寬度(體積)易變得不均勻。因此，於例如上述實施形態之半導體裝置(QFP)1之情形時，在引線成形步驟S11中，引線3(外部引 線3b)上產生之彎曲應力變得不均勻，且所成形之引線之形狀不穩定。根據以上內容，於如上述實施形態之半導體裝置(QFP)1之製造方法中，較好的是使用切斷刀片26而去除屏障桿12。
又，於上述實施形態之屏障桿切割步驟S6中，說明了以切斷刀片26之一部分與密封體(屏障內樹脂)2f接觸之方式使切斷刀片26接觸於屏障桿12而去除屏障桿之情形。然而，除了藉由一次之切斷步驟而切斷兩個構件(屏障內樹脂與屏障桿12)之手段以外，亦可預先準備屏障桿用之切斷刀片、與屏障內樹脂用之切斷刀片，分兩次去除各構件。藉此，與使用一個切斷刀片切斷包含不同材質之構件之手段相比，可抑制切斷刀片之磨損、或易於管理磨損程度。
又，於上述實施形態之屏障內樹脂去除步驟S7中，說明了經由聚光透鏡而改變雷射31之方向之手段，但亦可使用如下手段：將引線框架以引線框架(引線)10之側面相對於雷射之照射方向傾斜之方式而配置於雷射照射裝置30之正下方，並於該狀態下照射雷射31。該情形時，雷射照射裝置30內無須設置聚光透鏡34，故可使用廉價之雷射照射裝置30，從而可降低半導體裝置之成本。
又，於上述實施形態之清洗步驟S8中，說明了應用兩種清洗步驟(去毛邊步驟)之情形，但於引線3表面所附著之異物(煤灰)之量較少之情形、或異物與引線3之結合力較弱之情形時，亦可僅應用水壓去毛邊步驟而去除該異物。藉 此，可簡化本清洗步驟。又，如圖24所示，說明了於引線表面形成有樹脂毛邊2h之情形時，在上述實施形態之清洗步驟S8中去除該樹脂毛邊2h，但亦可於之前的雷射照射步驟S7中進行去除。該情形時，如上述般、樹脂毛邊2h之厚度比屏障內樹脂之厚度更薄，故樹脂毛邊2h與引線3之密接性亦比殘留樹脂2g與引線3之密接性低。因此，較好的是使去除樹脂毛邊2h時使用之雷射之條件與去除殘留樹脂時使用之雷射之條件不同，較好的是例如使去除樹脂毛邊時使用之雷射功率比去除殘留樹脂時使用之雷射功率低。藉此，可抑制引線表面溫度之上升，故可抑制附著(堆積)於引線表面之異物(煤灰)固著。再者，去除該樹脂毛邊時使用之雷射之條件為例如電流值為18A、掃描速度為100mm/s、頻率為50kHz、功率為12~15W。
又，代替去除樹脂毛邊2h時使用之雷射功率低於去除殘留樹脂2g時使用之雷射功率之情形，亦可使用比去除殘留樹脂2g時之雷射之照射範圍(聚焦)更廣之照射範圍內所設定的雷射。藉此，可飛散一個部位所集中之熱。作為其他手段，亦可使掃描速度比去除殘留樹脂2g時使用之雷射之掃描速度更快。然而，於該等手段之情形時，存在對密封體(晶片密封用樹脂)2e亦照射雷射31之一部分之虞，故較好的是改變功率之手段。
又，於上述實施形態中，說明了引線自平面形狀為四邊形之密封體之各邊(4邊)露出(突出)之QFP型之半導體裝置，但亦可適用於引線自密封體之2邊露出(突出)之 SOP(Small Outline Package，小尺寸封裝)型之半導體裝置、進而引線自密封體之下面(背面、安裝面)及側面露出(突出)之QFN(Quad Flat Non-Leaded Package，四方扁平無引腳封裝)型之半導體裝置或SON(Small Outline Non lead Package，小尺寸無引腳封裝)型之半導體裝置。
再者，於QFN(或SON)型之半導體裝置之情形時，在以下方面與QFP型之半導體裝置之製造方法不同。
圖45~圖47所示之半導體裝置(QFN)70與圖1、圖2所示之半導體裝置(QFP)1在以下方面不同。首先，複數個引線71自密封體2之下面2b露出而作為半導體裝置70之外部端子。又，引線71係自密封體2之側面2c露出，但若與引線3比較，自密封體2之側面2c延伸之長度較短。又，半導體裝置70係由晶片搭載部5之下面5b自密封體2之下面2b露出。又，引線71及晶片搭載部5之自密封體2露出之露出面上形成有電鍍膜8。
QFN之半導體裝置70與QFP之半導體裝置1存在如上所述之構造上之不同，故其製造方法於以下方面不同。
首先，於準備引線框架之步驟中，所準備之引線框架之形狀不同。如圖48所示，用於半導體裝置70之製造之引線框架72於屏障桿12之外側並不形成外部引線。因此，引線框架72之元件區域10a可作為被屏障桿12包圍之區域而定義。
又，於上述實施形態中說明之鑄模步驟中，藉由分別形成有凹部21b、22b之上模21與下模22而夾住引線框架10， 並向引線框架10之上面側及下面側供給密封用之樹脂。然而，於製造半導體裝置70時之鑄模步驟中，係藉由具備形成有凹部(模穴)之上模(模具)、與未形成凹部之下模(模具)之成型模具而夾住引線框架72。再者，與上述實施形態相同之處在於：於鑄模步驟之前進行晶片接合步驟、打線接合步驟。又，將密封用之樹脂供給至上模之凹部，密封引線框架72之上面側。
如此於半導體裝置70之製造方法中，係密封引線框架72之上面側，但即便於該情形時亦可與上述實施形態同樣地形成密封體(屏障內樹脂、引線間樹脂)2f。詳細而言，如圖49所示，於由密封半導體晶片4之密封體(晶片密封用樹脂)2e、複數個引線71之各個之一部分(由模具夾住之部分)、與屏障桿12包圍之區域(樹脂蓄積區域)內亦形成有密封體(屏障內樹脂、引線間樹脂)2f。因此，與上述實施形態同樣地，藉由應用雷射照射步驟及清洗步驟，可確實地去除附著於引線71之表面之異物。
再者，引線框架72如上述般於屏障桿12之外側並未形成外部引線。因此，可省略上述實施形態中說明之屏障桿切割步驟。
然而，藉由如上述實施形態所說明般、實施屏障桿切割步驟S6之後去除樹脂蓄積區域內所形成之密封體(屏障內樹脂)2f，藉此可將樹脂蓄積區域內形成之密封體(屏障內樹脂)2f之大部分去除。因此，可於短時間內去除該樹脂蓄積區域內所形成之密封體2f。
又，於應去除之殘留樹脂之量(體積)較少之狀態下進行雷射照射步驟，藉此亦可減少雷射照射步驟中產生之異物(煤灰)之量。
又，藉由實施屏障桿切割步驟，俯視時可去除密封體(屏障內樹脂)2f之中央部。因此，可如上述實施形態所說明之圖25所示，以具有特定角度之方式使雷射31照射於殘留樹脂2g之表面(引線71之側面側)。
根據該等觀點而言，半導體裝置70之製造方法中較好的是亦實施屏障桿切割步驟。
又，於半導體裝置70之製造方法中，在上述實施形態所說明之引線成形步驟中可省略彎曲加工步驟及引線前端切割步驟。
[產業上之可利用性]
本發明可利用於作為外部端子之引線自密封半導體晶片之密封體露出之半導體裝置。
1、70‧‧‧半導體裝置
2‧‧‧密封體
2a‧‧‧上面
2b‧‧‧下面
2c‧‧‧側面
2d‧‧‧標記
2e‧‧‧密封體(晶片密封用樹脂)(第1密封體)
2f‧‧‧密封體(屏障內樹脂)(第2密封體)
2g‧‧‧殘留樹脂(第2密封體之另一部分)
2h‧‧‧樹脂毛邊(第3密封體)
3‧‧‧引線
3a‧‧‧內部引線
3b‧‧‧外部引線
3c‧‧‧上面
3d‧‧‧下面
3e‧‧‧彎曲部形成區域
3f、3g‧‧‧突出部
4‧‧‧半導體晶片
4a‧‧‧主面
4b‧‧‧背面
4c‧‧‧側面
4d‧‧‧電極焊墊
4e‧‧‧基板層
4f‧‧‧絕緣膜
4g‧‧‧開口部
4h‧‧‧電鍍膜
4j‧‧‧配線層
5‧‧‧晶片搭載部
5a‧‧‧上面
5b‧‧‧下面
6‧‧‧晶片接合材
7‧‧‧導電性構件
8‧‧‧電鍍膜
10‧‧‧引線框架
10a‧‧‧元件區域
10b‧‧‧框體(框部)
10c‧‧‧輸送孔(輸送孔)
11‧‧‧懸掛引線
11a‧‧‧內部
11b‧‧‧外部
12‧‧‧屏障桿
13‧‧‧電鍍膜
14‧‧‧拾取夾具
15‧‧‧加熱台
15a‧‧‧凹部
16‧‧‧毛細管
20‧‧‧成形模具
21‧‧‧上模
21a‧‧‧模具面
21b‧‧‧凹部
22‧‧‧下模
22a‧‧‧模具面
22b‧‧‧凹部
25‧‧‧樹脂
26‧‧‧切斷刀片
30‧‧‧雷射照射裝置
31‧‧‧雷射
32‧‧‧雷射光源
33‧‧‧檢流計鏡
34‧‧‧聚光透鏡
35‧‧‧電解液
36‧‧‧浴槽
37‧‧‧陽極
38‧‧‧陰極
40‧‧‧遮罩
40a‧‧‧開口部
41‧‧‧高壓水
42‧‧‧支持構件
45‧‧‧電鍍液
46‧‧‧電鍍槽
47‧‧‧陰極
48‧‧‧陽極
50‧‧‧雷射
51、53、53a、53b、55、55a、55b、57‧‧‧模頭
52、54、56、58‧‧‧衝頭
53c‧‧‧對向面
54a‧‧‧對向面
56a‧‧‧按壓部
56b‧‧‧可動部
56c‧‧‧切斷刀片
60‧‧‧電子裝置
61‧‧‧接合材
62‧‧‧安裝基板
62a‧‧‧上面
63‧‧‧電極焊墊
71‧‧‧引線
72‧‧‧引線框架
C‧‧‧虛擬線
K‧‧‧端部
S1~S12‧‧‧步驟
圖1係本實施形態中之半導體裝置之俯視圖。
圖2係沿圖1之A-A線之剖面圖。
圖3係圖1之B部之放大平面圖。
圖4係本實施形態之半導體晶片之主面圖。
圖5係沿圖4之D-D線之剖面圖。
圖6係圖5之E部之放大平面圖。
圖7係表示本實施形態之半導體裝置之組裝流程之說明圖。
圖8係本實施形態之引線框架之平面圖。
圖9係圖8之F部之部分放大平面圖。
圖10係沿圖9之G-G線之剖面圖。
圖11係沿圖9之H-H線之剖面圖。
圖12係實施圖7之步驟S2後之平面圖。
圖13係沿圖12之I-I線之剖面圖。
圖14係實施圖7之步驟S3後之平面圖。
圖15係沿圖14之J-J線之剖面圖。
圖16係對將實施圖7之步驟S3後之引線框架配置於成型模具內之狀態進行說明的剖面圖。
圖17係對將實施圖7之步驟S3後之引線框架由成型模具夾住之狀態進行說明的剖面圖。
圖18係圖17之L部之放大剖面圖。
圖19係對向本實施形態之成型模具內供給樹脂之狀態進行說明之剖面圖。
圖20係供給樹脂後之內部引線間之放大剖面圖。
圖21係自成型模具取出之引線框架之平面圖。
圖22係將圖21所示之M部放大後之平面圖。
圖23係對本實施形態之屏障桿切割步驟S6進行說明之放大平面圖。
圖24係表示對屏障內樹脂照射雷射之狀態之立體圖。
圖25係表示對屏障內樹脂照射雷射之狀態之說明圖。
圖26係表示去除屏障內樹脂後之狀態之半導體裝置之立體圖。
圖27係對本實施形態之電解去毛邊步驟進行說明之剖面圖。
圖28係表示將遮罩配置於引線框架上之狀態之平面圖。
圖29係沿圖28之N-N線之剖面圖。
圖30係對本實施形態之電鍍步驟進行說明之剖面圖。
圖31係對本實施形態之標記步驟進行說明之剖面圖。
圖32係對本實施形態之引線切割步驟進行說明之剖面圖。
圖33係表示藉由引線切割步驟而切割之狀態之剖面圖。
圖34係表示藉由引線切割步驟而切割之狀態之平面圖。
圖35係對本實施形態之彎曲加工步驟進行說明之剖面圖。
圖36係表示實施彎曲加工步驟之狀態之剖面圖。
圖37係表示實施彎曲加工步驟之狀態之平面圖。
圖38係對本實施形態之引線前端切割步驟進行說明之剖面圖。
圖39係表示實施引線前端切割步驟之狀態之剖面圖。
圖40係表示實施引線前端切割步驟之狀態之平面圖。
圖41係對本實施形態之個片化步驟進行說明之平面圖。
圖42係沿圖41之O-O線之剖面圖。
圖43係表示安裝有圖2所示之半導體裝置之電子裝置之剖面圖。
圖44係對藉由蝕刻方式而形成之引線進行說明之放大剖面圖。
圖45係本實施形態之變形例之半導體裝置之俯視圖。
圖46係圖45所示之半導體裝置之仰視圖。
圖47係圖45及圖46所示之半導體裝置之剖面圖。
圖48係圖45~圖47所示之半導體裝置之製造中所使用之引線框架之平面圖。
圖49係表示於圖48所示之引線框架上形成有密封體之狀態之平面圖。
圖50係表示本實施形態之第1比較例之放大剖面圖。
圖51係表示本實施形態之第2比較例之放大剖面圖。
2‧‧‧密封體
2a‧‧‧上面
2b‧‧‧下面
2c‧‧‧側面
2e‧‧‧密封體(晶片密封用樹脂)
2f‧‧‧密封體(屏障內樹脂)
2g‧‧‧殘留樹脂(密封體)
2h‧‧‧樹脂毛邊
3‧‧‧引線
3a‧‧‧內部引線
3b‧‧‧外部引線
3c‧‧‧上面
3f‧‧‧突出部
10‧‧‧引線框架
31‧‧‧雷射

Claims (20)

  1. 一種半導體裝置之製造方法，其特徵在於包含以下之步驟：(a)準備半導體封裝體之步驟，該半導體封裝體包括：密封半導體晶片之第1密封體；自上述第1密封體露出之複數個引線；與上述複數個引線一體形成之屏障桿；及形成於由上述第1密封體、上述複數個引線與上述屏障桿包圍而成之區域內之第2密封體；(b)使用機械切斷刀片將上述屏障桿之一部分、及上述第2密封體之一部分去除之步驟；(c)於上述(b)步驟之後，對上述第2密封體之另一部分照射雷射，將上述第2密封體之上述另一部分去除之步驟；(d)於上述(c)步驟之後，清洗上述複數個引線之各個之表面之步驟；及(e)於上述(d)步驟之後，在上述複數個引線之各個之上述表面形成電鍍膜之步驟。
  2. 如請求項1之半導體裝置之製造方法，其中在上述(a)步驟中準備之上述半導體封裝體之上述複數個引線之各個之表面上，形成有體積比上述第1密封體及上述第2密封體之各個之體積更小之第3密封體，於上述(d)步驟之前，對上述第3密封體照射輸出值設定為比上述(c)步驟中使用之雷射之輸出值更低之雷射，將上述第3密封體去除。
  3. 如請求項1之半導體裝置之製造方法，其中上述(b)步驟中去除之上述第2密封體之上述一部分之量，多於上述(c)步驟中去除之上述第2密封體之上述另一部分之量。
  4. 如請求項3之半導體裝置之製造方法，其中上述(b)步驟中使用之上述機械切斷刀片之寬度小於上述複數個引線間之距離。
  5. 如請求項4之半導體裝置之製造方法，其中上述(d)步驟中，係將水壓設定為50至150kgf/cm2之清洗水朝向上述複數個引線之表面噴射。
  6. 如請求項5之半導體裝置之製造方法，其中上述(c)步驟中，係以相對於上述第2密封體之表面具有第1角度之方式而照射上述雷射。
  7. 如請求項6之半導體裝置之製造方法，其中上述複數個引線之各個之表面具有上面、與上述上面為相反側之下面、及上述上面與上述下面之間之側面，且上述側面之平坦度低於上述上面或上述下面之平坦度。
  8. 如請求項7之半導體裝置之製造方法，其中上述(c)步驟係於使上述複數個引線之各個之上述側面相對於上述雷射之照射方向傾斜之狀態下進行。
  9. 如請求項6之半導體裝置之製造方法，其中上述(c)步驟中，係經由聚光透鏡而照射上述雷射。
  10. 如請求項1之半導體裝置之製造方法，其中 上述(b)步驟中使用之上述機械切斷刀片之寬度短於上述複數個引線中之相鄰引線間之距離，藉由上述(b)步驟，於上述複數個引線之各個之表面形成突出部，上述第2密封體之上述另一部分係形成於由上述第1密封體、上述複數個引線與上述突出部包圍而成之區域內。
  11. 如請求項10之半導體裝置之製造方法，其中上述(e)步驟之後，將上述複數個引線之各個彎折，上述複數個引線之各個係以上述突出部為基點而彎折。
  12. 一種半導體裝置之製造方法，其特徵在於包含以下之步驟：(a)準備引線框架之步驟，該引線框架包括：晶片焊墊；與上述晶片焊墊一體形成之複數個懸掛引線；配置於上述複數個懸掛引線之間且配置於上述晶片焊墊之周圍的複數個內部引線；與上述複數個內部引線之各個一體形成之屏障桿；與上述屏障桿分別一體形成且分別配置於比上述屏障桿更遠離上述複數個內部引線之位置的複數個外部引線；及與上述複數個外部引線之各個一體形成之框體；(b)將具有主面、形成於上述主面之複數個電極焊墊、及與上述主面為相反側之背面之半導體晶片經由晶片接合材而搭載於上述晶片焊墊之步驟； (c)經由複數個導電性構件將上述半導體晶片之上述複數個電極焊墊與上述複數個內部引線分別電性連接之步驟；(d)以使第1模具之第1模具面接觸於上述引線框架之上面、且使第2模具之第2模具面接觸於上述引線框架之下面之方式，在利用第1模具及第2模具夾住上述複數個內部引線之各個之一部分、上述屏障桿、及上述複數個外部引線之各個之一部分的狀態下，藉由樹脂密封上述半導體晶片、上述複數個導電性構件、及上述複數個內部引線之各個之另一部分，形成將上述半導體晶片、上述複數個導電性構件、及上述複數個內部引線之各個之上述另一部分密封之第1密封體，且形成將由上述第1密封體、上述複數個內部引線之各個之上述一部分與上述屏障桿包圍而成之區域密封的第2密封體之步驟；(e)使用機械切斷刀片將上述屏障桿之一部分、及上述第2密封體之一部分去除之步驟；(f)於上述(e)步驟之後，對上述第2密封體之另一部分照射雷射，將上述第2密封體之上述另一部分去除之步驟；(g)於上述(f)步驟之後，清洗上述引線框架中之自上述第1密封體露出之部分之步驟；及(h)於上述(g)步驟之後，在上述引線框架中之自上述第1密封體露出之部分形成電鍍膜的步驟；且上述(e)步驟中使用之上述機械切斷刀片之寬度短於上 述複數個外部引線中之相鄰外部引線間之距離，藉由上述(e)步驟而形成突出部，上述第2密封體之上述另一部分係形成於由上述第1密封體、上述複數個內部引線之各個之上述一部分與上述突出部包圍而成之區域內。
  13. 如請求項12之半導體裝置之製造方法，其中上述(b)步驟中去除之上述第2密封體之上述一部分之量，多於上述(c)步驟中去除之上述第2密封體之上述另一部分之量。
  14. 如請求項13之半導體裝置之製造方法，其中上述(e)步驟中使用之上述機械切斷刀片之寬度小於上述複數個引線間之距離。
  15. 如請求項14之半導體裝置之製造方法，其中上述(d)步驟中，係以上述突出部為基點而將上述複數個引線之各個彎折。
  16. 如請求項15之半導體裝置之製造方法，其中上述(d)步驟中，係將水壓設定為50至150kgf/cm2之清洗水朝向上述複數個引線之表面噴射。
  17. 如請求項16之半導體裝置之製造方法，其中上述(c)步驟中，係以相對於上述第2密封體之表面具有第1角度之方式而照射上述雷射。
  18. 如請求項17之半導體裝置之製造方法，其中上述複數個引線之各個之表面具有上面、與上述上面為相反側之下面、及上述上面與上述下面之間之側面，且 上述側面之平坦度低於上述上面、或上述下面之平坦度。
  19. 如請求項18之半導體裝置之製造方法，其中上述(c)步驟係於上述複數個引線之各個之上述側面相對於上述雷射之照射方向傾斜之狀態下進行。
  20. 如請求項17之半導體裝置之製造方法，其中上述(c)步驟中，係經由聚光透鏡而照射上述雷射。
TW099133553A 2009-10-22 2010-10-01 Manufacturing method of semiconductor device and manufacturing method of electronic device TWI532104B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009243258A JP5380244B2 (ja) 2009-10-22 2009-10-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201133654A TW201133654A (en) 2011-10-01
TWI532104B true TWI532104B (zh) 2016-05-01

Family

ID=43898791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099133553A TWI532104B (zh) 2009-10-22 2010-10-01 Manufacturing method of semiconductor device and manufacturing method of electronic device

Country Status (4)

Country Link
US (1) US8435867B2 (zh)
JP (1) JP5380244B2 (zh)
CN (1) CN102044451B (zh)
TW (1) TWI532104B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465414B (zh) * 2009-07-06 2017-08-15 瑞萨电子株式会社 半导体器件的制造方法
KR101645771B1 (ko) * 2010-05-12 2016-08-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
KR101303623B1 (ko) * 2012-01-20 2013-09-11 주식회사 에이에스티젯텍 스트립 형태 부품의 디플래시 장치
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US20150144389A1 (en) * 2013-11-22 2015-05-28 Texas Instruments Incorporated Method of minimizing mold flash during dambar cut
JP6178734B2 (ja) * 2014-02-04 2017-08-09 新電元工業株式会社 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造装置
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN103984068B (zh) * 2014-06-03 2016-07-27 苏州洛合镭信光电科技有限公司 Qfn封装的宽带高速传输的并行光收发组件
JP5895033B2 (ja) * 2014-07-30 2016-03-30 株式会社加藤電器製作所 電子デバイスの製造方法
JP6753086B2 (ja) * 2016-03-14 2020-09-09 富士電機株式会社 除去方法および製造方法
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
JP6607571B2 (ja) * 2016-07-28 2019-11-20 株式会社東海理化電機製作所 半導体装置の製造方法
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
CN111370382A (zh) * 2018-12-25 2020-07-03 恩智浦美国有限公司 用于具有改进的爬电距离的半导体管芯封装的混合引线框架
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
CN112309633B (zh) * 2019-10-16 2022-05-31 王洪章 一种车用整流管引线制作方法
JP7304830B2 (ja) * 2020-02-12 2023-07-07 三菱電機株式会社 トランスファーモールド型パワーモジュール、リードフレーム、およびトランスファーモールド型パワーモジュールの製造方法
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274914A (en) * 1986-11-25 1994-01-04 Hitachi, Ltd. Method of producing surface package type semiconductor package
JPS63257256A (ja) * 1987-04-15 1988-10-25 Hitachi Ltd リ−ドフレ−ム
JPH02143552A (ja) * 1988-11-25 1990-06-01 Nec Corp 樹脂封止型半導体装置の製造方法
JPH04157761A (ja) 1990-10-19 1992-05-29 Nec Corp タイバー切断方法
JPH0582694A (ja) * 1991-09-24 1993-04-02 Nec Corp 半導体装置の製造方法
JPH07142664A (ja) * 1993-11-18 1995-06-02 Nec Corp 樹脂封止半導体装置の製造方法
JP2818536B2 (ja) * 1993-12-20 1998-10-30 日本電気株式会社 樹脂バリ除去装置
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
JP2590747B2 (ja) * 1994-07-29 1997-03-12 日本電気株式会社 半導体装置の製造方法
JPH08195460A (ja) * 1995-01-18 1996-07-30 Hitachi Constr Mach Co Ltd ダムバーの切断方法および半導体装置
JPH09314371A (ja) * 1996-05-27 1997-12-09 Hitachi Constr Mach Co Ltd レーザ加工装置及びダムバー加工方法
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
JP2001102510A (ja) * 1999-09-28 2001-04-13 Mitsubishi Electric Corp 半導体の組立方法
JP2001103510A (ja) 1999-10-01 2001-04-13 Sony Corp 映像信号処理装置
JP3395772B2 (ja) * 2000-11-20 2003-04-14 松下電器産業株式会社 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP4522049B2 (ja) * 2003-02-14 2010-08-11 三洋電機株式会社 半導体装置
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
JP2007005569A (ja) * 2005-06-24 2007-01-11 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置および切断装置および切断方法
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
JP2008117875A (ja) * 2006-11-02 2008-05-22 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
JP5319571B2 (ja) * 2010-02-12 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5380244B2 (ja) 2014-01-08
CN102044451B (zh) 2015-04-08
CN102044451A (zh) 2011-05-04
US20110097854A1 (en) 2011-04-28
US8435867B2 (en) 2013-05-07
TW201133654A (en) 2011-10-01
JP2011091194A (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
TWI532104B (zh) Manufacturing method of semiconductor device and manufacturing method of electronic device
US10008438B2 (en) Low profile leaded semiconductor package and method of fabricating the same
KR100720607B1 (ko) 반도체장치
KR101645771B1 (ko) 반도체 장치 및 그 제조 방법
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP5319571B2 (ja) 半導体装置の製造方法
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9368432B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
TW200845351A (en) Semiconductor device, leadframe and manufacturing method of semiconductor device
TW201423917A (zh) 樹脂密封型半導體裝置及其製造方法
US10504869B2 (en) Semiconductor device
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
KR20050007350A (ko) 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
TW201624658A (zh) 引線框架、半導體裝置
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP3660854B2 (ja) 半導体装置の製造方法
JP5816659B2 (ja) 半導体装置の製造方法
JP2017108191A (ja) 半導体装置
TWI842580B (zh) 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法
JP2004158594A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
TW202401697A (zh) 具有可潤濕引線側面和連接杆的半導體封裝及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees