KR20110117754A - 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법 - Google Patents

컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20110117754A
KR20110117754A KR1020100037147A KR20100037147A KR20110117754A KR 20110117754 A KR20110117754 A KR 20110117754A KR 1020100037147 A KR1020100037147 A KR 1020100037147A KR 20100037147 A KR20100037147 A KR 20100037147A KR 20110117754 A KR20110117754 A KR 20110117754A
Authority
KR
South Korea
Prior art keywords
conformal coating
coating layer
layer
semiconductor device
motherboard
Prior art date
Application number
KR1020100037147A
Other languages
English (en)
Other versions
KR101655465B1 (ko
Inventor
최장돈
한정기
이태형
김정태
김도섭
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020100037147A priority Critical patent/KR101655465B1/ko
Publication of KR20110117754A publication Critical patent/KR20110117754A/ko
Application granted granted Critical
Publication of KR101655465B1 publication Critical patent/KR101655465B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 장치를 구성하는 전자회로기판 및 전자소자의 단자부에 도금된 주석도금층으로부터 휘스커가 성장하는 것을 방지하여, 반도체 장치의 단락을 방지할 수 있도록 한 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
이를 위해, 본 발명은 전자기기의 마더보드 및 마더보드에 탑재되는 반도체 패키지의 단자부에 코팅되는 주석도금층과; 상기 주석도금층의 표면에 도포되는 폴리머 재질의 제1컨포멀 코팅층과; 상기 제1컨포멀 코팅층에 도포되어 휘스커의 성장을 차단하는 비전도성 필러층과; 상기 비전도성 필러층의 위에 코팅되어 필러층을 고정시키는 제2컨포멀 코팅층; 을 포함하는 컨포멀 코팅층을 갖는 반도체 장치및 그 제조 방법을 제공한다.

Description

컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법{Semiconductor device having conformal coating layer and method for manufacturing the same}
본 발명은 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 장치를 구성하는 전자회로기판 및 전자소자의 단자부에 도금된 주석도금층으로부터 휘스커가 성장하는 것을 방지하여, 반도체 장치의 단락을 방지할 수 있도록 한 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
통상적으로 각종 전자기기에 탑재되는 반도체 패키지는 기판(인쇄회로기판, 회로필름, 리드프레임)의 칩 부착영역에 반도체 칩을 실장하는 칩 부착공정과, 상기 반도체 칩의 본딩패드와 기판의 와이어 본딩 영역을 도전성 와이어로 연결하는 와이어 본딩 공정과, 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 실시하는 몰딩 공정 등을 필수적으로 거쳐서 제조된다.
이렇게 제조된 반도체 패키지(10)는 첨부한 도 1 내지 도 4에서 보는 바와 같이, 전자기기의 마더보드(20)에 전기적 신호 교환 가능하게 탑재된다.
현재, 차량에 탑재되는 엔진, 변속기, 전장품 등은 각각 별도의 전자제어장치(ECU, Electronic Control Unit)에 의한 제어를 받게 되는 바, 각 전자제어장치에도 마더보드(20) 및 다수의 반도체 패키지(10)를 포함하고 있다.
상기 반도체 패키지(10)는 다양한 종류 및 구조로 제조되는 바, 대개 리드프레임을 이용하여 제조된 패키지는 반도체 칩(미도시됨)을 감싸고 있는 몰딩 컴파운드 수지(12)의 외부로 단자 역할을 하는 다수의 리드(14)가 돌출되어 있다.
참고로, 회로소자가 설계된 반도체 칩은 입출력단자인 리드(14)를 통하여 각종 전기적 신호를 입출력하게 된다.
이렇게 회로소자가 설계된 반도체 칩과 도전성 와이어(미도시됨)로 연결된 리드(14)가 전자기기의 마더보드(20)상에 형성된 전도성패턴(22)에 연결됨으로써, 반도체 패키지(10)가 전자기기의 마더보드(20)에 전기적 신호 교환 가능하게 탑재되는 것이다.
이때, 상기 반도체 패키지(10)의 리드(14)와, 마더보드(20)의 전도성패턴(22) 등은 전도성 재질인 동(copper)을 이용하여 만들어지는 바, 산화 방지를 위하여 그 표면에 주석 또는 은 도금이 이루어진다.
그러나, 반도체 패키지의 리드의 주석도금층으로부터 성장하는 "수염 형상"의 단결정인 휘스커(whisker, 도 2의 전자현미경 사진 및 도 3 참조)에 의하여 단자 역할을 하는 각 리드가 서로 통전 가능하게 연결되어, 도 4에서 보듯이 리드간 단락 현상이 발생되는 문제점이 있고, 이러한 단락 현상에 의하여 차량내 탑재되는 각종 전자제어장치에 오류가 발생할 수 있는 위험이 있다.
상기 휘스커의 발생 원인중 하나는 도 5a에 설명된 바와 같이 주석도금층의 표면이 산화되어 부피가 팽창하는 동시에 주석도금층에 압력이 가해져 발생하는 점에 있고, 다른 하나는 도 5b에 설명된 바와 같이 주석도금층과 동 재질의 리드간의 계면에서 금속화합물이 성장하여 주석도금층에 압력이 가해져 발생하는 점에 있다.
이러한 휘스커의 성장에 따른 문제점을 해결하고자, 종래에는 주석도금층(30)의 표면에 습기 및 먼지 등 외부환경으로부터 전자소자부품을 보호하기 위한 폴리머 재질(아크릴, 에폭시, 실리콘, 우레탄, 고무 등)의 컨포멀 코팅층(70)을 더 형성하여 휘스커의 성장을 억제하였지만, 도 6에서 보는 바와 같이 휘스커가 컨포멀 코팅층(70)을 관통하여 성장함에 따라, 리드간의 단락 현상이 발생될 소지가 여전히 존재하는 단점이 있었다.
본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위하여 안출한 것으로서, 반도체 장치를 구성하는 전자회로기판 및 전자소자의 단자부에 도금된 주석도금층에 휘스커를 절곡시킬 수 있는 필러를 갖는 컨포멀 코팅층을 코팅함으로써, 주석도금층으로부터 휘스커가 성장하는 것을 완벽하게 방지할 수 있고, 반도체 장치의 단락 현상을 완전하게 방지할 수 있도록 한 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 전자기기의 마더보드 및 마더보드에 탑재되는 반도체 패키지의 단자부에 코팅되는 주석도금층과; 상기 주석도금층의 표면에 도포되는 폴리머 재질의 제1컨포멀 코팅층과; 상기 제1컨포멀 코팅층에 도포되어 휘스커의 성장을 차단하는 비전도성 필러층과; 상기 비전도성 필러층의 위에 코팅되어 필러층을 고정시키는 제2컨포멀 코팅층; 을 포함하는 컨포멀 코팅층을 갖는 반도체 장치를 제공한다.
바람직하게는, 상기 비전도성 필러층을 구성하는 필러는 구형 필러와 판형 필러가 혼합된 것임을 특징으로 한다.
더욱 바람직하게는, 상기 필러는 비전도성 물질로서, 유리, 세라믹, 폴리머 중 어느 하나의 재질로 만들어진 것임을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 전자기기의 마더보드 및 마더보드에 탑재되는 반도체 패키지의 단자부에 주석도금을 하여 주석도금층을 형성하는 단계와; 상기 주석도금층의 표면에 폴리머 재질을 코팅하여 제1컨포멀 코팅층을 형성하는 단계와; 상기 제1컨포멀 코팅층의 경화전에 제1컨포멀 코팅층에 휘스커의 성장을 차단하는 비전도성 필러층을 도포하는 단계와; 상기 제1컨포멀 코팅층의 경화후, 비전도성 필러층의 위에 폴리머 재질을 코팅하여 제2컨포멀 코팅층을 형성하는 단계와; 제2컨포멀 코팅층의 경화 단계; 를 포함하는 것을 특징으로 하는 컨포멀 코팅층을 갖는 반도체 장치 제조 방법을 제공한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는: 전자기기의 마더보드 및 마더보드에 탑재되는 반도체 패키지의 단자부에 주석도금을 하여 주석도금층을 형성하는 단계와; 상기 주석도금층의 표면에 폴리머 재질을 코팅하여 제1컨포멀 코팅층을 형성하는 단계와; 상기 제1컨포멀 코팅층의 경화전에 제1컨포멀 코팅층에 휘스커의 성장을 차단하는 비전도성 필러층을 도포하는 단계와; 상기 비전도성 필러층의 위에 폴리머 재질을 코팅하여 제2컨포멀 코팅층을 형성하는 단계와; 제1 및 제2컨포멀 코팅층을 동시에 경화시키는 단계; 를 포함하는 것을 특징으로 하는 컨포멀 코팅층을 갖는 반도체 장치 제조 방법을 제공한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 반도체 장치를 구성하는 전자회로기판 및 전자소자의 단자부에 주석도금층을 코팅한 후, 휘스커를 절곡시킬 수 있는 필러를 갖는 컨포멀 코팅층을 더 코팅함으로써, 주석도금층으로부터 성장되는 휘스커가 필러에 닿아 절곡되는 동시에 외부로 더 이상 성장 돌출되지 않게 되어, 휘스커에 의한 반도체 장치의 단락 현상을 완전하게 방지할 수 있다.
도 1은 전자기기의 마더보드와 반도체 패키지를 나타내는 사진,
도 2 및 도 3은 마더보드에 탑재되는 반도체 패키지의 리드에서 휘스커 성장 현상이 발생되는 것을 설명하는 전자현미경 사진 및 개략도,
도 4 및 도 5는 휘스커 성장 원인을 설명하는 개략도,
도 6은 종래의 휘스커 성장 방지를 위한 컨포멀 코팅층 및 그 문제점을 설명하는 개략도 및 전자현미경 사진,
도 7은 본 발명에 따른 컨포멀 코팅층을 갖는 반도체 장치를 나타내는 개략도,
도 8은 본 발명에 따른 컨포멀 코팅층에 내재되는 필러 구조를 설명하는 전자현미경 사진,
도 9는 본 발명에 따른 컨포멀 코팅층을 갖는 반도체 장치 제조 방법의 일 실시예를 설명하는 공정도,
도 10은 본 발명에 따른 컨포멀 코팅층을 갖는 반도체 장치 제조 방법의 다른 실시예를 설명하는 공정도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 7은 본 발명에 따른 컨포멀 코팅층을 갖는 반도체 장치를 나타내는 개략도이고, 도 8은 컨포멀 코팅층에 내재되는 필러 구조를 설명하는 전자현미경 사진이다.
본 발명은 차량용 전자제어장치를 비롯하여, 각종 전자기기의 마더보드 및 이 마더보드에 실장되는 반도체 패키지의 단자부에 주석도금층을 도금한 후, 필러층을 갖는 컨포멀 코팅층을 형성하여, 주석도금층으로부터 성장되는 휘스커가 필러층에 의하여 차단되도록 함으로써, 휘스커에 의한 단자부간의 단락 현상을 방지하고자 한 것이다.
이를 위해, 전자기기의 마더보드(20) 및 마더보드(20)에 탑재되는 반도체 패키지(10)의 단자부(14,22), 즉 인쇄회로기판(PCB)로 이루어진 마더보드(20)의 전도성패턴(22) 및 반도체 패키지의 리드(14)의 표면에 주석도금층(30)을 형성한 다음, 습기 및 먼지 등 외부환경으로부터 전자소자부품을 보호하기 위한 폴리머 재질(아크릴, 에폭시, 실리콘, 우레탄, 고무 등)의 제1컨포멀 코팅층(40)을 주석도금층(30)에 코팅하고, 연이어 제1컨포멀 코팅층(40)에 비전도성 필러층(50) 및 제2컨포멀 코팅층(60)을 순차 코팅하게 된다.
이때, 상기 제1컨포멀 코팅층(40)에 도포되는 비전도성 필러층(50)은 제1컨포멀 코팅층(40)을 뚫고 나오는 휘스커를 절곡시켜 제2컨포멀 코팅층(60)으로 돌출되지 않게 하는 역할을 한고, 상기 제2컨포멀 코팅층(60)은 필러층(50)을 구성하는 원형 및 판형 입자 형상의 필러들을 몰딩하여 고정시키는 역할을 한다.
보다 상세하게는, 상기 비전도성 필러층(50)을 구성하는 필러(52)는 비전도성 물질인 유리, 세라믹, 폴리머 중 어느 하나의 재질로 만들어진 구형 및 판형 형상의 입자들이 서로 혼합된 것으로서, 휘스커가 통과하는 경로를 완전히 차단하는 동시에 제1컨포멀 코팅층을 뚫고 나온 휘스커를 절곡시켜 더 이상 성장되지 않게 하는 역할을 하게 된다.
여기서, 본 발명에 따른 반도체 장치에 대한 제조 방법을 순차적으로 살펴보면 다음과 같다.
먼저, 차량내의 전자제어장치와 같은 각종 전자기기의 마더보드(20)에 형성된 동 재질의 전도성패턴(22)과, 이 전도성패턴(22)에 전기적 신호 교환 가능하게 융착되는 동 재질의 리드(14) 표면에 산화 방지를 위한 주석도금층(30)을 형성한다.
다음으로, 상기 주석도금층(30)의 표면에 습기 및 먼지 등 외부환경으로부터 전자소자부품을 보호하기 위한 폴리머 재질의 제1컨포멀 코팅층(40)을 형성하는 단계가 진행된다.
상기 제1컨포멀 코팅층(40)은 아크릴, 에폭시, 실리콘, 우레탄, 고무계 등의 폴리머 재질로서, 그 성분 예는 아래의 표 1에 나타낸 바와 같다.
Figure pat00001
이어서, 상기 제1컨포멀 코팅층(40)의 경화전에 제1컨포멀 코팅층(40)에 휘스커의 성장을 차단하는 비전도성 필러층(50)을 도포하는 단계가 진행된다.
이때, 상기 비전도성 필러층(50)을 제1컨포멀 코팅층(40)이 경화되기 전에 도포하는 것은 비전도성 필러층(50)를 구성하는 각 필러들이 제1컨포멀 코팅층(40)에 일단 접착된 상태가 되도록 함에 있다.
즉, 상기 비전도성 필러층(50)을 구성하는 각 필러들은 컨포멀 코팅층을 구성하는 폴리머에 비하여 경도가 큰 특성을 가지고, 유리, 세라믹, 폴리머 중 어느 하나의 재질로 만들어진 구형 입자(직경 5~50 마이크로미터)및 판형 입자(두께 5~50마이크로미터)들이 서로 혼합된 것으로서, 경화전의 제1컨포멀 코팅층(40)에 들러 붙듯이 무작위로 도포된다.
다음으로, 상기 제1컨포멀 코팅층(40)의 경화후, 비전도성 필러층(50)의 위에 제1컨포멀 코팅층과 동일한 재질인 폴리머 재질의 제2컨포멀 코팅층(60)을 형성하는 단계가 진행되는 바, 이 제2컨포멀 코팅층(60)은 비전도성 필러층(50)의 상면 뿐만아니라 각 필러들의 내부 틈새로 유입되어 필러들을 고정시키는 역할을 하게 된다.
마지막으로, 제2컨포멀 코팅층(60)을 경화시킴으로써, 본 발명에 따른 컨포멀 코팅층을 갖는 반도체 장치가 완성된다.
이와 같이 하여, 주석도금층(30)으로부터 휘스커가 성장하여 제1컨포멀 코팅층(40)을 뚫고 나온다 하더라도, 휘스커는 비전도성 필러층(50)에 닿는 순간 절곡되는 동시에 외부로 더 이상 성장 돌출되지 않게 됨으로써, 휘스커에 의한 반도체 장치의 단락 현상을 완전하게 방지할 수 있다.
한편, 상기 제1컨포멀 코팅층(40)의 경화전에 제1컨포멀 코팅층(40)에 비전도성 필러층(50)을 도포한 후, 바로 비전도성 필러층(50)의 위에 제2컨포멀 코팅층(60)을 형성한 다음, 마지막에 제1 및 제2컨포멀 코팅층(40,60)을 동시에 경화시킬 수 있음은 물론이다.
10 : 반도체 패키지 12 : 몰딩 컴파운드 수지
14 : 리드 20 : 마더보드
22 : 전도성패턴 30 : 주석도금층
40 : 제1컨포멀 코팅층 50 : 비전도성 필러층
52 : 필러 60 : 제2컨포멀 코팅층

Claims (5)

  1. 전자기기의 마더보드(20) 및 마더보드(20)에 탑재되는 반도체 패키지(10)의 단자부(14,22)에 코팅되는 주석도금층(30)과;
    상기 주석도금층(30)의 표면에 도포되는 폴리머 재질의 제1컨포멀 코팅층(40)과;
    상기 제1컨포멀 코팅층(40)에 도포되어 휘스커의 성장을 차단하는 비전도성 필러층(50)과;
    상기 비전도성 필러층(50)의 위에 코팅되어 필러층(50)을 고정시키는 제2컨포멀 코팅층(60);
    을 포함하는 컨포멀 코팅층을 갖는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 비전도성 필러층(50)을 구성하는 필러(52)는 구형 필러와 판형 필러가 혼합된 것임을 특징으로 하는 컨포멀 코팅층을 갖는 반도체 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 비전도성 필러층(50)을 구성하는 필러(52)는 비전도성 물질로서, 유리, 세라믹, 폴리머 중 어느 하나의 재질로 만들어진 것임을 특징으로 하는 컨포멀 코팅층을 갖는 반도체 장치.
  4. 전자기기의 마더보드(20) 및 마더보드(20)에 탑재되는 반도체 패키지(10)의 단자부(14,22)에 주석도금을 하여 주석도금층(30)을 형성하는 단계와;
    상기 주석도금층(30)의 표면에 폴리머 재질을 코팅하여 제1컨포멀 코팅층(40)을 형성하는 단계와;
    상기 제1컨포멀 코팅층(40)의 경화전에 제1컨포멀 코팅층(40)에 휘스커의 성장을 차단하는 비전도성 필러층(50)을 도포하는 단계와;
    상기 제1컨포멀 코팅층(40)의 경화후, 비전도성 필러층(50)의 위에 폴리머 재질을 코팅하여 제2컨포멀 코팅층(60)을 형성하는 단계와;
    제2컨포멀 코팅층(60)의 경화 단계;
    를 포함하는 것을 특징으로 하는 컨포멀 코팅층을 갖는 반도체 장치 제조 방법.
  5. 전자기기의 마더보드(20) 및 마더보드(20)에 탑재되는 반도체 패키지(10)의 단자부(14,22)에 주석도금을 하여 주석도금층(30)을 형성하는 단계와;
    상기 주석도금층(30)의 표면에 폴리머 재질을 코팅하여 제1컨포멀 코팅층(40)을 형성하는 단계와;
    상기 제1컨포멀 코팅층(40)의 경화전에 제1컨포멀 코팅층(40)에 휘스커의 성장을 차단하는 비전도성 필러층(50)을 도포하는 단계와;
    상기 비전도성 필러층(50)의 위에 폴리머 재질을 코팅하여 제2컨포멀 코팅층(60)을 형성하는 단계와;
    제1 및 제2컨포멀 코팅층(40,60)을 동시에 경화시키는 단계;
    를 포함하는 것을 특징으로 하는 컨포멀 코팅층을 갖는 반도체 장치 제조 방법.
KR1020100037147A 2010-04-22 2010-04-22 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법 KR101655465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100037147A KR101655465B1 (ko) 2010-04-22 2010-04-22 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100037147A KR101655465B1 (ko) 2010-04-22 2010-04-22 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110117754A true KR20110117754A (ko) 2011-10-28
KR101655465B1 KR101655465B1 (ko) 2016-09-07

Family

ID=45031527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100037147A KR101655465B1 (ko) 2010-04-22 2010-04-22 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101655465B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116887533A (zh) * 2023-09-06 2023-10-13 江苏上达半导体有限公司 一种减少印刷线路板晶须生长的表面处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652444B1 (ko) * 2005-11-24 2006-12-01 삼성전자주식회사 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈
US20070287024A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Abrasive powder coatings and methods for inhibiting tin whisker growth
KR20090013106A (ko) * 2007-07-30 2009-02-04 스태츠 칩팩, 엘티디. 공통 전압 버스 및 와이어 본더블 리디스트리뷰션을제공하는 반도체 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652444B1 (ko) * 2005-11-24 2006-12-01 삼성전자주식회사 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈
US20070287024A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Abrasive powder coatings and methods for inhibiting tin whisker growth
KR20090013106A (ko) * 2007-07-30 2009-02-04 스태츠 칩팩, 엘티디. 공통 전압 버스 및 와이어 본더블 리디스트리뷰션을제공하는 반도체 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116887533A (zh) * 2023-09-06 2023-10-13 江苏上达半导体有限公司 一种减少印刷线路板晶须生长的表面处理方法

Also Published As

Publication number Publication date
KR101655465B1 (ko) 2016-09-07

Similar Documents

Publication Publication Date Title
US9408311B2 (en) Method of manufacturing electronic component module and electronic component module
US7261596B2 (en) Shielded semiconductor device
CN110010587B (zh) 半导体装置的制造方法及半导体装置
US20080115349A1 (en) Method of manufacturing a component-embedded printed circuit board
KR101055509B1 (ko) 전자부품 내장형 인쇄회로기판
CN110875259A (zh) 半导体装置
US7432601B2 (en) Semiconductor package and fabrication process thereof
US9307647B2 (en) Electronic device
US20190122897A1 (en) Low Profile Electronic System Method and Apparatus
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
CN101809740B (zh) 电子部件安装构造体及其制造方法
CN203481215U (zh) 芯片型电子部件
US9474162B2 (en) Circuit substrate and method of manufacturing same
JP2009135428A (ja) 実装構造体とその製造方法
US7462943B2 (en) Semiconductor assembly for improved device warpage and solder ball coplanarity
KR20110117754A (ko) 컨포멀 코팅층을 갖는 반도체 장치 및 그 제조 방법
US20150332995A1 (en) Electronic device including components in component receiving cavity and related methods
CN213635983U (zh) 半导体器件和电子设备
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
US20150156865A1 (en) Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same
JP4735378B2 (ja) 電子部品実装構造体およびその製造方法
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
JP2010021389A (ja) 樹脂モールド型電子部品の製造方法。
KR100720408B1 (ko) 이방성 도전필름을 이용한 플립칩 본딩장치 및 플립칩본딩방법
KR101274466B1 (ko) 이방 도전성 시트 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 4