CN101809740B - 电子部件安装构造体及其制造方法 - Google Patents

电子部件安装构造体及其制造方法 Download PDF

Info

Publication number
CN101809740B
CN101809740B CN200880109758.1A CN200880109758A CN101809740B CN 101809740 B CN101809740 B CN 101809740B CN 200880109758 A CN200880109758 A CN 200880109758A CN 101809740 B CN101809740 B CN 101809740B
Authority
CN
China
Prior art keywords
circuit board
electronic unit
mounting structure
resin
parts mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880109758.1A
Other languages
English (en)
Other versions
CN101809740A (zh
Inventor
酒谷茂昭
松野行壮
山口敦史
宫川秀规
植田干也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101809740A publication Critical patent/CN101809740A/zh
Application granted granted Critical
Publication of CN101809740B publication Critical patent/CN101809740B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

电子部件安装构造体构成为具有：至少在第1面上安装有电子部件的布线基板；至少设置在电子部件与布线基板之间的树脂；以及设置在布线基板上的对应于电子部件的安装位置的区域中的多个孔，在孔中填充有树脂。由此，抑制了电子部件安装构造体的翘曲，并且缓解了布线基板与电子部件之间的接合部的应力，能够提高可靠性。

Description

电子部件安装构造体及其制造方法
技术领域
本发明涉及在布线基板上安装有半导体芯片等电子部件的电子部件安装构造体及其制造方法。 
背景技术
近年来，电子电路的高功能化、小型化和轻量化迅速发展。并且，对于半导体芯片等的封装化和安装方法，也要求适应小型化、轻量化以及薄型化。 
作为将半导体芯片安装在布线基板上的技术，为了实现这些要求，广泛使用倒装芯片技术来替代引线接合法，倒装芯片技术是指：使用焊锡或金线在半导体芯片的表面上形成突起状的电极，并将其与布线基板连接。在倒装芯片技术中，一般经由突起状的电极，在具有布线图案的布线基板的一侧安装半导体芯片，在半导体芯片与布线基板之间注入、填充被称为底部填充料的树脂，由此将半导体芯片与布线基板固定为一体。 
此时，半导体芯片与布线基板是通过树脂而一体化，因此，在二者之间热膨胀系数存在差异的情况下，制造时的热处理及使用时的外部环境温度等的变化会导致始终或反复地发生翘曲。 
为了解决上述翘曲的问题，公开了以下所示的芯片安装基板的双面安装方法（例如参照专利文献1）。根据专利文献1的双面安装方法，具有以下工序：第1工序，在布线基板的一个表面上安装半导体芯片，使布线基板与所述半导体芯片之间的底部填充树脂硬化；以及第2工序，在布线基板的另一个表面上安装半导体芯片，使布线基板与半导体芯片之间的底部填充树脂硬化。并且，在第1工序和第2工序中，通过使用热膨胀系数不同的底部填充树脂，能够防止芯片安装基板的翘曲。 
但是，根据专利文献1，由于使用了不同的底部填充树脂，因此限 制了材料设计的自由度。另外，由于需要在布线基板的正面侧和背面侧分别进行半导体芯片的安装、底部填充树脂的注入和底部填充树脂的硬化等工序，因此，组装工序要耗费2倍左右的时间，生产性降低。因此，希望有既能提高生产性又能抑制翘曲的技术。另外，用于使组装工序中发生的翘曲复原的温度不一定是使底部填充树脂硬化的最佳温度。因此，在温度并非最佳的情况下，将产生底部填充树脂的硬化反应的时间变长以及底部填充树脂未发生反应的状况，且会相反地产生硬化时间过短的状况。其结果，在底部填充树脂内会产生空洞，且耐湿性和附着强度降低，因此可靠性下降。 
另外，曾公开过电子部件安装构造体的安装方法及其安装体（例如参照专利文献2）。根据专利文献2，通过含有无机填充物的液态树脂组合物，将电子部件安装构造体以面朝下的方式安装在具有微细孔的布线基板上，其中，该无机填充物具有比上述微细孔大的形状。此时，由于在孔中仅填充有液态树脂组合物的树脂，因此，根据填充在孔中的树脂量来调整电子部件安装构造体与布线基板之间的树脂组合物的热膨胀系数，防止了电子部件安装构造体的翘曲。 
另外，公开过在具有贯通孔的载带的双面上安装半导体芯片的半导体装置（例如参照专利文献3以及专利文献4）。根据专利文献3或专利文献4，通过贯通孔，在1个工序中将树脂填充到相对的半导体芯片之间，并通过树脂来提高密封强度。 
根据上述专利文献3，在将半导体芯片安装在载带的双面上的情况下，对于防止半导体装置整体的翘曲具有很大的效果。但是，很难缓解因施加给半导体芯片电极与载带电极之间的接合部的热膨胀系数之差而产生的应力集中。因此，存在下述课题，即：由于外部环境温度的变化等，在接合部处出现应力集中，从而在接合部处产生裂缝、断裂或剥离，因而导致可靠性降低。 
同样，根据专利文献4，对填充到安装在两面的尺寸不同的半导体芯片中的底部填充树脂的填充顺序进行优化，由此来防止半导体装置的翘曲。并且，通过贯通孔，能够高效地进行底部填充树脂的填充。但是， 与专利文献3相同，在专利文献4中也存在很难缓解集中在接合部的应力的课题。 
专利文献1：日本特开2004-23045号公报 
专利文献2：日本特许第3260249号公报 
专利文献3：日本特开平3-20051号公报 
专利文献4：日本特开2007-134448号公报 
发明内容
本发明的电子部件安装构造体具有：在第1面上安装有电子部件的布线基板；至少设置在电子部件与布线基板之间的树脂；以及设置在布线基板上的对应于电子部件的安装位置的区域中的多个贯通孔，在所述布线基板的与所述第1面相对的第2面上，没有接合电子部件、凸块，在贯通孔中填充有树脂，进而形成为所述树脂露出到所述布线基板的没有配置所述电子部件的一面的所述贯通孔的周围为止，所述贯通孔设置在所述布线基板的所述电子部件的外周端部正下方的所述布线基板上，由所述树脂在所述电子部件的外周端部形成了圆角。 
通过该结构，能够实现这样的电子部件安装构造体，其抑制了因树脂与电子部件之间的热膨胀系数之差引起的翘曲，并且缓解了布线基板与电子部件之间的接合部的应力，可靠性高。 
另外，本发明的电子部件安装构造体的制造方法包括以下步骤：在布线基板上的对应于电子部件的安装位置的区域中，在所述电子部件的外周端部正下方的所述布线基板处，形成多个贯通孔；在所述布线基板的第1面上的对应于所述电子部件的安装位置的区域中，安装所述电子部件；以及至少在所述电子部件与所述布线基板之间涂布树脂，并且利用所述树脂在所述电子部件的外周端部形成圆角，在所述贯通孔中填充所述树脂，进而形成为，所述树脂露出到所述布线基板的没有配置所述电子部件的一面的所述贯通孔的周围为止，其中，在所述布线基板的与所述第1面相对的第2面上，没有接合电子部件、凸块。 
通过该方法，能够容易地制造出这样的电子部件安装构造体，其抑 制了因树脂与电子部件之间的热膨胀系数之差引起的翘曲，并且缓解了布线基板与电子部件之间的接合部的应力，可靠性高。 
附图说明
图1A是示出本发明的实施方式1的电子部件安装构造体的结构的外观立体图。 
图1B是图1A的1B-1B线剖视图。 
图2是说明本发明的实施方式1的电子部件安装构造体的制造方法的主要部分的剖视图。 
图3A是示出本发明的实施方式1的电子部件安装构造体的结构的第1例的外观立体图。 
图3B是图3A的3B-3B线剖视图。 
图4A是示出本发明的实施方式1的电子部件安装构造体的布线基板的第2例的外观立体图。 
图4B是示出本发明的实施方式1的电子部件安装构造体的布线基板的第3例的外观立体图。 
图4C是示出本发明的实施方式1的电子部件安装构造体的布线基板的第4例的外观立体图。 
图4D是示出本发明的实施方式1的电子部件安装构造体的布线基板的第5例的外观立体图。 
图5A是示出本发明的实施方式1的电子部件安装构造体的布线基板的另一例的外观立体图。 
图5B是图5A的5B部的放大立体图。 
图5C是图5B的5C-5C线剖视图。 
图6A是说明本发明的实施方式2的电子部件安装构造体的结构的剖视图。 
图6B是说明本发明的实施方式2的另一例的电子部件安装构造体的结构的剖视图。 
图7A是示出本发明的实施方式3的电子部件安装构造体的结构的外 观立体图。 
图7B是图7A的7B-7B线剖视图。 
图8A是说明本发明的实施方式3的安装构造体的制造方法的剖视图。 
图8B是说明本发明的实施方式3的安装构造体的制造方法的剖视图。 
图8C是说明本发明的实施方式3的安装构造体的制造方法的剖视图。 
图8D是说明本发明的实施方式3的安装构造体的制造方法的剖视图。 
图9是说明本发明的实施方式3的安装构造体的制造方法的流程图。 
图10A是示出本发明的实施方式3的电子部件安装构造体的结构的另一例的外观立体图。 
图10B是图10A的10B-10B线剖视图。 
图11是说明本发明的实施方式4的电子部件安装构造体的结构的剖视图。 
图12是说明本发明的实施方式4的另一例的电子部件安装构造体的结构的剖视图。 
图13是示出本发明的实施方式5的电子部件安装构造体的结构的剖视图。 
图14是说明比较例6的电子部件安装构造体的制造方法的流程图。 
标号说明 
1、51A、51B布线基板；1A第1面；1B第2面；2孔；3树脂；4电子部件；4A区域；5焊锡；6、6A、6B、8A凹部；7配量器（dispenser）；8保持台；10、20、30、40、50、60、70、80、100电子部件安装构造体；14第1电子部件；24第2电子部件；50A第1电子部件安装构造体；50B第2电子部件安装构造体；52连接部件。 
具体实施方式
下面参照附图来说明本发明的实施方式。其中，在一些情况下，针对相同要素标注相同符号而省略其说明。 
（实施方式1） 
图1A是示出本发明的实施方式1的电子部件安装构造体的结构的外 观立体图，图1B是图1A的1B-1B线剖视图。其中，在图1A中，为了有助于理解而在局部用透视图来进行表示。 
如图1A和图1B所示，电子部件安装构造体10至少由以下部分构成：安装在布线基板1的第1面1A上的电子部件4；将电子部件4与布线基板1电连接的焊锡5；以及将它们粘结地固定起来的树脂3。另外，树脂3一般被称为底部填充树脂。 
并且，如图1B所示，电子部件4的焊盘（未图示）与布线基板1的电极（未图示）通过焊锡5而连接，且它们与布线基板1上的布线图案（未图示）电连接。 
另外，布线基板1在对应于电子部件4的安装位置的区域4A（图中的点划线）中，具有从布线基板1的第1面1A贯通到与第1面1A相反侧的第2面1B的多个孔2。此时，将电子部件4与布线基板1粘结固定的树脂3填充到孔2中，并且到达布线基板1的第2面1B，露出而设在孔2的周围。另外，树脂3在布线基板1的第2面1B上的露出量没有特别限定，优选为孔2的直径的2倍以上。 
这里，作为布线基板1，例如可以使用高Tg类型中线膨胀系数低的单层或多层的玻璃环氧基板、或由聚对苯二甲酸乙二醇酯（PET）树脂或聚酰亚胺树脂等构成的柔性基板。在该情况下，与玻璃环氧基板相比，柔性基板的挠性更高，能够灵活应对树脂在硬化收缩时等的变动，因此，特别适合于作为布线基板。 
另外，作为树脂3，使用包含填充物的环氧树脂，该填充物例如由弹性模量为3GPa、玻璃化温度为150℃（基于动态粘弹性的测定值）、平均粒径为2μｍ、含有率为55%的玻璃等无机填充物构成。此时，更加优选的是，树脂3的玻璃化温度比布线基板1的玻璃化温度低。其原因在于，在一般情况下，半导体芯片等电子部件4的玻璃化温度高，在树脂的硬化温度左右的温度下，不会挠性化。因此，在布线基板1的玻璃化温度低于树脂3的玻璃化温度的情况下，布线基板1比树脂3更早地软化而发生翘曲。但是，此时树脂3未发生软化从而不能翘曲，因此应力集中在作为布线基板1与电子部件4之间的连接部的焊锡5的部分上， 容易产生裂缝或断裂等。另一方面，在布线基板1的玻璃化温度高于树脂3的玻璃化温度的情况下，在树脂3首先发生软化之后，布线基板1才会软化，因此能够大幅抑制应力集中。而且，优选树脂3的弹性模量小于布线基板1的弹性模量。其原因在于：电子部件安装构造体10是按照电子部件4、树脂3以及布线基板1的顺序层叠而成的结构。因此，由于树脂3的弹性模量比布线基板1和电子部件4的弹性模量小，即，具有挠性，从而能够通过其变形来吸收由布线基板1与电子部件4之间的热膨胀系数之差产生的翘曲。 
另外，作为电子部件4，例如可以使用厚度为1mm左右的LGA（Land Grid Array：接点栅格阵列）的半导体封装、或QFP（Quad Flat Package：方块平面封装）、TCP（Tape Carrier Package：带载封装）、TSOP（Thin Small Outline Package：薄型小尺寸封装）等半导体封装、半导体裸片或其它通用部件等。另外，布线图案不仅可以设在布线基板1的第1面1A上，还可以设在多层结构的内层中，且例如通过通孔（through hole）（未图示）来连接。 
由此，当树脂3收缩时，露出到布线基板1的第2面1B上的树脂3产生夹紧布线基板1的力，抑制了布线基板1整体的翘曲。并且，通过孔2及树脂3的优化，在作为布线基板1与电子部件4之间的连接部的焊锡5的界面上，能够缓解因它们的热膨胀系数之差产生的应力集中。 
根据本实施实施方式，通过设置在布线基板上的多个孔和树脂的优化，能够缓解布线基板与电子部件之间的接合部的应力，能够实现连接可靠性良好的电子部件安装构造体。另外，通过填充在贯通的孔中的树脂，抑制了电子部件安装构造体的翘曲，能够实现薄型的电子部件安装构造体。 
另外，在本实施方式中，说明了使树脂含有填充物成分来改善热特性的例子，但不限于此，也可以不含有填充物。另外，在含有填充物的情况下，优选填充物的最大粒径或最大长度小于孔的直径。特别是在考虑了操作难易程度以及在布线基板与电子部件之间进行填充时的渗透速度的情况下，优选填充物的最大粒径大于0（零）且为孔2的直径的平均 孔径的1/2以下，更加优选为1/4以下。其中，在孔不是圆形的情况下，孔径是指最短距离。由此，树脂能够顺畅地填充到孔2中。 
另外，在本实施方式中，作为孔，说明了利用激光法在布线基板上形成孔的例子，但不限于此。例如，也可以使用预先设置在布线基板1上的通孔作为孔。由此，简化了制造方法，提高了生产性。并且，利用填充到通孔内的树脂，还能够预防因布线基板的膨胀收缩引起的、经由通孔电连接的镀金属箔等的剥离和断线。 
下面使用附图，对本发明的实施方式1的电子部件安装构造体的制造方法进行说明。 
图2是说明本发明的实施方式1的电子部件安装构造体的制造方法的主要部分的剖视图。另外，在以下的说明书中，针对通常的制造方法，仅进行简单的记载说明。 
首先，在例如由玻璃环氧基板构成的厚度大约为0.4mm的布线基板1的对应于电子部件安装位置的区域（相当于图1A的4A）内，形成多个孔2。此时，孔2例如是通过冲孔加工或激光加工，按照外径0.15mm而形成的。 
接着，在布线基板1的电极（未图示）上，印刷例如由Sn-3Ag-0.5Cu构成的焊锡膏。接着，将例如外形尺寸为12×17mm、厚度为1mm的LGA型的半导体芯片等电子部件4的焊盘（未图示）与布线基板1的电极相对地放置，通过回流（Reflow）进行接合。由此，通过焊锡5将电子部件4安装在布线基板1上。 
接着，如图2所示，将安装有电子部件4的布线基板1设置在例如可进行吸真空等的保持台8上。此时，在保持台8上的与布线基站1的孔2的位置对应的位置处，形成有凹部8A。然后，在将布线基板1保持在保持台8上的状态下，例如使用配量器7，例如从电子部件4的侧面向对置的布线基板1与电子部件4之间的间隙中注入环氧树脂等树脂3。 
然后，在注入了树脂3之后，在干燥炉中，例如在150℃下使树脂3硬化，制造出电子部件安装构造体10。 
下面，使用图3A、图3B以及图4A～图4D，对本发明的实施方式 1的电子部件安装构造体的另一例进行说明。其中，由于上述另一例的电子部件安装构造体的制造方法与电子部件安装构造体10的制造方法相同，因此省略其说明。 
首先，图3A是示出本发明的实施方式1的电子部件安装构造体20的结构的第1例的外观立体图，图3B是图3A的3B-3B线剖视图。并且，与图1A相同，在图3A中，为了有助于理解，局部用透视图来表示。 
如图3A及图3B所示，电子部件安装构造体20与电子部件安装构造体10的不同之处在于，电子部件安装构造体20在与电子部件4的安装位置对应的区域4A中，将从布线基板1的第1面1A贯通到第2面1B的孔2设置在电子部件4外周的端部附近。此时，区域4A是包含树脂3从电子部件4的外周端部露出的、或形成了圆角（fillet）的部分的区域。 
即，如图3B所示，相比于将电子部件4与布线基板1连接的焊锡5，将孔2设置在外周侧。另外，其它结构、材料和制造方法与电子部件安装构造体10相同，因此省略说明。 
由此，能够有效地缓解集中在接合部的应力。另外，抑制了电子部件和布线基板的外周端部因翘曲或外部变形而发生的剥离，进一步提高了可靠性。这是因为，通过从孔2露出到布线基板1的第2面1B上的树脂等，提高了粘结固定强度。 
接着，图4A是示出本发明的实施方式1的电子部件安装构造体的布线基板的第2例的外观立体图。另外，图4B是示出本发明的实施方式1的电子部件安装构造体的布线基板的第3例的外观立体图。 
如图4A所示，在与电子部件的安装位置对应的区域4A内的、特别是电子部件的长度方向（长边方向）上，从区域4A的中央部起离外周部越近，孔2的个数设置得越多。另外，如图4B所示，在与电子部件的安装位置对应的区域4A内的特别是电子部件的长度方向上，从区域4A的中央部起离外周部越近，孔2的形状设置得越大。 
由此，能够更有效地缓解集中在接合部的应力。特别是，在电子部件的长度方向上，翘曲较大，从而会施加更大的应力，因此，能够实现显著的抑制效果。 
接着，图4C是示出本发明的实施方式1的电子部件安装构造体的布线基板的第4例的外观立体图。另外，图4D是示出本发明的实施方式1的电子部件安装构造体的布线基板的第5例的外观立体图。 
如图4C所示，在与电子部件的安装位置对应的区域4A内的特别是电子部件的至少4个角部上，设置了比上述实施方式示出的形状更大的孔2。另外，如图4D所示，沿着与电子部件的安装位置对应的区域4A内的特别是电子部件的相对的2对侧面，设置了例如椭圆或细长形状的孔2。由此，能够大幅缓解集中在接合部的应力。特别是在设置在布线基板上的、与外部部件连接的布线图案的数量少的情况下，非常有效。 
另外，在本实施方式中，说明了从布线基板的第1面到第2面以相同形状来设置孔的例子，但不限于此。 
下面，使用图5A～图5C来说明孔形状的一例。图5A是示出本发明的实施方式1的电子部件安装构造体的布线基板的另一例的外观立体图。图5B是图5A的5B部的放大立体图，图5C是图5B的5C-5C线剖视图。即，如图5B和图5C所示，孔2的截面形状为阶梯状。并且，孔2的形状可通过切削加工或在覆盖布线基板表面的阻挡层上形成比中央部的孔的外形大的开口部来设置。 
由此，能够容易且可靠地使树脂填充到孔2中。 
（实施方式2） 
图6A是说明本发明的实施方式2的电子部件安装构造体30的结构的剖视图。另外，图6B是说明本发明的实施方式2的另一例的电子部件安装构造体40的结构的剖视图。 
如图6A及图6B所示，与实施方式1的电子部件安装构造体10以及实施方式1的第1例的电子部件安装构造体20的不同之处在于，将设置在布线基板1上的多个孔的一部分形成为未贯通到布线基板1的第2面1B的凹部6。 
即，如图6A所示，电子部件安装构造体30在对应于电子部件4的安装位置的区域4A中，具有从布线基板1的第1面1A贯通到第2面1B的多个孔2以及未贯通到第2面1B的孔即多个凹部6。此时，孔2以及 凹部6被将电子部件4与布线基板1粘结固定的树脂3填充。并且，与实施方式1相同，树脂3形成为到达布线基板1的第2面1B且露出到孔2的周围。 
另外，如图6B所示，电子部件安装构造体40具有如下结构，即：在对应于电子部件4的安装位置的区域4A中，将从布线基板1的第1面1A贯通到第2面1B的孔2以及未贯通到第2面1B的凹部6设置在电子部件4外周的端部附近。并且，区域4A是包含树脂3从电子部件4的外周端部露出的、或形成了圆角的部分的区域。 
此时，作为设在布线基板1上的孔的凹部6的深度只要大约为布线基板1的厚度的1/2以上即可。另外，树脂3在布线基板1的第2面1B上的露出量没有特别限定，优选为孔2的直径的2倍以上。 
根据本实施方式，与实施方式1相同，利用设置在布线基板上的多个孔以及凹部，能够缓解在布线基板与电子部件之间的接合部产生的应力，能够实现连接可靠性良好的电子部件安装构造体。另外，通过填充到贯通孔以及凹部中的树脂，能够抑制电子部件安装构造体的翘曲，能够实现薄型的电子部件安装构造体。另外，在设置了凹部的情况下，优选将凹部的数量设置得比贯通孔的数量更多，这能够提高抑制翘曲的效果。 
另外，根据本实施方式，针对由于为了与外部连接而设置在布线基板的表面（第2表面）以及内层的布线的原因、从而无法形成贯通布线基板的孔的情况，特别有效。 
（实施方式3） 
图7A是示出本发明的实施方式3的电子部件安装构造体的结构的外观立体图，图7B是图7A的7B-7B线剖视图。并且，在图7A中，为了有助于理解，局部用透视图来表示。 
如图7A和图7B所示，与实施方式1的电子部件安装构造体10的不同之处在于，以隔着布线基板与安装在第1面1A上的电子部件相对的方式，还在布线基板1的第2面1B上对称地设置了电子部件。因此，以下，将设置在布线基板的第1面1A上的电子部件记为第1电子部件14、将设置在第2面1B上的电子部件记为第2电子部件24来进行说明。并且， 其它结构要素和材料与实施方式1相同，因此在有的情况下省略其说明。 
如图7A和图7B所示，电子部件安装构造体50由以下部分构成：安装在布线基板1的第1面1A上的第1电子部件14；安装在第2面1B上的第2电子部件24；将第1部件14与布线基板1以及第2部件24与布线基板1电连接的焊锡5；以及经由贯通的多个孔2将上述部分粘结固定为一体的树脂3。其中，树脂3一般被称为底部填充树脂。此时，如图7B所示，第1电子部件14及第2电子部件24的焊盘（未图示）与布线基板1的电极（未图示）通过焊锡5而连接，且与布线基板1上的布线图案（未图示）电连接。 
另外，布线基板1在对应于第1电子部件14以及第2电子部件24的安装位置的区域4A（图中的点划线）中，具有从布线基板1的第1面1A贯通到第2面1B的多个孔2。 
并且，在第1部件14与布线基板1之间以及第2电子部件24与布线基板1之间填充有树脂3，第1部件14与布线基板1以及第2电子部件24与布线基板1通过孔2内的树脂3而一体化，构成了电子部件安装构造体50。 
由此，隔着布线基板对称地安装电子部件，并通过多个孔用树脂将它们一体化。其结果，能够抑制因热膨胀系数之差而发生翘曲。并且，通过设置多个孔2，缓解了在第1部件14与布线基板1以及第2电子部件24与布线基板1之间的连接部处的焊锡5的界面上产生的应力集中。 
另外，也可以利用通孔作为孔。由此，利用填充到通孔内的树脂，能够预防因布线基板的膨胀收缩引起的、经由通孔电连接的镀金属箔等的剥离和断线。 
根据本实施实施方式，利用设置在布线基板上的多个孔，能够缓解布线基板与电子部件之间的接合部的应力，能够实现连接可靠性良好的电子部件安装构造体。另外，通过在布线基板上对称地安装电子部件，能够抑制电子部件安装构造体整体的翘曲，能够实现薄型的电子部件安装构造体。 
以下，使用附图对本发明的实施方式3的安装构造体的制造方法进 行说明。 
图8A～图8D是说明本发明的实施方式3的电子部件安装构造体50的制造方法的剖视图。图9是说明本发明的实施方式3的电子部件安装构造体50的制造方法的流程图。 
首先，如图8A以及图9所示，在例如由玻璃环氧基板构成的厚度为0.4mm左右的布线基板1的第1面1A以及第2面1B上，在对应于后面工序中安装的第1部件14以及第2部件24的安装位置的区域中，形成孔2。此时，孔2例如是通过冲孔加工或激光加工、按照外径0.15mm而形成的。并且，在使用通孔作为孔2的情况下，可省略上述工序。 
接着，例如使用光刻法、蒸镀法或溅射法，形成未图示的焊盘以及布线图案。 
接着，根据需要，进一步使用光刻法，以至少覆盖布线图案的方式来形成例如阻挡层等绝缘膜（未图示）。此时。如使用图5A～图5C所说明的那样，优选在焊盘及孔的周围或通孔的周围，形成具有比其直径更大的直径的开口部的绝缘膜。由此，容易使树脂填充到孔中。 
接着，例如使用丝网印刷等，在布线基板1的第1面1A的焊盘上涂布例如由Sn-3Ag-0.5Cu构成的焊锡膏，形成球状的焊锡5。 
接着，对半导体芯片等第1部件14的电极（未图示）与布线基板1的焊盘进行位置对准而放置好，通过回流，利用焊锡5将第1电子部件14安装在布线基板1的第1面1A上，进行接合（步骤S01）。 
同样，在布线基板1的第2面1B的焊盘上形成球状的焊锡5，对第2电子部件24的电极（未图示）与布线基板1的焊盘进行位置对准而放置好，通过回流，利用焊锡5将第2电子部件24安装在布线基板1的第2面1B上，进行接合（步骤S02）。 
接着，如图8B以及图9所示，使用配量器7，从安装在布线基板1的第1面1A上的第1电子部件14的周围例如滴下环氧树脂等树脂3，进行注入。由此，树脂3以填入到第1电子部件14与布线基板1的第1面1A之间的间隙的方式进行填充（步骤S03）。此时，所填充的树脂3的一部分流入到孔2中，根据条件不同而在一些情况下到达第2面1B。 
接着，如图8C和图9所示，将安装并接合了第1电子部件14以及第2电子部件24的布线基板翻转，使第2面1B朝上。然后，如图8C所说明的那样，使用配量器7，从安装在布线基板1的第2面1B上的第2电子部件24的周围例如滴下环氧树脂等树脂3，进行注入。由此，树脂3以填入到第2电子部件24与布线基板1的第2面1B之间的间隙中的方式进行填充（步骤S04）。此时，从树脂的注入侧向开放侧押出内部的空气等。 
接着，如图8D和图9所示，在树脂3发生硬化的规定温度（例如150℃左右）下进行热处理，统一使树脂3硬化（步骤S05）。由此，制造出在布线基板1的第1面1A上安装有第1电子部件14以及在第2面1B上安装有第2电子部件24的电子部件安装构造体50。 
根据本实施方式，能够将第1电子部件和第2电子部件安装在布线基板的第1面及第2面这两个面上，且能够通过孔用树脂将它们一体化后进行硬化。其结果，制造出这样的电子部件安装构造体：该电子部件安装构造体的树脂的硬化收缩作用于使第1电子部件与第2电子部件一体化的方向，粘结固定强度进一步提高从而可靠性良好。此外，通过对称地配置结构部件，大幅抑制了由安装的结构要素的热膨胀系数之差引起的布线基板的翘曲，能够实现薄型的电子部件安装构造体。 
下面，使用图10A以及图10B，对本发明的实施方式3的电子部件安装构造体的另一例进行说明。 
图10A是示出本发明的实施方式3的电子部件安装构造体60的结构的另一例的外观立体图，图10B是图10A的10B-10B线剖视图。并且，为了有助于理解，在图10A中也同样是在局部用透视图来进行表示。 
如图10A和图10B所示，与上述电子部件安装构造体50的不同之处在于，使安装在布线基板1的第1面1A和第2面1B上的第1电子部件14与第2电子部件24的安装位置错开，以非对称性的方式来进行配置。并且，其它结构、材料和制造方法与上述电子部件安装构造体50相同，因此省略说明。 
根据上述实施方式，如以下在实施例中说明的那样，即使以非对称性的方式配置电子部件，也能够抑制第1电子部件以及第2电子部件与 布线基板之间的连接部的应力集中，能够实现可靠性良好的电子部件安装构造体60。 
（实施方式4） 
图11是说明本发明的实施方式4的电子部件安装构造体70的结构的剖视图。另外，图12是说明本发明的实施方式4的另一例的电子部件安装构造体80的结构的剖视图。 
如图11和图12所示，与实施方式3的电子部件安装构造体50的不同之处在于，对于设置在布线基板1上的多个孔中的一部分或全部，在布线基板1上，相对地设置未贯通到第2面1B的凹部6A以及未贯通到第1面1A的凹部6B。 
即，如图11所示，电子部件安装构造体70在对应于第1电子部件14的安装位置的区域中，具有从布线基板1的第1面1A贯通到第2面1B的多个孔2以及未贯通到第2面1B的孔即多个凹部6A。同样，在对应于第2电子部件24的安装位置的区域中，具有未从布线基板1的第2面1B贯通到第1面1A的孔即多个凹部6B。此时，孔2以及凹部6A、6B被将第1电子部件14以及第2电子部件24与布线基板1粘结固定的树脂3填充。 
另外，如图12所示，电子部件安装构造体80具有如下结构，即：在对应于第1电子部件14以及第2电子部件24的安装位置的区域中，相对地设置未从布线基板1的第1面1A贯通到第2面1B的凹部6A、6B。这里，上面示出的区域是包含树脂3从第1电子部件14或第2电子部件24的外周端部露出的、或形成了圆角的部分的区域。 
此时，作为设在布线基板1上的孔的凹部6A、6B的深度只要小于布线基板1的厚度的1/2即可，不过，在凹部6A与凹部6B被设置在彼此不相对的位置处的情况下，也可以为大约1/2以上。 
根据本实施方式，与上述各实施方式相同，通过设置在布线基板上的多个孔以及凹部，缓解了布线基板与第1电子部件及第2电子部件之间的接合部的应力，能够实现连接可靠性良好的电子部件安装构造体。另外，利用填充到贯通孔以及凹部中的树脂，改变了布线基板的刚性， 抑制了电子部件安装构造体的翘曲，能够实现薄型的电子部件安装构造体。并且，在设置有凹部的情况下，优选将凹部的数量设置得比贯通孔的数量多，这能够提高抑制翘曲的效果。 
另外，根据本实施方式，针对由于为了与外部连接而设置在例如由多层基板等构成的布线基板的内层的布线的原因、从而无法形成贯通布线基板的孔的情况，特别有效。 
并且，在上述实施方式中，说明了在布线基板的第1面和第2面上相对地设置凹部的例子，但不限于此，凹部也可以不是相对的。 
另外，在上述实施方式中，以第1电子部件与第2电子部件的形状相同为例进行了说明，但不限于此，它们的形状也可以不同。在该情况下，优选在与形状较大的电子部件相对的区域中设置更多的凹部。 
（实施方式5） 
图13是示出本发明的实施方式5的电子部件安装构造体的结构的剖视图。 
如图13所示，层叠2层在上述实施方式3中说明的电子部件安装构造体50，构成电子部件安装构造体100。 
即，如图13所示，电子部件安装构造体100具有以如下方式形成的结构：在延伸到第1电子部件安装构造体50A外部的布线基板51A与延伸到第2电子部件安装构造体50B外部的布线基板51B之间，例如通过球状的连接部件52进行层叠。其中，作为连接部件52的形成方法，可以是球等的安装，还可以使用配量器有选择地形成。此时，重要之处在于，要以不使第1电子部件安装构造体50A与第2电子部件安装构造体50B接触的间隔来形成连接部件52。因此，优选使用例如在Cu、Ni、Fe、Co、Al等金属粒子上涂布焊锡而成的具有规定大小的球状的连接部件。 
根据本实施方式，对翘曲小的多个电子部件安装构造体进行层叠，能够实现薄型且便于高性能化和高密度化的电子部件安装构造体100。 
另外，在本实施方式中，说明了层叠2层电子部件安装构造体的例子，但不限于此，可任意进行层叠。由此，能够根据用途，实现高密度化的电子部件安装构造体。 
另外，在本实施方式中，说明了使用只通过连接部件来进行层叠的例子，但不限于此。例如，还可以在层叠的电子部件安装构造体之间填充树脂来进行层叠。由此，能够提高电子部件安装构造体的机械强度，可靠性提高。 
另外，在本实施方式中，说明了对实施方式3的电子部件安装构造体50进行层叠的例子，但不限于此，也可以任意组合在各实施方式中说明的电子部件安装构造体来进行层叠。由此，能够提高电子部件安装构造体的设计自由度。 
另外，在本实施方式中，作为连接部件，以球状为例进行了说明，但不限于此。例如，也可以为圆柱形状、棱柱形状或框形的框架状。在该情况下，优选这样的结构：形成例如带状的电极来进行连接，该带状的电极沿着布线基板的外周面设置，且与设置在布线基板上的电极图案相对应。 
另外，可将实施方式1中说明的各种例子应用于上述各实施方式中。 
另外，在各实施方式中，说明了在布线基板与电子部件之间填充树脂的例子，但不限于此。例如，也可以用树脂至少对安装的电子部件整体进行注塑。由此，能够提高电子部件与布线基板之间的粘结固定强度以及电子部件安装构造体的机械强度。此时，作为用于注塑的树脂材料，可以使用与用于底部填充的树脂相同的材料，也可以使用同质的材料。并且，也可以使用热膨胀系数小、流动性小的树脂。并且，注塑后的树脂可以与底部填充树脂同时进行硬化，也可以在底部填充树脂硬化之后再涂布注塑树脂来进行硬化。 
下面，根据在本发明的各实施方式中制造出的电子部件安装构造体的具体实施例，说明各实施方式的效果的一例。 
（实施例1） 
在实施例1中，根据实施方式3制造了电子部件安装构造体10。 
首先，作为布线基板，为了实现低的线膨胀系数，使用了由150℃以上的高Tg（玻璃化温度）型的环氧树脂构成的4层结构的玻璃环氧基板（厚度0.4mm）。此时，作为贯通孔，使用了具有0.15mm直径的通孔， 该通孔预先在布线基板的不存在布线图案的区域中设有12个。 
另外，使用了外形尺寸为12mm×17mm、厚度为1mm的LGA型的半导体封装，作为第1电子部件和第2电子部件。此时，焊接区（land）直径为1mm。 
然后，以隔着布线基板相对称的方式，通过焊锡将第1电子部件和第2电子部件安装在布线基板上。此时，焊锡是利用厚度为0.12mm的印刷掩模（例如メッシュ株式会社制）对由Sn-3Ag-0.5Cu（例如千住金属工业株式会社制M705）构成的焊锡膏进行印刷而形成的。 
另外，将环氧树脂粘接剂（例如，ナミックス（株式会社）制）封入到50cc的注射器中，用作树脂。此时，以树脂的弹性模量为3GPa、玻璃化温度在动态粘弹性的测定为150℃、平均粒径为2μｍ、含有率为55%的方式，含有填充物。并且，每个电子部件的树脂填充量为中心值25mg。 
使用上述结构材料，通过实施方式3中使用图8A～图8D以及图9说明的制造方法，制造出电子部件安装构造体。将其设为样品1。 
（实施例2） 
在实施例2中，除了布线基板使用了由总厚度为0.15mm的聚酰亚胺基材构成的双面布线柔性基板之外，利用与实施例1相同的结构和制造方法，制造出电子部件安装构造体。将其设为样品2。 
（实施例3） 
在实施例3中，将总厚度为0.8mm的通用玻璃环氧多层基板（FR-4）用作布线基板。此时，在动态粘弹性的测定中，布线基板的玻璃化温度为120℃。并且，除了布线基板以外，利用与实施例1相同的结构和制造方法，制造出电子部件安装构造体。将其设为样品3。 
（实施例4） 
在实施例4中，根据实施方式3的另一例，制造出电子部件安装构造体60。 
除了按如下方式将第2电子部件配置在布线基板的第2面上以外，利用与实施例1相同的结构和制造方法，制造出电子部件安装构造体，所述方式是：使第2电子部件相对于安装在第1面上的第1电子部件的 安装位置，在X-Y方向上分别错开电极的一半间距的量，更具体而言，在X-Y方向上各错开0.5mm。 
（实施例5） 
在实施例5中，根据实施方式5制造出电子部件安装构造体100。 
此时，制造出这样的电子部件安装构造体：该电子部件安装构造体通过由焊锡球构成的连接部件进行接合而层叠了2层在实施例1中制造的电子部件安装构造体。将其设为样品5。 
（比较例1～比较例5） 
作为比较例1～比较例5，除了使用了未形成孔的布线基板以外，利用与实施例1～实施例5相同的方法，制造出各自的电子部件安装构造体。将其设为样品C1～样品C5。 
通过基于以下所示的热循环试验的可靠性试验，对用上述方法制造的各电子部件安装构造体进行了评价。并且，作为待评价的样品数量，按N=3来实施。 
此时，热循环试验的条件为：温度范围为-40℃～115℃，将保持时间60分钟作为1个循环，通过重复该循环来进行实施。并且，每100个循环从试验槽中取出各样品，测量其阻抗值。根据该阻抗值，判断各样品有无断线，将断线时的循环次数作为寿命，根据寿命最短的样品的循环次数和N＝3个的样品的平均寿命的循环次数进行了评价。 
下面，对样品1～样品5与样品C1～样品C5进行对比，在（表1）中示出了其各种因素和评价结果。 
[表1] 
Figure DEST_PATH_BDF0000000108260000191
Figure DEST_PATH_BDF0000000108260000201
如（表1）所示，对比样品1～样品5与样品C1～样品C5可知，由于设置在布线基板上的孔的原因，使得最短寿命循环次数和平均寿命循环次数延长。此时，对于评价的所有样品，断线部位均为将布线基板与电子部件连接的焊锡连接部的断裂。 
另外，对样品1与样品2及样品3进行比较可知，高Tg型的具有低热膨胀系数的样品1的布线基板的电子部件安装构造体能够实现更良好的循环次数。这是因为热膨胀系数低的布线基板抑制了热循环中的应力集中。 
另外，对样品2与样品3进行比较可知，由具有高挠性的柔性基板构成的样品2实现了略微更加良好的循环次数。这是因为，利用布线基板在挠性上的差异而更容易跟随树脂的膨胀收缩。 
另外，对样品4和样品C4进行比较可知，即使在布线基板的第1面和第2面上错开地配置第1电子部件和第2电子部件，也能够通过在布线基板上形成孔来延长循环次数，实现长寿命化。但是，对样品1与样品4进行比较可知，从寿命的角度来讲，优选将电子部件对称地设置在布线基板的两面上。这是因为错开配置会导致连接部的应力集中增大。 
另外，对样品5与样品C5进行比较可知，在层叠结构的电子部件安装构造体中，也可以通过在布线基板上形成孔来延长循环次数。此时，样品C5的循环次数远低于样品5的循环次数。这是因为，由于层叠而使得各电子部件安装连接体的翘曲和应力集中相加，从而造成很大影响。 
另外，下面通过实施例6和比较例6，对用本发明的各实施方式的制造方法制造的电子部件安装构造体与用现有制造方法制造的电子部件安装构造体进行说明。 
（实施例6） 
在实施例6中，使用在实施方式3中根据图8A～图8D以及图9说明的制造方法来制造电子部件安装构造体。 
首先，作为布线基板，使用设有多个孔（例如12个）的厚度为0.8mm的玻璃环氧基板。然后，通过焊锡，利用回流将由15mm方形的BGA型 半导体芯片构成的第1电子部件和第2电子部件安装并接合在布线基板的第1面和第2面上。 
接着，使用配量器（例如武蔵エンジニアリング株式会社制）将树脂填充到第1电子部件以及第2电子部件与布线基板之间。此时，将环氧树脂粘接剂（例如，ナミックス（株式会社）制）封入到100cc的注射器中，用作树脂。并且，每个电子部件的树脂填充量为中心值40mg。 
接着，使用分批式恒温加热炉（例如ヤマト科学株式会社制），在150℃下进行15分钟的热处理，使树脂硬化。 
通过以上处理形成了电子部件安装构造体。将其设为样品6。 
（比较例6） 
作为比较例6，使用图14的流程图所示的制造方法来制造电子部件安装构造体。 
比较例6的树脂硬化方法与实施例6不同，而其它结构均相同。 
通过焊锡，利用回流将第1电子部件和第2电子部件安装并接合在布线基板的第1面和第2面上。 
接着，将树脂填充到第1电子部件与布线基板之间（步骤S03），之后，使用分批式恒温加热炉，使树脂硬化（步骤S04）。 
接着，将树脂填充到第2电子部件与布线基板之间（步骤S05），之后，使用分批式恒温加热炉，使树脂硬化（步骤S06）。 
通过以上处理形成了电子部件安装构造体。将其设为样品C6。 
并且，按N＝3个，根据树脂圆角的形成状态对样品6和样品C6进行比较和评价。 
其结果，对于样品6而言，在所有电子部件安装构造体中，在电子部件的外周均良好地形成了圆角。另一方面，对于样品C6而言，未能均匀地形成圆角形状。 
这是由于在使填充在第1电子部件与布线基板之间的树脂硬化的过程中，树脂露出到布线基板的第2面侧。 
根据上述结果可知，通过使填充在第1电子部件以及第2电子部件与布线基板之间的树脂同时硬化，能够得到良好的圆角形状。 
另外，在上述各实施例中，未对实施方式1及实施方式2的电子部件安装构造体进行具体的说明，但它们能够得到与实施例1～实施例6相同的结果。 
产业上的可利用性 
本发明的电子部件安装构造体及其制造方法对于在小型/薄形化下发展多功能化的移动电话、便携式数字设备以及数字家电设备等的技术领域，非常有用。 

Claims (16)

1.一种电子部件安装构造体，其特征在于，该电子部件安装构造体具有： 
在第1面上安装有电子部件的布线基板； 
至少设置在所述电子部件与所述布线基板之间的树脂；以及 
设置在所述布线基板上的对应于所述电子部件的安装位置的区域中的多个贯通孔， 
在所述布线基板的与所述第1面相对的第2面上，没有接合电子部件、凸块， 
在所述贯通孔中填充有所述树脂，进而形成为所述树脂露出到所述布线基板的没有配置所述电子部件的一面的所述贯通孔的周围为止， 
所述贯通孔设置在所述布线基板的所述电子部件的外周端部正下方的所述布线基板上，由所述树脂在所述电子部件的外周端部形成了圆角。 
2.一种电子部件安装构造体，其特征在于，该电子部件安装构造体具有： 
在第1面上安装有电子部件的布线基板； 
至少设置在所述电子部件与所述布线基板之间的树脂；以及 
设置在所述布线基板上的对应于所述电子部件的安装位置的区域中的多个贯通孔， 
在所述布线基板的与所述第1面相对的第2面上，没有接合电子部件、凸块， 
在所述贯通孔中填充有所述树脂，进而形成为所述树脂露出到所述布线基板的没有配置所述电子部件的一面的所述贯通孔的周围为止， 
所述贯通孔仅仅设置在所述布线基板的所述电子部件的外周端部的部分所述布线基板上，由所述树脂在所述电子部件的外周端部形成了圆角。 
3.根据权利要求1或2所述的电子部件安装构造体，其特征在于， 
所述贯通孔的截面形状为阶梯状。 
4.根据权利要求1或2所述的电子部件安装构造体，其特征在于， 
与对应于所述电子部件的安装位置的区域的中央部相比，在外周部所述贯通孔的个数设置得更多。 
5.根据权利要求1或2所述的电子部件安装构造体，其特征在于， 
随着从对应于所述电子部件的安装位置的区域的中央部到外周部，所述贯通孔的形状增大。 
6.根据权利要求1或2所述的电子部件安装构造体，其特征在于， 
所述树脂含有填充物，所述填充物的最大粒径为所述布线基板的所述贯通孔的孔径的1/2以下。 
7.根据权利要求1或2所述的电子部件安装构造体，其特征在于， 
所述树脂的弹性模量比所述布线基板的弹性模量小。 
8.根据权利要求1所述的电子部件安装构造体，其特征在于， 
所述树脂的玻璃化温度低于所述布线基板的玻璃化温度。 
9.根据权利要求1或2所述的电子部件安装构造体，其特征在于， 
所述布线基板是柔性基板。 
10.根据权利要求1或2所述的电子部件安装构造体，其特征在于， 
至少针对所述电子部件，利用与所述树脂同质的树脂进行了注塑。 
11.一种电子部件安装构造体，其特征在于， 
该电子部件安装构造体通过层叠多个权利要求1或2所述的电子部件安装构造体而模块化。 
12.一种电子部件安装构造体的制造方法，其特征在于，该制造方法包括以下步骤： 
在布线基板上的对应于电子部件的安装位置的区域中，在所述电子部件的外周端部正下方的所述布线基板处，形成多个贯通孔； 
在所述布线基板的第1面上的对应于所述电子部件的安装位置的区域中，安装所述电子部件；以及 
至少在所述电子部件与所述布线基板之间涂布树脂，并且 
利用所述树脂在所述电子部件的外周端部形成圆角， 
在所述贯通孔中填充所述树脂，进而形成为，所述树脂露出到所述 布线基板的没有配置所述电子部件的一面的所述贯通孔的周围为止， 
其中，在所述布线基板的与所述第1面相对的第2面上，没有接合电子部件、凸块。 
13.一种电子部件安装构造体的制造方法，其特征在于，该制造方法包括以下步骤： 
在布线基板上的对应于电子部件的安装位置的区域中，仅仅在相当于所述电子部件的外周端部的所述布线基板的区域处，形成多个贯通孔； 
在所述布线基板的第1面上的对应于所述电子部件的安装位置的区域中，安装所述电子部件；以及 
至少在所述电子部件与所述布线基板之间涂布树脂，并且 
利用所述树脂在所述电子部件的外周端部形成圆角， 
在所述贯通孔中填充所述树脂，进而形成为，所述树脂露出到所述布线基板的没有配置所述电子部件的一面的所述贯通孔的周围为止， 
其中，在所述布线基板的与所述第1面相对的第2面上，没有接合电子部件、凸块。 
14.根据权利要求12或13所述的电子部件安装构造体的制造方法，其特征在于， 
以使所述孔的截面形状为阶梯状的方式来形成所述贯通孔。 
15.根据权利要求12或13所述的电子部件安装构造体的制造方法，其特征在于， 
与对应于所述电子部件的安装位置的区域的中央部相比，在外周部所述贯通孔的个数设置得更多。 
16.根据权利要求12或13所述的电子部件安装构造体的制造方法，其特征在于， 
随着从对应于所述电子部件的安装位置的区域的中央部到外周部，所述贯通孔的形状增大。 
CN200880109758.1A 2007-11-01 2008-10-21 电子部件安装构造体及其制造方法 Expired - Fee Related CN101809740B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007-284975 2007-11-01
JP2007284975 2007-11-01
JP2007290308 2007-11-08
JP2007-290308 2007-11-08
PCT/JP2008/002975 WO2009057259A1 (ja) 2007-11-01 2008-10-21 電子部品実装構造体およびその製造方法

Publications (2)

Publication Number Publication Date
CN101809740A CN101809740A (zh) 2010-08-18
CN101809740B true CN101809740B (zh) 2014-04-23

Family

ID=40590666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880109758.1A Expired - Fee Related CN101809740B (zh) 2007-11-01 2008-10-21 电子部件安装构造体及其制造方法

Country Status (4)

Country Link
US (1) US8345444B2 (zh)
JP (1) JP5093244B2 (zh)
CN (1) CN101809740B (zh)
WO (1) WO2009057259A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069942A (ja) * 2011-09-24 2013-04-18 Denso Corp 半導体装置及びその製造方法
JP5821878B2 (ja) * 2013-03-14 2015-11-24 株式会社村田製作所 電子部品
JP6248644B2 (ja) * 2014-01-17 2017-12-20 Tdk株式会社 電子部品
JP6375137B2 (ja) * 2014-04-25 2018-08-15 株式会社ケーヒン 電子回路基板
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器
CN111058006B (zh) * 2019-12-11 2021-07-27 江苏长电科技股份有限公司 一种bga电磁屏蔽产品的磁控溅射方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010312A (ko) * 2005-07-18 2007-01-24 삼성전자주식회사 복수 개의 홀이 형성된 기판을 갖는 플립 칩 패키지
CN2901576Y (zh) * 2006-04-28 2007-05-16 力成科技股份有限公司 球栅阵列封装结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2855719B2 (ja) 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
JP3260249B2 (ja) 1994-11-30 2002-02-25 松下電器産業株式会社 半導体装置の実装方法とその実装体
JPH0927583A (ja) * 1995-07-12 1997-01-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3648053B2 (ja) * 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP2001044137A (ja) * 1999-08-04 2001-02-16 Hitachi Ltd 電子装置及びその製造方法
EP2053908B1 (en) * 1999-08-12 2011-12-21 Ibiden Co., Ltd. Multilayer printed wiring board with a solder resist composition
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
JP2003008233A (ja) 2001-06-19 2003-01-10 Nitto Denko Corp 多層配線基板
US6519844B1 (en) * 2001-08-27 2003-02-18 Lsi Logic Corporation Overmold integrated circuit package
JP2004023045A (ja) 2002-06-20 2004-01-22 Matsushita Electric Ind Co Ltd 両面実装方法およびチップ実装基板
KR100480437B1 (ko) * 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP4587772B2 (ja) * 2004-10-22 2010-11-24 イビデン株式会社 多層プリント配線板
JP2006286782A (ja) 2005-03-31 2006-10-19 Elpida Memory Inc 配線基板、半導体装置、及び半導体装置の製造方法
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP2007134448A (ja) 2005-11-09 2007-05-31 Renesas Technology Corp 半導体装置の製造方法
US7521297B2 (en) * 2006-03-17 2009-04-21 Stats Chippac Ltd. Multichip package system
US7700414B1 (en) * 2007-02-22 2010-04-20 Unisem (Mauritius) Holdings Limited Method of making flip-chip package with underfill

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010312A (ko) * 2005-07-18 2007-01-24 삼성전자주식회사 복수 개의 홀이 형성된 기판을 갖는 플립 칩 패키지
CN2901576Y (zh) * 2006-04-28 2007-05-16 力成科技股份有限公司 球栅阵列封装结构

Also Published As

Publication number Publication date
US8345444B2 (en) 2013-01-01
US20110110050A1 (en) 2011-05-12
JP5093244B2 (ja) 2012-12-12
JPWO2009057259A1 (ja) 2011-03-10
WO2009057259A1 (ja) 2009-05-07
CN101809740A (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
KR970000214B1 (ko) 반도체 장치 및 그 제조방법
US8039307B2 (en) Mounted body and method for manufacturing the same
KR20080014004A (ko) 인터포저 및 반도체 장치
US8994168B2 (en) Semiconductor package including radiation plate
US20080211083A1 (en) Electronic package and manufacturing method thereof
CN101809740B (zh) 电子部件安装构造体及其制造方法
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
US20090321911A1 (en) Semiconductor Package and Manufacturing Method Thereof
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
US20020086515A1 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
US20070235871A1 (en) High frequency IC package and method for fabricating the same
JP4494249B2 (ja) 半導体装置
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP3781998B2 (ja) 積層型半導体装置の製造方法
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
JP4018853B2 (ja) ターミナルランドフレーム
JP4705614B2 (ja) 樹脂封止型半導体装置
KR100891652B1 (ko) 반도체 칩 실장용 기판
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
CN101958292A (zh) 印刷电路板、封装件及其制造方法
KR20020028473A (ko) 적층 패키지
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140423

CF01 Termination of patent right due to non-payment of annual fee