CN110010587B - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN110010587B
CN110010587B CN201910213744.4A CN201910213744A CN110010587B CN 110010587 B CN110010587 B CN 110010587B CN 201910213744 A CN201910213744 A CN 201910213744A CN 110010587 B CN110010587 B CN 110010587B
Authority
CN
China
Prior art keywords
layer
sealing resin
semiconductor device
manufacturing
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910213744.4A
Other languages
English (en)
Other versions
CN110010587A (zh
Inventor
高野勇佑
井本孝志
渡部武志
本间庄一
涩谷克则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN110010587A publication Critical patent/CN110010587A/zh
Application granted granted Critical
Publication of CN110010587B publication Critical patent/CN110010587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明涉及一种提高屏蔽层与密封树脂层的密接性的半导体装置的制造方法及半导体装置。实施方式的半导体装置的制造方法包括如下步骤：将半导体芯片搭载在配线基板；以将所述半导体芯片密封的方式形成含有无机填充材料的密封树脂层；通过干式蚀刻去除所述密封树脂层的一部分，直至所述无机填充材料的一部分露出为止；以及以至少覆盖所述密封树脂层的方式形成屏蔽层。

Description

半导体装置的制造方法及半导体装置
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2014年9月5日、申请号为201410452584.6、发明名称为“半导体装置的制造方法及半导体装置”的发明专利申请案。
[相关申请案]
本申请案享受将日本专利申请案2013-258704号(申请日：2013年12月13日)作为基础申请案的优先权。本申请案是通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
实施方式的发明涉及一种半导体装置的制造方法及半导体装置。
背景技术
对于用于通信设备等的半导体装置，为了抑制EMI(Electro MagneticInterference，电磁干扰)等电磁波干扰，而使用利用屏蔽层覆盖密封树脂层的表面的构造。为了利用所述构造获得充分的屏蔽效果，优选将屏蔽层电性连接在接地配线，使电磁波噪声经由接地配线而逸散到外部。
在半导体装置中，屏蔽层与密封树脂层的密接性高的一方可靠性方面佳。另外，从屏蔽效果的观点来说，屏蔽层与接地配线之间的电阻率优选为低。为了对屏蔽层与密封树脂层之间提高密接性，例如对设置不锈钢(例如SUS304等)的缓冲层(基底层)的构造进行研究。然而，不锈钢的电阻率为72×10-8Ωm左右，高于例如使用铜或银的屏蔽层的电阻率。
发明内容
实施方式的发明要解决的问题在于提高屏蔽层与密封树脂层的密接性。
实施方式的半导体装置的制造方法包括如下步骤：将半导体芯片搭载在配线基板；以将半导体芯片密封的方式，形成含有无机填充材料的密封树脂层；通过干式蚀刻去除密封树脂层的一部分，直至无机填充材料的一部分露出为止；以及以至少覆盖密封树脂层的方式形成屏蔽层。
附图说明
图1是表示半导体装置的制造方法例的流程图。
图2(A)～(C)是用来说明半导体装置的制造方法例的剖视图。
图3(A)及(B)是表示半导体装置的构造例的立体图。
图4是表示半导体装置的构造例的剖视图。
图5是表示半导体装置的构造例的剖视图。
图6是表示半导体装置的构造例的剖视图。
图7是表示半导体装置的密接性试验的结果的图。
具体实施方式
以下，参照附图对实施方式的半导体装置进行说明。
图1是表示本实施方式的半导体装置的制造方法例的流程图。图1所示的半导体装置的制造方法例包括基板准备步骤(S1)、元件搭载步骤(S2)、树脂密封步骤(S3)、分离步骤(S4)、标记步骤(S5)、蚀刻步骤(S6)及屏蔽层形成步骤(S7)。此外，本实施方式的半导体装置的制造方法例的步骤内容及步骤顺序未必限定于图1所示的步骤。
基板准备步骤(S1)是准备配线基板的步骤。此处，作为一例，制作多个配线基板呈矩阵状连续设置的构造的集合基板。
元件搭载步骤(S2)是将半导体芯片搭载在配线基板的步骤。此外，在元件搭载步骤(S2)中，也可以进行经由接合线(bonding wire)将设置在配线基板的信号配线及接地配线等配线与半导体芯片连接的接合。
树脂密封步骤(S3)是以将半导体芯片密封的方式形成密封树脂层的步骤。例如可以使用转移成型法、压缩成型法、射出成型法等成型法形成密封树脂层。密封树脂层含有无机填充材料(例如SiO2)，且例如将该无机填充材料与有机树脂等混合而形成。无机填充材料例如为粒状，且具有调整密封树脂层的粘度或硬度等的功能。密封树脂层中的无机填充材料的含量例如为80％～90％。
分离步骤(S4)是针对每个半导体装置进行基板的切割，分离成各个半导体装置的步骤。对于切割，例如可以使用金刚石刀片(diamond blade)等刀片。
标记步骤(S5)是例如通过包括YAG(Yttrium Aluminum Garnet，钇铝石榴石)激光等的激光标记装置，对配线基板上的密封树脂层的上表面刻印制品名、制品编号、制造年周、制造工厂等制品信息的步骤。此外，也可以在标记步骤(S5)之后进行热处理。
蚀刻步骤(S6)是通过干式蚀刻等去除密封树脂层的一部分的步骤。例如可以通过溅射蚀刻而去除密封树脂层的一部分。所谓溅射蚀刻是指在惰性气体等环境下施加电压而产生等离子，使惰性气体的离子碰撞被处理基板而将基板表面的氧化物等物质以离子的形式撞飞的处理。作为惰性气体，例如使用氩气等。
屏蔽层形成步骤(S7)是在已进行标记的半导体装置中，以至少覆盖密封树脂层的方式形成屏蔽层的步骤。
如此，本实施方式的半导体装置的制造方法例至少包括如下步骤：将半导体芯片搭载在配线基板；以将半导体芯片密封的方式，形成含有无机填充材料的密封树脂层；通过蚀刻而去除密封树脂层的一部分；以及以至少覆盖密封树脂层的方式形成屏蔽层。
进而，参照图2对蚀刻步骤(S6)及屏蔽层形成步骤(S7)进行说明。图2是用来说明本实施方式的半导体装置的制造方法例的剖视图。
经过基板准备步骤(S1)至标记步骤(S5)而形成的半导体装置的一例是如图2(A)中作为半导体装置1表示般，包括：配线基板2，具有第1面及第2面；半导体芯片3，具有电极垫，且设置在配线基板2的第1面上；密封树脂层5，以将半导体芯片3密封的方式设置在配线基板2的第1面上；以及接合线8。此外，配线基板2的第1面相当于图2(A)中的配线基板2的上表面，第2面相当于图2(A)中的配线基板2的下表面，且配线基板2的第1面及第2面相互对向。
配线基板2包括：绝缘层21，设置在第1面与第2面之间；配线层22，设置在第1面；配线层23，设置在第2面；通孔24，贯通绝缘层21而设置；阻焊层28，设置在配线层22上；以及阻焊层29，设置在配线层23上。
当在蚀刻步骤(S6)中使用溅射蚀刻时，一般来说，溅射蚀刻是为了去除附着在表面的氧化物或污物等而进行，但在本实施方式中，如图2(A)所示，通过溅射蚀刻使离子31碰撞密封树脂层5，将密封树脂层5的一部分以离子32的形式撞飞，由此将密封树脂层5的一部分去除。此外，离子32也可以为分子单位。
在蚀刻步骤(S6)中，优选的是将密封树脂层5的一部分去除，直至无机填充材料30的一部分露出为止。具体来说，优选的是将密封树脂层5的一部分从表面去除至2.5nm以上且小于7.5nm的深度为止。例如可以通过控制蚀刻条件而调整所去除的密封树脂层5的深度，在溅射蚀刻的情况下，可以通过控制溅射蚀刻的时间或惰性气体的流量等而调整所去除的密封树脂层5的深度。另外，优选的是如图2(A)所示对于密封树脂层5的侧面也同样地使无机填充材料30的一部分露出。
关于通过树脂密封步骤(S3)而形成的密封树脂层5的表面，凹凸相对少且光滑。因此，认为密封树脂层5与通过屏蔽层形成步骤(S7)而形成的屏蔽层的密接性差。对此，可以通过进行溅射蚀刻等而提高屏蔽层与密封树脂层5的密接性。认为这是因为利用密封树脂层5的表面积的增大或露出的无机填充材料30的微细的凹凸所得的固着效果(anchoreffect)等。
此外，因为由溅射蚀刻而导致密封树脂层5的表面整体灰化，密接性反而变差，所以优选的是在密封树脂层5的表面整体灰化之前的范围内进行溅射蚀刻。
在屏蔽层形成步骤(S7)中，如图2(B)所示，在半导体装置1中，以至少覆盖密封树脂层5的方式形成屏蔽层7。例如通过所述蚀刻步骤(S6)进行溅射蚀刻，此后，在屏蔽层形成步骤(S7)中，通过溅镀铜或银等的导电膜而形成屏蔽层7，由此，可以不使被处理基板暴露在大气中而进行连续处理。
除溅镀以外，也可以通过利用例如转印法、丝网印刷法、喷雾涂布法、喷射点胶法、喷墨法、气溶胶(aerosol)法等涂布导电膏而形成屏蔽层7。导电膏优选为例如包含银或铜与树脂为主成分，且电阻率低。另外，也可以应用利用无电解电镀法或电解电镀法将铜或镍等成膜的方法，形成屏蔽层7。
进而，也可以如图2(C)所示，视需要以覆盖屏蔽层7的方式设置耐蚀性或耐迁移性优异的保护层9。另外，也可以在形成保护层9之前与蚀刻步骤(S6)同样地再次进行溅射蚀刻等蚀刻。由此，可以提高屏蔽层7与保护层9的密接性。
此后，在配线层23所具有的电极垫设置外部连接端子。并不限定于此，例如也可以在元件搭载步骤(S2)中设置外部连接端子。进而，也可以设定通过使用所制作的半导体装置的外部连接端子测定电阻值而检查是否为良品等的步骤。以上为本实施方式的半导体装置的制造方法例的说明。
其次，对可以通过本实施方式的半导体装置的制造方法例进行制造的半导体装置的构造例进行说明。
图3是表示半导体装置的构造例的立体图，图3(A)是上表面为正面侧的立体图，图3(B)是上表面为背面侧的立体图。图3(A)及图3(B)所示的半导体装置1包括配线基板2、半导体芯片3、覆盖半导体芯片3的屏蔽层7、及具有焊料球的外部连接端子6。此外，在图3(B)中，外部连接端子6的大小均匀，但各外部连接端子6的大小及位置并不限定于图3(B)。另外，在图3中，表示BGA(Ball Grid Array，球栅阵列)的半导体装置，但并不限定于此。
图4是表示图3(A)及图3(B)所示的半导体装置的构造例的剖视图。图4所示的半导体装置1包括：半导体芯片3，设置在配线基板2的第1面上；密封树脂层5，以将半导体芯片3密封的方式设置在配线基板2的第1面上；外部连接端子6，设置在第2面上；屏蔽层7，至少覆盖密封树脂层5；接合线8；以及保护层9，覆盖屏蔽层7。
此外，配线基板2的第1面相当于图4中的配线基板2的上表面，第2面相当于图4中的配线基板2的下表面，配线基板2的第1面及第2面相互对向。另外，对于图4中的半导体装置的各构成要素中的标注着与图2(A)至图2(C)相同的符号的构成要素，可以适当引用图2(A)至图2(C)的对应的各构成要素的说明。
配线基板2包括：绝缘层21，设置在第1面与第2面之间；配线层22，设置在第1面；配线层23，设置在第2面；通孔24，贯通绝缘层21而设置；阻焊层28，设置在配线层22上；以及阻焊层29，设置在配线层23上。
作为绝缘层21，例如可以使用硅基板或玻璃基板、陶瓷基板、玻璃环氧树脂等树脂基板等。
作为密封树脂层5，含有SiO2等无机填充材料，可以使用例如将无机填充材料与绝缘性的有机树脂材料等混合而成的密封树脂层，且可以使用例如与环氧树脂混合而成的密封树脂层。
在配线层22及配线层23，例如设置着信号配线、电源配线及接地配线等。配线层22及配线层23各自不限定于单层构造，也可以为使隔着绝缘层并经由绝缘层的开口部而电性连接的多个导电层积层而得的积层构造。对于配线层22及配线层23，例如使用铜或银或者包含它们的导电膏，也可以视需要对表面实施镀镍或镀金等。
通孔24是贯通绝缘层21而设置多个。通孔24例如具有设置在贯通绝缘层21的开口的内表面的导体层、以及填充在导体层的内侧的塞孔材料。对于导体层，例如使用铜或银或者包含它们的导电膏，也可以视需要对表面实施镀镍或镀金等。塞孔材料是例如使用绝缘性材料或导电性材料而形成。此外，并不限定于此，例如也可以通过利用镀敷等对贯通孔内填充金属材料(铜等)而形成通孔24。
作为外部连接端子6，例如设置着信号端子、电源端子及接地端子等。外部连接端子6是经由配线层23及通孔24而电性连接在配线层22。外部连接端子6具有焊料球4。焊料球4设置在配线层23的连接垫上。此外，也可以代替焊料球4而设置焊垫。
屏蔽层7与密封树脂层5的无机填充材料30相接。屏蔽层7具有遮断从半导体芯片3等放射的无用的电磁波，抑制该无用的电磁波向外部泄漏的功能。作为屏蔽层7，例如优选为使用电阻率低的金属层，且优选为使用例如包含铜、银、镍等的金属层。通过将电阻率低的金属层用于屏蔽层7，可以抑制经由半导体芯片3或配线基板2而放射的无用的电磁波的泄漏。
屏蔽层7的厚度优选为基于其电阻率而设定。例如优选为以将屏蔽层7的电阻率除以厚度而得的薄片电阻值成为小于等于0.5Ω的方式，设定屏蔽层7的厚度。通过将屏蔽层7的薄片电阻值设为小于等于0.5Ω，可以再现性良好地抑制来自密封树脂层5的无用的电磁波的泄漏。
接合线8电性连接在配线层22及半导体芯片3。例如，通过接合线8将半导体芯片3与信号配线或接地配线电性连接。
进而，也可以如图4所示设为如下构造：以覆盖配线基板2的侧面的至少一部分的方式形成屏蔽层，使配线层22所具有的配线22A的侧面在配线基板2的侧面露出，且配线22A的侧面与屏蔽层7相接。此时，配线22A具有作为接地配线的功能。可以通过使配线22A电性连接在屏蔽层7而使无用的电磁波经由接地配线逸散到外部。并不限定于此，也可以设为配线层23所具有的配线23A的侧面与屏蔽层7相接的构造。配线23A具有作为接地配线的功能。
另外，在配线层22所具有的配线22A中，也可以设置在配线基板2的侧面露出的多个露出部。由此，可以增加在配线基板2的侧面露出的配线22A的面积，所以可以使配线22A与屏蔽层7的连接电阻变低，且可以提高屏蔽效果。另外，在本实施方式的半导体装置中，通过沿着配线基板2的周缘配置接地配线，而可以使接地配线作为屏蔽层发挥功能，可以抑制经由半导体芯片3或配线基板2放射的无用的电磁波的泄漏。
作为保护层9，例如可以使用不锈钢(SUS304等)或聚酰亚胺树脂等。
进而，本实施方式的半导体装置的构造并不限定于所述构造。参照图5及图6对半导体装置的其他构造例进行说明。此外，在图5及图6所示的半导体装置中，对与图4所示的半导体装置相同的部分标注相同的符号，适当引用图4所示的半导体装置的说明。
图5所示的半导体装置1是代替图4所示的半导体装置1的绝缘层21而包括绝缘层21A及绝缘层21B，还包括设置在绝缘层21A与绝缘层21B之间的导电层15。此外，对于半导体芯片3、密封树脂层5、外部连接端子6、屏蔽层7、接合线8及保护层9等与图4为相同符号的构成要素，适当引用图4所示的半导体装置1的说明。
作为绝缘层21A及绝缘层21B，例如可以使用能够应用于绝缘层21的基板。
导电层15优选为与半导体芯片3的至少一部分重叠。导电层15具有作为接地配线的功能。导电层15例如优选为固体膜或网状膜。
导电层15是例如通过如下方式形成，即：使用光刻技术在同一导电膜上形成抗蚀剂，以该抗蚀剂作为掩模将导电膜的一部分去除。作为导电膜，优选为使用例如可以应用于屏蔽层7的材料。
另外，通孔24是贯通绝缘层21A、导电层15、及绝缘层21B而设置。此外，电性连接在信号配线等的通孔24是与导电层15电性分离。例如可以通过预先在导电层15设置开口而使电性连接在信号配线等的通孔24与导电层15电性分离。此外，配线22A、配线23A电性连接在导电层15。关于配线22A、配线23A、通孔24的构成，引用图4所示的半导体装置1的说明。
通过设置导电层15，可以提高抑制无用的电磁波经由配线基板2泄漏的效果。进而，导电层15的侧面优选的是与屏蔽层7相接。由此，可以增加与屏蔽层7的连接点数，所以可以抑制成为接地端子的外部连接端子6与屏蔽层7的连接不良，另外，可以使连接电阻变低，所以可以提高屏蔽效果。
图6所示的半导体装置1为如下构造：图4所示的半导体装置1的一部分通孔24配置在配线基板2的周缘，且具有在厚度方向(通孔的贯通方向)被切断的形状。此时，配线22A及配线23A具有作为接地配线的功能。通孔24的切断面在配线基板2的侧面露出，且与屏蔽层7相接。此外，在图6所示的半导体装置1中，使通孔24的形状为被切断到厚度方向的中途的形状，但并不限定于此，也可以使通孔24的形状为被切断到厚度方向(通孔24的贯通方向)的最后为止的形状。另外，通孔24的切断面也可以未必通过中心，只要在切断面包含通孔24的一部分即可。
通过形成使通孔24的切断面与屏蔽层7相接的构造，可以增加通孔24与屏蔽层7的接触面积，换言之，可以增加接地配线与屏蔽层7的接触面积，所以可以降低连接电阻，而可以提高屏蔽效果。此外，也可以代替图6所示的半导体装置1的绝缘层21，而设置图5所示的半导体装置1的绝缘层21A及绝缘层21B，且设置导电层15。
如上所述，本实施方式的半导体装置可以通过屏蔽层7而抑制经由半导体芯片3或配线基板2放射的无用的电磁波的泄漏。由此，本实施方式的半导体装置优选地应用于例如智能手机等便携式信息通信终端或平板型信息通信终端等。
[实施例]
在本实施例中，对实际制作的半导体装置及其密接性试验结果进行说明。
在本实施例中，在实施方式所示的步骤中，针对每个样本改变蚀刻步骤(S6)中的溅射蚀刻的时间而制作多个半导体装置的样本，进行所制作的半导体装置的样本的密接性试验。此时，以密封树脂层中所含的无机填充材料的蚀刻速率成为15埃(1.5nm)/分钟的方式，设定溅射蚀刻的条件。另外，作为密接性试验，进行作为由JIS(Japanese IndustrialStandards，日本工业标准)H8504等规定的试验的胶带的剥离试验。将结果示于图7中。
在图7中，横轴表示溅射蚀刻的时间(秒)，纵轴表示通过各样本的密接性试验而剥离的样本的比率(剥离率(％))，圆形记号是表示在溅镀后经过一定时间后进行密接性试验的样本，菱形记号是表示进而在压力锅试验后经过100小时后进行密接性试验的样本。
如图7所示，在溅射蚀刻的时间小于100秒时(蚀刻深度小于2.5nm时)，剥离率高。这是因为无法通过溅射蚀刻将密封树脂层的一部分充分地去除。另外，在溅射蚀刻的时间大于等于300秒(蚀刻深度大于等于7.5nm)时也同样地，剥离率高。这是因为由溅射蚀刻而导致密封树脂层的表面整体灰化。相对于此，在溅射蚀刻的时间为大于等于100秒且小于300秒(蚀刻深度为2.5nm以上且小于7.5nm)时，剥离率低。根据该情况，可知通过调整利用溅射蚀刻而去除的密封树脂层的深度或溅射蚀刻的时间，可以提高屏蔽层与密封树脂层的密接性。
此外，实施方式是作为示例而提出，并非意图限定发明的范围。这些新颖的实施方式能够以其他各种形态实施，可以在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施方式及其变化包含在发明的范围或主旨中，并且包含在申请专利范围中所记载的发明及其均等范围内。
[符号的说明]
1 半导体装置
2 配线基板
3 半导体芯片
4 焊料球
5 密封树脂层
6 外部连接端子
7 屏蔽层
8 接合线
9 保护层
15 导电层
21 绝缘层
21A 绝缘层
21B 绝缘层
22 配线层
22A 配线
23 配线层
23A 配线
24 通孔
28 阻焊层
29 阻焊层
30 无机填充材料
31 离子
32 离子

Claims (19)

1.一种半导体装置的制造方法，其特征在于包括如下步骤：
将多个半导体芯片搭载在配线基板的表面上；
将所述配线基板的表面上的所述多个半导体芯片密封在含有无机填充材料与有机树脂的密封树脂中；
将所述配线基板和所述密封树脂分割为多个密封树脂层，所述多个密封树脂层的每一个中至少具有一个半导体芯片；
将分离后的密封树脂层放置在真空环境中；
通过干式蚀刻去除所述分离后的密封树脂层的一部分，使所述无机填充材料的一部分在所述密封树脂层的正面以及侧面露出，并在所述密封树脂层的正面以及侧面形成凹凸，所述干式蚀刻是在所述真空环境中通过溅射蚀刻至少一个所述分离后的密封树脂层的面而实施；以及
在所述真空环境中通过溅镀沉积在所述分离后的密封树脂层上形成屏蔽层，所述屏蔽层与在所述分离后的密封树脂层的正面以及侧面的所述无机填充材料的所述露出的部分接触，且在所述干式蚀刻后不需要将所述分离后的密封树脂层从所述真空环境中移出地形成所述屏蔽层。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于还包括:在形成所述屏蔽层后，在所述屏蔽层上形成保护层。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于:与所述屏蔽层包含的材料相比，所述保护层包含的材料具有较优的耐蚀性和耐迁移性。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于:沉积所述屏蔽层，以使薄片电阻值小于等于0.5Ω，其中，所述薄片电阻值是将所述屏蔽层的电阻率除以所述屏蔽层的厚度而获得的值。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于:所述屏蔽层包含铜。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于:
将所述半导体芯片搭载在所述配线基板上，使得所述半导体芯片电连接到延伸穿过所述配线基板的厚度的通孔，所述通孔连接到所述配线基板的延伸到所述配线基板的周缘的导体；
所述屏蔽层与所述配线基板的所述周缘处的所述配线基板的所述导体电连接。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于:所述配线基板的所述导体是延伸到所述配线基板的所述周缘的导电网。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于:所述导体在所述配线基板的内部。
9.根据权利要求6所述的半导体装置的制造方法，其特征在于:所述配线基板的所述导体是延伸到所述配线基板的所述周缘的固体膜。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于:所述导体在所述配线基板的内部。
11.根据权利要求1所述的半导体装置的制造方法，其特征在于:所述无机填充材料为粒状。
12.根据权利要求1所述的半导体装置的制造方法，其特征在于:进行所述干式蚀刻的时间为至少100秒且小于300秒。
13.一种半导体装置的制造方法，其特征在于包括如下步骤：
将多个半导体芯片搭载在基板的表面上，所述基板包含内部导电层，所述内部导电层通过露出在所述基板的表面的至少一个通孔与每一个半导体芯片的接地端子电连接；
使用含有无机填充材料与有机树脂的密封树脂覆盖在所述基板的所述表面上的所述多个半导体芯片；
分割所述密封树脂和所述基板而形成多个密封树脂层，所述密封树脂层的每一个中含有半导体芯片，所述基板的所述内部导电层露出在每一个密封树脂层的侧边；
将分离后的密封树脂层放置在真空环境中；
在所述真空环境中通过溅射蚀刻所述分离后的密封树脂层的正面以及侧面，将所述分离后的密封树脂层的一部分去除至2.5nm至7.5nm的深度之间，使所述无机填充材料的一部分在所述分离后的密封树脂层的正面以及侧面露出，并在所述密封树脂层的正面以及侧面形成凹凸；以及
在所述真空环境中通过溅镀沉积在所述分离后的密封树脂层上形成屏蔽层，所述屏蔽层与所述无机填充材料的所述露出的部分接触，并与所述分离后的密封树脂层的所述侧边处的所述内部导电层电连接，且在溅射蚀刻所述分离后的密封树脂层后，不需要将所述分离后的密封树脂层从所述真空环境中移出地形成所述屏蔽层。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于:
在所述溅射蚀刻后，在所述真空环境中对所述分离后的密封树脂层的表面整体灰化。
15.根据权利要求13所述的半导体装置的制造方法，其特征在于还包括:在所述屏蔽层上形成保护层。
16.根据权利要求13所述的半导体装置的制造方法，其特征在于:沉积所述屏蔽层，以使薄片电阻值小于等于0.5Ω，其中，所述薄片电阻值是将所述屏蔽层的电阻率除以所述屏蔽层的厚度而获得的值。
17.根据权利要求13所述的半导体装置的制造方法，其特征在于:所述无机填充材料为粒状。
18.根据权利要求13所述的半导体装置的制造方法，其特征在于:所述内部导电层是嵌入在所述基板的网。
19.根据权利要求13所述的半导体装置的制造方法，其特征在于:所述真空环境是溅镀室。
CN201910213744.4A 2013-12-13 2014-09-05 半导体装置的制造方法及半导体装置 Active CN110010587B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-258704 2013-12-13
JP2013258704A JP6219155B2 (ja) 2013-12-13 2013-12-13 半導体装置の製造方法
CN201410452584.6A CN104716053A (zh) 2013-12-13 2014-09-05 半导体装置的制造方法及半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410452584.6A Division CN104716053A (zh) 2013-12-13 2014-09-05 半导体装置的制造方法及半导体装置

Publications (2)

Publication Number Publication Date
CN110010587A CN110010587A (zh) 2019-07-12
CN110010587B true CN110010587B (zh) 2023-02-21

Family

ID=53369429

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410452584.6A Pending CN104716053A (zh) 2013-12-13 2014-09-05 半导体装置的制造方法及半导体装置
CN201910213744.4A Active CN110010587B (zh) 2013-12-13 2014-09-05 半导体装置的制造方法及半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410452584.6A Pending CN104716053A (zh) 2013-12-13 2014-09-05 半导体装置的制造方法及半导体装置

Country Status (4)

Country Link
US (1) US10312197B2 (zh)
JP (1) JP6219155B2 (zh)
CN (2) CN104716053A (zh)
TW (1) TWI579934B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
CN107710406B (zh) * 2015-06-04 2020-10-16 株式会社村田制作所 高频模块
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
JP6480823B2 (ja) * 2015-07-23 2019-03-13 東芝メモリ株式会社 半導体装置の製造方法
JP6418605B2 (ja) * 2015-07-31 2018-11-07 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
KR102044411B1 (ko) * 2015-08-26 2019-11-13 가부시키가이샤 아루박 전자 부품의 제조 방법 및 처리 시스템
JP6397806B2 (ja) * 2015-09-11 2018-09-26 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP6617497B2 (ja) * 2015-09-25 2019-12-11 Tdk株式会社 半導体パッケージの製造方法
KR20170127324A (ko) * 2016-05-11 2017-11-21 (주)제이티 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
JP6887326B2 (ja) * 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
CN108770227B (zh) * 2018-06-14 2021-07-13 环旭电子股份有限公司 一种基于二次塑封的SiP模组的制造方法及SiP模组
CN108601241B (zh) * 2018-06-14 2021-12-24 环旭电子股份有限公司 一种SiP模组及其制造方法
US11508668B2 (en) * 2020-12-03 2022-11-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN115881675B (zh) * 2023-02-08 2024-04-02 荣耀终端有限公司 封装基板、其制备方法、封装结构及电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343677A (en) * 1981-03-23 1982-08-10 Bell Telephone Laboratories, Incorporated Method for patterning films using reactive ion etching thereof
JPH03130373A (ja) * 1989-10-13 1991-06-04 Fujitsu Ltd ガラスフィラー入り樹脂成形品の表面処理方法
JPH06236981A (ja) 1993-02-10 1994-08-23 Fujitsu Ltd 固体撮像素子
JPH0745948A (ja) * 1993-07-28 1995-02-14 Ibiden Co Ltd 多層配線板及びその製造方法
JP2845847B2 (ja) 1996-11-12 1999-01-13 九州日本電気株式会社 半導体集積回路
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3901437B2 (ja) * 2000-09-07 2007-04-04 株式会社リコー 樹脂成形用断熱スタンパーおよびその製造方法
JP2003264373A (ja) * 2002-03-08 2003-09-19 Kanegafuchi Chem Ind Co Ltd プリント配線板用積層体
JP2003273113A (ja) * 2002-03-18 2003-09-26 Seiko Epson Corp 半導体装置および配線形成方法
JP3810359B2 (ja) 2002-09-19 2006-08-16 松下電器産業株式会社 半導体装置及びその製造方法
TW200507218A (en) 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP2007103632A (ja) 2005-10-04 2007-04-19 Nec Electronics Corp 半導体集積回路の設計方法および半導体集積回路
JP4752586B2 (ja) 2006-04-12 2011-08-17 ソニー株式会社 半導体装置の製造方法
US20080083957A1 (en) 2006-10-05 2008-04-10 Wen-Chieh Wei Micro-electromechanical system package
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
US8373281B2 (en) * 2008-07-31 2013-02-12 Sanyo Electric Co., Ltd. Semiconductor module and portable apparatus provided with semiconductor module
JP2011142204A (ja) 2010-01-07 2011-07-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2012151326A (ja) 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
US20130168231A1 (en) * 2011-12-31 2013-07-04 Intermolecular Inc. Method For Sputter Deposition And RF Plasma Sputter Etch Combinatorial Processing
JP6001893B2 (ja) 2012-03-23 2016-10-05 ローム株式会社 セルベースｉｃ、セルベースｉｃのレイアウトシステムおよびレイアウト方法

Also Published As

Publication number Publication date
JP2015115559A (ja) 2015-06-22
JP6219155B2 (ja) 2017-10-25
TWI579934B (zh) 2017-04-21
TW201523748A (zh) 2015-06-16
US10312197B2 (en) 2019-06-04
CN110010587A (zh) 2019-07-12
CN104716053A (zh) 2015-06-17
US20150171021A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
CN110010587B (zh) 半导体装置的制造方法及半导体装置
JP6412844B2 (ja) 電子部品
JP6418605B2 (ja) 半導体装置および半導体装置の製造方法
US9269673B1 (en) Semiconductor device packages
US7198987B1 (en) Overmolded semiconductor package with an integrated EMI and RFI shield
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
TW201523829A (zh) 半導體裝置及半導體裝置之製造方法
US8508023B1 (en) System and method for lowering contact resistance of the radio frequency (RF) shield to ground
JP2013197209A (ja) 半導体装置及びその製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
JP2008258478A (ja) 電子部品装置およびその製造方法
JP2010056180A (ja) 回路モジュール
TWI398198B (zh) 具有接地屏蔽結構之電路板及其製作方法
US11302647B2 (en) Semiconductor device package including conductive layers as shielding and method of manufacturing the same
CN105244327B (zh) 电子装置模块及其制造方法
JP3940589B2 (ja) セラミック配線基板の製造方法
JP2012160577A (ja) 半導体装置の製造方法および半導体装置
JP2003078237A (ja) セラミック配線基板
JP2003163443A (ja) セラミック配線基板
JP2003101171A (ja) セラミック配線基板
JP2012186403A (ja) 半導体装置の製造方法
JP2003101170A (ja) セラミック配線基板
JP2003101169A (ja) セラミック配線基板
JP2003046205A (ja) セラミック配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Applicant before: Pangea Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211028

Address after: Tokyo

Applicant after: Pangea Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant