JPH06236981A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH06236981A JPH06236981A JP5021592A JP2159293A JPH06236981A JP H06236981 A JPH06236981 A JP H06236981A JP 5021592 A JP5021592 A JP 5021592A JP 2159293 A JP2159293 A JP 2159293A JP H06236981 A JPH06236981 A JP H06236981A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- metal bumps
- substrates
- state image
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/381—Pitch distance
Abstract
(57)【要約】
【目的】 固体撮像素子に関し、熱膨張率が互いに異な
る半導体基板の膨張、収縮により金属バンプが位置ずれ
しても互いに接触しないようにした固体撮像素子を目的
とする。 【構成】 互いに熱膨張係数が異なるHgCdTe基板１とSi
基板５のうち、一方のHgCdTe基板１に光検知素子３を設
け、他方のSi基板５に前記光検知素子３の信号を処理す
る信号処理素子４を設けて、両者の半導体素子３，４を
金属バンプ6A, 6Bを用いて接続して成る固体撮像素子に
於いて、前記両者の基板１，５上に設けた金属バンプ6
A，6B間の隙間に絶縁体壁11A, 11Bを形成して、前記金
属バンプ6A,6Bを該絶縁体膜壁11A, 11Bにより隔離す
る。
る半導体基板の膨張、収縮により金属バンプが位置ずれ
しても互いに接触しないようにした固体撮像素子を目的
とする。 【構成】 互いに熱膨張係数が異なるHgCdTe基板１とSi
基板５のうち、一方のHgCdTe基板１に光検知素子３を設
け、他方のSi基板５に前記光検知素子３の信号を処理す
る信号処理素子４を設けて、両者の半導体素子３，４を
金属バンプ6A, 6Bを用いて接続して成る固体撮像素子に
於いて、前記両者の基板１，５上に設けた金属バンプ6
A，6B間の隙間に絶縁体壁11A, 11Bを形成して、前記金
属バンプ6A,6Bを該絶縁体膜壁11A, 11Bにより隔離す
る。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像素子に係り、特
に熱膨張係数が互いに異なる半導体基板に形成した半導
体素子同士を金属バンプで接続したハイブリッド型の固
体撮像素子に於いて欠陥画素の発生を防止した構造に関
する。
に熱膨張係数が互いに異なる半導体基板に形成した半導
体素子同士を金属バンプで接続したハイブリッド型の固
体撮像素子に於いて欠陥画素の発生を防止した構造に関
する。
【０００２】エネルギーギャップの狭い水銀・カドミウ
ム・テルル（HgCdTe）よりなる半導体基板上に複数の受
光素子を二次元的に配置した光電変換素子部と、光電変
換された信号を読み出すための信号処理部を設け、前記
HgCdTe基板より熱膨張係数が小さいSi基板とを金属バン
プで接続してハイブリッド型の固体撮像素子が形成され
ている。
ム・テルル（HgCdTe）よりなる半導体基板上に複数の受
光素子を二次元的に配置した光電変換素子部と、光電変
換された信号を読み出すための信号処理部を設け、前記
HgCdTe基板より熱膨張係数が小さいSi基板とを金属バン
プで接続してハイブリッド型の固体撮像素子が形成され
ている。
【０００３】このような赤外線固体撮像素子は、近年、
益々画素数を増大させ、高解像度化が図られている。こ
のような多数の画素のうち、一部でも欠陥画素が発生す
るとその固体撮像素子は使用できなくなるので、画素数
が増加しても欠陥画素の発生しない高信頼性、高耐久性
の赤外線固体撮像素子が要求されている。
益々画素数を増大させ、高解像度化が図られている。こ
のような多数の画素のうち、一部でも欠陥画素が発生す
るとその固体撮像素子は使用できなくなるので、画素数
が増加しても欠陥画素の発生しない高信頼性、高耐久性
の赤外線固体撮像素子が要求されている。
【０００４】
【従来の技術】従来のハイブリッド型の固体撮像素子
を、図4(a)の斜視図と図4(b)の断面図に示す。図4(a)と
図4(b)に示すように、例えばｐ型のHgCdTe基板１の所定
領域にボロン（Ｂ）等のｎ型の不純物原子をイオン注入
してｎ+ 層２を設けて形成した光検知素子３と、Si基板
５に上記光検知素子３で光電変換して得られた信号を処
理する信号処理素子４を設け、両者の半導体素子3,4 同
士をInの金属バンプ6A,6Bで接続してハイブリッド型の
固体撮像素子７が形成されている。
を、図4(a)の斜視図と図4(b)の断面図に示す。図4(a)と
図4(b)に示すように、例えばｐ型のHgCdTe基板１の所定
領域にボロン（Ｂ）等のｎ型の不純物原子をイオン注入
してｎ+ 層２を設けて形成した光検知素子３と、Si基板
５に上記光検知素子３で光電変換して得られた信号を処
理する信号処理素子４を設け、両者の半導体素子3,4 同
士をInの金属バンプ6A,6Bで接続してハイブリッド型の
固体撮像素子７が形成されている。
【０００５】上記した光検知素子３と信号処理素子４と
は、室温に於いて両者の基板1,5 に同一のピッチで配設
しており、またその各々の半導体素子3,5 上に金属バン
プ6A,6B を設け、室温において金属バンプ6A,6B 同士を
赤外線カメラを備えたアライメント装置を用いて正確に
位置合わせしながら、２枚の基板1,5 を貼り合わせて金
属バンプ6A,6B 同士を圧着して接合している。
は、室温に於いて両者の基板1,5 に同一のピッチで配設
しており、またその各々の半導体素子3,5 上に金属バン
プ6A,6B を設け、室温において金属バンプ6A,6B 同士を
赤外線カメラを備えたアライメント装置を用いて正確に
位置合わせしながら、２枚の基板1,5 を貼り合わせて金
属バンプ6A,6B 同士を圧着して接合している。
【０００６】
【発明が解決しようとする課題】ところで、上記した赤
外線を検知する固体撮像素子は、動作中に素子自身より
発生する熱によって生じる不要な熱雑音の信号を除去す
るために、例えば液体窒素温度(77 °K)の低温に冷却し
て動作させている。
外線を検知する固体撮像素子は、動作中に素子自身より
発生する熱によって生じる不要な熱雑音の信号を除去す
るために、例えば液体窒素温度(77 °K)の低温に冷却し
て動作させている。
【０００７】図5(a)に示すように、この固体撮像素子７
の非動作時の温度T1は室温であり、図5(b)に示すよう
に、動作時には例えば液体窒素温度T2に冷却されている
ので、固体撮像素子を動作させる度に両者の基板1,5
は、（T1−T2）の温度差に曝されることになり、収縮、
膨張を繰り返すことになる。
の非動作時の温度T1は室温であり、図5(b)に示すよう
に、動作時には例えば液体窒素温度T2に冷却されている
ので、固体撮像素子を動作させる度に両者の基板1,5
は、（T1−T2）の温度差に曝されることになり、収縮、
膨張を繰り返すことになる。
【０００８】上記したHgCdTe基板１とSi基板５のように
互いに熱膨張係数が異なる異種基板を貼り合わせた構造
の固体撮像素子に於いては、冷却時には両者の基板1,5
の端部の部分の金属バンプ6A-1と、6B-1の間に歪み量Δ
Ｌの歪みが発生する。この固体撮像素子の動作、非動作
による温度変動のサイクルを多数繰り返すと、図5(b)に
示すように金属バンプ6A,6B が変形し、図の切断部分で
示すように、金属バンプ6A-1,6B-1 に切断が発生するこ
とがある。
互いに熱膨張係数が異なる異種基板を貼り合わせた構造
の固体撮像素子に於いては、冷却時には両者の基板1,5
の端部の部分の金属バンプ6A-1と、6B-1の間に歪み量Δ
Ｌの歪みが発生する。この固体撮像素子の動作、非動作
による温度変動のサイクルを多数繰り返すと、図5(b)に
示すように金属バンプ6A,6B が変形し、図の切断部分で
示すように、金属バンプ6A-1,6B-1 に切断が発生するこ
とがある。
【０００９】この場合、金属バンプが切断された１画素
の信号は読み出すことが出来ず、欠陥画素になるという
問題がある。また図６に示すように、例えば金属バンプ
6A-1と6B-1のつなぎ目の部分がずれると、図の金属バン
プ6A-1,6B-1 の接触部分Ａで隣接する金属バンプ6A-2,6
B-2同士が互いに接触する場合がある。このような状態
では、光検知素子3Aと3Bで構成される２つの画素は互い
に混ざり合うために、２画素とも欠陥画素になる。
の信号は読み出すことが出来ず、欠陥画素になるという
問題がある。また図６に示すように、例えば金属バンプ
6A-1と6B-1のつなぎ目の部分がずれると、図の金属バン
プ6A-1,6B-1 の接触部分Ａで隣接する金属バンプ6A-2,6
B-2同士が互いに接触する場合がある。このような状態
では、光検知素子3Aと3Bで構成される２つの画素は互い
に混ざり合うために、２画素とも欠陥画素になる。
【００１０】このように動作、非動作の温度サイクルを
繰り返す内に欠陥画素が発生するという不都合があり、
固体撮像素子の信頼性、或いは耐久性を低下させてい
た。本発明は上記した問題点を解決するもので、上記し
た温度変動によって仮に金属バンプが位置ずれしても、
画素同士が混じり合うような欠点を除去した固体撮像素
子の提供を目的とする。
繰り返す内に欠陥画素が発生するという不都合があり、
固体撮像素子の信頼性、或いは耐久性を低下させてい
た。本発明は上記した問題点を解決するもので、上記し
た温度変動によって仮に金属バンプが位置ずれしても、
画素同士が混じり合うような欠点を除去した固体撮像素
子の提供を目的とする。
【００１１】
【課題を解決するための手段】本発明の固体撮像素子
は、請求項１に示すように互いに熱膨張係数が異なる半
導体基板のうち、一方の半導体基板に光検知素子を設
け、他方の半導体基板に前記光検知素子の信号を処理す
る信号処理素子を設け、両者の半導体素子を金属バンプ
を用いて接続してなる固体撮像素子に於いて、前記各基
板上に設けた金属バンプ間の隙間に絶縁体壁を設け、前
記金属バンプを上記絶縁体壁で仕切られた空間部内に設
けたことを特徴とする。
は、請求項１に示すように互いに熱膨張係数が異なる半
導体基板のうち、一方の半導体基板に光検知素子を設
け、他方の半導体基板に前記光検知素子の信号を処理す
る信号処理素子を設け、両者の半導体素子を金属バンプ
を用いて接続してなる固体撮像素子に於いて、前記各基
板上に設けた金属バンプ間の隙間に絶縁体壁を設け、前
記金属バンプを上記絶縁体壁で仕切られた空間部内に設
けたことを特徴とする。
【００１２】また請求項２に示すように、前記絶縁体壁
を、前記両者の基板を貼り合わせて接続した時の基板間
の間隔と同程度の高さになるように設け、更に絶縁体壁
と金属バンプの間に隙間を設けたことを特徴とする。
を、前記両者の基板を貼り合わせて接続した時の基板間
の間隔と同程度の高さになるように設け、更に絶縁体壁
と金属バンプの間に隙間を設けたことを特徴とする。
【００１３】また請求項３に示すように、前記各々の基
板に設ける各々の絶縁体壁の高さを、各々異なるように
設け、前記各々の基板に設ける金属バンプの間の隙間の
位置と、前記各々の基板に設ける絶縁体壁の間の隙間の
位置とを互いに異ならせたことを特徴とする。
板に設ける各々の絶縁体壁の高さを、各々異なるように
設け、前記各々の基板に設ける金属バンプの間の隙間の
位置と、前記各々の基板に設ける絶縁体壁の間の隙間の
位置とを互いに異ならせたことを特徴とする。
【００１４】
【作用】図1(a)と図1(b)に示す本発明の固体撮像素子に
於けるように、各々のHgCdTe基板１と、Si基板５に接続
する金属バンプ6A,6B の周辺部分で、金属バンプ6A,6B
の形成されていない両者の基板1,5 領域に絶縁体壁11を
設ける。この絶縁体壁11の高さが、両者の基板1,5 を貼
り合わせて接続した時の両者の基板1,5 間の間隔と略同
じ高さになるように、絶縁体壁11の高さを調整して形成
する。
於けるように、各々のHgCdTe基板１と、Si基板５に接続
する金属バンプ6A,6B の周辺部分で、金属バンプ6A,6B
の形成されていない両者の基板1,5 領域に絶縁体壁11を
設ける。この絶縁体壁11の高さが、両者の基板1,5 を貼
り合わせて接続した時の両者の基板1,5 間の間隔と略同
じ高さになるように、絶縁体壁11の高さを調整して形成
する。
【００１５】また２枚の基板1,5 に設けた各々の絶縁体
壁11A,11B の間には適当な隙間ｄを設けておく。このよ
うな隙間ｄを設ける理由は、両者の基板1,5 の膨張、収
縮の際に絶縁体壁11A,11B が折れたり、曲がったりして
亀裂が発生しないようにする為に設ける。
壁11A,11B の間には適当な隙間ｄを設けておく。このよ
うな隙間ｄを設ける理由は、両者の基板1,5 の膨張、収
縮の際に絶縁体壁11A,11B が折れたり、曲がったりして
亀裂が発生しないようにする為に設ける。
【００１６】また金属バンプ6A,6B と絶縁体壁11A,11B
の間にも適当な間隔の隙間ｓを設ける。この隙間ｓは前
記した歪み量ΔＬに略等しくして、金属バンプ6A,6B が
収縮、膨張して傾いた時に絶縁体壁11A,11B に当たって
絶縁体壁11A,11B に亀裂や、位置ずれが発生しないよう
にする。
の間にも適当な間隔の隙間ｓを設ける。この隙間ｓは前
記した歪み量ΔＬに略等しくして、金属バンプ6A,6B が
収縮、膨張して傾いた時に絶縁体壁11A,11B に当たって
絶縁体壁11A,11B に亀裂や、位置ずれが発生しないよう
にする。
【００１７】また本発明の固体撮像素子の他の構造とし
て図２に示すように、上記の両者の基板1,5 上に形成す
る金属バンプ6A,6B および絶縁体壁11A,11B の高さが、
互いに異なる高さとし、金属バンプ6A,6B 同士の接続点
ＡのSi基板５からの高さと、絶縁体壁11A,11B の接続点
ＢのSi基板５からの高さが異なるように形成する。この
ようにする理由は、金属バンプ6A,6B が両者の基板1,5
の歪みによって傾いた場合でも、上記した絶縁体壁11A,
11B で支えられるようになる。
て図２に示すように、上記の両者の基板1,5 上に形成す
る金属バンプ6A,6B および絶縁体壁11A,11B の高さが、
互いに異なる高さとし、金属バンプ6A,6B 同士の接続点
ＡのSi基板５からの高さと、絶縁体壁11A,11B の接続点
ＢのSi基板５からの高さが異なるように形成する。この
ようにする理由は、金属バンプ6A,6B が両者の基板1,5
の歪みによって傾いた場合でも、上記した絶縁体壁11A,
11B で支えられるようになる。
【００１８】更に図1(a)の構造と同様に、絶縁体壁11A,
11B 同士の間に隙間ｄを設けるとともに、縁体壁11A,11
B と金属バンプ6A,6B の間にも間隔ｓの隙間を設ける。
11B 同士の間に隙間ｄを設けるとともに、縁体壁11A,11
B と金属バンプ6A,6B の間にも間隔ｓの隙間を設ける。
【００１９】
【実施例】以下、図１〜図３を用いて本発明の実施例を
詳細に説明する。図１は本発明の固体撮像素子の第１実
施例を示す断面図と平面図、図２は第２実施例を示す断
面図、図３は本発明の固体撮像素子の動作断面図を示
し、図中において、図４〜図６と同一部材には同一符号
を付している。
詳細に説明する。図１は本発明の固体撮像素子の第１実
施例を示す断面図と平面図、図２は第２実施例を示す断
面図、図３は本発明の固体撮像素子の動作断面図を示
し、図中において、図４〜図６と同一部材には同一符号
を付している。
【００２０】本発明の固体撮像素子の第１実施例は、図
1(a)と図1(b)に示すように、金属バンプ6A,6B が設けら
れている両者の基板1,5 に於いて、該金属バンプ6A,6B
が設けられている領域の以外の領域にスピンオングラス
膜(SOG膜) や、或いはポリイミド膜のような絶縁性膜よ
りなる絶縁体壁11A,11B を設けた点にある。
1(a)と図1(b)に示すように、金属バンプ6A,6B が設けら
れている両者の基板1,5 に於いて、該金属バンプ6A,6B
が設けられている領域の以外の領域にスピンオングラス
膜(SOG膜) や、或いはポリイミド膜のような絶縁性膜よ
りなる絶縁体壁11A,11B を設けた点にある。
【００２１】この絶縁体壁11A,11B は金属バンプ6A,6B
より所定の間隔ｓを隔てて設けており、また絶縁体壁11
A,11B 同士は所定の間隔ｄを設けて形成している。この
ような間隔ｓとｄを設けて絶縁体壁11A,11B を設けるこ
とで、図3(a)に示すように、接続された金属バンプ6A-
1,6B-1 の接続部分Ａがずれた場合でも、隣接する金属
バンプ6A-2,6B-2 と接触するのが防止される。更に両者
の基板1,5 に歪みが発生した場合においても、絶縁体壁
11A と11B が隣接する正常な金属バンプ6A-2,6B-2 に接
触して影響を及ぼすことが無くなる。
より所定の間隔ｓを隔てて設けており、また絶縁体壁11
A,11B 同士は所定の間隔ｄを設けて形成している。この
ような間隔ｓとｄを設けて絶縁体壁11A,11B を設けるこ
とで、図3(a)に示すように、接続された金属バンプ6A-
1,6B-1 の接続部分Ａがずれた場合でも、隣接する金属
バンプ6A-2,6B-2 と接触するのが防止される。更に両者
の基板1,5 に歪みが発生した場合においても、絶縁体壁
11A と11B が隣接する正常な金属バンプ6A-2,6B-2 に接
触して影響を及ぼすことが無くなる。
【００２２】また絶縁体壁11A と絶縁体壁11B の間に間
隔ｄを設けることで、両者の基板1,5 に仮に歪みが発生
した場合でも、両者の基板1,5 の膨張、収縮によって絶
縁体壁11A と11B が互いにぶつかり合い、折れたり，曲
がったりする事故を防止することができる。
隔ｄを設けることで、両者の基板1,5 に仮に歪みが発生
した場合でも、両者の基板1,5 の膨張、収縮によって絶
縁体壁11A と11B が互いにぶつかり合い、折れたり，曲
がったりする事故を防止することができる。
【００２３】また、本発明の固体撮像素子の第２実施例
を図２に示す。図示している如く、第２実施例では、両
者の基板1,5 に設ける金属バンプ6A,6B の接続点Ａと、
両者の基板1,5 に設ける絶縁体壁11A,11B の接続点Ｂの
位置を互いに異ならせた点にある。
を図２に示す。図示している如く、第２実施例では、両
者の基板1,5 に設ける金属バンプ6A,6B の接続点Ａと、
両者の基板1,5 に設ける絶縁体壁11A,11B の接続点Ｂの
位置を互いに異ならせた点にある。
【００２４】このようにすると、図3(b)に示すように、
仮に両者の基板1,5 の膨張、或いは収縮によって、両者
の金属バンプ6A,6B が折れ曲がり、位置ずれした場合で
も、接続のずれた位置が両者の絶縁体壁11B の接続点Ｂ
に合致しないので、絶縁体壁11A,11B が支えとなって、
金属バンプ6A,6B の接続のずれ量を低減でき、金属バン
プ6Aと6Bの接続部Ａが剥がれるまでには至らない。
仮に両者の基板1,5 の膨張、或いは収縮によって、両者
の金属バンプ6A,6B が折れ曲がり、位置ずれした場合で
も、接続のずれた位置が両者の絶縁体壁11B の接続点Ｂ
に合致しないので、絶縁体壁11A,11B が支えとなって、
金属バンプ6A,6B の接続のずれ量を低減でき、金属バン
プ6Aと6Bの接続部Ａが剥がれるまでには至らない。
【００２５】なお、上記した実施例では、絶縁体壁11A,
11B を両者の基板に設けているが、この絶縁体壁をHgCd
Te基板１、或いはSi基板５の何れか一方に設けても良
い。
11B を両者の基板に設けているが、この絶縁体壁をHgCd
Te基板１、或いはSi基板５の何れか一方に設けても良
い。
【００２６】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な構成で、固体撮像素子の動作、非動
作に於いて、両者の基板を室温の非動作温度より例えば
液体窒素温度の動作温度の間の温度変動の環境に曝した
場合でも、両者の金属のバンプの切断、或いは隣接する
金属バンプ同士の接触の機会を減少させることができ、
欠陥画素の発生を防止した高信頼度、高耐久度の固体撮
像素子を得ることが可能となる効果がある。
よれば極めて簡単な構成で、固体撮像素子の動作、非動
作に於いて、両者の基板を室温の非動作温度より例えば
液体窒素温度の動作温度の間の温度変動の環境に曝した
場合でも、両者の金属のバンプの切断、或いは隣接する
金属バンプ同士の接触の機会を減少させることができ、
欠陥画素の発生を防止した高信頼度、高耐久度の固体撮
像素子を得ることが可能となる効果がある。
【図面の簡単な説明】
【図１】 本発明の固体撮像素子の第１実施例を示す断
面図と平面図である。
面図と平面図である。
【図２】 本発明の固体撮像素子の第２実施例を示す断
面図である。
面図である。
【図３】 本発明の固体撮像素子の動作を示す断面図で
ある。
ある。
【図４】 従来の固体撮像素子の説明図である。
【図５】 従来の固体撮像素子の不都合な状態を示す断
面図である。
面図である。
【図６】 従来の固体撮像素子の不都合な状態を示す断
面図である。
面図である。
１はHgCdTe基板 ２はｎ+ 層 ３は光検知素子 ４は信号処理素子 ５はSi基板 6A,6B,6A-1,6B-1,6A-2,6B-2 は金属バンプ ７は固体撮像素子 11A,11B は絶縁体壁
Claims (3)
- 【請求項１】 互いに熱膨張係数が異なる半導体基板
(1,5) のうち、一方の半導体基板(1) に光検知素子(3)
を設け、他方の半導体基板(5) に前記光検知素子(3) の
信号を処理する信号処理素子(4) を設けて、両者の半導
体素子(3,4) を金属バンプ(6A,6B) を用いて接続してな
る固体撮像素子に於いて、 前記両者の基板(1,5) 上に設けた金属バンプ(6A,6B) 間
の隙間に絶縁体壁(11A,11B) を形成して、前記各金属バ
ンプ(6A,6B) を該絶縁体壁(11A,11B) により隔離したこ
とを特徴とする固体撮像素子。 - 【請求項２】 前記絶縁体壁(11A,11B) は、前記両者の
基板(1,5) を貼り合わせて接合した時の両者の基板(1,
5) 間の間隔と同程度の高さになるように形成し、更に
絶縁体壁(11A,11B) と金属バンプ(6A,6B) の間に隙間を
設けたことを特徴とする請求項１記載の固体撮像素子。 - 【請求項３】 前記両者の基板(1,5) に設ける前記絶縁
体壁(11A,11B) の高さをそれぞれ異なるように形成し
て、該基板(1,5) に設けた金属バンプ(6A,6B)間の接合
面位置と、前記基板(1,5) に設ける絶縁体壁(11A,11B)
間の隙間位置とを互いに位置ずれさせたことを特徴とす
る請求項１の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021592A JPH06236981A (ja) | 1993-02-10 | 1993-02-10 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021592A JPH06236981A (ja) | 1993-02-10 | 1993-02-10 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236981A true JPH06236981A (ja) | 1994-08-23 |
Family
ID=12059315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5021592A Withdrawn JPH06236981A (ja) | 1993-02-10 | 1993-02-10 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236981A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606186A (en) * | 1993-12-20 | 1997-02-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit including opposed substrates of different semiconductor materials and method of manufacturing the semiconductor integrated circuit |
| US5726500A (en) * | 1994-04-08 | 1998-03-10 | Thomson-Csf | Semiconductor hybrid component |
| US6030854A (en) * | 1996-03-29 | 2000-02-29 | Intel Corporation | Method for producing a multilayer interconnection structure |
| JP2000236482A (ja) * | 1998-12-14 | 2000-08-29 | Sharp Corp | 二次元画像検出器およびその製造方法 |
| WO2001028003A1 (en) * | 1999-10-14 | 2001-04-19 | Sun Microsystems, Inc. | Face-to-face chips |
| KR20020001207A (ko) * | 2000-06-27 | 2002-01-09 | 곽정소 | 실리콘 영상센서의 제조방법 |
| KR20050020708A (ko) * | 2003-08-22 | 2005-03-04 | 소니 가부시끼 가이샤 | 전기 회로 기판 |
| EP2154720A1 (en) * | 2008-08-14 | 2010-02-17 | L-3 Communications Cincinnati Electronics | Pixel interconnect insulators and methods thereof |
| JP2011232282A (ja) * | 2010-04-30 | 2011-11-17 | Shimadzu Corp | 放射線撮像装置 |
| JP2012508470A (ja) * | 2008-11-07 | 2012-04-05 | レイセオン カンパニー | 読み出し集積チップとの酸化物結合に適した検出器の作成方法 |
| US8154099B2 (en) | 2009-08-19 | 2012-04-10 | Raytheon Company | Composite semiconductor structure formed using atomic bonding and adapted to alter the rate of thermal expansion of a substrate |
| JP2016012704A (ja) * | 2014-06-30 | 2016-01-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 接合構造体、接合方法、基板構造体、無線モジュールおよび無線通信装置（伝送経路上を避けて設計された充填材料構造） |
| US9570414B2 (en) | 2013-11-06 | 2017-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the semiconductor device |
| WO2017175376A1 (ja) * | 2016-04-08 | 2017-10-12 | オリンパス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN108807428A (zh) * | 2018-04-26 | 2018-11-13 | 武汉高芯科技有限公司 | 带隔离栏的焦平面阵列及其制备方法 |
| US10312197B2 (en) | 2013-12-13 | 2019-06-04 | Toshiba Memory Corporation | Method of manufacturing semiconductor device and semiconductor device |
-
1993
- 1993-02-10 JP JP5021592A patent/JPH06236981A/ja not_active Withdrawn
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606186A (en) * | 1993-12-20 | 1997-02-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit including opposed substrates of different semiconductor materials and method of manufacturing the semiconductor integrated circuit |
| US5726500A (en) * | 1994-04-08 | 1998-03-10 | Thomson-Csf | Semiconductor hybrid component |
| US6030854A (en) * | 1996-03-29 | 2000-02-29 | Intel Corporation | Method for producing a multilayer interconnection structure |
| JP2000236482A (ja) * | 1998-12-14 | 2000-08-29 | Sharp Corp | 二次元画像検出器およびその製造方法 |
| WO2001028003A1 (en) * | 1999-10-14 | 2001-04-19 | Sun Microsystems, Inc. | Face-to-face chips |
| US6500696B2 (en) | 1999-10-14 | 2002-12-31 | Sun Microsystems, Inc. | Face to face chip |
| US6559531B1 (en) | 1999-10-14 | 2003-05-06 | Sun Microsystems, Inc. | Face to face chips |
| KR20020001207A (ko) * | 2000-06-27 | 2002-01-09 | 곽정소 | 실리콘 영상센서의 제조방법 |
| KR20050020708A (ko) * | 2003-08-22 | 2005-03-04 | 소니 가부시끼 가이샤 | 전기 회로 기판 |
| US7777186B2 (en) | 2008-08-14 | 2010-08-17 | L-3 Communications Cincinnati Electronics Corporation | Pixel interconnect insulators and methods thereof |
| EP2154720A1 (en) * | 2008-08-14 | 2010-02-17 | L-3 Communications Cincinnati Electronics | Pixel interconnect insulators and methods thereof |
| JP2012508470A (ja) * | 2008-11-07 | 2012-04-05 | レイセオン カンパニー | 読み出し集積チップとの酸化物結合に適した検出器の作成方法 |
| US8154099B2 (en) | 2009-08-19 | 2012-04-10 | Raytheon Company | Composite semiconductor structure formed using atomic bonding and adapted to alter the rate of thermal expansion of a substrate |
| JP2011232282A (ja) * | 2010-04-30 | 2011-11-17 | Shimadzu Corp | 放射線撮像装置 |
| US9570414B2 (en) | 2013-11-06 | 2017-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the semiconductor device |
| US10312197B2 (en) | 2013-12-13 | 2019-06-04 | Toshiba Memory Corporation | Method of manufacturing semiconductor device and semiconductor device |
| JP2016012704A (ja) * | 2014-06-30 | 2016-01-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 接合構造体、接合方法、基板構造体、無線モジュールおよび無線通信装置（伝送経路上を避けて設計された充填材料構造） |
| US9780442B2 (en) | 2014-06-30 | 2017-10-03 | International Business Machines Corporation | Wireless communication device with joined semiconductors |
| US10090586B2 (en) | 2014-06-30 | 2018-10-02 | International Business Machines Corporation | Wireless communication device with joined semiconductors |
| WO2017175376A1 (ja) * | 2016-04-08 | 2017-10-12 | オリンパス株式会社 | 半導体装置および半導体装置の製造方法 |
| US20190013347A1 (en) * | 2016-04-08 | 2019-01-10 | Olympus Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN108807428A (zh) * | 2018-04-26 | 2018-11-13 | 武汉高芯科技有限公司 | 带隔离栏的焦平面阵列及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06236981A (ja) | 固体撮像素子 | |
| US11942501B2 (en) | Solid-state image pickup apparatus and image pickup system | |
| KR102306670B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US7432530B2 (en) | Solid-state imaging device and method of manufacturing same | |
| US7420231B2 (en) | Solid state imaging pick-up device and method of manufacturing the same | |
| US7345278B2 (en) | Infrared ray detection device, method of fabricating the same and infrared ray camera | |
| EP2226843B1 (en) | Solid-state image pickup element, method of manufacturing the same, and electronic apparatus using the same | |
| CN102365741A (zh) | 背面入射型固体摄像元件 | |
| JP4494745B2 (ja) | 半導体装置 | |
| JP2008060198A (ja) | 固体撮像装置の製造方法 | |
| JP6127747B2 (ja) | 赤外線センサ、及び、赤外線センサの製造方法 | |
| KR102445093B1 (ko) | 광검출기 어레이 및 그 제조 방법 | |
| JPH05315578A (ja) | 固体撮像装置 | |
| JPS6142869B2 (ja) | ||
| JPH06163865A (ja) | 半導体装置の製造方法および製造装置 | |
| JP2576383B2 (ja) | バンプ接合によるハイブリッド構造素子の製造方法 | |
| KR100671139B1 (ko) | 고체 촬상 소자 | |
| JPS59128878A (ja) | 固体撮像装置 | |
| JP5669654B2 (ja) | 赤外線撮像素子の製造方法および赤外線撮像素子 | |
| JPS6258553B2 (ja) | ||
| JPH05343407A (ja) | 基板接続用バンプ電極 | |
| JPS63308970A (ja) | ハイブリッド型赤外線検出装置 | |
| US20220149089A1 (en) | Image sensor | |
| JPH0738076A (ja) | 固体撮像素子及びその製造方法 | |
| JPH05129581A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |