KR102445093B1 - 광검출기 어레이 및 그 제조 방법 - Google Patents

광검출기 어레이 및 그 제조 방법 Download PDF

Info

Publication number
KR102445093B1
KR102445093B1 KR1020160165398A KR20160165398A KR102445093B1 KR 102445093 B1 KR102445093 B1 KR 102445093B1 KR 1020160165398 A KR1020160165398 A KR 1020160165398A KR 20160165398 A KR20160165398 A KR 20160165398A KR 102445093 B1 KR102445093 B1 KR 102445093B1
Authority
KR
South Korea
Prior art keywords
active
photodetector
electrical contacts
semiconductor
semiconductor structure
Prior art date
Application number
KR1020160165398A
Other languages
English (en)
Other versions
KR20170066272A (ko
Inventor
요람 카르니
이나 루콤스키
에란 아브논
Original Assignee
세미-컨덕터 디바이스-언 엘벗 시스템즈-라파엘 파트너쉽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미-컨덕터 디바이스-언 엘벗 시스템즈-라파엘 파트너쉽 filed Critical 세미-컨덕터 디바이스-언 엘벗 시스템즈-라파엘 파트너쉽
Publication of KR20170066272A publication Critical patent/KR20170066272A/ko
Application granted granted Critical
Publication of KR102445093B1 publication Critical patent/KR102445093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optical Head (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

광검출기 어레이 및 그 제조 방법이 개시된다. 광검출기 어레이는 감광 영역을 형성하는 복수의 액티브 광검출기를 포함하는 액티브 영역을 가진 제 1 반도체 구조물과, 제 1 반도체 구조물의 각자의 액티브 광검출기의 전기 접촉부에 전기적으로 연결가능한 전기 접촉부를 가진 복수의 액티브 판독 집적 회로 화소(RICP)를 형성하는 제 2 반도체 구조물을 포함한다. 제 1 및 제 2 반도체 구조물은 각자 상이한 제 1 및 제 2 열팽창계수(CTE)와 연관된 제 1 및 제 2 반도체 기술(가령, 상이한 반도체 물질/조성)에 따라 각각 제조된다. 액티브 광검출기의 전기 접촉부의 피치 거리와, 액티브 RICP의 각자의 전기 접촉부의 피치 거리가 제 1 및 제 2 CTE의 차이에 따라 구성되어, 제 1 및 제 2 반도체 구조물 간의 전기적 결합이 수행되는 고온에서, 액티브 광검출기의 전기 접촉부가 각자의 RICP의 전기 접촉부와 겹쳐지게 된다. 따라서, 광검출기 어레이에서, 제 1 및 제 2 반도체 구조물이 조립되고 함께 결합되어, 액티브 광검출기의 적어도 99.5%의 전기 접촉부가, 관련된 RICP의 각자의 전기 접촉부와 실질적으로 겹쳐진다.

Description

광검출기 어레이 및 그 제조 방법 {PHOTODETECTOR-ARRAYS AND METHODS OF FABRICATION THEREOF}
발명은 이미지 센서 및 초점 평면 어레이(FPA)와 같은, 광검출기-어레이 분야의 발명으로서, 이러한 광검출기 어레이의 제조 방법에 관련된다.
이미지-센서 및 FPA를 구성하는 것들과 같은 광검출기 어레이는 일반적으로, 입사되는 광에 응답하여 광전류를 발생시키는 복수의 광/감광검출 요소/영역(광검출기로 지칭됨)을 포함하는 어레이를 포함한다. 이미지 프로세싱 유닛(IPU) 및/또는 그래픽 프로세싱 유닛(GPU)과 같은 외부 프로세싱 유틸리티에 의해 이러한 신호/데이터를 추가로 판독할 수 있도록 각자의 광검출기에 대한 광전류를 표시하는 신호/데이터를 수신 및/또는 저장 및/또는 처리할 수 있는 판독 집적 회로 화소(RICP)의 어레이를 포함하는, 대응하는 판독 집적 회로(ROIC)를 포함한다. 다음의 설명에서, 용어 "화소"는 광검출기(가령, 광-민감-검출-영역/요소) 및 각자의 RICP가 함께 전기적으로 연결된 것을 지시하며, 용어 "광검출기 어레이"는 이러한 화소들의 어레이를 지시한다. 광검출기 어레이는 물체/장면으로부터 들어오는 공간적, 스펙트럼적, 및/또는 시간적 광 시그너처(이후 일반적으로 이미지로 지칭됨)를 캡처 및 레코딩하기 위해 다양한 분야에 사용된다. 이미지 및/또는 광 시그너처는 복수의 검출 요소 상에서 캡처되며, 이미지 센서들의 상이한 광검출기들이, 캡처될 필요가 있는 물체/장면의 상이한 공간적 및/또는 스펙트럼적 부분들을 캡처한다.
(당 분야에 알려진 기술을 이용하여 구성 및/또는 제조되는) 종래의 광검출기, 일반적으로 복수의 역기능 화소(즉, 결함/데드 화소)들을 포함하며, 이로부터 광전류/광-세기를 표시하는 적절한 전기 신호가 추출될 수 없다. 일부 응용예의 경우에, 절충을 행하여, 몇개 이상의 결함/데드 화소를 포함할 수 있는 덜 완벽한 광검출기 어레이를 이용하는 것이 가능하다. 다른 응용예의 경우에, 결함 화소의 수 및/또는 밀도가 소정의 허용가능 값을 넘는, 장애 광검출기 어레이의 식별 및 배치를 위한 광검출기 어레이의 제조 절차 중/후 제조-후(post fabricatin) 품질 검사가 수행된다. 이는 특히, 결함 화소의 허용가능/수용가능 수치/밀도가 작은 경우, 또는, 결함 화소의 존재가 허용되지 않는 경우에, 제조 비용 및 낭비의 실질적 증가로 이어진다.
따라서, 결함 화소의 존재를 다루는 것을 목표로하는 당해 기술이 다양하게 알려져 있다. 예를 들어 미국특허 제7,786,438호는 단일 초점 평면 어레이 검출기를 2개의 초점 평면 어레이 검출기로 대체하는 센서 조립체를 개시한다. 2개의 초점 평면 어레이 검출기는 파워 스플리터가 각각의 검출기 사이에서 동등하게 입사 광원을 분할하도록 서로에 대해 배향된다. 각각의 검출기에서 불량하게 작동하는 화소들의 위치가 오버레이(overlay)되지 않도록 2개의 검출기가 선택된다. 각각의 검출기의 출력 신호는 그 후, 100 퍼센트 작동성을 도출하도록 전자적으로 또는 해석학적으로 조합된다.
다른 기술은 반도체 소자의 결함 밀도 감소를 목표로 한다. 예를 들어, 미국특허출원 제 2004/121507호는 감소된 결함 밀도를 갖는, 액티브 영역과 같은, 기결정된 에피택셜 영역을 가진 반도체 소자 제조 방법을 개시한다. 이 방법은, (a) 제 1 물질의 단결정체의 주 표면 상에 유전 클래딩 영역을 형성하는 단계와, (b) 클래딩 영역 내로 제 1 깊이까지 연장되는 제 1 개구부를 형성하는 단계와, (c) 단결정체의 주 표면의 아래 부분을 노출시키도록, 제 1 깊이보다 깊은 제 2 깊이로 연장되는, 더 작은 제 2 개구부를 제 1 개구부 내에 형성하는 단계와, (d) 각각의 개구부 내에, 그리고, 클래딩 영역의 상부에, 제 2 반도체 물질의 영역을 에피택시 방식으로 성장시키는 단계와, (e) 제 2 개구부 내에서, 클래딩 영역의 위에서, 성장하는 에피택셜 영역에 결함이 국한되도록 제 2 개구부의 치수를 제어하는 단계 - 제 1 기결정 영역은 제 1 개구부 내에 위치하고 본질적으로 결함으로부터 자유로움 - 와, (f) 클래딩층 위로 연장되는 모든 에피택셜 영역을 제거할 수 있도록 디바이스의 상부를 평탄화하여, 제 2 개구부 내에서 성장되는 제 1 기결정 영역의 상부를 클래딩 영역의 상부와 본질적으로 동 높이로 만드는 단계와, (g) 디바이스 제조 완료를 위한 추가 단계를 수행하는 단계를 포함한다. 이러한 방법에 의해 제조되는 광검출기 및 MOSSFET과 같은 고유 디바이스와, 그 성능을 향상시키는 고유 접촉 구조가 또한 설명된다.
또한, 역기능 화소 감소 시도가 "Low Temperature Fluxless Technology for Ultra-fine Pitch and Large Devices Flip-chip Bonding" by C. Davoine, M. Fendler, F. Marion, C. Louis, G. Destefanis, R. Fortunier, Electronics Packaging Technology Conference, 2005 에 또한 설명되고 있다. 이 기술에 따르면, 상호 상호연결 기술을 이용하여, 상온에서 검출기 다이와 ROIC 다이 간에 플립-칩 결합을 얻을 수 있어서, 다이들 간의 열팽창계수(CTE) 불일치로 인한 조립체의 잔류 응력변형 및 변형을 감소시킬 수 있다.
본 발명은 제 1 반도체 기술/물질로 제조된 제 1 반도체 구조물인 검출기 다이와, 제 1 반도체 기술과는 상이한 제 2 반도체 기술/물질로 제조된 제 2 반도체 구조물인 판독 집적 회로(ROIC) 다이를 포함하는 헤테로 센서 칩 조립체(HSCA)로 구성되는 이미지 센서 및 FPA에 관련된다.
용어 "반도체 기술"은 특정 유형의 반도체 물질/조성 및/또는 수퍼-격자를 이용하여 만들어진 층을 갖는 반도체 구조물과, 이러한 구조물의 제조 방법을 지칭하기 위해 여기서 사용된다. 이러한 관점에서, 어구 "상이한 반도체 기술"은 특정 유형의 반도체 물질/조성 및/또는 수퍼-격자의 반도체 구조물/방법을 지칭한다. 이러한 측면에서, 본 발명의 틀 내에서, HSCA의 상이한 반도체 기술의 CTE 차이가 특히 주목할만하다.
통상적으로, HSCA는 화소들의 2차원 어레이를 형성하며, 각각의 화소는 검출기 다이의 제 1 반도체 구조물 내 감광 영역/요소(이후 광검출기로 지칭됨)와, ROIC 다이의 제 2 반도체 구조물 내 대응하는 ROIC를 포함한다. 이를 위해, 제 1 반도체 구조물은 감광 영역(광검출기)의 매트릭스/어레이를 형성하고, 제 2 반도체 구조물은 판독 집적 회로 화소(RICP)의 상보 매트릭스/어레이를 형성한다. 제 1 및 제 2 반도체 구조물은 예를 들어, 플립-칩 결합/구조(그 뒤로 소위 리플로 프로세스가 이어질 수 있음)에 의해, 각자의 광검출기와 RICP 간에 전기 인터커넥트(범프)로 결합된다. 구체적으로, 플립 칩 결합 프로세스는 통상적으로 다음의 단계들을 포함한다:
1. 소정의 온도에서 ROIC 및 광검출기 화소들을 정렬시킨다. 정렬 온도는 금속 범프의 융점/빙점보다 낮다.
2. 대향 범프와 접촉하도록 힘을 가한다.
3. 리플로 프로세스에서, 이미 연결된 HSCA가 범프를 제조한 금속의 융점/빙점 온도 위로 가열되고, 다시 냉각되어 더 우수하게 연결된 결합을 형성한다.
그 결과 광검출기의 어레이가 RICP의 어레이에 전기적으로 연결되어, 광검출기로부터의 광전류가 각자의 RICP에 의해 수신 및 저장/처리된다.
많은 경우에, 특히, 가시 대역과는 다른 스펙트럼 대역에서 광을 감지하도록 구성되는 이미지-센서/FPA(가령, IR 센서)가 고려될 때, 감광 포토검출기가 형성되는 제 1 반도체 구조물과, RICP가 형성되는 제 2 반도체 구조물(ROIC)은 상이한 반도체 기술/물질로 제조된다. 예를 들어, ROIC의 반도체 구조물은 실리콘(Si) 반도체 기술/물질을 이용하여 제조될 수 있고, 일부 IR 범위의 감광 광검출기를 형성하는 반도체 구조물은 3-5족 반도체 기술/물질-조성을 이용하여, 및/또는 2-6족 반도체 기술/물질-조성(가령, 수은 카드뮴 텔루라이드(MCT))을 이용하여 구성/제조될 수 있으며, 또는, X-선 및/또는 자외선(UV) 범위와 같은 다른 스펙트럼 범위의 방사선을 감지하기 위한 HSCA 센서로 구성 및 작동가능하다.
현대 이미지 센서 및 FPA는 수백만개의 화소를 포함한다. 화소들이 적절히 작동하기 위해, 검출기와 판독 집적 회로 ROIC의 상관성 광검출기들 사이에 우수한 정렬 및 우수한 전기적 접촉이 필요하다.
본 발명의 발명자가 주목한 바에 따르면, 많은 경우에, 제 1 및 제 2 반도체 구조물(광검출기 및 ROIC 반도체 구조물)의 CTE의 불일치가 광검출기 어레이 내 데드/역기능 화소로 나타난다. 그 이유는 비교적 고온(가령, 150℃ 내지 250℃ 수준)에서 수행되는 광검출기와 ROIC 화소(RICP) 간의 전기적 결합 프로세스 중에, 광검출기와 ROIC 사이에 (CTE 차이로 인해) 오정렬이 존재하기 때문이며, 이는 다시 각자의 RICP에 모든 광검출기가 적절하게 전기적 연결되지 않는 결과로 나타난다.
이를 해결하기 위해, 본 발명은 제 1 형태에서, 신규한 광검출기 어레이 제조 방법을 제공한다. 상기 방법은,
- 각자의 전기 접촉부와 연관된 복수의 감광 영역을 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물을 제공하는 단계 - 상기 감광 영역은 광검출기 어레이의 액티브 광검출기로 기능함 - 와,
- 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물을 제공하는 단계 - 상기 제 2 반도체 구조물은 상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하고, 이를 위해, 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 와,
- 액티브 광검출기의 어레이가 액티브 판독 회로의 어레이와 실질적으로 평행하게 정렬되도록 제 1 온도 조건에서 상기 제 1 및 제 2 반도체 구조물을 정렬시키는 단계와,
- 상기 액티브 광검출기의 전기 접촉부와 상기 RICP의 각자의 전기 접촉부 사이에서 전기적 결합을 수행하는 단계를 포함한다.
상기 제 1 및 제 2 반도체 구조물의 상기 제 1 및 제 2 CTE는 일치하지 않을 수 있다. 따라서, 본 발명에 따르면, 상기 제 1 반도체 구조물 내 액티브 광검출기의 상기 전기 접촉부의 피치 거리와, 상기 제 2 반도체 구조물 내 액티브 RICP의 각자의 전기 접촉부의 피치 거리는, 상기 제 1 및 제 2 CTE의 차이에 따라 구성되어, (상기 전기적 결합이 이루어지는) 고온에서 상기 액티브 광검출기의 전기 접촉부가 상기 액티브 판독 회로의 판독 전기 접촉부 중 각자의 전기 접촉부와 겹쳐진다.
본 발명의 일부 실시예에서, 상기 전기 접촉부의 상기 피치 거리와, 상기 각자의 전기 접촉부의 피치 거리는, 이러한 고온에서 대부분의(가령, 99.5% 또는 더욱 바람직한 경우 99.9% 이상의) 또는 모든 액티브 광검출기들이 각자의 RICP에 배타적으로 각각 전기적으로 결합되도록 선택된다.
본 발명의 일부 실시예에서, 상기 전기적 결합은, 모든 상기 액티브 광검출기 및 각자의 RICP 사이의 상기 배타적 전기적 결합을 유지하면서 상기 전기적 결합이 수행된 후, 상기 제 1 및 제 2 반도체 구조물의 냉각을 더 포함한다.
본 발명의 일부 실시예에서, 상기 전기적 결합은 상기 제 1 및 제 2 반도체 구조물의 전기 접촉부 간의 전기 연결 범프를 솔더링(soldering)함으로써 수행된다. 일부 실시예에서, 상기 솔더링은 상기 전기 연결 범프의 융점보다 높은 고온으로 상기 제 1 및 제 2 반도체 구조물의 가열을 포함한다. 일부 실시예에서, 상기 전기적 결합은 상기 제 1 및 제 2 반도체 구조물을 150℃ 내지 250℃ 수준의 고온으로 가열하는 리플로 프로세스(reflow process)를 포함한다. 일부 실시예에서, "논-리플로" 프로세스에서 제 1 및 제 2 반도체 구조물을 결합시킴으로써 개선된 결합이 실현된다. 이러한 "논-리플로" 프로세스에서, 제 1 및 제 2 반도체 구조물은 함께 가압되어 대향하는 전기 연결 범프와 접촉하게 되고, 전기 연결 범프의 융점 아래의 온도로 가열되게 된다.
본 발명의 일부 실시예에서, 상기 전기적 결합은 상기 전기 연결 범프의 빙점까지 제 1 및 제 2 반도체 구조물의 냉각을 더 포함한다. 상기 액티브 광검출기의 상기 전기 접촉부의 피치와, 상기 RICP의 상기 각자의 전기 접촉부의 피치는, 상기 빙점에서 상기 액티브 광검출기의 전기 접촉부가 상기 RICP의 대응하는 각자의 전기 접촉부와 겹쳐지도록 배열된다.
본 발명의 일부 실시예에서, 상기 액티브 광검출기의 상기 전기 접촉부의 상기 피치 거리와, 상기 RICP의 상기 각자의 전기 접촉부의 상기 피치 거리는, 상기 정렬이 수행되는 온도에서 실질적으로 일치하지 않는다.
본 발명의 일부 실시예에서, 액티브 광검출기의 상기 어레이는 10 마이크로미터의 피치로 1280x1024개 이상의 액티브 광검출기를 포함하며, 바람직한 경우 10 마이크로미터의 피치로 약 1920x1536개의 액티브 광검출기를 포함한다.
본 발명의 일부 실시예에서, 상기 제 1 반도체 구조물은 2개 이상의 정렬 특징부를 포함하고, 상기 제 2 반도체 구조물은 2개 이상의 상보 정렬 특징부를 포함한다. 상기 정렬 특징부 및 상기 상보 정렬 특징부는, (리플로의 고온보다 실질적으로 낮은) 상기 정렬이 수행되는 소정의 정렬 온도에서, 상기 정렬 특징부의 쌍들 간의 변위가 상기 상보 정렬 특징부의 각자의 쌍들 사이의 변위와 일치하도록 배열된다. 따라서, (예를 들어, 정렬 특징부 및 제 2 정렬 특징부가 함께 정렬되도록 상기 제 1 및 제 2 반도체 구조물의 위치를 결정함으로써) 상기 정렬 중 상기 제 1 및 제 2 반도체 구조물 간의 정확한 정렬의 실현을 촉진시킬 수 있다. 일부 실시예에서, 상기 정렬 온도는 대략 주변 온도로부터, 상기 제 1 및 제 2 반도체 구조물의 결합에 사용되는 전기 연결 범프의 빙점을 넘지 않는 범위(가령, 20-120℃의 범위) 내에 있다.
본 발명의 일부 실시예에서, 상기 정렬 특징부는 상기 액티브 광검출기를 둘러싸는 주변 영역에 배열되는 하나 이상의 정렬 특징부를 포함하고, 상기 상보 정렬 특징부는 상기 액티브 RICP의 영역 외부의 주변 영역에 유사하게 배열되는 하나 이상의 특징부를 포함한다. 일부 실시예에서, 상기 정렬 특징부 및 상기 상보 정렬 특징부는 상기 제 1 및 제 2 반도체 구조물에 만들어진 각자의 정렬 마크를 포함한다. 일부 실시예에서, 상기 정렬 특징부는 상기 제 1 반도체 구조물 내 일 그룹의 논-액티브 광검출기를 포함한다. 또한, 일부 실시예에서, 상기 전기적 결합 중, 상기 일 그룹의 논-액티브 광검출기 중 적어도 일부 논-액티브 광검출기는, 상기 제 2 반도체 구조물의 공통 접촉부에 전기적으로 결합된다. 일부 실시예에서, 상기 상보 정렬 특징부는 상기 제 2 반도체 구조물 내 일 그룹의 논-액티브 RICP를 포함한다. 이를 위해, 일부 실시예에서, 상기 논-액티브 RICP는 상기 제 2 반도체 구조물의 접지 또는 공통 접촉부와 연관된다.
본 발명의 일부 실시예에서, 상기 방법은,
- 상기 제 1 및 제 2 반도체 구조물 중 적어도 하나를 박막 구조물 형태로 제공하는 단계와,
- 상기 제 1 및 제 2 반도체 구조물 중 적어도 하나의 반도체 구조물을, 상기 적어도 하나의 반도체 구조물과는 상이한 CTE를 가진 물질 조성으로 제조된 안정화 구조물에 기계적으로 부착하는 단계와,
- 상기 제 1 및 제 2 반도체 구조물 간에 결합 물질을 배치하는 단계
중 적어도 하나를 포함하여, 상기 고온보다 낮은 온도에서 상기 제 1 및 제 2 반도체 구조물 사이에 형성되는 응력 및/또는 응력변형에 반하여 상기 광검출기 어레이의 기계적 안정화를 제공할 수 있다.
본 발명의 일부 실시예에서, 상기 제 1 반도체 구조물은 3-5족, 2-6족, 4-6족, 및 4족의 반도체 물질 중 하나를 포함하고, 상기 제 2 반도체 구조물은 실리콘(Si) 반도체 물질을 포함한다.
다른 형태에서, 본 발명은,
복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함함 - 와,
상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 을
포함하는 신규한 광검출기 어레이를 제공한다.
본 발명의 실시예에 따라 구성되는, 및/또는, 본 발명의 방법에 의해 제조/조립되는, 광검출기 어레이는, 발명의 광검출기 어레이가 거의 완전히 기능하는(무결함) 액티브 화소(99.5% 이상 기능하는 화소를 가짐)의 연속 어레이를 포함하는 액티브 영역을 포함할 수 있다는 점에서, 다른 기술에 따라 제조/구성되는 광검출기 어레이로부터 식별 및/또는 구분될 수 있다. 일부 실시예에서, 액티브 화소의 약 99.9%가 각자의 RICP에 적절하게 전기적으로 연결된다. 다시 말해서, 기능 화소의 연속 어레이는 액티브 영역 내 화소들의 0.5% 이하가 결함 화소를 갖고 선호되는 경우 (즉, 각자의 RICP에 대한 오연결 또는 다른 결함을 가진) 결함 화소의 0.1% 이하가 액티브 영역 내 액티브 화소 간에 존재한다는 점에서 연속적이다. 이러한 측면에서, 본 발명의 일 실시예에 따라, (액티브 화소의 어레이의) 액티브 영역의 횡방향 크기/치수가 적어도 하나의 횡방향/축을 따라 적어도 1920개의 화소만큼 연장된다. 이를 위해, InSb 물질을 포함하는 것과 같은, 일부 종래의 HSCA 광검출기 어레이의 횡방향 정도/크기는, 각자의 RICP에 적절히 전기적으로 연결되지 않은 많은(>2%) 결함 화소없이, 어떤 횡방향을 따라서도 1280 화소를 넘지 않는다.
이를 위해, 본 발명의 기술에서 요소들의 실현가능한 크기/수에 비해, 리플로 프로세스에 의해 ROIC에 검출기 다이를 결합시키기 위한 종래의 기술을 이용할 때, (가령, 더 적은 개수의 요소(화소)를 가진) 훨씬 작은 광검출기 어레이가 획득된다. 예를 들어, 종래의 기술은 15 마이크로미터 피치로 배열되는 약 1280*1024개의 요소/화소의 어레이를 가진 InSb 광검출 다이 및 Si ROIC 다이를 가진 HSCA를 제조할 수 있다. 요소들의 이러한 크기/수를 넘어, 종래 기술에 따른 리플로 프로세스를 이용하면 너무 많은 결함 화소들이 나타난다(가령, 약 2% 이상). 게다가, 종래의 기술에서는, (상온 상호연결 기술에서와 같이 리플로 기술이 아니라) 저온 결합 기술의 이용에 의해 더 많은 개수/밀도의 화소 실현이 가능하다. 그러나, 후자는 다이 간의 결합/전기적 접촉의 품질 저하 및 불균일한 결합과 관련된 주요 단점들을 가진다. 비교시, 본 발명의 기술은 광검출 및 ROIC 결합을 위해 리플로를 이용하면서 유사한 치수로 2배 이상의 요소 수를 갖는, InSb 광검출 및 Si ROIC 다이를 포함하는 HSCA를 제조할 수 있다(가령, 본 기술은 단 10 마이크로미터의 피치로, 즉, 종래의 리플로 기반 기술에서 얻는 밀도의 약 2배로, 이 물질들로부터 유사한 1920*1536개의 요소들의 어레이를 제조할 수 있음). 종래의 리플로 기술을 이용함으로써 (10마이크로미터의 피치로 배열되는 1920*1536개의 요소들을 형성하는, InSb 광검출 및 Si ROIC 다이를 가진) 이러한 HSCA의 제조를 위한 실험은 화소의 약 2%보다 많은 너무 많은 결함 화소를 야기하였다. 유사한 방식으로, 본 발명의 기술은 10 마이크로미터 피치로 1920*1536의 어레이로 GaSb-계 광검출 다이와 Si ROIC다이를 포함하는 HSCA를 제조할 수 있다. 비교시, 리플로 프로세스에 기초한 기존 기술은 이러한 물질들을 이용할 때 15 마이크로미터 피치로 640*512 요소/화소들의 어레이를 얻는다. 이를 위해, 본 발명은 광검출과 ROIC 다이 간에 고온 결합(가령, 리플로 프로세스에 기반한 결합) 리플로를 이용하면서, 훨씬 많은 개수의 요소들 및/또는 훨씬 높은 밀도의 요소들을 가진 화소 어레이로 HSCA를 제조할 수 있기 때문에, 종래의 기술에 비해 현저한 장점을 가진다.
대안으로서 또는 추가적으로, 본 발명의 일 실시예에 따라 구성/제조되는 광검출기 어레이는, (a) 제 1 피치 거리로 연관/배열되는 액티브 화소들의 어레이와, (b) 액티브 화소들의 제 1 피치 거리와는 상이한 제 2 피치 거리와 연관된, (가령, 제 1 (광검출기) 및 제 2 (ROIC) 반도체 구조물 간의 정렬에 사용되는) 복수의 정렬 특징부/마커를 포함한다는 점에서, 종래의 광검출기 어레이와 구분 및/또는 구별될 수 있다.
대안으로서 또는 추가적으로, 본 발명의 일 실시예에 따라 구성/제조되는 광검출기 어레이는 복수의 정렬 특징부가 액티브 화소의 어레이의 주변부에(가령, 액티브 화소의 연속 어레이 외부의(둘러싸는) 영역에) 배열된다는 점에서, 종래의 광검출기 어레이로부터 구분 및/또는 구별될 수 있다.
발명의 광검출기 어레이의 일부 실시예에서, 액티브 영역 내 액티브 광검출기의 전기 접촉부들 간의 피치 거리 및 배열이 RICP의 전기 접촉부간의 피치 거리 및 배열과 일치한다. 따라서, 모든 또는 대부분의(가령, 99.9% 또는 그 이상) 액티브 광검출기의 전기 접촉부가, 각자의 RICP의 전기 접촉부와 정렬되고, 적절히 전기적으로 연결된다. 또한, 일부 실시예에서, 상기 액티브 광검출기의 전기 접촉부는 각자의 RICP의 전기 접촉부에 배타적으로 전기적 연결된다.
일부 실시예에서, 상기 액티브 광검출기는 액티브 광검출기의 로우 및 칼럼을 형성하는 규칙적 2차원 어레이 레이아웃으로 액티브 영역 내에 배열되고, 각각 인접한 로우 및 인접한 칼럼 사이에 균등한 수평 및 수직 간격을 갖는다. 상기 액티브 RICP는 액티브 광검출기의 규칙적 어레이 레이아웃에서와 같이 상기 2차원 어레이의 각자의 인접 로우 및 인접 칼럼 사이에 유사한 간격을 갖는, 2차원 어레이 레이아웃으로 배열된다. 상기 제 1 및 제 2 반도체 구조물은 플립 칩 결합 구조로 서로에게 결합되고, 상기 액티브 광검출기의 전기 접촉부는 솔더링 범프를 이용하여 RICP의 전기적 접촉부에 솔더링된다.
본 발명의 일부 실시예에서, 상기 제 1 반도체 구조물은 상기 액티브 영역 외부에 위치한 2개 이상의 정렬 특징부를 포함하고, 상기 제 2 반도체 구조물은 상기 2개 이상의 정렬 특징부와 일치하는 배열을 갖는 2개 이상의 상보 정렬 특징부를 포함한다. 상기 제 1 및 제 2 반도체 구조물이 조립 및 함께 결합될 때, 최종 조립된 디바이스에서, 상기 2개 이상의 정렬 특징부 중 적어도 일부 간의 피치 거리가 상기 2개 이상의 상보 정렬 특징부의 대응하는 일부 간의 피치 거리와 상이하다. 즉, 상기 디바이스의 조립의 중간 정렬 단계/온도 중 정렬 특징부와 상보 정렬 특징부의 배열 및 피치가 일치한다(가령, 그러나, 다이들이 함께 결합/접합되는 리플로 스테이지에서는 일치하지 않는다).
발명의 광검출기 어레이의 일부 실시예에서 앞서 표시한 바와 같이, 상기 정렬 특징부 및 상기 상보 정렬 특징부는 상기 제 1 및 제 2 반도체 구조물에서 만들어진 각자의 정렬 마크 및 상보 정렬 마크를 포함한다. 대안으로서 또는 추가적으로, 상기 정렬 특징부는 상기 액티브 영역 외부에 위치한 제 1 반도체 구조물 내에 논-액티브 광검출기를 포함할 수 있다. 일부 경우에, 정렬 특징부는 제 1 및 제 2 반도체 구조물 사이에 공통 접촉부를 제공하는 제 1 및 제 2 반도체 구조물 내의 겹쳐지는 접촉 패드와 연관된다.
일부 실시예에 따르면, 본 발명의 광검출기 어레이는 상기 제 1 및 제 2 반도체 구조물의 CTE 차이로 인해 형성되는 응력 및/또는 응력변형에 반하여 상기 광검출기 어레이를 기계적으로 안정화시키기 위해,
- 박막 구조물 형태인, 상기 제 1 및 제 2 반도체 구조물 중 적어도 하나와,
- 일 반도체 구조물과는 상이한 CTE를 가진, 반도체 구조물 중 적어도 하나에 부착되는 안정화 구조물과,
- 상기 제 1 및 제 2 반도체 구조물 사이에 배치되는 결합 물질
중 적어도 하나를 포함한다.
일부 실시예에서, 상기 광검출기 어레이는 10 마이크로미터의 피치로 배열되는 1280x1024개 이상의 액티브 광검출기를 포함하며, 더 바람직한 경우 10 마이크로미터의 피치로 1920x1536개의 액티브 광검출기를 포함한다.
도 1A-1D는 종래의 HSCA 제조 기술에 따른 대형 화소 어레이를 형성하는 HSCA 제조를 시도할 때 광검출 요소들 간의 정렬/오정렬을 예시하는 도해이고,
도 1E-1F는 종래의 이미지 센서에서 ROIC와 감광 광검출기 간의 잘 결합된, 그리고 단절된 범프/인터커넥트의 사진이며,
도 2A는 본 발명의 일 실시예에 따른 헤테로 센서 칩 조립체(HSCA)의 광검출기 어레이 제조 방법의 순서도이고,
도 2B 및 2C는 HSCA의 액티브 영역에 배열되는 복수의 감광 영역(광검출기) 및 복수의 판독 회로를 포함하는, 본 발명의 소정의 실시예에 따른 HSCA의 각자의 제 1 및 제 2 반도체 구조의 도해이며,
도 2D는 디바이스의 조립/하이브리드화 과정의 정렬 스테이지 중 HSCA 내의 광검출기 및 ROIC의 각자의 위치를 보여주는 도해이고,
도 2E는 본 발명에 따른 조립된 HSCA와, HSCA의 액티브 영역 내 각자의 광검출기 및 ROIC의 상대적 위치를 보여주는 도해이며,
도 3A 및 3B는 본 발명의 다른 실시예에 다른 HSCVA의 광검출기, ROIC, 및 정렬 특징부들의 배열을 보여주는 도해로서, 정렬 특징부들은 HSCA의 액티브 영역 외부의 주변부에 위치하는 ROCI 및 광검출기 요소/영역들이며, 도 3A는 조립/하이브리드화 과정의 정렬 스테이지 중 배열을 나타내고, 도 3B는 조립된 HSCA의 배열을 보여주며,
도 4A 및 4B는 본 발명의 다른 실시예에 따른 HSCA의 광검출기, RICP, 및 정렬 특징부들의 배열을 보여주는 도해로서, 정렬 특징부들은 액티브 영역의 코너에 위치하는 정렬 마크이며, 도 4A는 조립/하이브리드화 과정의 정렬 스테이지 중 배열을 도시하고, 도 4B는 조립된 HSCA의 배열을 보여주며,
도 5A-5C는 Si-계 ROIC 다이에 연결되는 GaSb-계 광검출 검출 다이를 포함하는 HSCA로 구성되는, 1280x1024 화소를 가진 FPA 내 (ROIC 내 각자의 RICP로부터 단절된 광검출 요소들을 가진) 결함/단절 화소들의 분포를 예시하는 자체 설명 그래프이며, 도 5A는 본 발명의 기술에 따라 구성 및 제조되는 HSCA의 액티브 영역 내 단절 화소들의 수 및 분포를 예시하고, 도 5B 및 5C는 종래의 기술에 따라 구성 및 제조되는 HSCA 내 단절 화소들의 수 및 분포를 예시한다.
도 1A-1E는 종래 기술에 따른 헤테로 센서 칩 조립체(10)(HSCA)의 구조를 도식적으로 도시한다. (도면에서 O로 도식적으로 표시되는) 복수의 감광 광검출기(151)를 형성하는 검출 구조물(11)(검출 다이)이 하나 이상의 전기적 인터커넥트(15)(범프 - 통상적으로 인듐으로 제조)를 통해 판독 집적 회로 ROIC(13)에 연결된다. 검출 구조물(11)은 HSCA 설계시의 요망 파장을 감지하기에 적합한 소정의 반도체 기술(가령, InGaAs 또는 InSb 또는 MCT)에 따라 제조되며, 판독 집적 회로(ROIC)(13)가 다른 반도체 기술(통상적으로 실리콘 반도체)에 따라 제조된다. 판독 집적 회로 ROIC(13)는 각자의 감광 광검출기에 의해 발생되는 광전류의 수득/저장 및 추가의 판독을 위해, 검출 구조물(11)의 각자의 감광 광검출기(151)에 이상적으로 전기적으로 연결되어야 하는 복수의 화소 판독 회로(RICP)(152)(도면에서 X로 도식적으로 표시됨)를 포함한다.
그러나, 종래의 HSCA 구조에서, 검출 구조물(11)이 (가령, 상호연결 범프의 리플로 프로세스에 의해) ROIC(13)에 연결 및 전기적 상호연결되는 하이브리드화 프로세스에서, 검출 구조물(11)의 모든 광검출기(151)가 실리콘 ROIC(13)의 각자의 RICP(152)에 전기적으로 연결되지는 않는다. 결과적으로, 어레이 내 액티브 화소의 수가 제한된다.
본 발명의 발명자는 하이브리드화 프로세스 중 검출 구조물(11)의 광검출기(152) 어레이가 (각각의 광검출기(151)가 그 대응하는 RICP와 면하도록) ROIC(13) 내 RICP(152)의 어레이에 적절히 정렬될 때에도, 검출 구조물(11)의 모든 광검출기(151)가 각자의 RICP(152)에 적절히 전기적으로 연결되는 것은 아님에 주목하였다. 이는 광검출기(151) 및 RICP(152)들의 이러한 어레이가 함께 놓여 열을 이용하여 결합될 때 광검출기 중 일부가 검출 구조물(11) 및 ROIC(130의 열팽창계수 간의 차이로 인해, 각자의 RICP에 대해 오정렬되기 때문이다. 구체적으로, 검출 구조물(11)과 ROIC(13)의 팽창의 차이는 특히, 검출기(11)의 둘레에서, 인듐 인터커넥트(15)를 응력변형시키고, 따라서, 인터커넥트 접합(interconnect joint)이 인터커넥트 금속의 빙점에서 나타날 때 인터커넥트 중 일부가 빙점 온도에서 정렬되지 않으며 전기적 상호연결/결합이 형성되지 않는다.
예를 들어, 도 1D는 결합 전에 정렬 작동시 광검출기와 각자의 RICP(152) 간에 정밀한 정렬을 도식적으로 보여준다. 도 1C는 종래의 리플로 기술을 이용하여 결합/접합되는 대형 HSCA 화소 어레이에서 (가령, HSCA가 전기 인터커넥트/범프(15)의 융점 위 온도로 가열되고 이후 전기 인터커넥트/범프(15)의 빙점 아래 온도로 냉각된 후) 다양한 광검출기(151)와 RICP(152)들 간에 가능한 오정렬을 예시한다.
일부 경우에, 검출 구조물(11)과 ROIC(13)의 열팽창계수 간의 차이의 결과로, 검출 구조물(11)은 검출 구조물(11)이 연결되어야 하는 실리콘 ROIC(13)보다 2~4배 더 팽창한다. 따라서, 종래의 HSCA 구조 및 제조 방법을 이용하면, 일부 또는 많은 광검출기 및 RICP 간에 부적합한/결함있는/역기능적인 전기적 연결이 나타나게 되어, 종래의 HSCA에 데드/결함 화소가 나타나게 된다. 예를 들어, 도 1C는 RICP가 광검출기에 적절히 연결된 기능 화소(17F)와, RICP가 광검출기에 연결되지 않거나 적절히 전기적으로 연결되지 않은 역기능/결함 화소(17D)를 도시한다. 각각 도 1E 및 1F는 17F 및 17D와 같은, 기능 및 역기능 화소의 전기적 인터커넥트(15)의 이미지를 보여주며, 전기적 인터커넥트 범프(15)가 각자의 광검출기에 대한 각각 적절히 그리고 부적절하게 결합/접합된 RICP다.
(예를 들어, 위에서 표시한 논문 Low Temperature Fluxless Technology for Ultra-fine Pitch and Large Devices Flip-chip Bonding에 설명되는 바와 같이) 상온에서 검출기(11) 및 ROIC(13)를 결합시킴으로서 위 문제점을 극복하려는 시도는 ROIC와 검출 구조물 간에 보다 더 약한 결합과 연관된 주된 결점들을 가진다. 이러한 결합은 범프의 자체 정렬로부터 이점을 얻지 못하고, 따라서, 모든 상관된 범프들 간에 우수한 접촉을 필요로한다.
도 2A는 HSCA로 구성되는 광검출기 어레이를 제조하기 위한 본 발명의 일 실시예에 따른 방법을 도식적으로 제시하는 순서도(200)를 도시한다. 방법(200)에 의해 제조되는 HSCA는 광검출기 어레이의 액티브 영역에서, 광검출 반도체 구조물/다이 내 감광 영역/요소(광검출기)들 간의 실질적으로 모든 전기적 연결이 ROIC 반도체 구조물/다이 내 각자의 RICP에 적절히 전기적으로 상호연결되도록 구성되는 광검출- 및 ROIC- 반도체 구조물을 포함한다.
본 개시에서, 용어 "화소"는 제 2 반도체 구조물 내 각자의 RICP에 전기적으로 연결되거나 및/또는 이와 함께 제 1 반도체 구조물 내 감광 영역/요소(광검출기)를 지시하는데 사용된다. 또한, 용어 "피치", "피치 거리", "간격", 및/또는 "변위"는 제 1 및 제 2 반도체 구조물 내 광검출기 및 RICP, 정렬 마크/특징부 및/또는 기타 요소들과 같이, 요소/특징부들의 중심들 사이의 수평 및/또는 수직 거리를 지시/지칭하기 위해 여기서 상호교환가능하게 사용된다. 이러한 측면에서, 광검출기 및 RICP와 같은 요소들이 많은 경우에 정돈된/규칙적 어레이/매트릭스 레이아웃으로 배열됨에 따라, 용어 "간격", "피치", 변위" 및/또는 "피치 거리'는 요소들의 실제 크기(횡방향, 수직/수평) 치수를 또한 지칭/관련될 수 있다. 이러한 측면에서, 광검출기 및 RICP와 같은 요소들이 각자의 요소의 크기와 함께 종종 스케일링되는 크기를 가진 각자의 전기 접촉 패드/범프를 일반적으로 포함하기 때문에, 따라서, 이러한 요소들의 각자의 전기적 접촉 패드/범프의 피치/크기를 지시하기 위해, 용어 "간격", "피치", "피치 거리", "변위", 및/또는 "크기"가 또한 사용된다. 후자는 제 1/제 2 반도체 구조물에 대한 표면 상에서 눈에 보일 수 있고, 따라서, 아래에서 더 상세히 설명 및 예시되는 바와 같이, 요소의 전기적 접촉부(가령, 광검출기, RICP, 및/또는 정렬 특징부)의 배열/피치가 본 발명의 기술에 대응하도록 만들어지도록, HSCA를 시각적으로 식별할 수 있게 된다.
광검출기 어레이의 액티브 영역은 광검출기가 RICP에 잘 연결된(감지 99%에서 또는 그 이상(가령, 99.5%)에서 연속적임) 작동/기능 화소의 연속 배열/레이아웃/어레이를 포함하며, 액티브 영역 내 화소가 각자의 ROIC에 적절히 전기적 연결된다. 예를 들어, 능동 영역은 1% 미만의, 심지어 0.5% 이하의 결함 화소를 포함할 수 있고, 이 경우 광검출기가 액티브 화소들 사이에서 각자의 RICP로부터 단절된다. 다시 말해서, ROIC 다이/반도체 구조물 내의, 또는 광검출 다이/반도체 구조물의 격자/층 구조물 내 결함과 같은, 다른 유형의 결함 부재시, 액티브 영역 내 화소들의 적어도 99% 또는 99.5%가 액티브/작동/기능 화소일 수 있다. 액티브 영역은 따라서, 이들 간에 총 1% 미만, 또는 총 0.5% 미만의 데드 또는 역기능 화소들을 갖는 작동 화소들의 실질적으로 연속 어레이에 걸칠 수 있다(결함인 결함 화소의 양은 0.1%를 넘지 않는 광검출 요소와 각자의 RCIP 간의 오류 전기 연결에 기인함).
일부 실시예에서, 액티브 화소는 (가령, 어레이의 각 치수를 따라 이들 간에 균등한 간격으로) 서로로부터 규칙적으로 이격되는 작동/기능 화소들의 정렬된 2차원 어레이로 액티브 영역 내에 배열된다.
발명의 방법(200)에 따르면, 광검출 및 ROIC 반도체 구조물/다이가 상이한 제 1 및 제 2 반도체 기술(가령, 각각 유형-III-V/InGaAs/GaN/InSb/InAsSb 또는 유형-II-VI HgCdTe/CdZnTe 또는 유형-IV-VI/PbSe 또는 유형 IV Ge 및 Si 반도체 기술)에 의해 제조/구현될 수 있고, 이러한 측면에서 방법(200)은 헤테로 센서 칩 조립체의 제조/조립에 적합하다.
방법(200)의 단계(210)는 (제 1 열팽창계수(CTE)를 가진) 제 1 반도체 기술에 따라 제조되는 제 1 반도체 구조물을 제공하는 단계를 포함한다. 도 2B는 예를 들어 이러한 제 1 반도체 구조물(130)을 예시한다. 제 1 반도체 구조물(130)은 광검출기의 각각의 인접 쌍 {i,j} 사이에 소정의 기결정된 간격 {dij} 을 갖는 제 1 반도체 구조물의 액티브 감광 영역(134)에 배열되는 복수의 감광 영역(광검출기)의 어레이를 포함한다(광검출기는 여기서 그리고 다음의 도면에서 O로.도식적으로 표시됨). 액티브 감광 영역(134)의 광검출기(132)는 HSCA의 액티브/작동 화소로 기능하도록 구성 및 작동가능하다. 광검출기(132)는 제 1 반도체 구조물(130)의 표면 상에 각자의 전기 접촉 패드(구체적으로 도시되지 않음)과 연관될 수 있고, 및/또는 제 1 반도체 구조물(130)의 하나 이상의 층 상에 트렌치/그루브에 의해 서로로부터 구획/단절될 수 있다.
통상적으로, 꼭 그러한 것은 아니지만, 액티브 감광 영역(134) 내 광검출기(132)들은 각각 어레이의 수평 및 수직 치수를 따라 피치 d H 및 d V 로 서로로부터 이격되는, 규칙적으로 이격된 어레이로 배열된다(많은 경우에 dH=dV). 이러한 관점에서, 본 발명의 기술은 액티브 감광 영역(134) 내 광검출기(132)와, 제 2 반도체 구조물(110)의 액티브 판독 영역(114) 내에 배열되는 대응하는 RICP(112)가 불규칙적으로 이격된 어레이로, 및/또는 이들 간에 가변 간격으로 배열되는 경우에 또한 구현될 수 있다.
선택적 사항으로서, 추가적인 특징부(136)(가령, 추가적인/논-액티브 광검출기, 전기-접촉부/패드, 마커 및/또는 기타 특징부)가 제 1 반도체 구조물(130)에 또한 포함될 수 있다. 통상적으로 이러한 추가적인 특징부(136)는 액티브 감광 영역(134)의 외부에 위치할 수 있다. 본 예에서 선택적인 추가 특징부(136)가 도 2B에서 파선 O로 표시된다.
방법(200)의 단계(220)는 (제 2 열팽창계수(CTE)를 가진) 제 2 반도체 기술에 따라 제조되는 제 2 반도체 구조물을 제공하는 단계를 포함한다. 도 2C는 방법(200)의 작동(220)에서 제공되는 제 2 반도체 구조물(110)을 예를 들어 도시한다. 제 2 반도체 구조물(110)은 제 1 집적 구조물(130) 내 광검출기(132)에 의해 발생되는 광전류를 표시하는 신호/데이터로부터 판독하도록 구성 및 작동가능한, 판독 집적 회로 ROIC로 구성된다. 따라서, 제 2 반도체 구조물(110)은 액티브 감광 영역(134) 내 광검출기(132)들의 배열을 반영하는 미러-형 배열과 함께 제 2 반도체 구조물(110)의 액티브 판독 영역(114) 내에 배열되는 복수의 판독 회로(112)(RICP: 액티브 RICP로 다음에서 또한 지칭됨)의 상보 어레이를 포함한다. RICP(112)는 RICP의 각각의 인접 쌍 {i,j} 사이의 소정의 기결정된 간격 {eij}으로 배열된다. RICP는 본 도면 및 다음 도면에서 도식적으로 x로 표시된다. 통상적으로, 반드시 그러한 것은 아니지만, 액티브 판독 영역(114) 내 RICP는 각각 어레이의 수평 및 수직 치수를 따라 피치 e H 및 e V 로 서로로부터 이격되도록, 규칙적으로 이격되는 어레이로 배열된다(많은 경우에 eH=eV).
선택적 사항으로서, (논-액티브 RICP, 및/또는 전기-접촉부 패드, 및/또는 접지/공통 접촉부, 및/또는 마커, 및/또는 기타 특징부일 수 있는) 추가 상보 특징부(116)가 제 2 반도체 구조물(110) 내에 또한 포함될 수 있다. 추가적인 상보 특징부(116)가 액티브 판독 영역(114)의 외부에 통상적으로 위치한다. 본 예에서 선택적인 추가 상보 특징부(116)가 도 2C에서 밝은 회색의 파선(dashed light gray) x로 표시된다.
아래에서 더 설명되는 바와 같이, 발명의 일부 실시예에서, 선택적인 추가 특징부(136) 및 선택적인 추가 상보 특징부(116)가 각자의 미러-형 배열로 배열될 수 있고, 정렬 특징부로 기능하여, 아래에서 설명되는, 방법(200)의 정렬 단계(240) 중 광검출기 및 RICP의 어레이 간에 적절하고 용이한 정렬을 돕고 촉진시킨다. 따라서, 다음의 선택적 추가 특징부(136) 및 선택적인 추가 상보 특징부(116)가 다음에서 각각 정렬 특징부(136) 및 상보 정렬 특징부(116)로 또한 지칭될 수 있다. 정렬 특징부(136) 및 상보 정렬 특징부(116)는 정렬 스테이지(아래 240)에서의 이용과는 별도의 추가의 기능을 선택적으로 가질 수 있다. 예를 들어, 정렬 특징부(136) 및 상보 정렬 특징부(116)는 HSCA 작동 중 제 1 및 제 2 반도체 구조물 간에 우수한 공통/접지 접촉부를 제공하도록 구성 및 작동가능하다. 이와 별도로, 적어도 정렬 작동(240) 용도로, 정렬 특징부(136) 및 상보 정렬 특징부(116)는 제 1 및 제 2 반도체 구조물 사이의 정렬이 수행되는 온도(이후 정렬 온도로 지칭됨)에서, 정렬 특징부 및 상보 정렬 특징부의 배열이 서로 거울 대칭이도록 배열된다. 예를 들어, 위 온도에서, 정렬 특징부의 각자의 쌍 {n,m}의 간격/피치 거리 a nm 이 상보 정렬 특징부(116)의 대응 쌍 {n,m}의 간격/피치 a nm 과 일치한다. 이는 예를 들어 도 2B 및 2C에서 도식적으로 제시되며, 이는 정렬 온도에서 정렬 특징부(136) 및 상보 정렬 특징부(116)의 대응하는 인접 쌍들 간에 동일한 수직 및 수평 간격 a H 및 a V 이 존재함을 보여준다.
방법(200)의 단계(230)는, 액티브 감광 영역(134) 내 (전기 접촉부의) 액티브 광검출기(132)의 어레이와 (판독 전기 접촉부의) 액티브 판독 영역(114) 내 액티브 RICP(112)의 어레이가 서로 상보적이고 HSCA의 제조/조립 중 광검출기 및 RICP가 서로 전기적으로 연결되고 및/또는 결합/접합될 수 있는 (전기적 인터커넥트/범프의) 물질/조성의 대략 빙점 주위의 고온에서 서로 매칭되도록, 발명에 따른 제 1 및 제 2 반도체 구조물을 제공/구성하는 단계를 포함한다. 구체적으로, 광검출기(132)들의 어레이 및 RICP(112)의 어레이는 전기 인터커넥트/범프의, 및/또는, 접합 결합 물질의 물질/조성의 빙점 근처에서 그 배열이 서로 거울 대칭인 점에서 매칭된다(즉, 광검출기 및 RICP의 대응 쌍 {i,j] 간의 기결정된 간격 {dij} 및 {eij} 가 빙점 근처에서 실질적으로 동일하다). 예를 들어, 범프/전기 접촉부는 많은 경우에 인듐으로 제조되고, 그 빙점은 약 156℃다. 따라서, 제 1 및 제 2 반도체 구조물(130, 110)은 광검출기의 대응 쌍 {i,j} 간의 간격 {dij} 및 {eij}가 이러한 빙점 온도에서 매칭되도록 구성된다(가령, 광검출기 및 RICP의 수평 및 수직 피치가 p dV|~ 150°C ∼ eV|~ 150°C 및 dH|~ 150°C ∼ eH|~ 150°C)를 만족시킨다).
따라서, 전기 인터커넥트/범프의 빙점 근처에서, 액티브 감광 영역(134) 및 액티브 판독 영역(114)은 대략 동일한 크기 및 형상을 가진다. 그러나, 보다 더 낮은 온도에서(가령, 가령, 25℃의 주변 온도에서, 및/또는 (주변 온도보다 높을 수 있는) 정렬 온도(가령, 25~120℃)에서), 액티브 영역(134, 114)의 간격 {dij} 및 {eij} 및 크기는 일치하지 않는다. 따라서, 제 1 및 제 2 반도체 구조물 간의 정렬이 결합 이전에 수행될 때 액티브 화소(132) 및 액티브 RICP(112)의 배열이 일치하지 않는다. 이러한 측면에서, 도 2B 및 2C 및 2D는 각자의 제 1 및 제 2 반도체 구조물(130, 110)의 온도가 전기 인터커넥트의 빙점보다 낮을 때(가령, 약 65℃의 정렬 온도에서), 광검출기 간의 그리고 RICP 간의 내부 간격, 배열, 및 액티브 영역(134 및/또는 114)의 경계부를 도시한다.
도 2C에서 액티브 판독 영역(114) 상에 파선으로 도시되는 액티브 감광 영역(134)의 경계부의 투영은, 액티브 감광 영역(134)이 정렬/주변 온도에서 액티브 감광 영역(134)과 동일 크기가 아님을 보여준다. 그러나, HSCA의 제 1 및 제 2 반도체 구조물(130, 110)의 열팽창계수 차이로 인해, 전기 인터커넥트의 빙점에서, 광검출기(132)들 간의 내부 거리/간격이 RICP(112) 간의 내부 거리/간격과 일치하고, 액티브 감광 영역(134Z) 및 액티브 판독 영역(114)은 동일 크기를 가진다. 아래 설명되는 바와 같이, 이는 각자의 RICP(112)에 대한, 액티브 영역(134) 내 모든 광검출기 사이의, 정확하고 완전히 작동되는, 전기적 결합을 실현시킨다.
일반적으로, 특히, IR 감지/이미징용으로 설계된 HSCA에서, 제 1 감광 반도체 구조물은 제 2 ROIC 반도체 구조물(110)의 물질(통상적으로 실리콘(Si))의 CTE보다 높은 CTE를 가진 물질/조성으로 제조된다. 따라서, 도 2B, 2C, 2D에서 또한 예시되는 바와 같이, 주변/정렬 온도에서, 제 1 및 제 2 반도체 구조물이 함께 결합/접합되기 전에, 제 1 반도체 구조물(130) 내 액티브 감광 영역(134) 및 광검출기 간의 간격 dij가 제 2 반도체 구조물(110) 내 액티브 판독 영역(114) 및 RICP 간의 간격 eij보다 각각 크다.
방법(200)의 작동(240)은, 후에 결합/접합/범프 물질의 빙점 근처 또는 빙점보다 높은 온도로 가열될 때 광검출기(132)(또는 연관된 전기 접촉부/패드)가 각자의 RICP(112)와(가령, RICP(112)와 연관된 전기 접촉부/패드와) 정렬되도록, 제 1 및 제 2 반도체 구조물이 서로에 대해 횡방향으로 정렬되는, 정렬 작동/단계다. 정렬 작동(240)은 일반적으로 소정의 정렬 온도에서 수행되며, 이 온도는 광검출기(132)와 RICP(112) 간의 결합에 사용되는 결합/범프 물질/조성의 빙점보다 낮다(그리고 융점보다 낮다)(일부 경우에 융점은 범프 물질의 빙점과 같지 않거나 높을 수 있다). 예를 들어, 구조물이 저온(가령, 50℃)으로부터 또는 주변 온도(25℃) 또는 그 미만으로부터 약 120℃의 고온까지 범위 내의 소정의 정렬 온도에 있을 때 정렬이 수행될 수 있다.
도 2D는 정렬 온도에 놓인 상태에서 제 1 및 제 2 반도체 구조물이 정렬된 후 방법(200)의 정렬 단계(240) 중 HSCA(100)의 광검출기 및 RICP의 각자의 위치를 보여준다.
정렬(플립-칩 프로세스로도 지칭됨)은 정렬 온도에서, 액티브 광검출기(132)들의 어레이 및 (제 2 반도체 구조물의 액티브 판독 영역(114)에 위치하는) 액티브 RICP(112)의 어레이가, 적절한/일치 배향으로 서로 실질적으로 평행하게, 서로의 위에 위치하고, 서로에 대해 (가령, 동축으로) 중압집중화된다. 게다가, 발명의 방법(200)에서, 이 단계(240)에서 모든 광검출기가 각자의 RICP 정확히 위에/아래에 위치하는 것이 아니다. 이는 정렬 온도에서 광검출기와 RICP 간의 피치/간격 간 차이에 기인한다.
이를 위해, 앞서 표시한 바와 같이, 선택적으로 발명의 일부 실시예에서, 추가적/정렬 특징부(136)(도 2B에서 파선 O로 표시됨) 및 상보 정렬 특징부(116)가 제 1 및 제 2 반도체 구조물(130, 110)에 각각 제공된다. 정렬 온도에서 사이에 일치 간격을 갖지 않는 액티브 영역(134, 114) 내 광검출기(132) 및 RICP(112)와는 달리, 정렬(136) 및 상보 정렬(116) 특징부들은 정렬 온도에서 일치하는 배열을 갖도록 구성된다. 이는 반도체 구조물(130, 110)들 간의 용이한 정렬, 및/또는 정렬 검사(가령, 시각적 수단일 수 있음)를 촉진시켜서, 이러한 반도체 구조물(130, 110)들이 이들 간의 범프/접합/결합 물질의 빙점에 놓인 후 광검출기(132)들이 각자의 RICP(114) 수직으로 위에 또는 아래에 위치하고 또한 정렬되어, 액티브 광검출기(132)의 전기 접촉부가 액티브 RICP(112)의 각자의 판독 전기 접촉부와 겹쳐지게 되며, 따라서, 함께 접합된 후 모든 액티브 광검출기(132)와 모든 액티브 RICP 간에 적절히 기능한 전기적 결합을 얻을 수 있다.
정렬(240) 후, 작동(250)은 광검출기(132)의 전기 접촉부와 각자의 RICP(112)의 전기 접촉부 사이를 접합 및 전기적 연결하도록 수행된다. 광검출기(132) 및 RICP(112)의 모든 각자의 전기 접촉부(인터커텍트) 간의 견고한 연결을 보장하기 위해, HSCA는 리플로 프로세스에 들어가서, 인터커넥트 범프(가령, 광검출기와 RICP 간의 인듐 범프)가 융합되어 우수하고 균일한 결합을 형성하게 된다.
리플로 중, 제 1 및 제 2 반도체 구조물(130, 110)을 포함하는, HSCA(100)는, 반도체 구조물(130, 110)을 함께 접합 및 전기적 연결하는데 사용되는 인터커넥트/범프의 물질/조성의 융점 위로 가열된다(가령, 200℃ 수준의 온도로 가열된다). HSCA(100)가 가열됨에 따라, HSCA(10)의 제 1 및 제 2 반도체 구조물(130, 110)은 상이한 크기로 팽창한다. 전형적인 IR 센서 구조/물질에서, 제 1 감광 반도체 구조물(130)은, 여기에 결합된 (가령, 실리콘으로 제조된) 제 2 ROIC 반도체 구조물(110)의 2~4배로 팽창할 것이다. 예를 들어, (Si ROIC의) 제 2 반도체 구조물(110)의 CTE가 2ppm/℃(섭씨 온도 당 백만분의 1개 단위)이고 제 1 반도체 구조물(130)(광검출기 어레이)의 CTE가 6ppm/℃일 경우, 25℃의 주변/정렬 온도로부터 160℃의 빙점 위로 가열하면, 광검출기(132)는 각자의 RICP(112)보다 0.00054/ 단위 길이만큼 더 팽창할 것이다. 따라서, 소정의 피치 e (가령, e = 10 마이크로미터)로 배열되는 n개의 요소들(n=2000)의 횡방향 치수를 가진 요소들의 어레이를 고려하면, 에지 상의 요소들은 (1/2)*0.00054*e*n의 길이만큼 시프트될 것이고, 이는 본 경우에 5.4 마이크로미터다. 이는 요소들 간의 간격/피치 수준이기 때문에(가령, 피치의 절반보다 큼), 이 상태의 에지 요소들은 각자의 ROIC와 정렬되지 않으며, 이는 리플로 프로세스의 유효성을 부정하고 이들 간의 전기적 오연결로 나타난다. 이를 보정하기 위해, 광검출기(132)는 상기 양의 약 절반만큼 작게 만들어진다. 즉, 제 2 반도체 구조물(110) 내 액티브 판독 영역의 치수가 25℃에서 약 10㎛ x 10㎛일 경우, (광검출기(132)의 대응 어레이를 포함하는) 액티브 감광 영역의 치수는 약 9.9973 ㎛ x 9.9973 ㎛로 선택된다(RICP 어레이보다 2.7nm 작음).
따라서, 앞서 표시한 바와 같이, 광검출기 간의 피치/간격 dij는, 이러한 CTE 차이를 보정하기 위해, RICP 간의 간격보다 작게(또는 크게) 만들어진다. 따라서, HSCA(100)가 리플로 프로세스 중 가열되고 제 1 반도체 구조물(검출기 다이)가 제 2 반도체 구조물(ROIC 다이)에 비해 팽창(또는 가능하다면 수축)함에 따라, 각자의 RICP(112)에 대한, 액티브 영역 내 광검출기(132)(또는 전기 접촉부/패드)의 정렬이 개선된다(가령, 광검출기(132)의 전기 접촉부/패드가 RICP의 전기 접촉부/패드와 더 크게 겹쳐진다). 이는 액티브 영역 내 광검출기와 각자의 RICP 간의 전기 접촉 및 결합을 개선시키고, 액티브 영역 내 모든 광검출기를 각자의 RICP에 적절히 전기적으로 연결시킨다. HSCA(100)를 인터커넥트/범프 물질의 융점 위 고온으로 가열한 후, 결합/범프의 친화성으로 인해(가령, 용융된 범프 물질/인듐과 광검출기(132) 및 RICP(112)의 접촉 패드 간의 친화성으로 인해) 광검출기와 RICP 간에 전기 인터커넥트가 형성된다. 부산물로서, 광검출기가 각자의 RICP가 대략적으로 정렬되는 한, 이들 간의 인터커넥트 접촉부/범프가 양 측부로부터 각자의 광검출기 및 각자의 ROIC까지 자체 정렬된다.
그 후, HSCA(100)는 인터커넥트/범프 물질의 빙점 아래로 냉각되어, 광검출기와 RICP 간에 범프를 접합/솔더링하고, 이들 간에 전기 인터커넥트를 형성한다.
도 2E는 본 발명에 따른 HSCA(100)의 한 예를 보여준다. HSCA(100)는 (플립-칩 및 리플로 결합 프로세스(작동(250))가 수행되고, HSCA(100)가 인터커넥트/범프 물질의 융점까지, 또는 그 아래 온도로 냉각된 후) 방법(200)에 따라 조립된 후 도시된다. 즉, 이 도면은 이러한 실시예의 HSCA 디바이스(100)의 최종 구조를 도시한다. 본 발명에 따른 광검출기 및 RICP의 배열에서, (액티브 영역(134) 내) 각자의 액티브 광검출기(132)와 (액티브 판독 영역(114) 내) 각자의 액티브 RICP(112) 간의 피치/간격 dij 및 eij이 범프/인터커넥트 물질의 빙점에서 실질적으로 일치/동일하며, 따라서, HSCA(100)가 범프/인터커넥트의 융점까지 냉각될 때, 광검출기(132) 및 RICP(112)의 전부 또는 적어도 대부분(가령, 99.9% 이상) 간에 우수한 전기적 및 기계적 접촉이 형성된다.
본 발명의 일부 실시예에서, 액티브 영역 내 액티브 광검출기(132)의 어레이는 예를 들어 10 마이크로미터의 피치로 배열되는 1280x1024 이상의 액티브 광검출기(132)를 포함할 수 있다. 일부 실시예에서, 액티브 광검출기(132)의 어레이는 10마이크로미터의 피치로 약 1920x1536의 액티브 광검출기(132)를 포함한다.
리플로 프로세스에서 범프의 자체 정렬 결과로, 광검출기와 RICP 간의 인터커넥트 형성이 개선되어 본 발명의 기술을 견고하게 대량 생산에 적합하게 하는데, 이는 대응하는 광검출기 및 ROIC 간의 정밀 정렬로부터 화소/광검출기 피치의 10%까지 편차를 감내할 수 있고, 심지어 피치의 20%까지의 편차도 감내할 수 있기 때문이다.
조립된 HSCA가 주변 온도까지 또는 그 작동 온도(MWIR의 IR 파장 또는 그 이상의 파장을 감지하기 위한 IR 센서의 경우에 극저온 온도일 수 있음)까지 더 냉각될 때, 각자의 광검출기와 RICP 간의 정렬 및 전기적 접촉이 유지되며, 이는 이러한 온도에서 범프/인터커넥트가 이미 고체화/동결되기 때문이다. 게다가, 제 1 및 제 2 반도체 구조물의 CTE 차이로 인해, 저온에서(가령, 범프 빙점보다 낮은 온도에서) 기계적 응력/응력변형이 이들 간에 발전될 수 있다. 이러한 기계적 응력/응력변형은 다양한 기술에 의해 취급될 수 있다. 예를 들어, 일부 실시예에서 기계적 응력/응력변형은 범프/인터커넥트 자체의 강도에 의해 취급된다. 대안으로서 또는 추가적으로, 아교와 같은 결합 물질이 제 1 및 제 2 반도체 구조물 사이에(가령, 인터커넥트 사이에) 삽입될 수 있어서, 이들 간의 기계적 결합을 강화시키고, 및/또는 다른 기계적 거동 구조물이 디바이스에 제조 및/또는 연결될 수 있다(가령, 금속 거동 구조물). 또다른 대안으로서 또는 추가적으로, 많은 경우에 제 1 및 제 2 반도체 구조물 중 하나 또는 둘 모두가 폴리싱에 의해 제조/박판화되어, 더욱 가요성이 될 수 있고, 이는 제 1 및 제 2 반도체 구조물 간의 응력/응력변형 크기를 감소시킨다.
HSCA(100)가 범프/인터커넥트의 빙점에 놓일 때 정렬 특징부(136) 및 상보 정렬 특징부(116) 또는 그 중 일부가 리플로/솔더링 프로세스(250) 중 오정렬될 수 있다. 그러나, 이는 정렬 특징부 및 그 상보 특징부가 HSCA(100)의 액티브 영역(134) 외부에(그 주변부에) 있기 때문에 이미징/감광 작동에 영향을 미치지 않는다. 따라서 액티브 영역(134)은 각자의 RICP에 모두 전기적으로 연결될 수 있는, 그리고, 완전히 작동하는/기능적인 액티브 광검출기를 포함하는, 광검출기들의 연속 영역/어레이를 구성한다.
도 3A 및 3B와 도 4A 및 4B는 각각 본 발명에 따른 HSCA(100.1, 100.2)의 다른 두 예를 보여준다.
도 3B 및 4B에 도시되는 HSCA(100.1, 100.2)는 리플로 결합 프로세스(작동 250)가 수행된 후 도시되며, HSCA(100.1, 100.2)는 인터커넥트/범프 물질의 빙점까지 또는 그 아래 온도까지 냉각된다. 즉, 이 도면은 이러한 실시예의 HSCA 디바이스(100.1, 100.2)의 최종 구조를 도시한다. HSCA(100.1, 100.2)는 적절히 전기적으로 연결된 광검출기(132) 및 RICP(112)의 연속 영역/어레이를 구성하는 액티브 영역(134)과, 액티브 영역(134)의 주변부/둘레에서 정렬 특징부(136)를 포함한다. 액티브 영역 내 액티브 광검출기(132)들의 어레이는 예를 들어 10마이크로미터의 피치로 배열되는 1280x1024개 이상의 액티브 광검출기(132)를 포함할 수 있다. 일부 실시예에서 액티브 광검출기(132)의 어레이는 10마이크로미터의 피치로 약 1920x1536개의 액티브 광검출기(132)를 포함한다. 광검출기(132) 및 RICP(112)(가령, 그 전기 접촉부/패드)는 이 도면에서 실질적으로 정렬된다. 제 1 반도체 구조물(130)의 정렬 특징부와, 상보 전력 특징부(116)는 이 단계에서(HSCA 디바이스(100.1, 100.2)가 조립되어 전기적으로 연결될 때 제조 종료시) 각각 서로에게 반드시 정렬되는 것은 아니다.
도 3A 및 4A에 도시되는 HSCA(100.1, 100.2)는 정렬 작동(위 240) 중 도시된다. 도 3A 및 4A에 모두 도시되는 바와 같이, 정렬 특징부(136) 및 상보 정렬 특징부(116)는 정렬 온도에서 일치하는 배열 및 일치하는/동일한 각자의 피치를 갖도록 구성되어(가령, 수평 및 수직 피치 거리 a H 및 a V 가 정렬 및 상보 정렬 특징부의 경우에 일치/동일함), 정렬 작동(240) 동안 제 1 및 제 2 반도체 구조물을 정렬시키는 기능을 하게 되고 이를 돕게 된다.
광검출기(132) 및 RICP(112)는 정렬 온도에서 일반적으로 정렬되지 않고 각자의 수평 및 수직 피치 거리 d H 및 d V (광검출기(132))와 e H 및 e V (RICPs 112)는 정렬 온도에서 일치하지 않는다. 또한 도 3B 및 4B에 도시되는 바와 같이, 광검출기 및 RICP는, 그 배열 및 수평 및 수직 피치 거리 d H 및 d V 와 e H 및 e V 가 인터커넥트/범프 물질의 빙점에서 일치하도록 구성된다.
도 3A 및 3B의 HSCA 실시예(100.1)에서, 정렬 특징부(136)는 액티브 영역(134)의 주변부/둘레에 위치하고, 액티브 영역 내 광검출기(132)의 것과 유사한 전기 접촉부를 포함한다. 액티브 판독 영역(114)의 주변부에 위치하는 상보 정렬 특징부(116)는 액티브 판독 영역(114) 내 RICP(112)의 것과 유사한 전기 접촉부를 포함한다. 본 예에서 정렬 특징부(136) 및 상보 정렬 특징부(116)의 전기 접촉부들은 광검출기(132) 및 RICP(112)의 제 1 및 제 2 반도체 구조물(130, 110) 사이에서 구성 및 작동가능한 모든 또는 일부 잉여 전기 접촉부다. 일부 실시예에서, 공통/접지 전기 연결을 제공하기 위해, 상보 정렬 특징부(136 및/또는 116)는 액티브 화소 및 각자의 ROC(더 깊은 비아와 연관됨)의 것과는 상이한 높이의 바이와 연관된다. 대안으로서, 일부 경우에, 상보 정렬 특징부는 평면형 구조로 전기 접촉부에 연결된다.
따라서, 제 1 및 제 2 반도체 구조물의 CTE 차이가 각자의 정렬부 및 상보 정렬 특징부 중 일부 간에 오정렬 및 불량한 또는 비전기적 접촉부를 야기하지만, 이러한 전기 접촉부의 잉여성 때문에 HSCA(100.1)의 기능/성능에 여전히 영향을 미치지 않는다.
도 4A 및 4B의 HSCA 실시예(100.1)에서, 정렬 특징부(136)는 액티브 영역(134)의 주변부/둘레에 위치하고, (가령, 더미 접촉부 또는 다른 특징부를 이용하여) 임의의 적절한 기술에 의해 형성될 수 있는 정렬 마크를 포함한다.
도 3A 및 3B에서 그리고 도 4A 및 4B에서, 정렬 특징부(136) 및 상보 정렬 특징부(116)의 상이한 두가지 배열이 예시된다. 도 3A 및 3B에서, 이들은 그 둘레를 둘러싸는 액티브 영역(134)의 주변부에 배열되고, 도 4A 및 4B에서, 이들은 액티브 영역(136)의 주변부의 코너 일부에만 배열된다. 이러한 관점에서 액티브 영역의 주변부에서 정렬 특징부의 다른 배열들이 본 발명의 다양한 실시예에서 또한 가능하며, (도 2E의 HSCA 예(100)에 도시되는 바와 같이) 어떤 정렬 특징부도 사용되지 않는다.
도 3A 및 3B에 도시되는 실시예에서, RICP, 액티브 감광 영역(134) 내 광검출기(132), 및 정렬 특징부(136)는 상이한 피치를 가진 광검출기들의 2개의 어레이(투 어레이-섹션)와 연관된다. 이에 반해, 액티브 판독 영역 내의, RICP에서, 상보 정렬 특징부는 동일한 크기 및 피치의 RICP들의 어레이의 중앙 및 주변 요소들이다. 이를 위해, (액티브 광검출기를 포함하는) 광검출기 어레이의 내측 섹션은 외측 어레이 섹션 내 (논-액티브/정렬 광검출기인) 광검출기(136)보다 작은 광검출기 크기/피치를 가진다. 광검출기(132)를 지닌 내측 어레이 부분/섹션은 빙점에서 RICP(112)의 피치와 일치하는, 그러나, 주변/정렬 온도에서는 그보다 작은, 피치를 갖는다. 그 후, 어레이의 외측/둘레 부분/섹션에서, (정렬 특징부(136)인) 광검출기는 대응하는 RICP(상보 정렬 특징부(116))의 거울 이미지로 위치하며, 정렬 온도에서 대응 RICP와 동일한 피치를 가진다. 대안으로서 또는 추가적으로, 발명의 다른/상이한 실시예에서, 제 2 반도체 구조물(110) 내 RICP(액티브 및 정렬 RICP)의 배열은, 상이한 피치를 가진 2개의 섹션을 또한 가진 어레이 또는 단일 어레이로 균일한 피치로 배열될 수 있다.
도 5A 내지 5C는 Si-계 ROIC 다이에 연결되는 GaSb-계 광검출 다이를 포함하는 HSCA로 구성되는, 1280x1024개의 화소들을 가진 FPA 내 단절된 화소들의 분포를 예시하는 자체 설명 그래프다(그 광검출 요소들은 ROIC 내 각자의 IRCP로부터 단절되어 있음). 그래프의 수직 및 수평축의 범례는 FPA의 횡방향 치수에 걸치고, 1280 화소는 수평축을 따라, 1024 화소는 수직축을 따라 놓인다. 광검출 요소와 각자의 RICP 간의 전기적 단절/오연결로 인한 결함을 가진, 단절된 화소는 그래프에서 점으로 표시된다.
도 5A는 앞서 설명한 바와 같이, 본 발명의 기술에 따라 제조된 HSCA의 액티브 영역 내 단절 화소들의 수 및 분포를 예시한다. 본 경우에, 액티브 영역 내 전기적으로 단절된 액티브 화소들의 수는 7이며, 즉, 액티브 영역 내 액티브 화소들의 0.001% 미만이다. 이미지에 나타나는 다른 중요한 특징은, 단절된/결함있는 화소들이 액티브 영역 내에서 약간 무작위적으로 분포되어 있(고 디바이스의 특정 영역에 집중되지 않고있)다는 점이다. 이는 예를 들어, 최근접 이웃들로부터의 정보를 이용한 보간에 의해, 결함 화소로부터 잃어버린 정보를 쉽게 보정할 수 있기 때문에 중요한 장점이다.
도 5B 및 5C는 광검출 및 ROIC 다이 간의 전기적 연결을 위해 리플로를 이용하는 종래의 기술에 따라 제조된 2개의 HSCA 내 단절 화소들의 수 및 분포를 예시한다. 이 예를 살펴보면, 종래의 기술에서, 1280x1024개의 화소 어레이의 동일 크기에 대해, 전기적으로 단절된 화소의 수가 비교적 많다(도 5B의 2983개는 화소수의 약 0.25%이며, 도 5C의 34000개 이상의 결함 화소는 어레이 내 화소 수의 약 2.5% 이상임). 이러한 실험이 예시하는 바와 같이, 일부 실시예에서 본 발명의 기술이 단절 화소의 수를 100배 이상, 심지어 1000배 이상 감소시킨다. 더욱이, 도 5B 및 5C로부터 알 수 있듯이, 전기적으로 단절된 화소들이 화소 어레이의 에지 근처에 높은 확률로 나타난다. 이를 위해, 보간과 같은 처리/알고리즘을 이용함으로써 결함 화소로부터 잃어버린 정보를 효과적으로 보정하는 것이 어렵다. 이는 결함 화소가 무작위적으로 분포되지 않고 소정의 영역에 집중되기 때문이고, 이 중 일부에는 작동 화소들의 성긴 분포만이 존재하여, 이 영역들에 대한 이미지 데이터를 얻는 것이 실제적으로 불가능해진다.

Claims (50)

  1. 광검출기 어레이 제조 방법에 있어서,
    각자의 전기 접촉부와 연관된 복수의 감광 영역을 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물을 제공하는 단계 - 상기 감광 영역은 광검출기 어레이의 액티브 광검출기로 기능하고, 상기 제 1 반도체 구조물은 둘 이상의 정렬 특징부를 포함함 - 와,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물을 제공하는 단계 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 갖고, 상기 제 2 반도체 구조물은 둘 이상의 상보적 정렬 특징부를 포함함 - 와,
    액티브 광검출기의 어레이가 액티브 판독 회로의 어레이와 평행하게 정렬되도록 제 1 온도 조건에서 상기 제 1 및 제 2 반도체 구조물을 정렬시키는 단계와,
    상기 액티브 광검출기의 상기 전기 접촉부와 상기 RICP의 각자의 전기 접촉부 사이에서 전기적 결합을 수행하는 단계를 포함하되,
    상기 제 1 및 제 2 반도체 구조물의 상기 제 1 및 제 2 CTE는 일치하지 않고, 상기 제 1 반도체 구조물 내 액티브 광검출기의 상기 전기 접촉부의 피치 거리와, 상기 제 2 반도체 구조물 내 액티브 RICP의 각자의 전기 접촉부의 피치 거리는, 상기 제 1 및 제 2 CTE의 차이에 따라 구성되어, 상기 전기적 결합이 이루어지는 고온에서 상기 액티브 광검출기의 전기 접촉부가 상기 액티브 판독 회로의 판독 전기 접촉부 중 각자의 전기 접촉부와 겹쳐지며, 상기 고온보다 낮은, 정렬이 수행되는 소정의 정렬 온도에서, 상기 정렬 특징부의 쌍 간 변위가 상기 상보적 정렬 특징부의 각자의 쌍 간 변위에 일치되어, 정렬 특징부와 제 2 정렬 특징부가 함께 정렬되도록 상기 제 1 반도체 구조물 및 제 2 반도체 구조물의 위치를 파악함으로써 상기 정렬 동안 제 1 반도체 구조물과 제 2 반도체 구조물 간 정확한 정렬을 획득하는 것을 촉진시키도록, 상기 정렬 특징부 및 상보적 정렬 특징부가 배열되는, 광검출기 어레이 제조 방법.
  2. 제 1 항에 있어서,
    상기 전기 접촉부의 상기 피치 거리와, 상기 각자의 전기 접촉부의 피치 거리는, 상기 고온에서 모든 액티브 광검출기들이 각자의 RICP에 배타적으로 각각 전기적으로 결합되도록 선택되는
    광검출기 어레이 제조 방법.
  3. 제 2 항에 있어서,
    상기 전기적 결합은, 모든 상기 액티브 광검출기 및 각자의 RICP 사이의 상기 배타적 전기적 결합을 유지하면서 상기 전기적 결합이 수행된 후, 상기 제 1 및 제 2 반도체 구조물의 냉각을 더 포함하는
    광검출기 어레이 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전기적 결합은 상기 제 1 및 제 2 반도체 구조물의 전기 접촉부 간의 전기 연결 범프를 솔더링(soldering)함으로써 수행되는
    광검출기 어레이 제조 방법.
  5. 제 4 항에 있어서,
    상기 솔더링은 상기 전기 연결 범프의 융점보다 높은 상기 고온으로 상기 제 1 및 제 2 반도체 구조물의 가열을 포함하는
    광검출기 어레이 제조 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전기적 결합은 상기 제 1 및 제 2 반도체 구조물을 150℃ 내지 200℃ 범위의 상기 고온으로 가열하는 리플로 프로세스(reflow process)를 포함하는
    광검출기 어레이 제조 방법.
  7. 제 4 항에 있어서,
    상기 전기적 결합은 상기 전기 연결 범프의 빙점까지 제 1 및 제 2 반도체 구조물의 냉각을 더 포함하며, 상기 액티브 광검출기의 상기 전기 접촉부의 피치와, 상기 RICP의 상기 각자의 전기 접촉부의 피치는, 상기 빙점에서 상기 액티브 광검출기의 전기 접촉부가 상기 RICP의 대응하는 각자의 전기 접촉부와 겹쳐지도록 배열되는
    광검출기 어레이 제조 방법.
  8. 제 4 항에 있어서,
    상기 전기적 결합은 상기 제 1 및 제 2 반도체 구조물을 상기 전기 연결 범프의 융점 아래의 온도로 가열하는 논-리플로 결합 프로세스(non-reflow bonding process)를 포함하는
    광검출기 어레이 제조 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 액티브 광검출기의 상기 전기 접촉부의 상기 피치 거리와, 상기 RICP의 상기 각자의 전기 접촉부의 상기 피치 거리는, 상기 정렬이 수행되는 온도에서 일치하지 않는
    광검출기 어레이 제조 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    정렬 온도는 20 내지 120℃인, 광검출기 어레이 제조 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 정렬 온도는 대략 주변 온도로부터, 상기 제 1 및 제 2 반도체 구조물의 결합에 사용되는 전기 연결 범프의 빙점을 넘지 않는 범위 내에 있는
    광검출기 어레이 제조 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 정렬 특징부는 상기 액티브 광검출기를 둘러싸는 주변 영역에 배열되는 하나 이상의 정렬 특징부를 포함하고, 상기 상보 정렬 특징부는 상기 액티브 RICP의 영역 외부의 주변 영역에 유사하게 배열되는 하나 이상의 특징부를 포함하는
    광검출기 어레이 제조 방법.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 정렬 특징부 및 상기 상보 정렬 특징부는 상기 제 1 및 제 2 반도체 구조물에 만들어진 각자의 정렬 마크를 포함하는
    광검출기 어레이 제조 방법.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 정렬 특징부는 상기 제 1 반도체 구조물 내 일 그룹의 논-액티브 광검출기를 포함하는
    광검출기 어레이 제조 방법.
  15. 제 14 항에 있어서,
    상기 전기적 결합 중, 상기 일 그룹의 논-액티브 광검출기 중 적어도 일부 논-액티브 광검출기는, 상기 제 2 반도체 구조물의 공통 접촉부에 전기적으로 결합되는
    광검출기 어레이 제조 방법.
  16. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 상보 정렬 특징부는 상기 제 2 반도체 구조물 내 일 그룹의 논-액티브 RICP를 포함하는
    광검출기 어레이 제조 방법.
  17. 제 16 항에 있어서,
    상기 논-액티브 RICP는 상기 제 2 반도체 구조물의 접지 또는 공통 접촉부와 연관되는
    광검출기 어레이 제조 방법.
  18. 광검출기 어레이 제조 방법에 있어서,
    각자의 전기 접촉부와 연관된 복수의 감광 영역을 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물을 제공하는 단계 - 상기 감광 영역은 광검출기 어레이의 액티브 광검출기로 기능함 - 와,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물을 제공하는 단계 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 와,
    액티브 광검출기의 어레이가 액티브 판독 회로의 어레이와 평행하게 정렬되도록 제 1 온도 조건에서 상기 제 1 및 제 2 반도체 구조물을 정렬시키는 단계와,
    상기 액티브 광검출기의 상기 전기 접촉부와 상기 RICP의 각자의 전기 접촉부 사이에서 전기적 결합을 수행하는 단계를 포함하되,
    상기 제 1 및 제 2 반도체 구조물의 상기 제 1 및 제 2 CTE는 일치하지 않고, 상기 제 1 반도체 구조물 내 액티브 광검출기의 상기 전기 접촉부의 피치 거리와, 상기 제 2 반도체 구조물 내 액티브 RICP의 각자의 전기 접촉부의 피치 거리는, 상기 제 1 및 제 2 CTE의 차이에 따라 구성되어, 상기 전기적 결합이 이루어지는 고온에서 상기 액티브 광검출기의 전기 접촉부가 상기 액티브 판독 회로의 판독 전기 접촉부 중 각자의 전기 접촉부와 겹쳐지며,
    상기 방법은,
    - 상기 제 1 및 제 2 반도체 구조물 중 적어도 하나를 박막 구조물 형태로 제공하는 단계와,
    - 상기 제 1 및 제 2 반도체 구조물 중 적어도 하나의 반도체 구조물을, 상기 적어도 하나의 반도체 구조물과는 상이한 CTE를 가진 물질 조성으로 제조된 안정화 구조물에 기계적으로 부착하는 단계와,
    - 상기 제 1 및 제 2 반도체 구조물 간에 결합 물질을 배치하는 단계
    중 적어도 하나를 포함하여, 상기 고온보다 낮은 온도에서 상기 제 1 및 제 2 반도체 구조물 사이에 형성되는 응력 및/또는 응력변형에 반하여 상기 광검출기 어레이를 기계적으로 안정화시키는 단계
    중 적어도 하나를 포함하는, 광검출기 어레이 제조 방법.
  19. 광검출기 어레이 제조 방법에 있어서,
    각자의 전기 접촉부와 연관된 복수의 감광 영역을 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물을 제공하는 단계 - 상기 감광 영역은 광검출기 어레이의 액티브 광검출기로 기능하고, 상기 제 1 반도체 구조물은 III-V족, II-VI족, IV-VI족, 및 IV족 의 반도체 물질 중 하나를 포함함 - 와,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물을 제공하는 단계 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 갖고, 상기 제 2 반도체 구조물은 실리콘(Si) 반도체 물질을 포함함 - 와,
    액티브 광검출기의 어레이가 액티브 판독 회로의 어레이와 평행하게 정렬되도록 제 1 온도 조건에서 상기 제 1 및 제 2 반도체 구조물을 정렬시키는 단계와,
    상기 액티브 광검출기의 상기 전기 접촉부와 상기 RICP의 각자의 전기 접촉부 사이에서 전기적 결합을 수행하는 단계를 포함하되,
    상기 제 1 및 제 2 반도체 구조물의 상기 제 1 및 제 2 CTE는 일치하지 않고, 상기 제 1 반도체 구조물 내 액티브 광검출기의 상기 전기 접촉부의 피치 거리와, 상기 제 2 반도체 구조물 내 액티브 RICP의 각자의 전기 접촉부의 피치 거리는, 상기 제 1 및 제 2 CTE의 차이에 따라 구성되어, 상기 전기적 결합이 이루어지는 고온에서 상기 액티브 광검출기의 전기 접촉부가 상기 액티브 판독 회로의 판독 전기 접촉부 중 각자의 전기 접촉부와 겹쳐지는, 광검출기 어레이 제조 방법.
  20. 복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함함 - 와,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 을 포함하고,
    상기 액티브 영역 내 액티브 광검출기의 전기 접촉부 간의 피치 거리 및 배열이 상기 RICP의 전기 접촉부간의 피치 거리 및 배열과 일치하며,
    액티브 광검출기의 적어도 99.5%의 전기 접촉부가 연관된 RICP의 각자의 전기 접촉부와 겹치도록 상기 제 1 반도체 구조물과 제 2 반도체 구조물은 조립되고 함께 본딩되는, 광검출기 어레이.
  21. 복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함함 - 와,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 을 포함하고,
    모든 액티브 광검출기의 전기 접촉부가 각자의 RICP의 전기 접촉부에 정렬되고 적절하게 전기 연결되며,
    액티브 광검출기의 적어도 99.5%의 전기 접촉부가 연관된 RICP의 각자의 전기 접촉부와 겹치도록 상기 제 1 반도체 구조물과 제 2 반도체 구조물은 조립되고 함께 본딩되는, 광검출기 어레이.
  22. 제 21 항에 있어서,
    상기 액티브 광검출기의 전기 접촉부는 각자의 RICP의 전기 접촉부에 배타적으로 전기적 연결되는
    광검출기 어레이.
  23. 제 21 항 또는 제 22 항에 있어서,
    액티브 영역 내 액티브 광검출기의 전기 접촉부들 간 배열 및 피치 거리가 RICP의 전기 접촉부들 간 배열 및 피치 거리와 일치되는, 광검출기 어레이.
  24. 복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함하고, 액티브 광검출기는 각자 인접한 행 및 인접한 열 사이에 균등한 수평 및 수직 공간을 갖는 액티브 광검출기의 행 및 열을 정의하는 정규 2차원 어레이 레이아웃으로 액티브 영역에 배열됨 - 와,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물을 포함하고,
    액티브 광검출기의 적어도 99.5%의 전기 접촉부가 연관된 RICP의 각자의 전기 접촉부와 겹치도록 상기 제 1 반도체 구조물과 제 2 반도체 구조물은 조립되고 함께 본딩되는, 광검출기 어레이.
  25. 제 24 항에 있어서, 모든 액티브 광검출기의 전기 접촉부는 각자의 RICP의 전기 접촉부와 정렬되고, 적절하게 전기 연결되는, 광검출기 어레이.
  26. 제 24 항 또는 제 25 항에 있어서,
    상기 액티브 RICP는 액티브 광검출기의 규칙적 어레이 레이아웃에서와 같이 상기 2차원 어레이의 각자의 인접 로우 및 인접 칼럼 사이에 유사한 간격을 갖는, 2차원 어레이 레이아웃으로 배열되는
    광검출기 어레이.
  27. 제 24 항 또는 제 25 항에 있어서,
    액티브 영역 내 액티브 광검출기의 전기 접촉부들 간 배열 및 피치 거리는 RICP의 전기 접촉부들 간 배열 및 피치 거리와 일치되는, 광검출기 어레이.
  28. 복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함함 - 와,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 을 포함하고,
    액티브 광검출기의 적어도 99.5%의 전기 접촉부가 연관된 RICP의 각자의 전기 접촉부와 겹치도록 상기 제 1 반도체 구조물과 제 2 반도체 구조물은 조립되고 함께 본딩되며,
    제 1 반도체 구조물과 제 2 반도체 구조물은 서로 플립 플롭 본딩 구성으로 본딩되며, 솔더링 범프에 의해 액티브 광검출기의 전기 접촉부가 RICP의 전기 접촉부로 솔더링되는, 광검출기 어레이.
  29. 제 28 항에 있어서,
    액티브 영역 내 액티브 광검출기의 전기 접촉부들 간 배열 및 피치 거리는 RICP의 전기 접촉부들 간 배열 및 피치 거리와 일치되는, 광검출기 어레이.
  30. 제 28 항 또는 제 29 항에 있어서, 액티브 광검출기는 각자 인접한 행 및 인접한 열 사이에 균등한 수평 및 수직 공간을 갖는 액티브 광검출기의 행 및 열을 정의하는 정규 2차원 어레이 레이아웃으로 액티브 영역에 배열되는, 광검출기 어레이.
  31. 제 28 항 또는 제 29 항에 있어서, 모든 액티브 광검출기의 전기 접촉부는 각자의 RICP의 전기 접촉부와 정렬되고 적절하게 전기 연결되는, 광검출기 어레이.
  32. 복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함하고, 상기 제 1 반도체 구조물은 상기 액티브 영역 외부에 위치하는 둘 이상의 정렬 특징부를 포함함 - 과,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 을 포함하고,
    상기 제 2 반도체 구조물은 상기 둘 이상의 정렬 특징부와 일치되는 배열을 갖는 둘 이상의 상보적 정렬 특징부를 포함하고,
    액티브 광검출기의 적어도 99.5%의 전기 접촉부가 연관된 RICP의 각자의 전기 접촉부와 겹치도록 상기 제 1 반도체 구조물과 제 2 반도체 구조물은 조립되고 함께 본딩되는, 광검출기 어레이.
  33. 제 32 항에 있어서,
    상기 제 1 및 제 2 반도체 구조물이 조립 및 함께 결합될 때, 상기 2개 이상의 정렬 특징부 중 적어도 일부 간의 피치 거리가 상기 2개 이상의 상보 정렬 특징부의 대응하는 일부 간의 피치 거리와 상이한
    광검출기 어레이.
  34. 제 32 항 또는 제 33 항에 있어서,
    상기 정렬 특징부 중 하나 이상은 상기 액티브 영역을 둘러싸는 주변 영역에 배열되는
    광검출기 어레이.
  35. 제 32 항 또는 제 33 항에 있어서,
    상기 정렬 특징부 및 상기 상보 정렬 특징부는 상기 제 1 및 제 2 반도체 구조물에서 만들어진 각자의 정렬 마크 및 상보 정렬 마크를 포함하는
    광검출기 어레이.
  36. 제 32 항 또는 제 33 항에 있어서,
    상기 정렬 특징부는 상기 액티브 영역 외부에 위치한 제 1 반도체 구조물 내에 논-액티브 광검출기를 포함하는
    광검출기 어레이.
  37. 제 32 항 또는 제 33 항에 있어서,
    상기 정렬 특징부 및 상보 정렬 특징부 중 적어도 일부는 상기 제 1 및 제 2 반도체 구조물의 접촉 패드와 연관되는
    광검출기 어레이.
  38. 제 37 항에 있어서,
    상기 정렬 특징부의 접촉 패드 중 적어도 일부는 각각 상보 정렬 특징부의 접촉 패드와 겹쳐지면서 전기적으로 연결되어, 상기 제 1 및 제 2 반도체 구조물 사이에 공통 접촉부를 제공하는
    광검출기 어레이.
  39. 제 32 항 또는 제 33 항에 있어서,
    액티브 영역 내 액티브 광검출기의 전기 접촉부들 간 배열 및 피치 거리가 RICP의 전기 접촉부들 간 배열 및 피치 거리와 매칭되는, 광검출기 어레이.
  40. 제 32 항 또는 제 33 항에 있어서, 액티브 광검출기는 각자 인접한 행 및 인접한 열 사이에 균등한 수평 및 수직 공간을 갖는 액티브 광검출기의 행 및 열을 정의하는 정규 2차원 어레이 레이아웃으로 액티브 영역에 배열되는, 광검출기 어레이.
  41. 제 32 항 또는 제 33 항에 있어서, 모든 액티브 광검출기의 전기 접촉부는 각자의 RICP의 전기 접촉부와 정렬되고 적절하게 전기 연결되는, 광검출기 어레이.
  42. 복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함함 - 와,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 을 포함하고,
    상기 제 1 및 제 2 반도체 구조물의 CTE 차이로 인해 형성되는 응력 및/또는 응력변형에 반하여 상기 광검출기 어레이를 기계적으로 안정화시키기 위해,
    - 박막 구조물 형태인, 상기 제 1 및 제 2 반도체 구조물 중 적어도 하나와,
    - 일 반도체 구조물과는 상이한 CTE를 가진, 반도체 구조물 중 적어도 하나에 부착되는 안정화 구조물과,
    - 상기 제 1 및 제 2 반도체 구조물 사이에 배치되는 결합 물질
    중 적어도 하나를 포함하고
    액티브 광검출기의 적어도 99.5%의 전기 접촉부가 연관된 RICP의 각자의 전기 접촉부와 겹치도록 상기 제 1 반도체 구조물과 제 2 반도체 구조물은 조립되고 함께 본딩되는, 광검출기 어레이.
  43. 제 42 항에 있어서, 액티브 영역 내 액티브 광검출기의 전지 접촉부들 간 배열 및 피치 거리는 RICP의 전기 접촉부들 간 배열 및 피치 거리와 일치되는, 광검출기 어레이.
  44. 제 42 항 또는 제 43 항에 있어서, 액티브 광검출기는 각자 인접한 행 및 인접한 열 사이에 균등한 수평 및 수직 공간을 갖는 액티브 광검출기의 행 및 열을 정의하는 정규 2차원 어레이 레이아웃으로 액티브 영역에 배열되는, 광검출기 어레이.
  45. 제 42 항 또는 제 43 항에 있어서, 모든 액티브 광검출기의 전기 접촉부는 각자의 RICP의 전기 접촉부와 정렬되고 적절하게 전기 연결되는, 광검출기 어레이.
  46. 복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함하고, 상기 제 1 반도체 구조물은 III-V 족, II-VI 족, IV-VI 족, 및 IV 족의 반도체 물질 중 하나를 포함함 - 과,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 을 포함하고,
    제 2 반도체 구조물은 실리콘(Si) 반도체 물질을 포함하고,
    액티브 광검출기의 적어도 99.5%의 전기 접촉부가 연관된 RICP의 각자의 전기 접촉부와 겹치도록 상기 제 1 반도체 구조물과 제 2 반도체 구조물은 조립되고 함께 본딩되는, 광검출기 어레이.
  47. 제 46 항에 있어서, 액티브 영역 내 액티브 광검출기의 전기 접촉부들 간 배열 및 피치 거리는 RICP의 전기 접촉부들 간 배열 및 피치 거리와 일치되는, 광검출기 어레이.
  48. 제 46 항 또는 제 47 항에 있어서, 모든 액티브 광검출기의 전기 접촉부는 각자의 RICP의 전기 접촉부와 정렬되고 적절하게 전기 연결되는, 광검출기 어레이.
  49. 복수의 액티브 광검출기를 포함하는 액티브 영역을 포함하는, 제 1 열팽창계수(CTE)를 가진 제 1 반도체 기술에 따라 제조된 제 1 반도체 구조물 - 각각의 액티브 광검출기는 상기 제 1 반도체 구조물의 감광 영역 및 각자의 전기 접촉부를 포함하고, 액티브 광검출기의 어레이는 10 마이크론의 피치를 갖고 배열된 1280 X 1024 보다 많은 액티브 광검출기를 포함함 - 과,
    상기 액티브 광검출기로부터 판독 작동을 수행하도록 구성 및 작동가능한 복수의 액티브 판독 집적 회로 화소(RICP)를 포함하는, 상기 제 1 CTE와는 상이한, 제 2 CTE를 가진 제 2 반도체 기술에 따라 제조된 제 2 반도체 구조물 - 상기 RICP는 상기 액티브 광검출기의 전기 접촉부에 연결하기 위해 각자의 전기 접촉부를 가짐 - 을 포함하고,
    액티브 광검출기의 적어도 99.5%의 전기 접촉부가 연관된 RICP의 각자의 전기 접촉부와 겹치도록 상기 제 1 반도체 구조물과 제 2 반도체 구조물은 조립되고 함께 본딩되는, 광검출기 어레이.
  50. 제 49 항에 있어서, 모든 액티브 광검출기의 전기 접촉부는 각자의 RICP의 전기 접촉부와 정렬되고 적절하게 전기 연결되는, 광검출기 어레이.
KR1020160165398A 2015-12-06 2016-12-06 광검출기 어레이 및 그 제조 방법 KR102445093B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IL242952 2015-12-06
IL242952A IL242952B (en) 2015-12-06 2015-12-06 Array of detectors and a method to create it

Publications (2)

Publication Number Publication Date
KR20170066272A KR20170066272A (ko) 2017-06-14
KR102445093B1 true KR102445093B1 (ko) 2022-09-20

Family

ID=56082827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160165398A KR102445093B1 (ko) 2015-12-06 2016-12-06 광검출기 어레이 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10644061B2 (ko)
EP (1) EP3176814B1 (ko)
KR (1) KR102445093B1 (ko)
IL (1) IL242952B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043622B2 (en) * 2019-08-27 2021-06-22 Infineon Technologies Ag Encoded driver chip for light emitting pixel array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045387A1 (en) 2005-08-30 2007-03-01 Commissariat A L'energie Atomique Method for hybridisation of two components by using different sized solder protrusions and a device that uses two components hybridised according to this method
US20110121841A1 (en) 2005-02-11 2011-05-26 Kong-Chen Chen Apparatus and method for predetermined component placement to a target platform

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994017557A1 (en) * 1993-01-19 1994-08-04 Hughes Aircraft Company Thermally matched readout/detector assembly and method for fabricating same
FR2748849B1 (fr) * 1996-05-20 1998-06-19 Commissariat Energie Atomique Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques
US6550665B1 (en) * 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping
US7012314B2 (en) 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US7786438B1 (en) 2008-07-21 2010-08-31 The United States Of America As Represented By The Secretary Of The Airforce Sensor assemblies using redundant two-dimensional detector arrays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121841A1 (en) 2005-02-11 2011-05-26 Kong-Chen Chen Apparatus and method for predetermined component placement to a target platform
US20070045387A1 (en) 2005-08-30 2007-03-01 Commissariat A L'energie Atomique Method for hybridisation of two components by using different sized solder protrusions and a device that uses two components hybridised according to this method

Also Published As

Publication number Publication date
KR20170066272A (ko) 2017-06-14
US10644061B2 (en) 2020-05-05
IL242952B (en) 2021-02-28
IL242952A0 (en) 2016-04-21
EP3176814A1 (en) 2017-06-07
US20170162613A1 (en) 2017-06-08
EP3176814B1 (en) 2024-05-01

Similar Documents

Publication Publication Date Title
US9748214B2 (en) Techniques for tiling arrays of pixel elements and fabricating hybridized tiles
US9163995B2 (en) Techniques for tiling arrays of pixel elements
US8174118B2 (en) Detection device and method for manufacturing the same
JP6003283B2 (ja) 赤外線検知素子の製造方法、および赤外線検知素子
JP4915107B2 (ja) 固体撮像装置および固体撮像装置の製造方法
TWI360223B (en) Image sensor with high fill factor pixels and meth
US8975583B2 (en) 3D stacked uncooled IR sensor device and method
US20100038540A1 (en) Image sensor for detecting wide spectrum and method of manufacturing the same
US20090032925A1 (en) Packaging with a connection structure
US10971540B2 (en) Method and systems for coupling semiconductor substrates
WO2008065952A1 (fr) Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques
JP2008210846A (ja) 裏面照射型固体撮像素子及びその製造方法
JP5975040B2 (ja) 撮像装置およびその製造方法
KR102333238B1 (ko) 반도체장치, 반도체장치의 제조 방법 및 전자기기
JPH06236981A (ja) 固体撮像素子
KR102445093B1 (ko) 광검출기 어레이 및 그 제조 방법
US20190355769A1 (en) Imaging device and method of manufacturing imaging device
JP6904017B2 (ja) 撮像素子及び撮像装置
JP5810987B2 (ja) 冷却型半導体素子
JP6127747B2 (ja) 赤外線センサ、及び、赤外線センサの製造方法
JP2011146602A (ja) 検出装置、受光素子アレイ、および、これらの製造方法
US20220310690A1 (en) Mosaic focal plane array
US11705471B2 (en) Close butted collocated variable technology imaging arrays on a single ROIC
JP7391574B2 (ja) 半導体装置の製造方法および半導体装置
US20220077210A1 (en) Image sensor package

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant