JP5975040B2 - 撮像装置およびその製造方法 - Google Patents

撮像装置およびその製造方法 Download PDF

Info

Publication number
JP5975040B2
JP5975040B2 JP2013548109A JP2013548109A JP5975040B2 JP 5975040 B2 JP5975040 B2 JP 5975040B2 JP 2013548109 A JP2013548109 A JP 2013548109A JP 2013548109 A JP2013548109 A JP 2013548109A JP 5975040 B2 JP5975040 B2 JP 5975040B2
Authority
JP
Japan
Prior art keywords
light receiving
connection body
receiving element
solder
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013548109A
Other languages
English (en)
Other versions
JPWO2013084529A1 (ja
Inventor
森　大樹
大樹 森
真樹 右田
真樹 右田
永井　陽一
陽一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2013084529A1 publication Critical patent/JPWO2013084529A1/ja
Application granted granted Critical
Publication of JP5975040B2 publication Critical patent/JP5975040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、受光素子と、当該受光素子からの電流を処理する処理部との間を、半田を用いて接続する、撮像装置およびその製造方法に関する。
特開２００６−２７８８８４号公報（特許文献１）には、半導体チップを回路基板に実装するための方法が開示されている。具体的には、半導体チップと回路基板との間に、枠型のスペーサを配置する構成が開示されている。半導体チップの１つの面には、当該面の中央を取り囲むように複数のバンプ電極が設けられている。これらのバンプ電極の下方に、スペーサが配置されている。スペーサの上端面には、上記複数のバンプ電極に接続される複数の接続電極が形成されている。また、スペーサの下端面には、複数のバンプ電極が形成されており、これらスペーサの下端面のバンプ電極は、回路基板上に形成されたランド電極に接合されている。
また、特開平６−２３２２０３号公報（特許文献２）には、ＬＳＩ（Large Scale Integration）をフェイスダウンで電子回路基板に実装するフリップチップＬＳＩの実装構造が開示されている。特許文献２では、ＬＳＩと電子回路基板の間に、隣り合う半田バンプを区切る、絶縁性の材料でできた網状のスペーサが設けられている。
特開２００６−２７８８８４号公報（[要約]、図１） 特開平６−２３２２０３号公報（請求項１）
ところで、半導体を有する撮像装置は、たとえば、複数の受光素子を有する受光素子ユニットと、複数の受光素子からの信号電流を処理する処理部と、を有している。受光素子ユニットは、複数の受光素子と、複数の受光素子のそれぞれに対応して形成された複数の電極とを有している。これら複数の電極は、処理部の表面に形成された複数の電極に、半田部を介して接続されている。これにより、受光素子が光を受けたことで発生した電流は、半田部を介して処理部へ出力される。
上記の構成を有する撮像装置は、種々の環境下で使用される。たとえば、処理部のノイズ電流を少なくするために、処理部を氷点下数十度に冷却した低温環境下で、撮像装置が使用される場合がある。この場合において、受光素子ユニットの材料と、処理部の材料とが異なっていると、受光素子ユニットの熱収縮量と、処理部の熱収縮量との差が大きくなる。その結果、半田部のうち、受光素子ユニットとの接続部、および、処理部との接続部のそれぞれの応力が高くなる。半田部は、この応力に耐えきれなくなった時点で、受光素子ユニットまたは処理部から剥がれてしまう。半田部が剥がれた箇所においては、受光素子からの電流を処理部に伝達することができず、その結果、生成される画像データにおいて、画素抜けなどの画像不良を生じてしまう。
このような不具合を抑制するためには、受光素子ユニットと処理部とを半田接続するための半田パンプの材料を柔らかいものにすることが好ましい。これにより、半田部で上記の熱収縮量の差を吸収することができる。このような材料として、インジウム（Ｉｎ）を含む半田バンプを用いることができる。しかしながら、Ｉｎを含む半田バンプを用いて、受光素子の電極と処理部の電極とを接続する構成の場合、溶融した高温の半田バンプは、電極の金属（Ａｕなど）と合金化し、硬い合金が形成される。このため、半田の柔らかさが失われてしまう。その結果、半田部は、前述した歪みによる熱応力に耐えきれず、剥がれを生じるおそれがある。
そこで、各上記電極のそれぞれに、バリア層を設けることが考えられる。バリア層によって、各上記電極と半田バンプとの直接の接触を抑制することにより、半田バンプが電極と合金化を生じて硬くなることを抑制できる。
しかしながら、半田バンプが柔らかいと、半田バンプを溶融させて電極同士を接続する際に、受光素子ユニットを保持しかつ半田バンプを溶融するチップボンダからの荷重などによって、半田バンプが圧縮されて過度に潰れるおそれがある。このような潰れは、隣り合う半田部同士が接触し、ショートの原因となる。その結果、ショートした半田に対応する受光素子からの電流を、処理部へ正確に伝達できず、画像不良を生じるおそれがある。
このようなショートを防ぐために、たとえば、特許文献２に開示されている網状のスペーサを、受光素子ユニットと処理部との間に配置することで、半田バンプの溶融時の潰れを抑制することが考えられる。しかしながら、撮像装置の受光素子において、通常、各電極は、数十μｍという微小なピッチで多数配置されており、スペーサを電極に対して正確に位置決めすることは難しい。その上、半田の潰れを抑制するための専用のスペーサが必要となる。このため、撮像装置の製造に手間およびコストがかかる。
この発明は、上述の課題を解決するためになされたもので、その目的は、大きな温度変化に耐えることができ、また、受光素子からの電流を正確かつ確実に処理部へ出力することができ、さらには製造が容易でかつコスト安価な撮像装置、およびその製造方法を提供することである。
上記課題を解決するために、この発明のある局面に係わる撮像装置は、受けた光に基づく電流を出力する複数の受光素子が形成された受光素子ユニット本体と、複数の前記受光素子にそれぞれ対応して前記受光素子ユニット本体の一側面に形成された複数の第１電極と、を含む受光素子ユニットと、複数の前記第１電極と対向する複数の第２電極と、複数の前記第２電極が形成された一側面を含み前記電流を処理する処理部本体と、を含む処理部と、複数の前記第１電極および対応する前記第２電極を接続する複数の第１接続体と、前記受光素子ユニットと前記処理部との間を接続する第２接続体と、を含む。各前記第１接続体は、前記第１電極および前記第２電極間に配置され、インジウムを含む半田部と、前記半田部および前記第１電極間、ならびに前記半田部および前記第２電極間のそれぞれに配置され、前記第１電極および前記第２電極と前記半田部とが合金化することを抑制するためのバリア層と、を含む。前記第２接続体は、前記第１接続体の融点以上の融点を有し、前記第１接続体よりも硬度が硬い材料を含む合金部からなる。
このような構成によれば、第１接続体は、バリア層を有している。これにより、第１電極および第２電極と、半田部とが合金化して硬い合金が形成されることを抑制できる。また、第１接続体は、インジウムを含む、柔らかい半田部を有していることにより、熱に起因する大きな歪みに耐えることができる。これにより、半田部が、第１電極および第２電極（受光素子ユニット本体および処理部）のそれぞれから剥がれることを確実に抑制できる。このため、作成される画像データに関して、画素抜けなどの画像不良が生じることを抑制できる。また、第２接続体の合金部は、前記第１接続体の融点以上の融点を有し、前記第１接続体よりも硬度が硬い材料を含む半田材料とで形成されており、第１接続体の半田部と比べて硬い。このため、第２接続体は、受光素子ユニットと処理部との間のスペーサとして機能する。たとえば、受光素子ユニットと処理部とを、溶融した半田バンプで接続する接続工程において、受光素子ユニットと処理部との間の間隔が過度に狭くなることを、スペーサとしての第２接続体によって抑制することができる。したがって、接続工程において、第１電極体の半田部を形成するための、溶融した半田バンプは、受光素子ユニットと処理部との間で潰れることが抑制されている。その結果、隣り合う半田部同士が接合してショートすることを抑制できる。このため、各受光素子から処理部への導通不良が生じることを抑制できる。
好ましくは、前記第２接続体は、その一部または全域にＡｕ、Ａｇ、Ｃｕ、Ｚｎ、Ｎｉ、Ａｌからなるグループから選ばれた１つとＳｎを含むことを特徴とする。
Ｓｎの融点は２３２℃であり、融点近傍の比較的低温で第２接続体を構成する他の金属との合金化を促進し、かつ第一接続体および第二接続対の接続を行うことができる。
他の金属として、Ｓｎとの合金化物の融点が第１接続体の融点よりも高くなるものを選択する。例えば、Ａｕ、Ａｇ，Ｃｕ、Ｚｎ、Ｎｉ、Ａｌなどが挙げられる。これらはＳｎと同様、フォトリソと蒸着リフトオフ法などにより、それほど製造コストを上げずに容易に形成することができる。
これにより第１接続体の融点以上の融点を有し、第１接続体よりも硬度が硬い第２接続体を容易に形成することができる。
また比較的低温で行うので、受光素子ユニットや電流を処理する処理部への熱的ダメージが小さくすみ性能の劣化を避けることができる。例えば受光素子ユニットが、近赤外帯に感度を持つ、ＩｎＧａＡｓ受光素子やＩｎＧａＡｓ/ＧａＡｓＳｂ量子井戸型受光素子からなる場合、表面層のＩｎＰやＩｎＧａＡｓ層とのオーミック接触が得られる電極材料として、ＡｕＺｎ系電極やＡｕＧｅＮｉ系電極が一般であるが、電極の合金化温度は３４０〜４５０℃である。受光素子ユニットにダメージを与えないためには、接続時に３４０℃以上にあげないことが望ましく、融点が２３２℃のＳｎを用いるのが好適である。
また純度１００％のＳｎでなくてもＳｎを含めばよく、例えばＡｇ３．５%-Ｓｎ９６．５%の共晶半田（融点２２１℃）やＡｕ８０%-Ｓｎ２０%の共晶半田（融点２８０℃）、Ａｕ１０%-Ｓｎ９０%の共晶半田（融点２１７℃）、Ｃｕ０．７％−Ｓｎ９９．３％の共晶半田（融点２２７℃）、Ｎｉ０．１５％−Ｓｎ９９．８５％の共晶半田（融点２２１℃）、Ｚｎ９％−Ｓｎ９１％の共晶半田（融点１９９℃）、Ａｌ０．５％-Ｓｎ９９．５％の共晶半田（融点２２８．３℃）としても同様の効果を得られる。なおここで％は質量％を意味する。
前記第２接続体は、その一部にＳｎを含み、Ｓｎを含む部分の厚みが、第２接続体全厚みの１％以上３０％未満とすることができる。
Ｓｎの融点近傍で第２接続体を構成する他の金属との合金化を促進し、かつ第一接続体および第二接続対の接続を行う場合、接続条件によっては合金層を形成する前に、Ｓｎが溶融したりやわらかくなることでストッパの機能を果たさず、受光素子ユニットと処理部との間の間隔が過度に狭ってしまう場合がある。
そのような場合でも、Ｓｎを含む部分の厚みを第２接続体全厚みの１％以上３０％未満とすれば、受光素子ユニットと処理部との間の間隔が狭くなったとしても最大でも、第２接続体全厚みの１％から３０％で済むので、過度に狭くなることはない。
したがって、接続条件のばらつきなどによって、隣り合う半田部同士が接合してショートすることがない安定した接続を行うことができる。
また純度１００％のＳｎの代わりに、Ａｇ３．５%-Ｓｎ９６．５%の共晶半田（融点２２１℃）やＡｕ８０%-Ｓｎ２０%の共晶半田（融点２８０℃）、Ａｕ１０%-Ｓｎ９０%の共晶半田（融点２１７℃）、Ｃｕ０．７％−Ｓｎ９９．３％の共晶半田（融点２２７℃）、Ｎｉ０．１５％−Ｓｎ９９．８５％の共晶半田（融点２２１℃）、Ｚｎ９％−Ｓｎ９１％の共晶半田（融点１９９℃）、Ａｌ０．５％-Ｓｎ９９．５％の共晶半田（融点２２８．３℃）とした場合でも効果は同様である。
好ましくは、前記第２接続体は、前記第１電極および前記第２電極の少なくとも一方と同じ材料の金属と、インジウムを含む半田とが合金化することで形成された合金部を含む
ことを特徴とする。
このような構成によれば、第１接続体は、バリア層を有している。これにより、第１電極および第２電極と、半田部とが合金化して硬い合金が形成されることを抑制できる。また、第１接続体は、インジウムを含む、柔らかい半田部を有していることにより、熱に起因する大きな歪みに耐えることができる。これにより、半田部が、第１電極および第２電極（受光素子ユニット本体および処理部）のそれぞれから剥がれることを確実に抑制できる。このため、作成される画像データに関して、画素抜けなどの画像不良が生じることを抑制できる。また、第２接続体の合金部は、第１電極および第２電極の少なくとも一方と同じ金属と、インジウムを含む半田材料とが合金化することで形成されており、半田部と比べて硬い。このため、第２接続体は、受光素子ユニットと処理部との間のスペーサとして機能する。たとえば、受光素子ユニットと処理部とを、溶融した半田バンプで接続する接続工程において、受光素子ユニットと処理部との間の間隔が過度に狭くなることを、スペーサとしての第２接続体によって抑制することができる。したがって、接続工程において、第１電極体の半田部を形成するための、溶融した半田バンプは、受光素子ユニットと処理部との間で潰れることが抑制されている。その結果、隣り合う半田部同士が接合してショートすることを抑制できる。このため、各受光素子から処理部への導通不良が生じることを抑制できる。また、第２接続体の形成にかかる手間は少なくて済むので、撮像装置の製造が容易であり、製造コストを低減することができる。具体的には、たとえば、受光素子ユニット本体の一側面に第１電極を形成する際に、受光素子とは絶縁された第１金属層を一括して形成する。そして、第１電極および第１金属層のうちの第１電極にのみ、バリア層を形成する。また、処理部本体の一側面に第２電極を形成する際に、第２金属層を一括して形成する。そして、第２電極および第２金属層のうちの第２電極にのみ、バリア層を形成する。そして、受光素子ユニットと処理部とを接続する接続工程において、溶融した半田バンプを用いて、第１電極のバリア層と第２電極のバリア層とを接続することで、第１接続体が形成される。これと同時に、溶融した半田バンプを用いて、第１金属層と第２金属層とを接続する。これにより、半田バンプは、第１金属層および第２金属層の少なくとも一方と合金化し、合金部を含む第２接続体が形成される。すなわち、第２接続体の構成は、第１接続体のバリア層を無くした構成に相当する。したがって、第１接続体を形成したい箇所にはバリア層を形成し、第２接続体を形成したい箇所にはバリア層を形成しないという僅かな作業の違いで、第１接続体と第２接続体とを容易に作り分けることができる。さらには、第１接続体を形成するための半田バンプと、第２接続体を形成するための半田バンプとを同時に溶融させることで、第１接続体と第２接続体とを一括して形成することができる。このため、撮像装置の製造が容易である。しかも、第２接続体が受光素子ユニットと処理部との間のスペーサとして機能するので、スペーサを別途設けずに済み、製造コストを少なくできる。
したがって、大きな温度変化に耐えることができ、また、受光素子からの電流を正確かつ確実に処理部へ出力することができ、さらには製造が容易でかつコスト安価な撮像装置を実現できる。
好ましくは、前記第１接続体と前記第２接続体との間の配置のピッチは、互いに隣接する前記第１接続体間の配置のピッチよりも大きい。
このように、第２接続体を、第１接続体から十分に離隔して配置することにより、受光素子ユニットと処理部とを半田接続する接続工程の際、第２接続体を形成するために溶融した半田が、第１接続体を形成するために溶融した半田と接合することを抑制できる。
好ましくは、複数の前記受光素子は、前記受光素子ユニットに区画された所定の撮像領域内に配置されており、前記第２接続体は、前記撮像領域の外側に配置されている。
このように、第２接続体を、受光素子が配置されている撮像領域の外側に配置することにより、接続工程の際、第２接続体を形成するために溶融した半田が、第１接続体を形成するために溶融した半田と接触してしまうことを抑制できる。したがって、第２接続体を形成するための半田が第１接続体の半田に接触することを抑制するために、半田接続の際に、受光素子ユニットと処理部とを厳密に位置合わせしなくて済み、撮像装置の製造をより容易にすることができる。
好ましくは、前記受光素子ユニットと前記処理部とが対向する対向方向と直交する切断面において、前記第２接続体の断面積は、前記第１接続体の断面積と異なっている。
たとえば、接続工程の際に、半田材料と金属材料との合金化により、合金部が膨張しながら形成される場合がある。たとえば、第２接続体の断面積を、第１接続体の断面積よりも小さくしておくことにより、合金化による体積の膨張量を少なくできる。その結果、第２接続体が第１接続体に接触してしまうことを、抑制できる。また、第２接続体の断面積を、第１接続体の断面積よりも大きくした場合には、第２接続体を、より太く形成することができる。これにより、合金部は、受光素子ユニットと処理部との間のスペーサとしての機能をより確実に発揮することができる。
上記課題を解決するために、この発明のある局面に係わる撮像装置の製造方法は、受光素子ユニットと処理部とを備える撮像装置の製造方法である。受けた光に基づく電流を出力する複数の受光素子が形成された受光素子ユニット本体と、複数の前記受光素子にそれぞれ対応して前記受光素子ユニット本体の一側面に形成された複数の第１電極と、各前記第１電極に形成された第１バリア層と、前記一側面に形成された第１金属層と、を含む受光素子ユニットを準備する工程と、複数の前記第１電極に対応する複数の第２電極と、複数の前記第２電極が形成された一側面を含み前記電流を処理するための処理部本体と、各前記第２電極に形成された第２バリア層と、前記処理部本体の前記一側面に形成された第２金属層と、を含む処理部を準備する工程と、前記受光素子ユニットと前記処理部とを接続する工程と、を含む。記接続する工程では、インジウムを含む溶融した半田バンプによって、前記第１バリア層と前記第２バリア層とを接続することで、前記第１バリア層、前記第２バリア層および半田部を含む第１接続体を形成し、かつ、前記第１接続体の融点以上の融点を有し、前記第１接続体よりも硬度が硬い材料を半田として第２接続体を形成する。
このような構成によれば、第１接続体は、バリア層を有している。これにより、第１電極および第２電極と、半田部とが合金化して硬い合金が形成されることを抑制できる。また、第１接続体は、インジウムを含む柔らかい半田部を有している。これにより、熱に起因する大きな歪みに耐えることができる。これにより、半田部が第１電極および第２電極（受光素子ユニットおよび処理部）のそれぞれから剥がれることを確実に抑制できる。このため、作成される画像データに関して、画素抜けなどの画像不良が生じることを抑制できる。また、第２接続体の合金部は、第１金属層および第２金属層の少なくとも一方と、インジウムを含む半田バンプとが合金化することで形成されており、半田部と比べて硬い。このため、第２接続体は、受光素子ユニットと処理部との間のスペーサとして機能する。このため、受光素子ユニットと処理部とを接続する接続工程において、受光素子ユニットと処理部との間の間隔が過度に狭くなることを、スペーサとしての第２接続体によって抑制することができる。したがって、接続工程において、第１電極体の半田部を形成するための、溶融した半田バンプは、受光素子ユニットと処理部との間で潰れることが抑制されている。その結果、隣り合う半田部同士が接合してショートすることを抑制できる。このため、各受光素子から処理部への導通不良が生じることを抑制できる。
したがって、大きな温度変化に耐えることができ、また、受光素子からの電流を正確かつ確実に処理部へ出力することができ、さらには製造が容易でかつコスト安価な撮像装置を実現できる。
好ましくは、前記第２接続体は、その一部または全域にＡｕ、Ａｇ、Ｃｕ、Ｚｎ、ＮｉおよびＡｌからなるグループから選ばれた１つとＳｎを含むことを特徴とする。
Ｓｎの融点は２３２℃であり、融点近傍の比較的低温で第２接続体を構成する他の金属との合金化を促進し、かつ第一接続体および第二接続対の接続を行うことができる。他の金属として、Ｓｎとの合金化物の融点が第１接続体の融点よりも高くなるものを選択する。例えば、Ａｕ、Ａｇ、Ｃｕ、Ｚｎ、Ｎｉ、Ａｌなどが挙げられる。これらはＳｎと同様、フォトリソと蒸着リフトオフ法などにより、それほど製造コストを上げずに容易に形成することができる。これにより第１接続体の融点以上の融点を有し、第１接続体よりも硬度が硬い第２接続体を容易に形成することができる。
また比較的低温で行うので、受光素子ユニットや電流を処理する処理部への熱的ダメージが小さくすみ性能の劣化を避けることができる。例えば受光素子ユニットが、近赤外帯に感度を持つ、ＩｎＧａＡｓ受光素子やＩｎＧａＡｓ/ＧａＡｓＳｂ量子井戸型受光素子からなる場合、表面層のＩｎＰやＩｎＧａＡｓ層とのオーミック接触が得られる電極材料として、ＡｕＺｎ系電極やＡｕＧｅＮｉ系電極が一般であるが、電極の合金化温度は３４０〜４５０℃である。受光素子ユニットにダメージを与えないためには、接続時に３４０℃以上にあげないことが望ましく、融点が２３２℃のＳｎを用いるのが好適である。
また純度１００％のＳｎでなくてもＳｎを含めばよく、例えばＡｇ３．５%-Ｓｎ９６．５%の共晶半田（融点２２１℃）やＡｕ８０%-Ｓｎ２０%の共晶半田（融点２８０℃）、Ａｕ１０%-Ｓｎ９０%の共晶半田（融点２１７℃）、Ｃｕ０．７％−Ｓｎ９９．３％の共晶半田（融点２２７℃）、Ｎｉ０．１５％−Ｓｎ９９．８５％の共晶半田（融点２２１℃）、Ｚｎ９％−Ｓｎ９１％の共晶半田（融点１９９℃）、Ａｌ０．５％-Ｓｎ９９．５％の共晶半田（融点２２８．３℃）としても同様の効果を得られる。
好ましくは、前記第２接続体は、前記第１電極および前記第２電極の少なくとも一方と同じ材料の金属と、インジウムを含む半田とが合金化することで形成された合金部を含むことを特徴とする。
このような構成によれば、第１接続体は、バリア層を有している。これにより、第１電極および第２電極と、半田部とが合金化して硬い合金が形成されることを抑制できる。また、第１接続体は、インジウムを含む柔らかい半田部を有している。これにより、熱に起因する大きな歪みに耐えることができる。これにより、半田部が第１電極および第２電極（受光素子ユニットおよび処理部）のそれぞれから剥がれることを確実に抑制できる。このため、作成される画像データに関して、画素抜けなどの画像不良が生じることを抑制できる。
また、第２接続体の合金部は、第１金属層および第２金属層の少なくとも一方と、インジウムを含む半田バンプとが合金化することで形成されており、半田部と比べて硬い。このため、第２接続体は、受光素子ユニットと処理部との間のスペーサとして機能する。このため、受光素子ユニットと処理部とを接続する接続工程において、受光素子ユニットと処理部との間の間隔が過度に狭くなることを、スペーサとしての第２接続体によって抑制することができる。
したがって、接続工程において、第１電極体の半田部を形成するための、溶融した半田バンプは、受光素子ユニットと処理部との間で潰れることが抑制されている。その結果、隣り合う半田部同士が接合してショートすることを抑制できる。このため、各受光素子から処理部への導通不良が生じることを抑制できる。また、第２接続体の形成にかかる手間は少なくて済むので、撮像装置の製造が容易であり、製造コストを低減することができる。
具体的には、たとえば、受光素子ユニット本体の一側面に第１電極を形成する際に、受光素子とは絶縁された第１金属層を一括して形成する。そして、第１電極および第１金属層のうちの第１電極にのみ、バリア層を形成する。また、処理部本体の一側面に第２電極を形成する際に、第２金属層を一括して形成する。そして、第２電極および第２金属層のうちの第２電極にのみ、バリア層を形成する。そして、接続工程において、溶融した半田バンプを用いて、第１電極のバリア層と第２電極のバリア層とを接続することで、第１接続体を形成する。これと同時に、溶融した半田バンプを用いて、第１金属層と第２金属層とを接続する。これにより、半田バンプは、第１金属層および第２金属層の少なくとも一方と合金化し、合金部を含む第２接続体が形成される。すなわち、第２接続体の構成は、第１接続体のバリア層を無くした構成に相当する。したがって、第１接続体を形成したい箇所にはバリア層を形成し、第２接続体を形成したい箇所にはバリア層を形成しないという僅かな作業の違いで、第１接続体と第２接続体とを容易に作り分けることができる。
さらには、第１接続体を形成するための半田バンプと、第２接続体を形成するための半田バンプとを同時に溶融させることで、第１接続体と第２接続体とを一括して形成することができる。このため、撮像装置の製造が容易である。しかも、第２接続体が受光素子ユニットと処理部との間のスペーサとして機能するので、スペーサを別途設けずに済み、製造コストを少なくできる。
好ましくは、前記接続する工程では、対向する第１バリア層および第２バリア層間に配置される半田バンプの厚みと、対向する第１金属層および第２金属層間に配置される半田バンプの厚みとを異なるようにする。
この構成によると、たとえば、第１バリア層および第２バリア層間における半田バンプの厚みと比べて、第１金属層および第２金属層間における半田バンプの厚みを大きくすることができる。これにより、第１金属層および第２金属層と半田バンプとの合金化によって形成される合金部の長さを長くすることができる。よって、合金部は、受光素子ユニットと処理部との間でスペーサとしての機能をより確実に発揮することできる。また、反対に、第１バリア層および第２バリア層間における半田バンプの厚みと比べて、第１金属層および第２金属層間における半田バンプの厚みを小さくすることができる。この場合、合金部が大きくなり過ぎることを抑制することができ、合金部が第１接続体に接触することを抑制できる。
好ましくは、前記接続する工程では、前記第１金属層および前記第２金属層を、前記受光素子ユニットと前記処理部との相対位置を識別するための識別部として設ける。
この場合、接続工程の際に、受光素子ユニットの第１金属層と、処理部の第２金属層とを識別部として用いて、受光素子ユニットと処理部とを位置合わせすることができる。これにより、受光素子ユニットの各第１電極と、処理部の対応する第２電極とを、正確に位置合わせして半田接続することができる。さらに、受光素子ユニットと処理部とを位置合わせするための専用の識別部を別途設ける必要が無いので、撮像装置の製造にかかる手間およびコストをより低減できる。
本発明によれば、大きな温度変化に耐えることができ、また、受光素子からの電流を正確かつ確実に処理部へ出力することができ、さらには製造が容易でかつコスト安価な撮像装置を実現できる。
本発明の実施の形態に係る撮像装置の概略構成を示す側面図であり、一部を断面で示している。 撮像装置の主要部の側面図であり、一部を断面で示している。 図２のＩＩＩ−ＩＩＩ線に沿う、撮像装置の模式的な断面図である。 受光素子ユニットの製造工程を説明するための模式図であり、Ａ〜Ｄは、受光素子ユニットの製造工程を順番に示している。 図４のＣに示す状態を斜視図として受光素子ユニット本体およびレジスト層については、それぞれ、一部を破断した状態を示示したものである。 図４のＣに示す状態を斜視図として示したもので第１電極、および第１金属層のそれぞれについて、一部を破断した状態を示したものである。 受光素子ユニットの製造工程を説明するための模式図であり、Ａ〜Ｄは、図４のＤに示す製造工程以降の製造工程を示している。 処理部の製造工程を説明するための模式図であり、Ａ〜Ｄは、処理部の製造工程を順番に示している。 処理部の製造工程を説明するための模式図であり、Ａ〜Ｄは、図７のＤに示す製造工程以降の製造工程を示している。 受光素子ユニットと処理部とを接続する工程を説明するための模式的な一部断面側面図である。 受光素子ユニットと処理部とを接続する工程を説明するための模式的な一部断面側面図であり、ＡおよびＢは、図９に示す工程以降の工程を示している。
１ 撮像装置
２ 受光素子ユニット
３ 処理部
４ 第１接続体
５ 第２接続体
１０ 受光素子ユニット本体
１０ａ 一側面
１１ 第１電極
１８ 受光素子
１９ 撮像領域
２０ 処理部本体
２０ａ 一側面
２１ 第２電極
２９ 半田部
３０ バリア層
３１ 第１バリア層
３２ 第２バリア層
３３ 合金部
３４ 第１金属層
３５ 第２金属層
４１〜４４ 半田バンプ
Ｄ１ 対向方向
Ｐ１ 第１接続体間（第１電極）の横方向の配置のピッチ
Ｐ２ 第１接続体間（第１電極）の縦方向の配置のピッチ
Ｐ３ 第１接続体と第２接続体との間の配置のピッチ
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
［撮像装置の構成］
図１は、本発明の実施の形態に係る撮像装置１の概略構成を示す側面図であり、一部を断面で示している。
図１に示すように、撮像装置１は、受光素子ユニット２と、処理部３と、第１接続体４と、第２接続体５と、を備えている。撮像装置１は、化合物半導体としての受光素子ユニット２と、シリコン（処理部３）とが組み合わされたハイブリッド構造を有している。
受光素子ユニット２は、センサチップなどを用いて形成されている。受光素子ユニット２は、撮影対象物からの光を受け、受けた光に基づく電流を処理部３へ出力する。処理部３は、受けた電流を電圧に変換し、当該電圧を、ケース６の外部へ出力する。ケース６の外部には、図示しないＡ／ＤコンバータおよびＣＰＵ（Central Processing Unit）が設けられており、出力された電圧は、デジタル値に変換され、画像処理に用いられる。この撮像装置１は、たとえば、ハイパースペクトルカメラであり、撮影対象物のスペクトル情報を得るために用いられる。
撮像装置１は、ケース６内に収容されている。ケース６は、たとえば、セラミックを用いて形成されている。ケース６は、上部が解放された箱形形状に形成されている。ケース６の上部には、透光部材７が配置されている。透光部材７は、たとえば、サファイアガラスを用いて形成されており、ケース６の上面を覆っている。ケース６内は、真空状態が維持されている。撮影対象物からの光は、透光部材７を透過し、受光素子ユニット２へ入射される。
また、ケース６内の底部には、熱交換器８が配置されている。熱交換器８は、処理部３を支持している。熱交換器８は、処理部３および受光素子ユニット２を冷却するために設けられており、処理部３を、たとえば、零下数十度程度、本実施の形態では、零下６０度程度に冷却する。これにより、撮像装置１、特に、処理部３におけるノイズ電流が低減される。熱交換器８は、たとえば、ペルチェ素子を含んでいる。熱交換器８が処理部３から吸収した熱は、ケース６の外側に設けられた冷却フィンおよびファン（図示せず）などを用いて、ケース６の外部へ排出される。
受光素子ユニット２は、近赤外領域またはその周辺の波長の光を検出するように構成されており、たとえば、約１μｍ〜３μｍの波長の光を検出する。本実施の形態では、受光素子ユニット２は、長さ１０ｍｍ、幅１０ｍｍ、および厚みが数百μm程度の、矩形の板状に形成されている。
受光素子ユニット２は、受光素子ユニット本体１０と、第１電極１１と、を含んでいる。受光素子ユニット本体１０は、ｎ型ＩｎＰ基板１２と、バッファ層１３と、受光層１４と、拡散濃度分布調整層１５と、ＩｎＰキャップ層１６と、が積層された構成を有している。受光層１４は、上記の波長の光を検出可能な感度を有する化合物半導体を用いて形成されている。このような化合物半導体として、ＩｎＧａＡｓＮＰ、ＩｎＰＧａＡｓＮＳｂ、およびＩｎＧａＡｓＮを例示することができる。本実施の形態では、受光層１４は、ＩｎＧａＡｓ/ＧａＡｓＳｂの多重量子井戸構造（ＭＱＷ：Multi-Quantum Well）を有している。また、ＩｎＰ基板１２の一側面には、図示しない分光器が配置されている。拡散濃度分布調整層１５は、選択拡散でｐｎ接合を形成する際に拡散プロファイルを調整するための層で、必要に応じて設けられる。
このような構成を有する受光素子ユニット本体１０は、ｐ型領域を含む受光素子１８を、複数有している。各受光素子１８は、分光器を介してＩｎＰ基板１２へ入射された光を受け、受けた光に基づく電流を出力する。受光素子１８は、受光素子ユニット２にマトリクス状に形成されている。本実施の形態において、受光素子１８は、３２０×２５６個形成されており、受光素子ユニット２の画素数は、３２０×２５６≒８．２万である。なお、本実施の形態においては、説明の便宜上、各受光素子１８および関連する構成について、模式的に拡大して図示している。
ＩｎＰキャップ層１６の一側面は、受光素子ユニット本体１０の一側面１０ａを構成しており、処理部３と向かい合っている。この一側面１０ａに、第１電極１１が形成されている。第１電極１１は、受光素子１８と接する側が受光素子とオーミック接触が得られるｐ型電極を用いて薄膜状に形成されている。このような金属として、ＡｕＺｎ系やＰｔ系の電極などを例示することができる。本実施の形態では、各第１電極１１は、ＡｎＺｕ系の電極によって形成されている。またオーミック接触を安定して得るため、第１電極１１を形成後、３４０〜４５０℃で数分の熱処理を行っている。第１電極１１は、１０μm前後の四方の大きさに形成されている。
図２は、撮像装置１の主要部の側面図であり、一部を断面で示している。図３は、図２のＩＩＩ−ＩＩＩ線に沿う、撮像装置１の模式的な断面図である。図２および図３を参照して、第１電極１１は、複数の受光素子１８にそれぞれ対応して複数設けられている。すなわち、１つの受光素子１８毎に１つの第１電極１１が設けられている。各受光素子１８と、対応する第１電極１１とは、それぞれ、平面視したときの位置が揃えられており、電気的に接続されている。
第１電極１１は、受光素子ユニット２の横方向に数十μｍのピッチＰ１で配置されており、かつ、受光素子ユニット２の縦方向に数十μｍのピッチＰ２で配置されている。本実施の形態において、ピッチＰ１＝Ｐ２＝３０μｍであり、受光素子１８が正方格子状に配列されている。
受光素子１８および第１電極１１は、撮像領域１９内に配置されている。撮像領域１９とは、受光素子ユニット２を平面視したときに、受光素子１８および第１電極１１が配置されている領域を囲んだ領域をいう。換言すれば、撮像領域１９は、受光素子ユニット２を平面視したときにおいて、受光素子ユニット２の外側には別の受光素子１８が配置されていない受光素子１８によって区画された領域をいう。撮像領域１９は、平面視において、矩形に形成されている。
処理部３は、ＲＯＩＣ（Read Out Integrated Circuit）などを用いて形成されている。このＲＯＩＣ３は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などの半導体を用いて形成されており、受光素子ユニット２から受けた電流を処理する。処理部３は、受光素子ユニット２の下方に配置されており、処理部本体２０と、第２電極２１と、を含んでいる。
処理部本体２０は、受光素子ユニット２からの電流を処理する処理回路２２を含んでいる。処理回路２２は、各受光素子１８からの電流を電圧に変換する。また、処理部３は、受光素子ユニット２と概ね同じ形状に形成されている。処理部本体２０の一側面２０ａは、受光素子ユニット本体１０の一側面１０ａと対向方向Ｄ１に対向している。対向方向Ｄ１とは、受光素子ユニット２と処理部３とが互いに対向する方向である。一側面２０ａには、第２電極２１が形成されている。
第２電極２１は、半田接続に用いることが可能な金属を用いて薄膜状に形成されている。このような金属として、金（Ａｕ）、およびアルミニウム（Ａｌ）を例示することができる。本実施の形態では、各第２電極２１は、Ａｕパッドによって形成されている。
第２電極２１は、複数の第１電極１１にそれぞれ対応して複数設けられている。すなわち、１つの第１電極１１毎に１つの第２電極２１が設けられている。各第１電極１１と、対応する第２電極２１とは、それぞれ、対向方向Ｄ１に向かい合っており、第１接続体４を介して電気的に接続されている。これにより、各受光素子１８からの電流は、対応する第１電極１１、第１接続体４、および第２電極２１を通り、処理部本体２０内の処理回路２２へ流れる。第２電極２１は、第１電極１１と同じ大きさに形成されている。また、各第２電極２１は、平面視において、撮像領域１９内に配置されている。
次に、第１接続体４について、説明する。第１接続体４は、複数設けられており、各第１電極１１と対応する第２電極２１とを、それぞれ、機械的かつ電気的に接続する。なお、各第１接続体４の構成は同様であるので、以下では、１つの第１接続体４について主に説明する。
第１接続体４は、半田部２９と、バリア層３０と、を含んでいる。
半田部２９は、第１電極１１と第２電極２１との間に配置されている。半田部２９は、インジウム（Ｉｎ）を含む半田材料を用いて形成されており、熱応力に起因する歪に対する柔軟性を有している。半田部２９の材料として、Ｉｎ−Ｚｎ合金、Ｉｎ−Ａｇ合金、実質的にＩｎが１００％の材料を例示することができる。Ｉｎ合金として、Ｉｎ８５％重量％〜９７．５重量％、Ｚｎ２．５重量％〜１５重量％のＩｎ−Ｚｎ合金、特に、Ｉｎ９６重量％−Ｚｎ４重量％の合金を例示することができる。また、Ｉｎ−Ａｇ合金として、Ｉｎ９６％−Ａｇ３％の合金を例示することができる。半田部２９は、バリア層３０に溶融接合されている。半田部２９の厚みは、３〜９μｍを例示することができる。
バリア層３０は、第１バリア層３１と、第２バリア層３２と、を含んでいる。
第１バリア層３１は、半田部２９と第１電極１１との間に配置されている。第１バリア層３１は、半田部２９の溶融時に、半田部２９と第１電極１１とが合金化することを抑制するために設けられている。この場合の合金化とは、半田部２９と第１電極１１とが反応することにより、半田部２９の硬度よりも高い硬度を有する合金が形成されることをいい、たとえば、ＡｕＩｎ２が形成されることをいう。
第１バリア層３１は、０．１μｍ程度の厚みを有しており、第１電極１１上の全面に亘って形成されている。第１バリア層３１は、たとえば、Ａｕ層と、Ｎｉ層と、Ｔｉ層とを積層した構造を有している。なお、第１バリア層３１は、半田部２９と第１電極１１とが合金化することを抑制できればよく、材料は特に限定されない。第１バリア層３１は、たとえば、Ａｕ層と、Ｐｔ層と、Ｔｉ層とを積層した構造を有していてもよい。第１バリア層３１は、第１電極１１に接合されているとともに、半田部２９に接合されている。このように、第１バリア層３１は、第１電極１１と半田部２９とが直接接触することを抑制している。
第２バリア層３２は、半田部２９と第２電極２１との間に配置されている。第２バリア層３２は、半田部２９の溶融時に、半田部２９と第２電極２１とが合金化することを抑制するために設けられている。この場合の合金化とは、半田部２９と第２電極２１とが反応することにより、半田部２９の硬さよりも高い硬さを有する合金が形成されることをいい、たとえば、ＡｕＩｎ２が形成されることをいう。
第２バリア層３２は、第１バリア層３１と同様の厚みを有しており、第２電極２１上の全面に亘って形成されている。第２バリア層３２の材料は、第１バリア層３１の材料と同様である。第２バリア層３２は、第２電極２１に接合されているとともに、半田部２９に接合されている。このように、第２バリア層３２は、第２電極２１と半田部２９とが直接接触することを抑制している。上記の構成を有する第１接続体４に隣接するように、第２接続体５が形成されている。
第２接続体５は、受光素子ユニット２と処理部３とを機械的に接続するために設けられている。第２接続体５は、溶融した半田バンプによって、受光素子ユニット２と処理部３とを接続する接続工程の際に、受光素子ユニット本体１０の一側面１０ａと処理部本体２０の一側面２０ａとの間の間隔を維持するスペーサとして機能する。第２接続体５は間隔を維持するスペーサとして機能すればよいのであって、受光素子ユニット本体１０の一側面１０ａおよび処理部本体２０の一側面２０ａの両方と一体化してもよいし、どちらか一方だけと一体化してもよい。
第２接続体５は、平面視において、撮像領域１９の外側に配置されている。第２接続体５は、１または複数設けられている。本実施の形態では、第２接続体５は、受光素子ユニット２の四隅のそれぞれに配置されている。なお、各第２接続体５の構成は同様であるので、以下では、主に１つの第２接続体５について説明する。
第２接続体５は、合金部３３を有している。合金部３３は、撮像装置１の製造時において、受光素子ユニット本体１０の一側面１０ａに形成されていた第１金属層３４と、処理部本体２０の一側面２０ａに形成されていた第２金属層３５と、各金属層３４，３５間に配置されていた半田バンプ４１，４２と、が合金化した構成を有している。本実施の形態において、撮像装置１の完成時には、第１金属層３４、第２金属層３５および半田バンプ４１，４２は、互いに混ざり合って合金部３３を形成している。
第１金属層３４は、受光素子ユニット本体１０の一側面１０ａに形成される。第１金属層３４は、第１電極１１と同じ材料を用いて形成されてもよい。撮像装置１の製造時、第１金属層３４は、第１電極１１と一括して形成されてもよい。第１金属層３４の厚みは、第１電極１１の厚みと同じであってもよい。第１金属層３４は、受光素子１８とは絶縁されている。
第２金属層３５は、処理部本体２０の一側面２０ａに形成され、第１金属層３４と対向して配置される。第２金属層３５は、第２電極２１と同じ材料を用いて形成されてもよい。撮像装置１の製造時、第２金属層３５は、第２電極２１と一括して形成されてもよい。第２金属層３５の厚みは、第２電極２１の厚みと同じであってもよい。第２金属層３５は、処理回路２２とは絶縁されている。
半田バンプ４１，４２は、それぞれ、半田部２９の融点以上の融点を有し、半田部２９より硬度が硬い材料からなる半田を含む。たとえば、半田バンプ４１，４２は、それぞれ、半田部２９を形成するための半田バンプ４３，４４と一括して加熱されることで溶融し、第１金属層３４および第２金属層３５と混ざり合う。これにより、合金部３３が形成されている。本実施の形態では、半田バンプ４１，４２と、第１金属層３４および第２金属層３５のそれぞれのＡｕとが合金化することで合金部３３を形成している。本実施の形態では、第２接続体５の全体が、合金部３３によって形成されている。合金部３３は、半田部２９の融点以上の融点を有し、半田部２９と比べて硬度が硬い。
たとえば半田バンプ４１，４２は、それぞれ、Ｓｎを含むものである。たとえば、半田バンプ４１，４２は、それぞれ、半田部２９を形成するための半田バンプ４３，４４と一括して加熱されることで溶融し、第１金属層３４および第２金属層３５と混ざり合う。これにより、合金部３３が形成されている。本実施の形態では、半田バンプ４１，４２のＩｎと、第１金属層３４および第２金属層３５のそれぞれのＡｕとが合金化することで合金部３３を形成している。本実施の形態では、第２接続体５の全体が、合金部３３によって形成されている。合金部３３は、半田部２９と比べて融点が高く硬度が硬い。また、半田バンプ４１，４２のいずれか一方だけにＳｎを含んでもよい。また、前記第２接続体は、その一部にＳｎを含み、Ｓｎを含む部分の厚みが、第２接続体全厚みの１％以上３０％未満としてもよい。例えば第２接続体５の構成として、第１金属層をＴｉ、Ｎｉ、Ａｕの多層膜とし合計の厚みを１μｍ、半田バンプ４１をＡｕ８０％−Ｓｎ２０％の合金層とし厚みを１μｍ、半田バンプ４２をＡｕ層５μｍ、第２金属層をＴｉ、Ｎｉ、Ａｕの多層膜とし合計の厚みを０．５μｍとすることができる。この結果形成される合金部３３は、Ａｕ８０％−Ｓｎ２０％とＡｕ１００％との間の組成の合金となり、半田部２９と比べて融点が高く硬度が硬い。
たとえば半田バンプ４１，４２は、それぞれ、半田部２９と同様の材料を用いて形成され、Ｉｎを含むものである。たとえば、半田バンプ４１，４２は、それぞれ、半田部２９を形成するための半田バンプ４３，４４と一括して加熱されることで溶融し、第１金属層３４および第２金属層３５と混ざり合う。これにより、合金部３３が形成されている。本実施の形態では、半田バンプ４１，４２のＩｎと、第１金属層３４および第２金属層３５のそれぞれのＡｕとが合金化することで形成されたＡｕＩｎ２が、合金部３３を形成している。本実施の形態では、第２接続体５の全体が、合金部３３によって形成されている。合金部３３は、半田部２９と比べて硬くされている。
なお、撮像装置１の製造時に、半田バンプ４１，４２の一部が、第１金属層３４および第２金属層３５と反応しない結果、半田バンプ４１，４２の当該一部が第２接続体５に含まれていてもよい。また、撮像装置１の製造時に、第１金属層３４の一部が、半田バンプ４１，４２と反応しない結果、第１金属層３４の当該一部が第２接続体５に含まれていてもよい。同様に、撮像装置１の製造時に、第２金属層３５の一部が、半田バンプ４１，４２と反応しない結果、第２金属層３５の当該一部が第２接続体５に含まれていてもよい。
第２接続体５は、受光素子ユニット本体１０の一側面１０ａおよび処理部本体２０の一側面２０ａのそれぞれに接合されており、第１電極１１および第２電極２１とは絶縁されている。このため、第２接続体５は、受光素子ユニット２と処理部３との電気的接続には寄与していない。
平面視において、第２接続体５は、第１接続体４の大きさと異なる大きさに形成されている。本実施の形態において、第２接続体５は、平面視において、直径が約１００μｍ程度の円形形状を有している。一方、本実施の形態において、第１接続体４は、平面視において、一辺が約数μｍ〜数十μｍ程度の円形形状に形成されている。対向方向Ｄ１と直交する切断面において、第２接続体５の断面積と、第１接続体４の断面積は、異なっている。本実施の形態では、第２接続体５の断面積は、第１接続体４の断面積より大きい。
第２接続体５と、当該第２接続体５に最も近い位置で隣接している第１接続体４との間のピッチＰ３は、第１接続体４が配置されているピッチＰ１（Ｐ２）よりも大きい。すなわち、Ｐ３＞Ｐ１かつＰ３＞Ｐ２である。第２接続体５は、受光素子ユニット２と処理部３との相対位置を識別するための識別部としての機能を有している。
[撮像装置の製造方法の説明]
[受光素子ユニットの製造工程]
図４は、受光素子ユニット２の製造工程を説明するための模式図であり、図４のＡ〜図４のＤは、受光素子ユニット２の製造工程を順番に示している。また、図５Ａおよび図５Ｂは、それぞれ、図４のＣに示す状態を斜視図として示したものである。また、図６は、受光素子ユニット２の製造工程を説明するための模式図であり、図６のＡ〜図６のＤは、図４のＤに示す製造工程以降の製造工程を示している。
図４のＡに示すように、受光素子ユニット２の製造工程では、まず、受光素子ユニット本体１０を準備する。
次に、図４のＢに示すように、受光素子ユニット本体１０の一側面１０ａにレジスト層５１を形成する。レジスト層５１は、たとえば、未硬化のレジスト組成物をロールコータなどにより一側面１０ａに塗布し、硬化させた後、エッチングなどを施すことで形成されている。レジスト層５１には、開口５１ａ，５１ｂが形成されている。開口５１ａは、一側面１０ａにおいて、複数の受光素子１８と対向する位置のそれぞれに形成されている。また、開口５１ｂは、受光素子ユニット本体１０の撮像領域１９の外側において、受光素子ユニット本体１０の四隅に形成されている。
次に、図４のＣ、図５Ａおよび図５Ｂにそれぞれ示すように、各開口５１ａおよび各開口５１ｂ内に、ＡｕＺｎ系電極やＡｕの被覆層などを、蒸着などにより形成する。これにより、開口５１ａ内の層は、第１電極１１として一側面１０ａに形成され、開口５１ｂ内の層は、第１金属層３４として一側面１０ａに形成される。なお、図４のＣ、図５Ａおよび図５Ｂは、何れも、同じ構成を示した図であって、互いに見方を変えて表示している。より具体的には、図４のＣでは、受光素子ユニット本体１０については、側面を示しており、受光素子ユニット本体１０の上方のレジスト層５１、第１電極１１、および第１金属層３４については、断面を示している。また、図５Ａでは、受光素子ユニット本体１０およびレジスト層５１については、それぞれ、一部を破断した状態を示しており、第１電極１１および第１金属層３４は、それぞれ、レジスト層５１内に埋まっている状態を示している。さらに、図５Ｂでは、レジスト層５１については、受光素子ユニット本体１０の一側面１０ａ、第１電極１１、および第１金属層３４が露呈するように、一部を破断した状態を示している。また、図５Ｂでは、第１電極１１、および第１金属層３４のそれぞれについて、一部を破断した状態を示している。
次に、レジスト層５１を除去し、図４のＤに示すように、レジスト層５２を形成する。レジスト層５２は、たとえば、未硬化のレジスト組成物をロールコータなどにより一側面１０ａに塗布し、硬化させた後、エッチングなどを施すことで形成されている。レジスト層５２には、複数の開口５２ａが形成さている。複数の開口５２ａは、それぞれ、複数の第１電極１１の表面を露呈するように形成されている。また、レジスト層５２は、各第１金属層３４を覆っている。
レジスト層５２が形成された後、図６のＡに示すように、各開口５２ａ内に、第１バリア層３１を蒸着などにより形成する。これにより、各第１電極１１の表面に、第１バリア層３１が形成される。
次に、レジスト層５２を除去し、図６のＢに示すように、レジスト層５３を形成する。レジスト層５３は、たとえば、未硬化のレジスト組成物をロールコータなどにより一側面１０ａに塗布し、硬化させた後、エッチングなどを施すことで形成されている。レジスト層５３には、複数の開口５３ａ，５３ｂが形成されている。開口５３ａは、複数の第１バリア層３１のそれぞれの表面を露呈するように形成される。また、開口５３ｂは、複数の第１金属層３４のそれぞれの表面を露呈するように形成される。
レジスト層５３が形成された後、図６のＣに示すように、各開口５３ａおよび各開口５３ｂ内に、それぞれ、半田バンプ４３，４１を蒸着などにより形成する。さらには、図示しないメタルマスクなどを用い各開口５３ｂだけ開口するようにした上で、半田バンプを各開口５３ｂだけに追加形成する。これにより、開口５３ａ内の第１バリア層３１の表面に半田バンプ４３が形成され、かつ、開口５３ｂ内の第１金属層３４の表面に半田バンプ４１が形成される。
半田バンプ４１，４３が形成された後、図６のＤに示すように、レジスト層５３が除去されることにより、受光素子ユニット２が完成する。この場合において、第１電極１１の厚みと、第１バリア層３１の厚みとの和Ｈ１は、第１金属層３４の厚みＨ２よりも大きい。また、半田バンプ４１の厚みＨ３は、半田バンプ４３の厚みＨ４よりも大きい。
[処理部の製造工程]
図７は、処理部３の製造工程を説明するための模式図であり、図７のＡ〜図７のＤは、処理部３の製造工程を順番に示している。また、図８は、処理部３の製造工程を説明するための模式図であり、図８のＡ〜図８のＤは、図７のＤに示す製造工程以降の製造工程を示している。
図７のＡに示すように、処理部３の製造工程では、まず、処理部本体２０を準備する。
次に、図７のＢに示すように、処理部本体２０の一側面２０ａにレジスト層５４を形成する。レジスト層５４は、たとえば、未硬化のレジスト組成物をロールコータなどにより一側面２０ａに塗布し、硬化させた後、エッチングなどを施すことで形成されている。レジスト層５４には、開口５４ａ，５４ｂが形成されている。開口５４ａは、処理部本体２０の一側面２０ａにおいて、第２電極２１が形成される位置のそれぞれに形成される。また、開口５４ｂは、処理部本体２０の四隅に形成される。
次に、図７のＣに示すように、各開口５４ａおよび各開口５４ｂ内に、Ａｕの層を、蒸着などにより形成する。これにより、開口５４ａ内のＡｕ層は、第２電極２１として一側面２０ａに形成され、開口５４ｂ内のＡｕ層は、第２金属層３５として一側面２０ａに形成される。
次に、レジスト層５４を除去し、図７のＤに示すように、レジスト層５５を形成する。レジスト層５５は、たとえば、未硬化のレジスト組成物をロールコータなどにより一側面２０ａに塗布し、硬化させた後、エッチングなどを施すことで形成されている。レジスト層５５には、複数の開口５５ａが形成されている。複数の開口５５ａは、それぞれ、複数の第２電極２１の表面を露呈するように形成されている。また、レジスト層５５は、各第２金属層３５を覆っている。
レジスト層５５が形成された後、図８のＡに示すように、各開口５５ａ内に、第２バリア層３２を蒸着などにより形成する。これにより、各第２電極２１の表面に、第２バリア層３２が形成される。
次に、レジスト層５５を除去し、図８のＢに示すように、レジスト層５６を形成する。レジスト層５６は、たとえば、未硬化のレジスト組成物をロールコータなどにより一側面２０ａに塗布し、硬化させた後、エッチングなどを施すことで形成されている。レジスト層５６には、複数の開口５６ａ，５６ｂが形成されている。開口５６ａは、複数の第２バリア層３２のそれぞれの表面を露呈するように形成される。また、開口５６ｂは、複数の第２金属層３５のそれぞれの表面を露呈するように形成される。
レジスト層５６が形成された後、図８のＣに示すように、各開口５６ａおよび各開口５６ｂ内に、半田バンプ４４，４２を蒸着などにより形成する。さらには、図示しないメタルマスクなどを用い各開口５６ｂだけ開口するようにした上で、半田バンプを各開口５６ｂだけに追加形成する。これにより、開口５６ａ内の第１バリア層３１の表面に半田バンプ４４が形成され、かつ、開口５６ｂ内の第２金属層３５の表面に半田バンプ４２が形成される。
半田バンプ４２，４４が形成された後、図８のＤに示すように、レジスト層５６が除去されることにより、処理部３が完成する。この場合において、第２電極２１の厚みと、第２バリア層３２の厚みとの和Ｈ５は、第２金属層３５の厚みＨ６よりも大きい。また、半田バンプ４２の厚みＨ７は、半田バンプ４４の厚みＨ８よりも大きい。
[受光素子ユニットと処理部とを接続する工程]
図９は、受光素子ユニット２と処理部３とを接続する接続工程を説明するための模式的な一部断面側面図である。図１０は、接続工程を説明するための模式的な一部断面側面図であり、図１０のＡおよび図１０のＢは、図９に示す工程以降の工程を示している。
図９に示すように、受光素子ユニット２と処理部３とを接続する工程では、まず、受光素子ユニット２を、チップボンダ５７のツール５８で保持するとともに、処理部３を、チップボンダ５７のステージ５９で保持する。チップボンダ５７は、ツール５８およびステージ５９間の相対位置を変更可能な駆動機構を含んでいる。また、チップボンダ５７は、カメラ６０と、制御部６１とを有している。
そして、チップボンダ５７によって、受光素子ユニット２の一側面１０ａと処理部本体２０の一側面２０ａとを対向方向Ｄ１に沿って互いに対向させる。この際、受光素子ユニット２と処理部３とは、対向方向Ｄ１に所定距離、離隔して配置される。また、この際、受光素子ユニット２と処理部３との、対向方向Ｄ１と直交する方向の相対位置が、カメラ６０によって撮影される。
カメラ６０のデータは、制御部６１へ出力される。この制御部６１は、受光素子ユニット２の第１金属層３４と、処理部３の第２金属層３５との相対位置を認識する。そして、制御部６１は、各第１金属層３４と、対応する第２金属層３５の位置とが対向方向Ｄ１に真っ直ぐ向かい合うように、ツール５８およびステージ５９の相対位置を調整する。この際、対向する第１バリア層３１および第２バリア層３２間に配置される半田バンプ４３，４４の合計の厚みＨ４＋Ｈ８と、対向する第１金属層３４および第２金属層３５間に配置される半田バンプ４１，４２の合計の厚みＨ３＋Ｈ７とは、異なっている。本実施の形態では、Ｈ３＋Ｈ７＞Ｈ４＋Ｈ８とされている。
また、チップボンダ５７は、図示しないヒータなどを用いて、受光素子ユニット２に設けられた半田バンプ４１，４３、および処理部３に設けられた半田バンプ４２，４４を加熱溶融させる。この場合、各半田バンプ４１〜４４は、半田バンプ４３および４４の融点を超える温度まで加熱される。本実施の形態において、各バンプ４１〜４４は、約２５０度まで加熱される。
次いで、ツール５８およびステージ５９間の距離が近づけられる。これにより、図１０のＡに示すように、受光素子ユニット２の半田バンプ４１，４３と、処理部３の対応する半田バンプ４２，４４とが、それぞれ、接触され、加圧される。この際の、受光素子ユニット本体１０の一側面１０ａと処理部本体２０の一側面２０ａとの間の距離Ａ１は、約８μｍである。但し、距離Ａ１が微小であるため、ツール５８およびステージ５９の相対位置の設定による、この距離Ａ１の実際の値は、厳密には８μｍとはならず、わずかではあるが、ずれが生じる。
このとき、図１０のＢに示すように、各第１金属層３４と対応する半田バンプ４１，４２とが接触して合金化し、かつ、各第２金属層３５と対応する半田バンプ４１，４２とが接触して合金化する。これにより、合金部３３、すなわち、第２接続体５が形成される。
また、第２接続体５の合金部３３は、半田バンプ４１〜４４と比べて硬い。このため、第２接続体５は、受光素子ユニット本体１０の一側面１０ａと処理部本体２０の一側面２０ａとの間でスペーサとして機能する。この状態で、受光素子ユニット２の各半田バンプ４３と、処理部３の対応する半田バンプ４４とが接触し、半田部２９が形成される。半田部２９は、第１バリア層３１および第２バリア層３２を接続する。これにより、第１接続体４が形成される。各半田部２９は、第１バリア層３１および第２バリア層３２に挟まれており、第１電極１１および第２電極２１のいずれとも接触しないようにされている。
その後、チップボンダ５７による加熱が停止される。これにより、第１接続体４および第２接続体５などが、セ氏２０度程度の常温まで冷却され、撮像装置１が完成する。その後、撮像装置１は、前述したように、零下数十度の雰囲気下で使用される。
以上説明したように、本発明の実施の形態に係る撮像装置では、各第１接続体４は、半田部２９と、バリア層３０と、を含む。また、第２接続体５は、前記第１接続体の融点以上の融点を有し、前期第１接続体より硬度が硬い材料からなる合金部を含む。
このような構成により、第１接続体４は、バリア層３０を有している。これにより、第１電極１１および第２電極２１と、半田部２９とが合金化することを抑制でき、半田部２９よりも硬い合金が形成されることを抑制できる。また、第１接続体４は、インジウムを含む柔らかい半田部２９を有していることにより、熱に起因する大きな歪みに耐えることができる。これにより、半田部２９が、第１電極１１および第２電極２１（受光素子ユニット本体１０および処理部本体２０）のそれぞれから剥がれることを確実に抑制できる。
このため、作成される画像データに関して、画素抜けなどの画像不良が生じることを抑制できる。また、第２接続体５の合金部３３は、半田部２９と比べて硬い。このため、第２接続体５は、受光素子ユニット２と処理部３との間のスペーサとして機能する。これにより、受光素子ユニット２と処理部３とを、溶融した半田バンプ４１〜４４で接続する接続工程において、受光素子ユニット２と処理部３との間の間隔が過度に狭くなることを、スペーサとしての第２接続体５によって抑制することができる。
したがって、接続工程において、第１接続体４の半田部２９を形成するための、溶融した半田バンプ４３，４４は、受光素子ユニット２と処理部３との間で潰れることが抑制されている。その結果、隣り合う半田部２９同士が接合してショートすることを抑制できる。
また本発明の実施の形態に係る撮像装置では、各第１接続体４は、半田部２９と、バリア層３０と、を含む。また、第２接続体５は、その一部または全域にＡｕ、Ａｇ、Ｃｕ、Ｚｎ、ＮｉおよびＡｌからなるグループから選ばれた１つとＳｎを含むことを特徴とする。
このような構成により、第１接続体４は、バリア層３０を有している。これにより、第１電極１１および第２電極２１と、半田部２９とが合金化することを抑制でき、半田部２９よりも硬い合金が形成されることを抑制できる。また、第１接続体４は、インジウムを含む柔らかい半田部２９を有していることにより、熱に起因する大きな歪みに耐えることができる。これにより、半田部２９が、第１電極１１および第２電極２１（受光素子ユニット本体１０および処理部本体２０）のそれぞれから剥がれることを確実に抑制できる。このため、作成される画像データに関して、画素抜けなどの画像不良が生じることを抑制できる。また、第２接続体５の合金部３３は、半田部２９と比べて硬い。このため、第２接続体５は、受光素子ユニット２と処理部３との間のスペーサとして機能する。これにより、受光素子ユニット２と処理部３とを、溶融した半田バンプ４１〜４４で接続する接続工程において、受光素子ユニット２と処理部３との間の間隔が過度に狭くなることを、スペーサとしての第２接続体５によって抑制することができる。したがって、接続工程において、第１接続体４の半田部２９を形成するための、溶融した半田バンプ４３，４４は、受光素子ユニット２と処理部３との間で潰れることが抑制されている。その結果、隣り合う半田部２９同士が接合してショートすることを抑制できる。
また本発明の実施の形態に係る撮像装置では、各第１接続体４は、半田部２９と、バリア層３０と、を含む。また、第２接続体５は、第１電極１１および第２電極２１と同じ金属と、インジウムを含む半田材料とが合金化することで形成された合金部３３を含む。
このような構成により、第１接続体４は、バリア層３０を有している。これにより、第１電極１１および第２電極２１と、半田部２９とが合金化することを抑制でき、半田部２９よりも硬い合金が形成されることを抑制できる。また、第１接続体４は、インジウムを含む柔らかい半田部２９を有していることにより、熱に起因する大きな歪みに耐えることができる。これにより、半田部２９が、第１電極１１および第２電極２１（受光素子ユニット本体１０および処理部本体２０）のそれぞれから剥がれることを確実に抑制できる。このため、作成される画像データに関して、画素抜けなどの画像不良が生じることを抑制できる。
また、第２接続体５の合金部３３は、第１電極１１および第２電極２１と同じ金属（第１金属層３４および第２金属層３５）と、インジウムを含む半田バンプ４１，４２とが合金化することで形成されており、半田部２９と比べて硬い。このため、第２接続体５は、受光素子ユニット２と処理部３との間のスペーサとして機能する。これにより、受光素子ユニット２と処理部３とを、溶融した半田バンプ４１〜４４で接続する接続工程において、受光素子ユニット２と処理部３との間の間隔が過度に狭くなることを、スペーサとしての第２接続体５によって抑制することができる。
したがって、接続工程において、第１接続体４の半田部２９を形成するための、溶融した半田バンプ４３，４４は、受光素子ユニット２と処理部３との間で潰れることが抑制されている。その結果、隣り合う半田部２９同士が接合してショートすることを抑制できる。このため、受光素子ユニット２から処理部３への導通不良が生じることを抑制できる。また、第２接続体５の形成にかかる手間は少なくて済むので、撮像装置１の製造が容易であり、製造コストを低減することができる。
具体的には、受光素子ユニット本体１０の一側面１０ａに第１電極１１を形成する際に、受光素子１８とは絶縁された第１金属層３４を一括して形成する（図４のＣ参照）。そして、第１電極１１および第１金属層３４のうちの第１電極１１にのみ、第１バリア層３１を形成する（図６のＡ参照）。また、処理部本体２０の一側面２０ａに第２電極２１を形成する際に、第２金属層３５を一括して形成する（図７のＣ参照）。そして、第２電極２１および第２金属層３５のうちの第２電極２１にのみ、第２バリア層３２を形成する（図８のＡ参照）。そして、受光素子ユニット２と処理部３とを接続する接続工程において、溶融した半田バンプ４３，４４を用いて、第１バリア層３１と第２バリア層３２とを接続することで、第１接続体４が形成される。これと同時に、溶融した半田バンプ４１，４２を用いて、第１金属層３４と第２金属層３５とを接続する。これにより、半田バンプ４１，４２は、第１金属層３４および第２金属層３５と合金化し、合金部３３を含む第２接続体５が形成される。すなわち、第２接続体５の構成は、第１接続体４のバリア層３０を無くした構成に相当する。したがって、第１接続体４を形成したい箇所にはバリア層３０を形成し、第２接続体５を形成したい箇所にはバリア層３０を形成しないという僅かな作業の違いで、第１接続体４と第２接続体５とを容易に作り分けることができる。
さらには、第１接続体４を形成するための半田バンプ４３，４４と、第２接続体５を形成するための半田バンプ４１，４２とを同時に溶融させることで、第１接続体４と第２接続体５とを一括して形成することができる。このため、撮像装置１の製造が容易である。しかも、第２接続体５が受光素子ユニット２と処理部３との間のスペーサとして機能するので、専用のスペーサを別途設けずに済み、製造コストを少なくできる。
したがって、大きな温度変化に耐えることができ、また、各受光素子１８からの電流を正確かつ確実に処理部３へ出力することができ、さらには製造が容易でかつコスト安価な撮像装置１を実現できる。
また、本発明の実施の形態にかかる撮像装置では、第１接続体４と第２接続体５との間の配置のピッチＰ３は、互いに隣接する第１接続体４間の配置のピッチＰ１よりも大きい。
このように、各第２接続体５を、第１接続体４から十分に離隔して配置することにより、接続工程の際、第２接続体５を形成するために溶融した半田バンプ４１，４２が、第１接続体４を形成するために溶融した半田バンプ４３，４４と接合することを抑制できる。
また、本発明の実施の形態にかかる撮像装置では、複数の受光素子１８は、撮像領域１９内に配置されており、第２接続体５は、撮像領域１９の外側に配置されている。
このように、第２接続体５を、受光素子１８が配置されている撮像領域１９の外側に配置することにより、接続工程の際、第２接続体５を形成するために溶融した半田バンプ４１，４２が、第１接続体４を形成するために溶融した半田バンプ４３，４４と接触してしまうことを抑制できる。したがって、第２接続体５を形成するための半田バンプ４１，４２が、第１接続体４の半田バンプ４３，４４に接触することを抑制するために、半田接続の際に、受光素子ユニット２と処理部３とを厳密に位置合わせしなくて済む。よって、撮像装置１の製造をより容易にすることができる。
また、本発明の実施の形態にかかる撮像装置では、対向方向Ｄ１と直交する切断面において、第２接続体５の断面積は、第１接続体４の断面積と異なっている。
本実施の形態で説明したように、第２接続体５の断面積を、第１接続体４の断面積よりも大きくした場合には、第２接続体５をより太く形成することができる。これにより、第２接続体５の合金部３３を、より大きく形成することができる。よって、合金部３３は、受光素子ユニット２と処理部３との間のスペーサとしての機能をより確実に発揮することができる。
また、本発明の実施の形態にかかる撮像装置では、第１バリア層３１および第２バリア層３２間に配置される半田バンプ４３，４４の合計の厚みＨ４＋Ｈ８と、第１金属層３４および第２金属層３５間に配置される半田バンプ４１，４２の合計の厚みＨ３＋Ｈ７とを異なるようにしている。
本実施の形態で説明したように、第１バリア層３１および第２バリア層３２間における半田バンプ４３，４４の合計の厚みＨ４＋Ｈ８と比べて、第１金属層３４および第２金属層３５間における半田バンプ４１，４２の合計の厚みＨ３＋Ｈ７を大きくすることができる。これにより、第１金属層３４および第２金属層３５と半田バンプ４１，４２との合金化によって形成される合金部３３の長さを長くすることができる。よって、合金部３３は、受光素子ユニット２と処理部３との間でスペーサとしての機能をより確実に発揮することできる。
また、本発明の実施の形態にかかる撮像装置では、接続工程では、第１金属層３４および第２金属層３５を、受光素子ユニット２と処理部３との相対位置を識別するための識別部として設ける。
これにより、接続工程の際に、第１金属層３４と、第２金属層３５とを識別部として用いて、受光素子ユニット２と処理部３とを位置合わせすることができる。これにより、受光素子ユニット２の各第１電極１１と、処理部３の対応する第２電極２１とを、正確に位置合わせして半田接続することができる。さらに、受光素子ユニット２と処理部３とを位置合わせするための専用の識別部を別途設ける必要が無いので、撮像装置１の製造にかかる手間およびコストをより低減できる。
なお、本発明の実施の形態に係る撮像装置では、撮像装置１の製造工程において、受光素子ユニット２と処理部３のそれぞれに半田バンプ４１，４３；４２，４４を形成する構成を説明したが、これに限定するものではない。たとえば、受光素子ユニット２および処理部３の何れか一方にのみ、半田バンプを形成し、この状態で、受光素子ユニット２と処理部３とを半田バンプによって接続してもよい。
また、本発明の実施の形態に係る撮像装置では、第２接続体５は、平面視において撮像領域１９の外側に配置される構成を説明したが、これに限定するものではない。たとえば、第２接続体５を、平面視において撮像領域１９の内側に配置してもよい。
また、本発明の実施の形態に係る撮像装置では、対向方向Ｄ１と直交する切断面において、第２接続体５の面積は、第１接続体４の面積よりも大きい構成を説明したが、これに限定するものではない。たとえば、対向方向Ｄ１と直交する切断面において、第２接続体５の断面積は、第１接続体４の断面積よりも小さくてもよい。上記実施の形態では、接続工程の際に、半田材料と金属材料との合金化により、合金部３３が膨張しながら形成される。そこで、第２接続体５の断面積を、第１接続体４の断面積よりも小さくしておくことにより、合金化による体積の膨張量を少なくできる。その結果、第２接続体５が第１接続体４に接触してしまうことを、より確実に抑制できる。
また、本発明の実施の形態に係る撮像装置では、第１バリア層３１および第２バリア層３２間における半田バンプ４３，４４の厚みＨ４＋Ｈ８と比べて、第１金属層３４および第２金属層３５間における半田バンプ４１，４２の厚みＨ３＋Ｈ７を大きくする構成を説明したが、これに限定されるものではない。たとえば、Ｈ３＋Ｈ７＜Ｈ４＋Ｈ８としてもよい。この場合、合金部３３が大きくなり過ぎることを抑制することができ、合金部３３が第１接続体４に接触することを抑制できる。
また、本発明の実施の形態に係る撮像装置では、処理部３は、受光素子ユニット２からの電流を電圧に変換し、当該電圧を、ケース６の外部のＡ／Ｄコンバータを介してＣＰＵへ出力する構成を説明したけれども、これに限定するものではない。たとえば、処理部３は、Ａ／ＤコンバータおよびＣＰＵを含んでいてもよい。
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Claims (12)

  1. 受けた光に基づく電流を出力する複数の受光素子が形成された受光素子ユニット本体と、複数の前記受光素子にそれぞれ対応して前記受光素子ユニット本体の一側面に形成された複数の第１電極と、を含む受光素子ユニットと、
    複数の前記第１電極と対向する複数の第２電極と、複数の前記第２電極が形成された一側面を含み前記電流を処理する処理部本体と、を含む処理部と、
    複数の前記第１電極および対応する前記第２電極を接続する複数の第１接続体と、
    前記受光素子ユニットと前記処理部との間を接続し、前記第１接続体と異なる領域に設けられた第２接続体と、を含み、
    各前記第１接続体は、前記第１電極および前記第２電極間に配置され、インジウムを含む半田部と、前記半田部および前記第１電極間、ならびに前記半田部および前記第２電極間のそれぞれに配置され、前記第１電極および前記第２電極と前記半田部とが合金化することを抑制するためのバリア層と、を含み、
    前記第２接続体は、前記第１接続体の融点以上の融点を有し、前記第１接続体よりも硬度が硬い材料からなる合金部を含む、撮像装置。
  2. 前記第２接続体は、その一部または全域にＡｕ、Ａｇ、Ｃｕ、Ｚｎ、ＮｉおよびＡｌからなるグループから選ばれた１つとＳｎを含むことを特徴とする、請求項１に記載の撮像装置。
  3. 前記第２接続体は、その一部にＳｎを含み、Ｓｎを含む部分の厚みが、第２接続体全厚みの１％以上３０％未満であることを特徴とする、請求項２に記載の撮像装置。
  4. 前記第２接続体は、前記第１電極および前記第２電極の少なくとも一方と同じ材料の金属と、インジウムを含む半田とが合金化することで形成された合金部を含む、請求項１に記載の撮像装置。
  5. 前記第１接続体と前記第２接続体との間の配置のピッチは、互いに隣接する前記第１接続体間の配置のピッチよりも大きい、請求項１から請求項４の何れか１項に記載の撮像装置。
  6. 複数の前記受光素子は、前記受光素子ユニットに区画された所定の撮像領域内に配置されており、前記第２接続体は、前記撮像領域の外側に配置されている、請求項１から請求項５の何れか１項に記載の撮像装置。
  7. 前記受光素子ユニットと前記処理部とが対向する対向方向と直交する切断面において、前記第２接続体の断面積は、前記第１接続体の断面積と異なっている、請求項１から請求項６の何れか１項に記載の撮像装置。
  8. 受光素子ユニットと処理部とを備える撮像装置の製造方法であって、
    受けた光に基づく電流を出力する複数の受光素子が形成された受光素子ユニット本体と、複数の前記受光素子にそれぞれ対応して前記受光素子ユニット本体の一側面に形成された複数の第１電極と、各前記第１電極に形成された第１バリア層と、インジウムを含み、かつ前記第１バリア層に形成された半田バンプと、前記一側面に形成されると共に前記複数の第１電極とは異なる領域に設けられた第１金属層と、を含む受光素子ユニットを準備する工程と、
    複数の前記第１電極に対応する複数の第２電極と、複数の前記第２電極が形成された一側面を含み前記電流を処理するための処理部本体と、各前記第２電極に形成された第２バリア層と、インジウムを含み、かつ前記第２バリア層に形成された半田バンプと、前記処理部本体の前記一側面に形成されると共に前記複数の第２電極とは異なる領域に設けられた第２金属層と、を含む処理部を準備する工程と、
    前記受光素子ユニットと前記処理部とを接続する工程と、を含み、
    前記接続する工程では、溶融した各前記半田バンプによって、前記第１バリア層と前記第２バリア層とを接続することで、前記第１バリア層、前記第２バリア層および半田部を含む第１接続体を形成し、かつ、前記第１金属層と前記第２金属層とを接続することで、前記第１接続体の融点以上の融点を有し、前記第１接続体よりも硬度が硬い材料を半田として第２接続体を形成する、撮像装置の製造方法。
  9. 前記第２接続体は、その一部または全域にＡｕ、Ａｇ、Ｃｕ、Ｚｎ、ＮｉおよびＡｌからなるグループから選ばれた１つとＳｎを含むことを特徴とする、請求項８に記載の撮像装置の製造方法。
  10. 前記第２接続体は、前記第１電極および前記第２電極の少なくとも一方と同じ材料の金属と、インジウムを含む半田とが合金化することで形成された合金部を含む、請求項８に記載の撮像装置の製造方法。
  11. 前記接続する工程では、対向する第１バリア層および第２バリア層間に配置される半田バンプの厚みと、対向する第１金属層および第２金属層間に配置される半田バンプの厚みとを異なるようにする、請求項１０に記載の撮像装置の製造方法。
  12. 前記接続する工程では、前記第１金属層および前記第２金属層を、前記受光素子ユニットと前記処理部との相対位置を識別するための識別部として設ける、請求項１０または１１に記載の撮像装置の製造方法。
JP2013548109A 2011-12-09 2012-07-06 撮像装置およびその製造方法 Active JP5975040B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011270168 2011-12-09
JP2011270168 2011-12-09
PCT/JP2012/067320 WO2013084529A1 (ja) 2011-12-09 2012-07-06 撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013084529A1 JPWO2013084529A1 (ja) 2015-04-27
JP5975040B2 true JP5975040B2 (ja) 2016-08-23

Family

ID=48573914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013548109A Active JP5975040B2 (ja) 2011-12-09 2012-07-06 撮像装置およびその製造方法

Country Status (4)

Country Link
US (1) US9240429B2 (ja)
EP (1) EP2790221B1 (ja)
JP (1) JP5975040B2 (ja)
WO (1) WO2013084529A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150276945A1 (en) * 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
KR102526997B1 (ko) * 2015-07-31 2023-05-02 서울바이오시스 주식회사 광 검출 소자 및 이를 포함하는 전자 장치
WO2017060948A1 (ja) * 2015-10-05 2017-04-13 オリンパス株式会社 固体撮像装置および撮像装置
WO2017105524A1 (en) * 2015-12-15 2017-06-22 Google Inc. Superconducting bump bonds
USD942715S1 (en) 2018-10-08 2022-02-01 Whirlpool Corporation Fabric care appliance
KR20220124161A (ko) * 2020-01-08 2022-09-13 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치, 촬상 장치 및 촬상 시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513112B2 (ja) 1993-02-03 1996-07-03 日本電気株式会社 Ｌｓｉの実装構造
JP3397265B2 (ja) 1994-11-25 2003-04-14 富士通株式会社 半導体装置の製造方法
US5646426A (en) * 1995-12-12 1997-07-08 Santa Barbara Research Center Contact metal diffusion barrier for semiconductor devices
US6657124B2 (en) * 1999-12-03 2003-12-02 Tony H. Ho Advanced electronic package
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP2006278884A (ja) 2005-03-30 2006-10-12 Taiyo Yuden Co Ltd 半導体チップの実装方法、半導体チップ実装用スペーサ並びに半導体装置
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
US20100084755A1 (en) 2008-10-08 2010-04-08 Mark Allen Gerber Semiconductor Chip Package System Vertical Interconnect
JP5417850B2 (ja) * 2009-01-05 2014-02-19 住友電気工業株式会社 検出装置およびその製造方法
JP5457157B2 (ja) * 2009-12-11 2014-04-02 パナソニック株式会社 半田フリップチップ実装方法
JP5568979B2 (ja) 2009-12-22 2014-08-13 住友電気工業株式会社 検出装置、受光素子アレイ、および検出装置の製造方法
JP2011171554A (ja) 2010-02-19 2011-09-01 Nippon Avionics Co Ltd 熱圧着用ヒータツール

Also Published As

Publication number Publication date
WO2013084529A1 (ja) 2013-06-13
EP2790221B1 (en) 2017-05-17
US9240429B2 (en) 2016-01-19
EP2790221A1 (en) 2014-10-15
EP2790221A4 (en) 2015-08-05
US20140327101A1 (en) 2014-11-06
JPWO2013084529A1 (ja) 2015-04-27

Similar Documents

Publication Publication Date Title
JP5975040B2 (ja) 撮像装置およびその製造方法
JP4443865B2 (ja) 固体撮像装置およびその製造方法
CN109637992B (zh) 半导体装置及其制造方法
WO2014083750A1 (ja) 光学装置及びその製造方法
US20090032925A1 (en) Packaging with a connection structure
TWI716469B (zh) 半導體裝置及其製造方法
JP6003283B2 (ja) 赤外線検知素子の製造方法、および赤外線検知素子
JP2007049103A (ja) 半導体チップおよびその製造方法、ならびに半導体装置
JP4828261B2 (ja) 半導体装置及びその製造方法
JP6656836B2 (ja) 実装構造体及びその製造方法
US20210280628A1 (en) Method for connecting cross-components at optimised density
JP6851773B2 (ja) 半導体装置
JP2006054311A (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2023001353A (ja) 半導体装置
JP2014007244A (ja) 撮像装置およびその製造方法
JP6409575B2 (ja) 積層型半導体装置
JP6127747B2 (ja) 赤外線センサ、及び、赤外線センサの製造方法
KR102445093B1 (ko) 광검출기 어레이 및 그 제조 방법
US10510683B2 (en) Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof
CN114747001A (zh) 半导体器件
KR100311980B1 (ko) 적외선 검출기 및 그 제조방법
JP2011146602A (ja) 検出装置、受光素子アレイ、および、これらの製造方法
KR100311979B1 (ko) 적외선 검출기 및 그 제조방법
JP5205944B2 (ja) 半導体装置の製造方法
JPH1187682A (ja) ハイブリッド型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5975040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250