JP3397265B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3397265B2
JP3397265B2 JP29094894A JP29094894A JP3397265B2 JP 3397265 B2 JP3397265 B2 JP 3397265B2 JP 29094894 A JP29094894 A JP 29094894A JP 29094894 A JP29094894 A JP 29094894A JP 3397265 B2 JP3397265 B2 JP 3397265B2
Authority
JP
Japan
Prior art keywords
bump
bumps
substrate
flux
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29094894A
Other languages
English (en)
Other versions
JPH08148495A (ja
Inventor
修治 渡辺
雄一郎 伊藤
敏之 上田
康治 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29094894A priority Critical patent/JP3397265B2/ja
Publication of JPH08148495A publication Critical patent/JPH08148495A/ja
Application granted granted Critical
Publication of JP3397265B2 publication Critical patent/JP3397265B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳細には、半導体基板をバンプでフリップ
チップ接続する構造を有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ハイブリッド型の光電効果型赤外線セン
サは、マイクロバンプを介して光電変換素子基板と信号
処理回路基板をフリップチップ接続した構造を有してい
る。光電変換素子基板は、物体が放射する赤外線を電気
信号に変換するフォトダイオードアレイが形成された基
板であり、信号処理回路基板は、電気信号を可視画像と
して再現するためのＣＣＤ(charge coupled device) な
どの信号処理回路が形成された基板である。
【０００３】通常、光電変換素子基板は化合物半導体か
ら形成され、また、信号処理回路基板はシリコンなどの
半導体で構成されている。図８は、ハイブリッド型赤外
線センサのフリップチップ接続方法を概略的に示してい
る。図８(a) において、信号処理回路基板５１は、ＣＣ
Ｄなどの信号処理回路を構成する高濃度拡散領域５３が
形成されたシリコン基板５２と、さらに各高濃度拡散領
域５３上に個々に積層されたバリアメタル５４とバンプ
５５とを有している。バンプ５５はインジウム（In）か
ら形成され、またバリアメタル５４は、バンプ５５と高
濃度拡散領域５３の接触抵抗を低減させるために設けら
れている。一方、光電変換素子基板５６は、フォトダイ
オードアレイが所定間隔で形成されたHgCdTeなどの化合
物半導体基板５７と、各フォトダイオードに対応してIn
からなるバンプ５８とを有している。
【０００４】通常、これらのバンプ５５，５８は、蒸着
またはメッキおよびによって形成される。そして、それ
らのシリコン基板５２と化合物半導体基板５７に形成さ
れた各々の素子や回路を接続するために、それらのバン
プ５５，５８を図８(b) のように対向して重ね合わせ、
基板両側から荷重をかけることによってバンプ５５，５
８を接続すると、信号処理回路基板５１と光電変換素子
基板５６がフリップチップ接続される。
【０００５】
【発明が解決しようとする課題】しかしながら、たとえ
ば光電効果型赤外線センサは、動作時には約７７Ｋに冷
却し、非動作時には約３００Ｋの常温に戻されるので、
温度差の大きな熱サイクルに曝される。その熱サイクル
のため、光電変換素子基板５６と信号処理回路基板５１
は膨脹と収縮を繰り返すが、通常、化合物半導体とシリ
コンはそれぞれ膨脹係数が異なるため両基板間には歪み
が生じる。
【０００６】熱膨張、収縮は、両基板を接続するそれぞ
れのバンプ５５，５８の接合のずれや歪みを招き、バン
プ５５，５８の接続が経時的に不良になり易いといった
問題がある。特に、バンプ５５，５８が蒸着やメッキな
どで形成される場合は、バンプ５５，５８内部にボイド
が含まれ易くなるために、バンプ自体が脆くなり、接続
不良の問題は顕著になる。
【０００７】また別の問題として、図９(a) に示したよ
うに、信号処理回路基板５１に形成されたバンプ６１
は、そのバンプ６１下層の絶縁膜５９や電極５０の形状
の影響を受けて表面に凹凸が生じる。この凹凸は、フリ
ップチップ接続の際にバンプ５８，６１同士の接触面積
を低下させることになるため、フリップチップ接続の際
に、重ね合わされた基板間に４０〜６０kg／cm2 の荷重
をかけることにより、バンプ５８，６１の上部を塑性変
形させて凹凸部を潰し、接合強度を高める必要があっ
た。
【０００８】しかし、基板間にあまり大きな荷重をかけ
ると、図９(b) に示すように、フリップチップ接続後の
基板同士の位置が相対的に横方向にずれたり、また、バ
ンプ５８，６１の高さのばらつき或いは基板にかかる荷
重の偏りのために、一部のバンプ５８，６１が極端に変
形することがあった。そのため、隣合うバンプ５８（６
１）の短絡が発生したり接合強度が低下したりして、赤
外線センサの信頼性を低下させるという問題があった。
【０００９】バンプ同時の接合強度を高める別の方法と
して、バンプを接合後に加熱してバンプ同士を融着させ
る方法もある。この場合、バンプ同士を確実に融着させ
るためにはバンプ５５，６１表面の酸化物をフラックス
で除去しなければならない。しかし、基板表面全体に塗
布されたフラックスは、多数のバンプの周囲に存在する
ためにフリップチップ接続後に除去する有効な方法がな
く、このままでは残存したフラックスによりバンプ５
５，６１や基板上の電気回路が腐食して動作不良の原因
になる。
【００１０】また他の問題として、バンプは通常バリア
メタルまたは金属配線上に形成されるが、バリアメタル
などの表面は自然酸化膜で覆われていることが多く、そ
の自然酸化膜によってバンプとバリアメタルとの密着性
が十分確保できずに接続不良が生じることがあった。し
かし、このような接合不良は外観から検査することがで
きず、赤外線センサ装置の完成後に動作不良などの形で
あらわれるが、この動作不良の原因を解析するためには
膨大な時間と労力が必要であった。
【００１１】本発明はこのような問題に鑑みてなされて
ものであって、半導体基板同士をフリップチップ接続す
るバンプの接合強度を高め、バンプの変形やずれによる
短絡や接触不良を回避できる半導体装置の製造方法を提
供することを目的とする。
【００１２】
【００１３】
【００１４】
【課題を解決するための手段】上記した課題は、図３に
例示するように、第１の半導体基板１２に形成された第
１のバンプ１３と、第２の半導体基板２に形成された第
２のバンプ２３（８）とを接合する半導体装置の製造方
法において、前記第２のバンプ２３を覆うフラックス２
４を前記第２の半導体基板２上に塗布する工程と、加熱
することによって、前記第２のバンプ２３表面の酸化層
を前記フラックス２４により除去するとともに前記第２
のバンプ２３を溶融して前記第２のバンプ２３の少なく
とも頂部を球面状に変形させる工程と、前記フラックス
２４を除去した後に、溶融によって原子密度が高くなっ
た前記第２のバンプ２３（８）を前記第１のバンプ１３
に重ね合わせて差し込み、接合する工程とを含むことを
特徴とする半導体装置の製造方法により解決される。
【００１５】または、前記第２のバンプ８を第１のバン
プ１３に差し込んだ後で加熱処理することを特徴とする
半導体装置の製造方法によって解決する。または、図４
に例示するように、前記第１のバンプ１３のうち前記第
２のバンプ２３（８）が差し込まれる領域には接合抵抗
低下用金属層１４が形成され、該接合抵抗低下用金属層
１４は前記加熱処理により前記第１のバンプ１３と前記
第２のバンプ２３と合金化する工程を有することを特徴
とする半導体装置の製造方法により解決する。
【００１６】
【００１７】または、図６に例示するように、第１の半
導体基板２上に形成された第１のバンプ１５の上面を、
透明基板３１の平坦面により押圧して、前記第１のバン
プ１５の頂部を平坦化する工程と、第２の半導体基板１
２上に形成された第２のバンプ１３の平坦面と前記第１
のバンプ１３の平坦面とを重ね合わせて荷重をかけて接
合する工程とを含み、前記透明基板３１により前記第１
のバンプ１５の頂部の平坦化の様子を観察しながら、前
記第１のバンプ１５への押圧力を調節することを特徴と
する半導体装置の製造方法により解決される。
【００１８】または、図７に例示するように、第１の半
導体基板２上に形成された第１のバンプ１５の上面を、
透明基板３１の平坦面により押圧して、前記第１のバン
プ１５の頂部を平坦化する工程と、第２の半導体基板１
２上に形成された第２のバンプ１３の平坦面と前記第１
のバンプ１３の平坦面とを重ね合わせて荷重をかけて接
合する工程とを含み、前記透明基板３１の前記平坦面に
はフラックス３２が塗布され、前記第１のバンプ１５を
前記透明基板３１により押圧する際に、該フラックス３
２を前記第１のバンプ１５に転写することを特徴とする
半導体装置の製造方法により解決される。
【００１９】
【作 用】本発明によれば、第１の半導体基板上のバン
プに、第２の半導体基板上の頂部が球面状のバンプを差
し込んで接続する構造を有しているので、対向するバン
プが強固に接合される。これにより、第１と第２の半導
体基板の膨脹係数が異なり両基板に熱サイクルが課され
る状況においても、これらの半導体基板に生じる歪によ
るバンプの接合不良が回避される。
【００２０】また、バンプにフラックスを塗布しバンプ
を融点以上の温度で加熱することによって、バンプの少
なくとも頂部を球形しているので、フラックスによりバ
ンプ表面の酸化物を除去する際に、バンプ内部に含まれ
るボイドを除去して原子密度が高くなって硬度が増す。
これにより、硬度が高くなり頂部が球形になったバンプ
を、もう一方の基板の平坦なバンプに差し込んで強固に
接合する。また、その後に熱処理すると、バンプ同士が
融合そて接合強度がさらに高まる。
【００２１】また上記製造方法において、フラックスを
塗布したバンプをリフローする際、バンプ下層の下地電
極表面の酸化物も除去される。このため、バンプとバリ
アメタルの間に酸化物が介在する密着性の悪いバンプ
は、その酸化物が除去されるために浮き上がる。したが
って、この浮き上がったバンプをフラックス洗浄の際に
一緒に除去して、半導体基板上のバンプの有無を検査す
ることにより、フリップチップ接続前に不良チップを選
別できる。
【００２２】また、半導体基板のバンプ形成面を表面が
平坦な板に圧接してバンプの頂部を平坦化し、その頂部
が平坦化したバンプをもう一方の基板の電極と接合する
ことにより、フリップチップ接続以前にバンプが平坦化
されるので、フリップチップ接続の際に半導体基板にか
ける荷重を小さくできる。これにより、バンプの偏った
過度の変形や半導体基板の位置ずれに起因する隣接バン
プの短絡などの接続不良が回避される。
【００２３】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （第１の実施例）図１は、本発明の第１の実施例に係る
半導体装置としてハイブリッド型赤外線センサのバンプ
接続部を示す拡大断面図である。
【００２４】信号処理回路基板１と光電変換素子基板１
１はバンプによってフリップチップ接続されている。信
号処理回路基板１においては、ＣＣＤなどの信号処理部
を構成する高濃度不純物拡散層３がシリコンからなる半
導体基板２の主面に所定の間隔をもって複数箇所に形成
され、また、半導体基板２の表面にはSiO2やＰＳＧ，Si
3N4 等からなる第１の絶縁膜４が形成され、第１の絶縁
膜４のうち高濃度不純物拡散層３の上には開口部４ａが
形成されている。また、開口部４ａ内とその周辺の第１
の絶縁膜４上には、アルミシリコンからなる信号入力電
極５が形成され、この信号入力電極５はSiO2やＰＳＧ，
Si3N4 等からなる第２の絶縁膜６によって覆われてい
る。さらに、第２の絶縁膜６のうち信号入力電極５の上
には開口部６ａが形成され、その開口部６ａ内とその周
辺の第２の絶縁膜６の上にはチタン（Ti）などからなる
バリアメタル７が形成されている。
【００２５】高濃度不純物拡散層３と信号入力電極５と
バリアメタル７は、それぞれ第１及び第２の絶縁膜４，
６の開口部４ａ，６ａを介して電気的に接続しているた
め、バリアメタル７の断面は凹状となり、その凹状の部
分には頂部が球面（曲面）状に形成されたインジウムよ
りなる第１のバンプ８が嵌め込まれた状態となってい
る。
【００２６】一方、光電変換素子基板１１には、HgCdTe
からなる化合物半導体基板１２に、赤外線検出用のフォ
トダイオードが所定間隔で複数形成され、そのフォトダ
イオードを構成する不純物拡散層１２ａの上にはインジ
ウムよりなる第２のバンプ１３が形成されている。第２
のバンプ１３には、信号処理回路基板１の第１のバンプ
８の球面状の頂部（上端）が差し込まれている。
【００２７】このような構造により、第１のバンプ８
が、互いに対向する第２のバンプ１３に差し込まれてい
るために、それらは強固に接合され、特に基板横方向に
ずれが生じ難くなっている。したがって、信号処理回路
基板１と光電変換素子基板１１の膨脹係数が異なり、動
作時と非動作時に温度差の大きな熱サイクルが課される
場合であっても、バンプの接続不良が極めて生じ難くな
る。
【００２８】次に、上記したバンプの接続方法を説明す
る。図２、図３は、ハイブリッド型赤外線センサにおい
て相対向し合うバンプの接続方法の一連の工程法を示す
断面図である。最初に、図２(a) に示す状態までの工程
を説明する。まず、信号処理回路基板１に信号処理の入
力部を形成するために、シリコン基板２に、ＣＣＤなど
を構成するための高濃度不純物拡散領域３を形成した後
に、高濃度不純物拡散領域３上に、ＣＶＤ法によるSiO2
またはＰＳＧ，Si3N4 などからなる第１の絶縁膜４を形
成する。
【００２９】ついで、第１の絶縁膜４のうち高濃度不純
物拡散領域３上に開口部４ａを形成した後に、アルミシ
リコンからなる信号入力電極５を開口部４ａ内とその周
辺に形成し、ついで、信号入力電極５を覆う第２の絶縁
膜６を形成する。続いて、ＣＶＤ法によりSiO2等の第２
の絶縁膜６を形成した後に、信号入力電極５の上に開口
部６ａを形成し、さらに、その上にスパッタ法によるTi
からなるバリアメタル７を積層し、これをパターニング
して開口部６ａとその周辺に局部的に残す。このバリア
メタル７の中央には、開口部４ａ，６ａに応じて凹部７
ａが形成される。
【００３０】次に、図２(b) に示すように、バンプをリ
フトオフ法で形成するためのレジストを形成する。この
レジストは、ポジレジスト２１とネガレジスト２２を積
層し、まずネガレジスト２２を露光、現像してバリアメ
タル７の上で窓開けしてからポジレジスト２１を露光
し、現像液と剥離液により内部のポジレジスト２２を除
去し、ネガレジスト２２がポジレジスト２２上で庇状に
突出するように形成する。
【００３１】次に、図２(c) に示すように、全面にバン
プとなる金属層２３、例えばインジウムを蒸着又はメッ
キにより約１０μｍの厚さに堆積する。その後に、図２
(d)に示すように、レジスト２１，２２を有機溶剤によ
り除去すると、第２の絶縁膜６上の余分なバンプ金属層
２３がリフトオフされて、バリアメタル７上のバンプ金
属層２３だけが残る。この段階では、バリアメタル７上
のバンプ金属層２３の上部が球状になる確率は少ない。
【００３２】次に、図３(a) に示すように、全面にレジ
ン系のフラックス２４を塗布する。このフラックス２４
は、酸化物を除去するために半田付けなどに使用するも
のと同じものである。フラックス２４は、バンプ金属層
２３のリフロー後の形状に影響するので、スピナーの回
転数や回転時間により適切な厚さに塗布する。次に、図
３(b) に示すように、バンプ金属層２３のリフローを行
う。リフロー温度はバンプ金属層２３の材料の融点以上
で、窒素雰囲気または蒸気潜熱で加熱する。ここでは約
１７０℃に加熱した。このリフローにより、バンプ金属
層２３内部にボイド、気泡が存在する場合にはそれらが
除去され、バンプ金属層２３はリフロー前よりも硬くな
り、しかもバンプ金属層２３表面の酸化物はフラックス
２４によって除去される。これにより、バンプ８が形成
される。
【００３３】ところで、バンプ金属層２３が溶融状態に
ある状態では、そのバンプ金属層２３は表面張力によっ
て球に近くなり、しかもバリアメタル７の凹部に溜まる
ので、他の位置にずれることはない。リフローによれ
ば、バンプ８は上部が球状になって、初期のバンプ金属
層２３に比べて１５μｍ程高くなる。なお、バンプ８
は、フラックス２４の厚さが厚いほど球形に近くなり、
またリフロー温度が高いほど球形に近くなるので、必要
に応じてフラックス２４の厚さおよびリフロー温度を制
御する。
【００３４】続いて、図３(c) に示すように、キシレン
などの有機溶剤によりフラックス２４を除去する。この
後に、図３(d) に示すように、信号処理回路基板１を光
電変換素子基板１１に重ねて位置合わせした後で荷重を
かけ、硬度が高くなったバンプ８と対向するバンプ１３
をフリップチップ接続する。
【００３５】このように、蒸着などで形成されたバンプ
金属層２３をフラックスで覆ってリフローすることによ
り、バンプ８の頂部が球状になると共に内部のボイドが
除去されて原子の密度が高くなって硬度も高くなり、バ
ンプ８表面の酸化物が除去される。したがって、このリ
フロー処理したバンプ８をもう一方の基板のボイドを含
むバンプ１３に差し込むことによって、確実にフリップ
チップ接続を行うことができる。
【００３６】また、リフローにより、バリアメタル７か
ら突出した部分のバンプ８が球形になって高さが初期状
態よりも高くなり、また、バンプ８の先端（上端）の位
置が点接触に近くなって接触位置を正確に制御できるの
で、バンプをファインピッチで配列することが可能にな
る。 （第２の実施例）図４は、本発明の第２の実施例に係る
半導体装置のハイブリッド型赤外線センサにおけるバン
プ接合部分を示す拡大断面図であり、図１と同じ符号は
同じ要素を示している。
【００３７】本実施例と第１の実施例が異なる点は、光
電変換素子基板１１上のバンプ１３のうち信号処理回路
基板１上のバンプ８と対向する側の面には、インジウム
や金等よりなる抵抗低下用の金属反応層１４が形成され
ていることである。その金属反応層１４は、蒸着などの
方法により形成された厚さ約０．１μｍのAuやSnから形
成された層である。
【００３８】信号処理回路基板１側の球状のバンプ８の
頂部を光電変換素子基板１１上のバンプ１３に差し込ん
で金属反応層１４を貫通すると、金属反応層１４の材料
が球状のバンプ８の材料と反応して合金層１４ａが形成
され、これによりバンプ１３とバンプ８の接触抵抗が低
くなる。合金層１４ａは加熱によって形成させてもよ
い。
【００３９】このように、リフローで球形にしたバンプ
を差し込む電極の表面に金属反応層１４を設けることに
より、バンプ８，１３同士の接続がより確実になる。 （第３の実施例）本発明による第３の実施例に係るバン
プの密着性評価方法を説明する。本発明は、前述の第１
の実施例を応用したものであり、図５はその概略を示す
平面図及び断面図である。
【００４０】第１の実施例の半導体装置の製造方法にお
ける図３(b) に示す工程で、フラックス２４が塗布され
たバンプ８をリフローするが、このとき、フラックス２
４の作用によって、バンプ８表面の酸化物と共にバリア
メタル７表面の酸化物も除去されてしまう。そして、バ
リアメタル７とバンプ８との間に酸化物がある場合に
は、その酸化物も除去され、結果としてバンプ８が浮き
上がった状態になる。
【００４１】このような事実に基づいて、基板上のバン
プの密着性評価について以下に説明する。まず、図５
(a) に示すように、ウェハ（不図示）に複数区画された
チップ領域Ｘの各々に複数のバリアメタル７を形成し、
ついで各バリアメタル７の上にリフトオフ法によりバン
プ金属層２３を形成する。そのバンプ金属層２３とバリ
アメタル７の断面は、図５(b) に示すようになる。
【００４２】次に、図５(c) に示すように、基板１のバ
ンプ金属層２３が形成された面の上に粘度１０００cps
のフラック２４を１００μｍの厚さにスピン塗布する。
続いて、図５(d) に示すように、不活性な雰囲気でフラ
ックス２４を３分間、温度１７０℃で加熱して、バンプ
金属層２３を球状化してバンプ８とすると、バリアメタ
ル７の表出面積も大きくなり、しかもフラックス２４に
接するバンプ８表面の酸化物は除去される。その加熱
は、ホットプレートを密着環境中に置いて行う窒素雰囲
気加熱か、熱媒体の凝縮熱によるベーパーフェイズヒー
ティング（ＶＰＨ）により行う。
【００４３】次に、基板１を有機溶剤に浸漬しながら超
音波洗浄すると、図５(e) に示すようにフラックス２４
は除去される。このとき、バリアメタル７との密着が悪
くなったバンプ８は超音波洗浄によって除去される。従
って、顕微鏡による目視検査によってウェハ表面を観察
して、図５(f) に示すようなバンプ８の抜けの有無を検
査し、これによりバンプ８の抜けのあるチップＸを選択
的に除去するマッピングを行う。
【００４４】以上のように、バンプ金属層２３を形成し
た基板１表面にフラックス２４を塗布し、フラックス２
４をリフロー後にこれを除去し、ついで目視検査でウェ
ハ表面のバンプ８の有無を検査するようにしているの
で、フリップチップボンディングの前に不良バンプを発
見することができる。したがって、赤外線センサとして
フリップチップボンディング前に、潜在的なバンプの不
良の有無が判定できるので、コストが削減されると共
に、組み立て後に動作不良が判明した場合の不良解析が
簡素化される。 （第４の実施例）図６は、本発明の第４の実施例に係る
半導体装置の製造方法の各工程を示す断面図である。
【００４５】図６(a) において、赤外線センサを構成す
る信号処理回路基板１を示し、シリコンからなる半導体
基板２の上部には、ＣＣＤなどを構成する高濃度不純物
拡散領域３が所定間隔で形成されている。また、半導体
基板２及び高濃度不純物拡散層３の表面はSiO2、ＰＳ
Ｇ，Si3N4 等の絶縁膜４により覆われ、高濃度不純物拡
散層３の上の絶縁膜４には開口部が形成され、その開口
部内とその周囲の絶縁膜４の上には電極５が形成されて
いる。
【００４６】電極５上には、高さ１０μｍ、直径２５μ
ｍのInからなるバンプ１５が蒸着とリフトオフ法を用い
て形成されている。電極５は、絶縁膜４の開口部を介し
て高濃度不純物拡散領域３に接続されているため、その
中央の上面が凹状になっており、その影響を受けてバン
プ１５の上部も凹状になっている。このようなバンプ１
５の表面を平坦化するために、図６(b) に示すように、
信号処理回路基板１上のバンプ１５を平坦なガラス等の
透明基板３１面に押し当てて荷重１０〜２０kg／cm2 で
押しつける。このとき、顕微鏡などを用いて、透明板３
１のうち信号処理基板１に対向しない側の面からバンプ
１５の平坦化の程度を観察して、信号処理回路基板１へ
の透明基板３１の荷重を調節する。荷重によってバンプ
１５の上面の密着状態が容易に分かり、最初はバンブ１
５の上面の中央が密着せずに環状の形状が透明基板３１
に現れるが、その荷重を次第に大きくするにつれてバン
プ１５の上部が潰れていって遂にはバンプ１５の上面の
形状は環状から円形、矩形等の平坦状に変わる。
【００４７】図６(c) の工程では、信号処理回路基板１
を透明基板３１から離した後、信号処理回路基板１上の
バンプ１５表面の酸化膜を濃度１％の塩酸で３０秒間エ
ッチングして除去する。続いて、図６(d) の工程で、直
ちに信号処理回路基板１を光電変換素子基板１１と対
向、位置合わせし、２０〜３０kg／cm2 の荷重をかけ
て、互いのバンプ１５とバンプ１３とを接合する。
【００４８】このように、バンプ８を平坦な透明基板３
１に押し付けることによって、フリップチップ接続前
に、バンプ８表面の凹部を平坦化することができる。こ
れにより、フリップチップ接続の際に、バンプ８表面を
塑性変形させるために過剰な荷重をかける必要がなく、
バンプ８の変形過多、およびそれに伴う隣合うバンプ８
同士の短絡、接合強度の低下、過剰荷重による対向基板
（又は、対向バンプ）同士のずれが回避される。
【００４９】また、透明基板３１によってバンプ８の上
面を平坦化しているので、目視による変形の多寡の判断
が容易になり、バンプ変形のバラツキを少なくして再現
性良くバンプを形成できる。 （第５の実施例）図７は、本発明の第５の実施例に係る
半導体装置の製造工程を示している。
【００５０】図７(a) において、上記実施例と同様に赤
外線センサを構成する信号処理回路基板１を示し、シリ
コンからなる半導体基板２の上部には、ＣＣＤなどを構
成する高濃度不純物拡散領域３が所定間隔で形成されて
いる。また、半導体基板２及び高濃度不純物拡散層３の
表面はSiO2、ＰＳＧ等，Si3N4 の絶縁膜４により覆わ
れ、高濃度不純物拡散層３の上の絶縁膜４には開口部が
形成され、その開口部内とその周囲の絶縁膜４の上には
電極５が形成されている。
【００５１】電極５上には、高さ１０μｍ、直径２５μ
ｍのInからなるバンプ１５が蒸着とリフトオフ法を用い
て形成されている。電極５は、絶縁膜４の開口部を介し
て高濃度不純物拡散領域３に接続されているため、その
中央の上面が凹状になっており、その影響を受けてバン
プ１５の上部も凹状になっている。次に、図７(b) に示
すように、ガラスよりなる透明基板３１の平坦面にレジ
ン系のフラックス３２をスピナーで厚さ３μｍに塗布し
た後に、バンプ１５にフラックス３２を接触させながら
透明基板３１を信号処理回路基板１に重ねて押し付け
る。これにより、バンプ１５の頂部が平坦化されると共
に、図７(c) に示すように、平坦化したバンプ１５上だ
けにフラックス３２を移し変える。
【００５２】なお、バンプ１５の頂部は、透明基板３１
を押しつける荷重を第４の実施例と同じように調整する
ことにより平坦化して変形過多によるバンプ１５同士の
短絡を防止する。その後に、図７(d) に示すように、信
号処理回路基板１と光電変換素子基板１１とを重ね合わ
せ、１０〜３０kg／cm2 の荷重をかけて接合し、さらに
純粋な窒素ガス雰囲気中で２００℃、１０分間の加熱を
行って、それらの基板の対向するバンプ１５，１３を融
合させて接合を強化する。
【００５３】このように、バンプ１５の上面を平坦化す
るための透明基板３１にフラックス３２を塗布しておく
ことによって、平坦化する際にフラックスが自動的にバ
ンプ上部だけに転写される。そして、信号処理回路基板
１と光電変換素子基板１１のフリップチップ接続を行っ
た後で加熱することにより、バンプ１３，１５接合部の
酸化物がフラックスで除去されてバンプ同士が融合し、
接合が強化される。フラックスはバンプ上面にだけ選択
的に塗布されているので、フリップチップ接続後に残る
フラックスはバンプ１３，１５の境界の周囲に極めて僅
かに残存するのでの、バンプ１３，１５や配線を腐食さ
せることもない。
【００５４】なお、第４実施例と同様に、バンプ８の変
形過多、およびそれに伴う隣合うバンプ８同士の短絡、
接合強度の低下、過剰荷重による対向基板（対向バン
プ）同士のずれの発生が回避され、また、目視による変
形の多寡の判断が容易になる。 （その他の実施例）上記実施例では、ハイブリッド型赤
外線センサについて述べたが、本発明はバンプを使用し
て接続する他の半導体装置にも適用できる。また、半導
体基板の材料としてシリコンを用いたが、GaAsやInSbな
ど他の半導体材料でもよく、バンプ材料も、In以外に
も、鉛、錫、亜鉛などの軟質金属を使用することができ
る。
【００５５】
【発明の効果】以上述べたように本発明によれば、バン
プにフラックスを塗布してリフローしているので、バン
プの表面の酸化物を除去する際にバンプの頂部を球形し
同時に内部のボイドを除去して硬度を高めることができ
る。その頂部が球面状のバンプを、もう一方の平坦なバ
ンプに差し込むことにより、基板横方向に大きな強度を
持つフリップチップ接続が得られる。
【００５６】したがって、ハイブリッド型赤外線センサ
のように、膨脹係数の異なる半導体基板をバンプでフリ
ップチップ接続し、動作時と非動作時の温度差の大きな
熱サイクルが課せられる装置であっても、接続不良を低
減し信頼性の高い接続を行うことができる。また、フラ
ックスを塗布したバンプをリフローする際に、バンプ下
層のバリアメタル上の酸化膜も除去されるので、バリア
メタルと密着性の弱いバンプは浮き上がり、その後のフ
ラックス洗浄の際に除去される。そこで、フラックス洗
浄後の半導体基板上のバンプの有無を顕微鏡で検査する
ことにより、フリップチップ接続前に不良バンプを発見
することができる。したがって、フリップチップ接続の
信頼性を高めることができ、さらに装置組み立て後の不
良解析が簡略化される。
【００５７】また、半導体基板のバンプ形成面を、表面
が平坦な板に圧接してバンプ頂部を平坦化することによ
り、フリップチップ接続の際に基板にかける荷重を少な
くすることができる。これにより、フリップチップ接続
の際の大きな荷重による基板の位置ずれやバンプの過度
の変形に起因する隣接バンプの短絡などの接触不良を低
減することができる。
【００５８】さらに、バンプを押し付ける平坦な板の表
面にフラックスを塗布しておくことにより、平坦化の処
理と同時にバンプの頂部だけにフラックスを転写するこ
とができる。これにより、フリップチップ接続後に加熱
することによって、バンプ頂部の酸化物を除去しバンプ
同士を確実に融合させて接合強度を高めることができ、
しかもフリップチップ接続後に残留するフラックスが少
ないので、接続の信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置のバン
プ接合部を示す拡大断面図である。
【図２】本発明の第１の実施例による半導体装置の製造
方法（その１）を示す断面図である。
【図３】本発明の第１の実施例による半導体装置の製造
方法（その２）を示す断面図である。
【図４】本発明の第２の実施例による半導体装置のバン
プ接合部を示す拡大断面図である。
【図５】本発明の第３実施例に係る半導体装置のバンプ
接続状態の評価方法を示す平面図及び拡大断面図であ
る。
【図６】本発明の第４の実施例による半導体装置の製造
方法を示す断面図である。
【図７】本発明の第５の実施例による半導体装置の製造
方法を示す断面図である。
【図８】従来の赤外線センサのフリップチップ接続方法
を示す断面図である。
【図９】従来の赤外線センサのフリップチップ接続方法
を示す断面図である。
【符号の説明】
１、５１ 信号処理回路基板 ２、５２ 半導体基板 ３、５３ 高濃度不純物拡散層 ４、６、５９ 絶縁膜 ５ 信号入力電極 ７ バリアメタル ８、１３、１５、５５、５８、６１ バンプ １１、５６ 光電変換素子基板 １２、５７ 化合物半導体基板 １４ 金属反応層 ２１ ポジレジスト ２２ ネガレジスト ２３ バンプ金属層 ２４、３２ フラックス ３１ 透明基板 ６０ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 康治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−15635（ＪＰ，Ａ) 特開 平２−58229（ＪＰ，Ａ) 特開 平４−137663（ＪＰ，Ａ) 特開 平４−225542（ＪＰ，Ａ) 特開 平４−266035（ＪＰ，Ａ) 特開 平４−266037（ＪＰ，Ａ) 特開 平６−310565（ＪＰ，Ａ) 特開 平６−333985（ＪＰ，Ａ) 特開 昭62−13085（ＪＰ，Ａ) 特開 昭64−61029（ＪＰ，Ａ) 特開 昭64−81264（ＪＰ，Ａ) 特開 昭64−89345（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 27/14

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の半導体基板に形成された第１のバン
    プと、第２の半導体基板に形成された第２のバンプとを
    接合する半導体装置の製造方法において、 前記第２のバンプを覆うフラックスを前記第２の半導体
    基板上に塗布する工程と、 加熱することによって、前記第２のバンプ表面の酸化層
    を前記フラックスにより除去するとともに前記第２のバ
    ンプを溶融して前記第２のバンプの少なくとも頂部を球
    面状に変形させる工程と、 前記フラックスを除去した後に、溶融によって原子密度
    が高くなった前記第２のバンプを前記第１のバンプに重
    ね合わせて差し込み、接合する工程とを含むことを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】前記第２のバンプを前記第１のバンプに差
    し込んだ後で加熱処理することを特徴とする請求項１に
    記載の半導体装置の製造方法。
  3. 【請求項３】前記第１のバンプのうち前記第２のバンプ
    が差し込まれる領域には接合抵抗低下用金属層が形成さ
    れ、該接合抵抗低下用金属層は前記加熱処理により前記
    第１のバンプと前記第２のバンプを合金化する工程を有
    することを特徴とする請求項２に記載の半導体装置の製
    造方法。
  4. 【請求項４】第１の半導体基板上に形成された第１のバ
    ンプの上面を、透明基板の平坦面により押圧して、前記
    第１のバンプの頂部を平坦化する工程と、 第２の半導体基板上に形成された第２のバンプの平坦面
    と前記第１のバンプの平坦面とを重ね合わせて荷重をか
    けて接合する工程とを含み、 前記透明基板により前記第１のバンプの頂部の平坦化の
    様子を観察しながら、前記第１のバンプへの押圧力を調
    整することを特徴とする半導体装置の製造方法。
  5. 【請求項５】第１の半導体基板上に形成された第１のバ
    ンプの上面を、透明基板の平坦面により押圧して、前記
    第１のバンプの頂部を平坦化する工程と、 第２の半導体基板上に形成された第２のバンプの平坦面
    と前記第１のバンプの平坦面とを重ね合わせて荷重をか
    けて接合する工程とを含み、 前記透明基板の前記平坦面にはフラックスが塗布され、
    前記第１のバンプを前記透明基板により押圧する際に、
    該フラックスを前記第１のバンプに転写することを特徴
    とする半導体装置の製造方法。
JP29094894A 1994-11-25 1994-11-25 半導体装置の製造方法 Expired - Lifetime JP3397265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29094894A JP3397265B2 (ja) 1994-11-25 1994-11-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29094894A JP3397265B2 (ja) 1994-11-25 1994-11-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08148495A JPH08148495A (ja) 1996-06-07
JP3397265B2 true JP3397265B2 (ja) 2003-04-14

Family

ID=17762562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29094894A Expired - Lifetime JP3397265B2 (ja) 1994-11-25 1994-11-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3397265B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3576142A1 (en) * 2015-12-15 2019-12-04 Google LLC Method of forming superconducting bump bonds

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
US20050161814A1 (en) 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
US9240429B2 (en) 2011-12-09 2016-01-19 Sumitomo Electric Industries, Ltd. Image pickup device and method for producing the same
JP2015070096A (ja) * 2013-09-27 2015-04-13 芝浦メカトロニクス株式会社 液滴塗布装置及び液滴塗布方法
JP6407102B2 (ja) * 2014-07-30 2018-10-17 太陽誘電株式会社 弾性波デバイス及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134444A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd バンプ電極形成方法
JPS6213085A (ja) * 1985-07-11 1987-01-21 Fujitsu Ltd 光検知装置の製造方法
JPS6461029A (en) * 1987-08-31 1989-03-08 Nec Corp Formation of bump electrode bond
JPS6481264A (en) * 1987-09-22 1989-03-27 Fujitsu Ltd Semiconductor device
JPS6489345A (en) * 1987-09-29 1989-04-03 Fujitsu Ltd Metal bump and manufacture thereof
JPH0215635A (ja) * 1988-07-01 1990-01-19 Fujitsu Ltd 半導体装置及びその製造方法
JPH0258229A (ja) * 1988-08-23 1990-02-27 Seiko Epson Corp 半田バンプ型電極の製造方法
JPH04137663A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 固体撮像装置
JPH04225542A (ja) * 1990-12-27 1992-08-14 Tanaka Denshi Kogyo Kk 半導体装置
JP2953076B2 (ja) * 1991-02-20 1999-09-27 松下電器産業株式会社 半導体素子の実装構造体
JPH04266035A (ja) * 1991-02-20 1992-09-22 Matsushita Electric Ind Co Ltd 半導体素子の実装構造体
JPH0566982U (ja) * 1992-02-24 1993-09-03 株式会社富士通ゼネラル 半田バンプの形成方法
JPH05347308A (ja) * 1992-06-15 1993-12-27 Nec Corp ボールバンプ形成方法
JPH06310565A (ja) * 1993-04-20 1994-11-04 Fujitsu Ltd フリップチップボンディング方法
JPH06333985A (ja) * 1993-05-24 1994-12-02 Fujitsu Ltd フリップチップ接合方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3576142A1 (en) * 2015-12-15 2019-12-04 Google LLC Method of forming superconducting bump bonds
US11133451B2 (en) 2015-12-15 2021-09-28 Google Llc Superconducting bump bonds
US11133450B2 (en) 2015-12-15 2021-09-28 Google Llc Superconducting bump bonds

Also Published As

Publication number Publication date
JPH08148495A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
US5975408A (en) Solder bonding of electrical components
US5518957A (en) Method for making a thin profile semiconductor package
US20080050905A1 (en) Method of manufacturing semiconductor device
JPH0644584B2 (ja) 合金結合インジュウムバンプおよびその処理方法
JPH04326534A (ja) 半導体装置のチップボンディング方法
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
US6281105B1 (en) Electrode modification using an unzippable polymer paste
JP3397265B2 (ja) 半導体装置の製造方法
JP3356649B2 (ja) 半導体装置及びその製造方法
KR100635425B1 (ko) Ｉｃ 칩 접합 구조 및 방법
JP2546407B2 (ja) ハイブリッド素子及びその製造方法
JP2555875B2 (ja) バンプ電極結合の形成方法
EP0596393B1 (en) Method of applying bumps on a semiconductor device and connecting it with a printed circuit board
US20050067700A1 (en) Semiconductor device and method of manufacturing the same
JPH09148333A (ja) 半導体装置とその製造方法
KR100311980B1 (ko) 적외선 검출기 및 그 제조방법
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JP3284055B2 (ja) 半導体素子、半導体装置、および半導体装置の検査方法
JP2514291B2 (ja) 半導体回路装置の製造方法
JPH1140624A (ja) 半導体装置のリペア方法
JPH08340000A (ja) 半導体装置及びその製造方法
JP3505328B2 (ja) 半導体装置およびその製造方法
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
KR100292248B1 (ko) 플라즈마를 이용한 인듐 범프의 제조방법
KR100311979B1 (ko) 적외선 검출기 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140214

Year of fee payment: 11

EXPY Cancellation because of completion of term