JP5417850B2 - 検出装置およびその製造方法 - Google Patents
検出装置およびその製造方法 Download PDFInfo
- Publication number
- JP5417850B2 JP5417850B2 JP2009000378A JP2009000378A JP5417850B2 JP 5417850 B2 JP5417850 B2 JP 5417850B2 JP 2009000378 A JP2009000378 A JP 2009000378A JP 2009000378 A JP2009000378 A JP 2009000378A JP 5417850 B2 JP5417850 B2 JP 5417850B2
- Authority
- JP
- Japan
- Prior art keywords
- adjusting member
- bump
- receiving element
- light receiving
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000001514 detection method Methods 0.000 claims description 74
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 32
- 150000001875 compounds Chemical class 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 18
- 238000005304 joining Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000031700 light absorption Effects 0.000 claims description 9
- 230000013011 mating Effects 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 229910017750 AgSn Inorganic materials 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 100
- 238000009792 diffusion process Methods 0.000 description 42
- 238000009826 distribution Methods 0.000 description 23
- 230000002950 deficient Effects 0.000 description 22
- 238000007906 compression Methods 0.000 description 15
- 239000011701 zinc Substances 0.000 description 15
- 230000006835 compression Effects 0.000 description 14
- 239000012790 adhesive layer Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 9
- 239000011247 coating layer Substances 0.000 description 8
- 238000007493 shaping process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- IUVCFHHAEHNCFT-INIZCTEOSA-N 2-[(1s)-1-[4-amino-3-(3-fluoro-4-propan-2-yloxyphenyl)pyrazolo[3,4-d]pyrimidin-1-yl]ethyl]-6-fluoro-3-(3-fluorophenyl)chromen-4-one Chemical compound C1=C(F)C(OC(C)C)=CC=C1C(C1=C(N)N=CN=C11)=NN1[C@@H](C)C1=C(C=2C=C(F)C=CC=2)C(=O)C2=CC(F)=CC=C2O1 IUVCFHHAEHNCFT-INIZCTEOSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010027146 Melanoderma Diseases 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
- H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/1161—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
- H01L2224/11622—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13199—Material of the matrix
- H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/145—Material
- H01L2224/14505—Bump connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1451—Function
- H01L2224/14515—Bump connectors having different functions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
- H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/2747—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/276—Manufacturing methods by patterning a pre-deposited material
- H01L2224/2761—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/276—Manufacturing methods by patterning a pre-deposited material
- H01L2224/2762—Manufacturing methods by patterning a pre-deposited material using masks
- H01L2224/27622—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Wire Bonding (AREA)
Description
インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはROICの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。たとえば円柱状に揃わず、頂部の縁に沿ってバリが突き出したり、片側に崩壊して錐台状にそげたりした形状、になる場合が多い。1つの検出装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプは必ず生成する。形状逸脱が大きいバンプは、圧着、ろう接などの際、1対1の導通を実現せず、当該バンプの領域(当該画素領域)をはみ出して隣のバンプに接触し、または1対1の導通すら実現しないものとなりやすい。このような不良画素は、黒背景画面で白点が、また断線した画素は白背景画面では黒点となる。不良画素は、撮像の場合は見苦しく、また物質検出や検査の場合は分解能悪化の原因となり、商品価値を低下させる。
(d1)(i)用途が限定される。融点160℃のInをさらに低融点化するという方法であるため、ICでの発熱、夏季の大気温度などにより、当該低融点化されたバンプがもたない。このため、用途は、MCT(HgCdTe)のように冷却して用いる赤外線センサなどに限定される。またハイブリッド構成した後、パッケージに搭載する際のダイボンド材、さらにはパッケージにリッドを接合して封止する際の接合材は、画素間のショートなどの原因ともなるバンプの再溶融を防ぐ観点から、さらに低融点の材料を選ぶ必要があり、極めて選択肢が少なくなる。(ii)In蒸着の場合、蒸着量の位置ばらつきがあるので、Inバンプの高さを揃えることが難しい。たとえばフォトダイードおよびROICの両方にInバンプを形成してばらつきを吸収しようとしてもInバンプの頂部は平坦ではないので、接合時に滑って、画素間短絡の原因になりかねない。
(d2)高コストになる。凹凸の嵌合構造を形成するのに、化合物半導体基板およびシリコン基板の両方に、マスクパターンを形成し、ドライエッチングなどを行う必要がある。このための工数が増大する。
(d3)接合の歩留りが低い。高さばらつきや、形状ばらつきがあるInバンプを用いて接合する際、接合初期に、接合むらが発生する。
(d4)接合の歩留りが低い。格子の非孔部により横方向ずれに起因する短絡は防止できるが、高さばらつきに起因するオーバーフローによる短絡あるいは高さ不足部分の断線は抑えることができない。
なお、バンプは、受光素子アレイおよび読み出し回路の、一方側にのみ設けてもよいし、両方に設けてもよい。バンプ高さ調整部材は、バンプを一方側にのみ設ける場合は、そのバンプを設けた一方側にのみ固定する。そして、バンプを両方に設ける場合には、バンプ高さ調整部材は、一方側にのみ1つだけ設けてもよいし、2つ準備して両方に1つずつ設けてもよい。通常は、バンプを両方に設ける場合でも、バンプ高さ調整部材は、一方側にのみ1つだけ設ける。
バンプを両側に設けるのは、シリコンや化合物半導体の反りや凹凸などの影響を吸収するために、バンプ高さを高くしておいて、接合時のバンプ圧縮代を大きくとりたい場合などに行う。その場合、バンプの形成に蒸着法などを用いる場合、受光素子アレイおよび読み出し回路の両方にバンプを設けるほうが、能率よくバンプ高さを得ることができる。
ここで、受光素子アレイおよび読み出し回路を指すのに、一方側、両方、相手側などという用語を用いるが、前後の文脈から常識で、それと判断することができる。また、受光素子アレイと読み出し回路とを、バンプを介在させて結合する前に、バンプを上記の一方側または両方に設けることは、「設ける」または「形成する」により表現する。上記の結合を指す用語には、「接合」、「接続」、また荷重を用いることから「圧着」などの語を用いる。
またバンプ高さ調整部材の先端は、当該バンプ高さ調整部材が固定されていないほうの相手側本体から離れているので、受光素子アレイと読み出し回路との圧着またはろう接時に、多少の荷重をかけながら押し込んで、バンプを少し押し潰した状態で接合することも可能である。これにより、より確実な接合ができるようになる。
バンプを、導電性樹脂で形成することができる。導電性樹脂の成分や配合比率を変えることにより、柔らかく、所望の耐熱性をもったバンプを要因得ることができる。
また、化合物半導体の積層体が、InP基板と、該InP基板上に形成され、バンドギャップ波長が1.6μm以上3.0μm以下である光吸収層とを有し、光吸収層は、InP基板の格子定数との相違が0.2%以下の、InGaAs、GaInNAsP、GaInNAsSb、またはGaInNAsによって形成される構成をとることができる。
上記の2つの構成の受光素子アレイは、いずれも、ノイズが小さく室温でも使用できる。また、バンプを介在させた電極間の接合時に、隣接画素間の短絡などが防止されて、確実に読み出し回路と、電極同士接合できれば、冷却時の応力や変形などによる接合部の劣化のおそれは生じない。
−基本形−
(1)バンプ高さ調整部材:受光素子アレイか、または読み出し回路に、検出装置あたり1式設けられる。この1式のバンプ高さ調整部材は、4隅、対向する2隅、アレイを取り囲む枠体(連続一体物)、など、様々な形態で配置される。バンプ高さ調整部材は、製品の状態では、相手側本体からその先端部が浮いているのが、普通である。
(2)ギャップ調整部材:(i)ギャップ調整部材がない構造がある。(ii)ギャップ調整部材が設けられる場合は、1式である。ただし、1式のギャップ調整部材は、1つの部材で構成される場合と、複数の部材で構成される場合がある。固定する位置は、バンプ高さ調整部材が固定された側でも、その相手側でもよい。ギャップ調整部材は、その先端部を相手側の受光素子アレイか、または読み出し回路に当接させる。
(3)バンプ:接合前の段階で、(i)受光素子アレイおよび読み出し回路の一方側に設けられるのが普通であるが、(ii)とくにギャップ長を大きくする場合、上述のように両方に設けておく。
−基本形の変形構造−
(H1):(i)バンプ高さ調整部材が、ギャップ調整部材と当接する構造がある。この場合、両部材は、同じ側には固定されず、異なる側に固定されている。(ii)また、上記(i)に属するが、バンプ高さ調整部材およびギャップ調整部材は、ともに、先細り(先薄肉)のテーパ面が付され、そのテーパ面同士が当接する場合がある。
(H2)ギャップ調整部材が、隣り合う画素を隔離する格子状構造の場合がある。
−基本形の範囲外の変形構造−
バンプ高さ調整部材が、2つ配置される構造がある。ギャップ調整部材は1つであるが、複数の部分部材で構成される場合がある。
図1は、参考例として挙げる実施の形態1における検出装置100を示す断面図である。受光素子アレイ50は、InP基板1/n型バッファ層2/受光層(光吸収層)3/窓層4、の積層体に形成されている。各受光素子では、p型不純物の亜鉛(Zn)が選択拡散されて導入され、p型領域6が形成され、pn接合15が形成されている。p型領域6にはp側電極11がオーミック接触しており、p側電極11/金属被覆層11bを経て、バンプ9により読み出し回路のマルチプレクサ70の読み出し電極71に接続されている。読み出し回路のマルチプレクサ70には、CMOS(Complementary Metal Oxide Semiconductor)が用いられている。p型領域6/p側電極11/金属被覆層11bが、画素に対応する部分である。これらp側電極11に対して共通の接地電位を与えるn側電極12は、n側バッファ層2にオーミック接触され、n側電極配線12a/金属被覆層12bを経て、バンプ92により読み出し回路のマルチプレクサ70の接地電極72に接続される。接地電極72は、読み出し回路のマルチプレクサ70の各読み出し電極71に共通に、1つ設けられる。光が入射されるInP基板1の底面には反射防止膜35が配置されている。また、p型領域6の選択拡散に用いられた選択拡散マスクパターン36は、そのまま残され、選択拡散マスクパターン36の開口部または窓層4の表面、および当該選択拡散マスクパターン36を被覆する保護膜43が設けられている。
バンプ高さ調整部材21は、受光素子アレイ50の側に固定されている。そして、バンプ高さ調整部材21の先端部は、相手側の読み出し回路のマルチプレクサ70の本体からは離れており、間隔Gを保っていて自由端となっている。バンプ高さ調整部材21は、絶縁材料、たとえばポリイミドで形成するのがよい。また、本実施の形態では、ギャップ調整部材は用いられていない。
図2は、受光素子アレイ50を読み出し回路のマルチプレクサ70の側から見た図である。たとえば、画素Pは320×256個、ピッチ25μm、全体サイズ10mm□とされる。受光素子アレイ50に共通にn側電極配線12aおよびn側バンプ92が、画素配列を取り囲んで設けられる。バンプ高さ調整部材21は、4つのコーナ部に設けられている。図1および図2を合わせて、バンプ高さ調整部材21は、柱状であり、この検出装置100において、柱が4本配置される。
図3は、画素Pを示す図である。破線の円形はp型領域6を示し、その内部にp側電極(図示せず)の金属被覆層11bが位置する。p側電極の周囲は、SiON等からなる保護膜43によって被覆される。
図4は、図2の受光素子アレイ50に対応する図であり、図2に対してバンプ高さ調整部材21を変形している。すなわち、図4の受光素子アレイ50は、図1および図2の受光素子アレイ50の変形例である。図4において、この変形例では、バンプ高さ調整部材21は、塀状に延びるように形成されている。このあと説明するように、バンプ高さ調整部材21の使用のされ方において、複数本の柱状のものでも、複数の延在する塀状のものでも、同様に、有効に機能する。
図7は、平坦板41と、バンプ高さ調整部材21とを用いてバンプ9b,92bの調整を行う前(図7(a))と、後(図7(b)の状態を示す図である。これらバンプ9b,92bはインジウムによって形成された例である。図7(a)に示すように、接合前において、バンプ9bは先端がひどく傾斜して、その傾斜面が凹凸面で形成される。これに対して、図6の押し当て圧縮処理を行ったあとは、図7(b)に示すように、バンプ9はずんぐりとまとまり、その先端面Fは平坦になる。平坦面Fに連なる側面には、外側に少し張り出す張出し部9eが形成される。図7(a)に示すバンプ9bでは、それが数万個〜数10万個ある場合、その形状は多様であり、図5に示す読み出し回路のマルチプレクサ70の読み出し電極71と接合される場合、読み出し電極71との接触面積が極端に小さかったり、さらには接触しないものがある。受光素子アレイ50と読み出し回路のマルチプレクサ70との接合の際、バンプ9b,92bは所定の加圧力または押し込み量のもとで加熱されるが、その際バンプにおいて接触面積が不足すると断線の原因となり、接触面積を大きくするために加圧力や押し込み量を増していくと、潰れすぎて隣接画素とのショート不良の原因となる。数万個〜数10万個全てのバンプが各々読み出し回路のマルチプレクサ70の読み出し電極71と適度に接触するように加圧力や押し込み量を調整するのは極めて困難である。しかし、図7(b)に示すように、予め高さが調整され、平坦面Fを持つようにされていれば、数万個〜数10万個全てのバンプが各々読み出し回路のマルチプレクサ70の読み出し電極71と適度に接触させることが容易である。また受光素子アレイ50と読み出し回路のマルチプレクサ70とを接合する前にバンプを平坦化しているので、平坦化状態を検査しながら適度な平坦化を行ったうえで、実際の受光素子アレイ50と読み出し回路のマルチプレクサ70とを接合を行うことができる。これにより、確実に数万個〜数10万個全てのバンプを相手方と接合することができ、不良画素率が非常に低く抑制された検出装置100を得ることができる。
本実施の形態の場合と異なり、両側にバンプ9b,92b設ける場合、根元部は、上記と同じであり、両側のバンプ9b,92bが会合する部分で、両方のバンプに張り出し部9eが生成する。そして、張り出し部の先端の高さ位置は、バンプ高さ調整部材21の先端の高さ位置と、接合時の圧縮変形の範囲内で一致する。また、バンプ高さ調整部材21の根元は接着層21sにより、受光素子アレイ50に固定されるが、基本形では先端は自由端であり、相手側本体から浮いている。
本実施の形態における受光素子アレイについて説明する。本実施の形態の検出装置100は、どのような波長域の光にも適用することができるが、とくに近赤外光を用いた検出に適している。バンプ圧着の際、加熱されるが、柔らかい化合物半導体のために、圧着を短時間で、簡単かつ確実にすませたいからである。このためにバンプは、予め圧縮整形加工しておくのがよい。以下において、近赤外光に受光感度をもつInP系受光素子アレイ50の場合について、とくに説明する。
(1)半導体受光素子アレイの詳細構造
図8は、本実施の形態における受光素子アレイ50を説明するための図である。図8において、各画素の受光素子Pは、InP基板1の上に次の構成のIII−V族半導体積層構造(エピタキシャルウエハ)を有する。
(InP基板1/n型InPバッファ層2/InGaAsまたはGaInNAsとGaAsSbとの多重量子井戸構造の受光層3/拡散濃度分布調整層14/InP窓層4)
InP窓層4から多重量子井戸構造の受光層3にまで届くように位置するp型領域6は、SiN膜の選択拡散マスクパターン36の開口部から、p型不純物のZnが選択拡散されることで形成される。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記SiN膜の選択拡散マスクパターン36を用いて拡散することによって実現される。
p型領域6にはAuZnによるp側電極11が、またn型InPバッファ層2には図示しないAuGeNiのn側電極が、それぞれオーミック接触するように設けられている。この場合、n型InPバッファ層2にはn型不純物がドープされ、所定レベルの導電性を確保されている。InP基板1の裏面には、またSiONの反射防止膜35を設け、InP基板の裏面側から光を入射するようにして使用することもできるようになっている。
上記のような拡散濃度分布調整層14の挿入によって、受光層3内では、Zn濃度は5×1016/cm3以下の不純物濃度を容易に実現することができる。本発明が対象とする受光素子アレイ50は、近赤外域からその長波長側に受光感度を有することを追求するので、窓層4には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、窓層4には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
上述のように、選択拡散マスクパターン36を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してp型不純物を拡散導入するので、上記のpn接合15は受光素子の端面に露出しない。この結果、光電流のリークは抑制される。図8に示すように、画素部Pが、複数個、素子分離溝なしに配列されている。上述のように、各画素部Pの内側にp型領域6が限定され、隣接する画素部Pとは、確実に区分けされている。
InP基板1上に、2μm厚みのn型InPバッファ層2またはn型InGaAsバッファ層2を成膜する。次いで、(InGaAs/GaAsSb)または(GaInNAs/GaAsSb)の多重量子井戸構造の受光層3を形成する。InPと格子整合するようInGaAsの組成はIn0.53Ga0.47Asとし、GaAsSbの組成はGaAs0.52Sb0.48とする。これにより格子整合度(|Δa/a|:ただし、aは格子定数、Δaは相互間の格子定数差)を0.002以下とする。
単位量子井戸構造を形成するInGaAs層(またはGaInNAs層)の厚みは5nmであり、ペア数(単位量子井戸の繰り返し数)は300である。次いで、受光層3の上に、Zn拡散導入の際の拡散濃度分布調整層14として、厚み1μmのInGaAs層をエピタキシャル成長し、次いで、最後に厚み1μmのInP窓層4をエピタキシャル成長する。上記の受光層3および拡散濃度分布調整層14は、ともにMBE(Molecular Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、InP窓層4は、MBE法でエピタキシャル成長してもよいし、拡散濃度調整層14を成長させた後、MBE装置から取り出して、MOVPE(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。
図8において、pn接合15は、次のように、広く解釈されるべきである。受光層3内において、p型不純物元素Znが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域(i領域と呼ばれる)であり、上記拡散導入されたp型領域6と当該i領域との間に形成される接合をも含むものである。すなわち上記のpn接合は、pi接合などであってもよく、さらに、これらpi接合におけるp濃度が非常に低い場合も含むものである。
上記のように、本実施の形態における受光素子アレイ50は、脆弱なIII−V族化合物半導体の積層体に、微細な加工を施すことで形成されている。このため、読み出し回路のマルチプレクサ70と受光素子アレイ50との接合において、柔らかいバンプ9b,92bを用いることが重要である。In等の柔らかいバンプは、図7(a)に示すように、突出部を持ち、確実な1対1の接合を難しくする。本発明に係るアイデアは、このような背景の下に生まれた。
InP基板1は、(100)から[111]方向または[11−1]方向に5度〜20度傾斜したオフアングル基板とするのがよい。より望ましくは、(100)から[111]方向または[11−1]方向に10度〜15度傾斜させる。このような大きなオフ角基板を用いることにより、欠陥密度が小さく結晶性に優れたn型InPバッファ層2、タイプIIの量子井戸構造の受光層3、InGaAs拡散濃度分布調整層14およびInP窓層4を得ることができる。
図9は、参考例として挙げる実施の形態2における検出装置100を示す断面図である。図10は、受光素子アレイ50および読み出し回路のマルチプレクサ70の接合前の状態を示す図である。また、図11は、バンプ9b,92bに対して、バンプ高さ調整部材21と平坦板41とを用いて圧縮加工をする状態を示す図である。受光素子アレイ50および読み出し回路のマルチプレクサ70については、実施の形態1と同じなので、説明を省略する。以後の実施の形態においても、とくに断らない限り、受光素子アレイ50および読み出し回路のマルチプレクサ70は、実施の形態1のものと同じである。本実施の形態における検出装置100の特徴は、つぎの2点にある。
(1)受光素子アレイ50と、読み出し回路のマルチプレクサ70との間の間隔が大きい。すなわち、バンプ9,92の高さが大きい。これは、図10に示すように、バンプ9b,92bを両側に設けたためである。バンプ9b,92bを両側に設けるのは、シリコンや化合物半導体の反りや凹凸などの影響を吸収するために、バンプ高さを高くしておいて、接合時のバンプ圧縮代を大きくとりたい場合などに行う。その場合、バンプの形成に蒸着法などを用いる場合、受光素子アレイ50および読み出し回路のマルチプレクサ70の両方にバンプ9b,92bを設けるほうが、効率よくバンプ高さを得ることができる。
(2)ギャップ調整部材31を用い、そのギャップ調整部材31を読み出し回路のマルチプレクサ70に接着層31sによって固定する。ギャップ調整部材31の先端面31tは、受光素子アレイ50の化合物半導体層、たとえばn型バッファ層2に接触する。ギャップ調整部材31の先端面31tが、3個以上接触することで、読み出し回路のマルチプレクサ70と受光素子アレイ50との間隔は、全面にわたって安定的に一定に保つことができる。接着層21sで化合物半導体層に固定されたバンプ高さ調整部材21の先端21fは、自由端である。接着層21s,31sは、機械的な固定具で置き換えることができる。
図12は、参考例として挙げる実施の形態3における検出装置100を示す断面図である。また図13は、受光素子アレイ50および読み出し回路のマルチプレクサ70の接合前の状態を示す図である。本実施の形態は、実施の形態2の検出装置100と同じ部分が多いが、特徴は、次のとおりである。
(1)バンプ高さ調整部材21は、接着層21sによって受光素子アレイ50の側に固定されている。そして、バンプ9b,92bは、一方の側にのみ設けられ、当然、バンプ高さ調整部材21が固定された方に設けられている。
(2)ギャップ調整部材31は、読み出し回路のマルチプレクサ70の側に固定され、その先端を化合物半導体層のn型バッファ層2にコンタクトさせている。バンプ高さ調整部材21の先端21fは、自由端とされている。
上記の構成によれば、図13におけるバンプ9b,92bは、バンプ調整部材21と平坦板とによって圧縮整形加工されている。このため、接合時、バンプ9b,92bが隣の画素にはみ出す現象は、大幅に抑制される。この結果、不良画素率は非常に小さくされる。
図14は、本発明の実施の形態4における検出装置100を示す断面図である。また図15は、受光素子アレイ50および読み出し回路のマルチプレクサ70の接合前の状態を示す図である。本実施の形態の特徴は、次のとおりである。
(1)バンプ高さ調整部材21およびギャップ調整部材31は、それぞれ、1つ設けられ、その先端面31t,21fを当接させている。バンプ高さ調整部材21およびギャップ調整部材31は、ともに接着層21s,31sにより固定されている。
上記の構造によれば、上述のように、不良画素率を低減した上で、ギャップ調整部材31は、その高さを大きく減じることができる。これによって部材コストを低減し、かつ軽量化にも役立つ。また、バンプ高さ調整部材21の先端を自由にしておかず、ギャップ調整部材31と当接するので、バンプ高さ調整部材21の安定保持に有益である。
ここで、標記の構造について整理をする。
(1)本実施の形態では、バンプ高さ調整部材21の先端はギャップ調整部材31と当接しており、バンプ高さ調整部材21の先端が浮いていないケースに該当する。ギャップ調整部材31は、根元部が接着層31sで固定され、先端がバンプ高さ調整部材21と当接する。図14に示す接合状態のバンプ9,92の根元部および先端部は、上記の形状の特徴から識別容易であるので、いずれがバンプ高さ調整部材21かギャップ調整部材31か、という識別は容易である。
(2)バンプ9b,92bが両側に設けられる場合も、バンプ高さ調整部材21とギャップ調整部材31との識別は容易である。バンプ高さ調整部材21およびギャップ調整部材31の接着層21s,31sと、バンプ9,92の形状を見れば、上述のように簡単に両者の識別をすることができる。通常は、アレイまたはICの上に設ける(例えばフォトリソグラフィと金属蒸着/ポリイミド膜形成などによる)が、稀に半導体エピタキシャル層を部分エッチングなどで突起形状化し、それを高さ調整部材とする場合もあるが、そのような場合でも、上記の識別をすることができる。上記の接着層21s,31sは、上記したように機械的な固定具の場合であってもよい。
(3)仮に、バンプ高さ調整部材21が受光素子アレイ50と一体物であり、ギャップ調整部材が読み出し回路のマルチプレクサ70と一体物であったとした場合でも、バンプ9,92の形状から、バンプの先端の高さ位置と一致するのは、バンプ高さ調整部材21の先端の高さ位置であることから、一方をバンプ高さ調整部材21と識別することができる。
(4)上記(3)に対する補足として、バンプ9b,92bが両側に設けられた場合、バンプ高さ調整部材21が両側に固定されて、両者の先端が当接することで、ギャップの調整が出来そうにみえる。しかし、そのような構造はあり得ない。両側のバンプ9b,92bが、図6の圧縮加工を受けて、両側のバンプ高さ調整部材21の先端が当接したのでは、両側のバンプ間に少しの重複部もなく、接合できないからである。
(5)バンプ高さ調整部材21は、ギャップ調整部材31と当接しない限り、その先端は自由端である。また、バンプ高さ調整部材21の先端が当接している場合、その当接相手はギャップ調整部材31とみることができる。
図16は、参考例として挙げる実施の形態5における検出装置100を示す断面図である。また図17は、受光素子アレイ50および読み出し回路のマルチプレクサ70の接合前の状態を示す図である。本実施の形態の特徴は、次のとおりである。
(1)図17に示すように、バンプ9b,92bは、受光素子アレイ50および読み出し回路のマルチプレクサ70の両方に設けられている。このため、実施の形態2と同様に、読み出し回路のマルチプレクサ70との間の間隔が大きい。この結果、シリコンや化合物半導体の反りや凹凸などの影響を吸収することができる。
(2)実施の形態2と異なり、ギャップ調整部材は用いない。バンプ高さ調整部材21は、その先端は自由端とするが、上記(1)のように、バンプ9b,92bを両方に設けるので、バンプを片側にのみ設ける構造に比較して、読み出し回路のマルチプレクサ70との間隔Gは大きいものになる。
図18は、参考例として挙げる実施の形態6における検出装置100を示す断面図である。各受光素子(画素)を隔離するように、受光素子間にギャップ調整部材31が配置されている。図19は、受光素子アレイ50を読み出し回路のマルチプレクサ70の側から見た平面図である。また、図20はギャップ調整部材31の斜視図であり、図21は画素Pの平面図である。そして、図22は、接合前の、受光素子アレイ50および読み出し回路のマルチプレクサ70を示す図である。本実施の形態の検出装置100の特徴は、次のとおりである。
(1)ギャップ調整部材31は、隣の画素と隔離する画素隔離の機能を奏する。このために、図19〜図21に示すように、ギャップ調整部材31は、画素Pのp型領域6に対応する部分を含む大きさの円孔31hがあけられた、格子状部材によって構成される。
(2)バンプ高さ調整部材21と平坦板とを用いたバンプ9b,92bの圧縮整形は、図22に示すように、読み出し回路のマルチプレクサ70の側において行われる。これによって、上述のように、不良画素率を大幅に低減することができる。しかし、上記の(1)における格子状のギャップ調整部材31を用いることで、接合時に、自ずと、バンプ9b,92bは隣のバンプ9b,92bとは確実に隔離される。この結果、より一層確実に、隣り合う画素間の短絡を防止することができ、不良画素率を非常に低く抑えることができる。
図23は、本発明の実施の形態7における検出装置100を示す断面図である。また、図24は、当接しているバンプ高さ調整部材21とギャップ調整部材31を含んで、受光素子アレイ50を読み出し回路のマルチプレクサ70の側から見た平面図である。この検出装置100の特徴は次のとおりである。
(1)4つのコーナに位置する、ギャップ調整部材31およびバンプ高さ調整部材21にはテーパ面31k,21kが設けられている。ギャップ調整部材31とバンプ高さ調整部材21とが当接する場合に、テーパ面31k,21k同士が当接している。これによって、化合物半導体層の面内方向(横方向)の位置決めの機能を奏することができる。この結果、バンプ9b,92bの圧縮整形加工による寄与に加えて、上記のテーパ面21k,31kの接触によって横ずれを防止して、さらに安定して不良画素率を低減することができる。
図25は、参考例として挙げる実施の形態8における検出装置100を示す断面図である。また、図26は、バンプ高さ調整部材21とギャップ調整部材31を含んで、受光素子アレイ50を読み出し回路のマルチプレクサ70の側から見た平面図である。この検出装置100の特徴は次のとおりである。
(1)ギャップ調整部材31を、受光素子アレイ50の外縁部に配置しないで、共通の接地電位を与えるn側電極12の側のバンプ92と、受光素子のp側電極11側のバンプ9との間に配置した。これによって、共通の接地電位側のバンプ92と、画素部のバンプ9とを隔離することができる。この結果、画素Pのバンプ9が接地側に短絡することが、確実に防止され、とくに表示画面の周縁部の不良画素をなくすことができる。
本発明の検出装置における不良画素が従来に比べてどの程度低減されるか、実施例により検証した。用いた試験体は、次の2体である。
(参考例A1):画素配列320×256(8万画素)とし、本実施の形態1における検出装置を用いた。
(比較例B1):同じ画素配列で、本実施の形態1におけるギャップ高さ調整部材がないものを用いた。
短絡不良の評価は検出装置に光が入らない状態で像を得ることで行った。短絡不良の画素は、ノイズ電流が良好な画素に対して極端に大きいので、暗状態でも電荷が蓄積していき、信号量が大きくなる。
またオープン不良の評価は、ハロゲンランプを光源とし、光の拡散板を通して全ての画素に一様に光が入射される状態で像を得ることで行った。受光素子アレイと読み出し回路との接合が良好な画素は、各受光素子で光電変換された信号が読み出し回路側に転送されるのに対し、オープン不良の画素は信号が転送されない。
Claims (11)
- 化合物半導体の積層体に形成された受光素子アレイと、シリコンに形成され、該受光素子アレイからの光電流を読み出す読み出し回路と、を備えた検出装置の製造方法であって、
前記受光素子アレイおよび読み出し回路の、少なくとも一方の電極に、接合のためのバンプを設ける工程と、
前記バンプが設けられた、前記受光素子アレイおよび/または読み出し回路に、当該バンプの高さを調整するためのバンプ高さ調整部材を固定する工程と、
平坦板を、前記バンプの先端から押し当て、該平坦板が前記バンプ高さ調整部材の先端に当るまで該バンプを変形させる工程と、
前記受光素子アレイまたは読み出し回路に、前記受光素子アレイと前記読み出し回路との間隔を調整するためのギャップ調整部材を固定する工程と、
前記変形されたバンプを介在させて、前記受光素子アレイ電極と前記読み出し回路の電極とを結合する工程とを備え、
前記接合工程では、前記ギャップ調整部材を、(g2)相手側に固定された前記バンプ高さ調整部材、に当接させることを特徴とする、検出装置の製造方法。 - 前記バンプ高さ調整部材およびギャップ調整部材の先端面どうしを当接させることを特徴とする、請求項1に記載の検出装置の製造方法。
- 化合物半導体の積層体に形成された受光素子アレイと、シリコンに形成され、該受光素子アレイからの光電流を読み出す読み出し回路と、を備えた検出装置であって、
前記受光素子アレイの電極と、前記読み出し回路の読み出し電極との間に介在して接合するバンプと、
前記受光素子アレイおよび読み出し回路の少なくとも一方側に固定され、前記バンプの接合前における高さの調整に用いられた、バンプ高さ調整部材と、
前記受光素子アレイまたは読み出し回路に固定され、前記受光素子アレイと前記読み出し回路との間隔を調整するためのギャップ調整部材とを備え、
前記バンプ高さ調整部材の先端が、当該バンプ高さ調整部材が固定されていないほうの相手側本体から離れていて、
前記ギャップ調整部材が、(g2)相手側に固定された前記バンプ高さ調整部材に当接していることを特徴とする、検出装置。 - 前記バンプ高さ調整部材およびギャップ調整部材の先端面どうしが当接しているとを特徴とする、請求項3に記載の検出装置。
- 前記ギャップ調整部材および前記バンプ高さ調整部材には、先端ほど薄くなるテーパ面が設けられ、前記テーパ面同士が当接していることを特徴とする、請求項3に記載の検出装置。
- 前記ギャップ調整部材は、前記受光素子または読み出し電極ごとに孔があいた格子状部材であり、非孔部が前記バンプを取り囲むことを特徴とする、請求項3〜5のいずれか1項に記載の検出装置。
- 前記バンプ高さ調整部材、または、ギャップ調整部材が、絶縁材で形成されていることを特徴とする、請求項3〜6のいずれか1項に記載の検出装置。
- 前記バンプ高さ調整部材、または、ギャップ調整部材が、ポリイミドで形成されていることを特徴とする、請求項3〜7のいずれか1項に記載の検出装置。
- 前記バンプが、In、AgSn若しくはAuSn、またはこれらに微量不純物を含有させたもの、若しくは導電性樹脂で形成されていることを特徴とする、請求項3〜8のいずれか1項に記載の検出装置。
- 前記化合物半導体の積層体が、InP基板と、該InP基板上に形成され、バンドギャップ波長が1.6μm以上3.0μm以下である光吸収層とを有し、前記光吸収層は、InP基板の格子定数との相違が0.2%以下の、GaAsSb/InGaAs、GaAsSb/InGaAsN、GaAsSb/InGaAsNP、またはGaAsSb/InGaAsNSb、のタイプ2の量子井戸構造によって形成されていることを特徴とする、請求項3〜9のいずれか1項に記載の検出装置。
- 前記化合物半導体の積層体が、InP基板と、該InP基板上に形成され、バンドギャップ波長が1.6μm以上3.0μm以下である光吸収層とを有し、前記光吸収層は、InP基板の格子定数との相違が0.2%以下の、InGaAs、GaInNAsP、GaInNAsSb、またはGaInNAsによって形成されていることを特徴とする、請求項3〜9のいずれか1項に記載の検出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000378A JP5417850B2 (ja) | 2009-01-05 | 2009-01-05 | 検出装置およびその製造方法 |
US12/651,633 US8174118B2 (en) | 2009-01-05 | 2010-01-04 | Detection device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000378A JP5417850B2 (ja) | 2009-01-05 | 2009-01-05 | 検出装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157667A JP2010157667A (ja) | 2010-07-15 |
JP5417850B2 true JP5417850B2 (ja) | 2014-02-19 |
Family
ID=42311108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000378A Active JP5417850B2 (ja) | 2009-01-05 | 2009-01-05 | 検出装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8174118B2 (ja) |
JP (1) | JP5417850B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110896438A (zh) * | 2018-09-12 | 2020-03-20 | 佳能株式会社 | 图像拾取单元和图像拾取装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140022541A1 (en) * | 2009-10-15 | 2014-01-23 | Diana Shapirov | Systems and methods for near infra-red optical inspection |
JP2012038766A (ja) * | 2010-08-03 | 2012-02-23 | Sumitomo Electric Ind Ltd | 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置 |
JP5975417B2 (ja) * | 2010-12-01 | 2016-08-23 | 住友電気工業株式会社 | 受光素子の製造方法 |
WO2012073539A1 (ja) * | 2010-12-01 | 2012-06-07 | 住友電気工業株式会社 | 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法 |
WO2012073934A1 (ja) * | 2010-12-01 | 2012-06-07 | 住友電気工業株式会社 | 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置 |
JP2012160691A (ja) | 2011-01-14 | 2012-08-23 | Sumitomo Electric Ind Ltd | 受光装置、光学装置および受光装置の製造方法 |
US9240429B2 (en) | 2011-12-09 | 2016-01-19 | Sumitomo Electric Industries, Ltd. | Image pickup device and method for producing the same |
JP6080092B2 (ja) * | 2012-05-30 | 2017-02-15 | 住友電気工業株式会社 | 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法 |
EP2966680A4 (en) * | 2013-03-07 | 2016-11-30 | Tohoku Microtec Co Ltd | LAMINATE AND MANUFACTURING METHOD THEREOF |
JP6127747B2 (ja) * | 2013-06-07 | 2017-05-17 | 住友電気工業株式会社 | 赤外線センサ、及び、赤外線センサの製造方法 |
EP3050128A4 (en) | 2013-09-25 | 2017-04-05 | Princeton Infrared Technologies, Inc. | LOW NOISE InGaAs PHOTODIODE ARRAY |
US9142694B2 (en) * | 2013-10-25 | 2015-09-22 | Raytheon Company | Focal plane array packaging using isostatic pressure processing |
JP6265776B2 (ja) * | 2014-02-21 | 2018-01-24 | スタンレー電気株式会社 | 半導体発光装置 |
JP2017037871A (ja) * | 2015-08-06 | 2017-02-16 | 住友電気工業株式会社 | 受光装置、受光装置を作製する方法 |
WO2018158631A1 (en) * | 2017-03-01 | 2018-09-07 | G-Ray Switzerland Sa | Electromagnetic radiation detector based on wafer bonding |
WO2018193747A1 (en) * | 2017-04-19 | 2018-10-25 | Sony Semiconductor Solutions Corporation | Semiconductor device, method of manufacturing the same, and electronic apparatus |
JP6834785B2 (ja) * | 2017-05-26 | 2021-02-24 | 住友電気工業株式会社 | 受光装置 |
WO2022239718A1 (ja) * | 2021-05-10 | 2022-11-17 | 株式会社村田製作所 | 半導体装置及びモジュール |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513667A (ja) * | 1991-07-04 | 1993-01-22 | Fujitsu Ltd | 半導体装置 |
JPH05136147A (ja) | 1991-11-08 | 1993-06-01 | Nec Corp | インジウムバンプの形成方法 |
JPH0738076A (ja) | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 固体撮像素子及びその製造方法 |
JPH07153905A (ja) | 1993-11-29 | 1995-06-16 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP3420917B2 (ja) * | 1997-09-08 | 2003-06-30 | 富士通株式会社 | 半導体装置 |
JP3847494B2 (ja) * | 1998-12-14 | 2006-11-22 | シャープ株式会社 | 二次元画像検出器の製造方法 |
JP2002124529A (ja) * | 2000-10-16 | 2002-04-26 | Nippon Avionics Co Ltd | 半導体チップおよび半導体チップのはんだバンプ平坦化方法 |
JP2002299650A (ja) | 2001-04-03 | 2002-10-11 | Fujitsu Ltd | ボンディング方法 |
JP2007324572A (ja) * | 2006-05-02 | 2007-12-13 | Sumitomo Electric Ind Ltd | 受光素子アレイ、その製造方法、および光計測システム |
JP5260909B2 (ja) * | 2007-07-23 | 2013-08-14 | 住友電気工業株式会社 | 受光デバイス |
-
2009
- 2009-01-05 JP JP2009000378A patent/JP5417850B2/ja active Active
-
2010
- 2010-01-04 US US12/651,633 patent/US8174118B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110896438A (zh) * | 2018-09-12 | 2020-03-20 | 佳能株式会社 | 图像拾取单元和图像拾取装置 |
US11013105B2 (en) | 2018-09-12 | 2021-05-18 | Canon Kabushiki Kaisha | Image pickup unit and image pickup apparatus |
CN110896438B (zh) * | 2018-09-12 | 2022-03-29 | 佳能株式会社 | 图像拾取单元和图像拾取装置 |
Also Published As
Publication number | Publication date |
---|---|
US8174118B2 (en) | 2012-05-08 |
US20100171097A1 (en) | 2010-07-08 |
JP2010157667A (ja) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5417850B2 (ja) | 検出装置およびその製造方法 | |
JP6080092B2 (ja) | 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法 | |
JP5568979B2 (ja) | 検出装置、受光素子アレイ、および検出装置の製造方法 | |
US8610170B2 (en) | Compound semiconductor light-receiving element array | |
US20120032145A1 (en) | Detection device, light-receiving element array, semiconductor chip, method for manufacturing the same, and optical sensor apparatus | |
EP2756523B1 (en) | Frontside-illuminated barrier infrared photodetector device and methods of fabricating the same | |
US8022390B1 (en) | Lateral conduction infrared photodetector | |
JP5975417B2 (ja) | 受光素子の製造方法 | |
US20080111152A1 (en) | Sub-pixel nbn detector | |
US20090045395A1 (en) | Strained-Layer Superlattice Focal Plane Array Having a Planar Structure | |
WO2012073539A1 (ja) | 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法 | |
US8274127B2 (en) | Photodiode array for image pickup device | |
JP2010205858A (ja) | 光検出装置および光検出装置の製造方法 | |
JP2018198286A (ja) | 半導体受光素子、及び半導体受光素子の製造方法 | |
JP2016092037A (ja) | 半導体積層体、受光素子およびセンサ | |
JP2012216727A (ja) | 受光素子、その製造方法および検出装置 | |
JP2014003069A (ja) | 受光素子、その製造方法、および光学装置 | |
JP6613923B2 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
JP6589662B2 (ja) | 半導体積層体および受光素子 | |
JP2011146603A (ja) | 検出装置、受光素子アレイ、電子機器、およびこれらの製造方法 | |
JP6488855B2 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
JP2011096921A (ja) | 検出装置、センサ、および、これらの製造方法 | |
JP2011146602A (ja) | 検出装置、受光素子アレイ、および、これらの製造方法 | |
JP2009283603A (ja) | 検出装置、受光素子アレイおよびその製造方法 | |
JP7109718B2 (ja) | 化合物半導体フォトダイオードアレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5417850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |