JPH0513667A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0513667A JPH0513667A JP3164393A JP16439391A JPH0513667A JP H0513667 A JPH0513667 A JP H0513667A JP 3164393 A JP3164393 A JP 3164393A JP 16439391 A JP16439391 A JP 16439391A JP H0513667 A JPH0513667 A JP H0513667A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- spacer
- bumps
- bump
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
(57)【要約】
【目的】 ハイブリッド型半導体装置に関し、金属バン
プよりなる結合電極が装置の温度サイクルに依って位置
ずれしないようにした装置の提供を目的とする。 【構成】 互いに熱膨張率の異なる半導体チップ1,4 に
形成した半導体素子2,3間を、互いに結合電極を介して
接合したハイブリッド型半導体装置に於いて、前記両方
の半導体チップ1,4 の何れかの周縁部に、スペーサ用バ
ンプ11を設けるとともに、該スペーサ用バンプ11の外側
に接着剤９を塗布し、両方の半導体チップ1,4 間を固着
して構成する。
プよりなる結合電極が装置の温度サイクルに依って位置
ずれしないようにした装置の提供を目的とする。 【構成】 互いに熱膨張率の異なる半導体チップ1,4 に
形成した半導体素子2,3間を、互いに結合電極を介して
接合したハイブリッド型半導体装置に於いて、前記両方
の半導体チップ1,4 の何れかの周縁部に、スペーサ用バ
ンプ11を設けるとともに、該スペーサ用バンプ11の外側
に接着剤９を塗布し、両方の半導体チップ1,4 間を固着
して構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
熱膨張率の異なる二枚の半導体チップに設けた半導体素
子を金属バンプのような結合電極を用いて接合したハイ
ブリッド型の半導体装置に関する。
熱膨張率の異なる二枚の半導体チップに設けた半導体素
子を金属バンプのような結合電極を用いて接合したハイ
ブリッド型の半導体装置に関する。
【０００２】
【従来の技術】従来より図3(a)に示すように、赤外線に
高感度を有する水銀・カドミウム・テルルのような化合
物半導体チップ１に所定のパターンにＰＮ接合を設け
て、赤外線検知素子２を形成し、この赤外線検知素子２
で得られた検知信号を処理する電荷結合素子のような信
号処理素子３をシリコン( Si) チップ４に形成する。そ
してこれら両者の熱膨張率の異なる化合物半導体チップ
１とSiチップ４の両者の半導体チップに形成した各々の
素子2,3 を、該各々の素子に蒸着により設けたインジウ
ム（In）の金属バンプ5,6 を用いてバンプ接合してハイ
ブリッド型の半導体装置を形成している。
高感度を有する水銀・カドミウム・テルルのような化合
物半導体チップ１に所定のパターンにＰＮ接合を設け
て、赤外線検知素子２を形成し、この赤外線検知素子２
で得られた検知信号を処理する電荷結合素子のような信
号処理素子３をシリコン( Si) チップ４に形成する。そ
してこれら両者の熱膨張率の異なる化合物半導体チップ
１とSiチップ４の両者の半導体チップに形成した各々の
素子2,3 を、該各々の素子に蒸着により設けたインジウ
ム（In）の金属バンプ5,6 を用いてバンプ接合してハイ
ブリッド型の半導体装置を形成している。
【０００３】なお、図3(a)で7 は硫化亜鉛(ZnS) のよう
な絶縁膜、8 は二酸化シリコン( SiO2) 膜のような絶縁
膜である。ところで、このような赤外線検知素子を用い
たハイブリッド型の半導体装置の動作温度は77°K の液
体窒素温度の低温であり、非動作時の室温よりこの液体
窒素温度の低温雰囲気にこの半導体装置を曝した場合、
両者の半導体チップ1,4 の熱膨張率が異なるために、両
者の半導体チップ1,4 の冷却に依る収縮の度合いが異な
る。
な絶縁膜、8 は二酸化シリコン( SiO2) 膜のような絶縁
膜である。ところで、このような赤外線検知素子を用い
たハイブリッド型の半導体装置の動作温度は77°K の液
体窒素温度の低温であり、非動作時の室温よりこの液体
窒素温度の低温雰囲気にこの半導体装置を曝した場合、
両者の半導体チップ1,4 の熱膨張率が異なるために、両
者の半導体チップ1,4 の冷却に依る収縮の度合いが異な
る。
【０００４】そのため、図4(a)に示すように、両者の半
導体素子2,3 を結合している金属バンプ5,6 に両者の半
導体チップの収縮の度合が異なることで発生する応力に
よる歪みが掛り、接合した金属バンプ5,6に亀裂を生じ
る。特に両者の半導体チップの周辺部では、金属バンプ
5,6が点線で示すように位置ずれを生じたりする問題が
あり、両者の半導体素子2,3 間の接続が満足に行われな
いために、接続不良等が発生する問題がある。
導体素子2,3 を結合している金属バンプ5,6 に両者の半
導体チップの収縮の度合が異なることで発生する応力に
よる歪みが掛り、接合した金属バンプ5,6に亀裂を生じ
る。特に両者の半導体チップの周辺部では、金属バンプ
5,6が点線で示すように位置ずれを生じたりする問題が
あり、両者の半導体素子2,3 間の接続が満足に行われな
いために、接続不良等が発生する問題がある。
【０００５】このような問題点を解決するために、本出
願人は以前に特開昭63-268271 号に於いて、半導体素子
間をバンプ結合した金属バンプより更に外側の両者のチ
ップの位置に、該金属バンプより融点が高い金属を用い
たスペーサ金属を設置し、このスペーサ金属を用いるこ
とで、素子間を接続する金属バンプの歪みが無くなるよ
うな装置を開示しているが、この場合でも、このスペー
サ金属を設けるためのマスク合わせや、マスクパターン
の形成工程が増加し、その工程が煩雑となる欠点があ
り、好ましくない。
願人は以前に特開昭63-268271 号に於いて、半導体素子
間をバンプ結合した金属バンプより更に外側の両者のチ
ップの位置に、該金属バンプより融点が高い金属を用い
たスペーサ金属を設置し、このスペーサ金属を用いるこ
とで、素子間を接続する金属バンプの歪みが無くなるよ
うな装置を開示しているが、この場合でも、このスペー
サ金属を設けるためのマスク合わせや、マスクパターン
の形成工程が増加し、その工程が煩雑となる欠点があ
り、好ましくない。
【０００６】また本出願人は以前に特開昭58-157146 号
に於いて、金属バンプで接続する両者の半導体チップの
周辺部の複数箇所に感光樹脂より成るスペーサ樹脂を介
在させて金属バンプ間に必要以上の圧力が掛かるのを回
避する方法を開示している。然し、このような方法は、
上記スペーサ樹脂を形成するためのマスク合わせや、露
光工程が必要であり、またマスクパターンの形成工程が
増加し、工程が煩雑となる欠点がある。
に於いて、金属バンプで接続する両者の半導体チップの
周辺部の複数箇所に感光樹脂より成るスペーサ樹脂を介
在させて金属バンプ間に必要以上の圧力が掛かるのを回
避する方法を開示している。然し、このような方法は、
上記スペーサ樹脂を形成するためのマスク合わせや、露
光工程が必要であり、またマスクパターンの形成工程が
増加し、工程が煩雑となる欠点がある。
【０００７】
【発明が解決しようとする課題】そこで本発明者等は、
その他の方法として図3(b)に示すように、金属バンプ5,
6 で両者の半導体チップ1,4 を結合した後、両者のチッ
プの周縁部の複数箇所を感光樹脂のように露光工程を必
要とせず、簡単に硬化するエポキシ樹脂より成る接着剤
９で固定し、金属バンプ5,6 に掛かる剪断応力を減少さ
せる方法を採っている。
その他の方法として図3(b)に示すように、金属バンプ5,
6 で両者の半導体チップ1,4 を結合した後、両者のチッ
プの周縁部の複数箇所を感光樹脂のように露光工程を必
要とせず、簡単に硬化するエポキシ樹脂より成る接着剤
９で固定し、金属バンプ5,6 に掛かる剪断応力を減少さ
せる方法を採っている。
【０００８】然し、このような方法に於いても、Inの金
属バンプ5,6と接着剤９との熱膨張率は異なる。そのた
め、図4(b)の点線で示すように接着剤９が液体窒素温度
より室温に移行する間に膨張すると、金属バンプ5,6 に
引張の応力が掛り、該半導体装置を低温で動作させた
後、非動作時の室温に到る温度サイクルに両者の半導体
チップを曝すことで、金属バンプ5,6 に亀裂を生じた
り、位置ずれが発生するのを回避することが出来ない。
属バンプ5,6と接着剤９との熱膨張率は異なる。そのた
め、図4(b)の点線で示すように接着剤９が液体窒素温度
より室温に移行する間に膨張すると、金属バンプ5,6 に
引張の応力が掛り、該半導体装置を低温で動作させた
後、非動作時の室温に到る温度サイクルに両者の半導体
チップを曝すことで、金属バンプ5,6 に亀裂を生じた
り、位置ずれが発生するのを回避することが出来ない。
【０００９】また図4(c)に示すように、接着剤９が半導
体チップ1,4 の内側の方向に沿って滲み出して入り込む
恐れがあり、この滲み出しによって、HgCdTeのチップ１
の表面に形成した絶縁膜のような保護膜を剥離する問題
がある。
体チップ1,4 の内側の方向に沿って滲み出して入り込む
恐れがあり、この滲み出しによって、HgCdTeのチップ１
の表面に形成した絶縁膜のような保護膜を剥離する問題
がある。
【００１０】本発明は上記した問題点を解決し、両者の
半導体チップに於ける熱膨張率の違いで、金属バンプに
歪みが発生する問題点を、更に効果的に除去した半導体
装置の提供を目的とするものである。
半導体チップに於ける熱膨張率の違いで、金属バンプに
歪みが発生する問題点を、更に効果的に除去した半導体
装置の提供を目的とするものである。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
互いに熱膨張率の異なる半導体チップに形成した半導体
素子間を、結合電極を介して接合したハイブリッド型半
導体装置に於いて、前記結合電極とは別個に半導体チッ
プの周縁部の複数箇所の所定位置に、スペーサ用バンプ
を設けるとともに、該スペーサ用バンプの近傍に接着剤
を塗布し、両方の半導体チップ間を固着したことを特徴
とする。
互いに熱膨張率の異なる半導体チップに形成した半導体
素子間を、結合電極を介して接合したハイブリッド型半
導体装置に於いて、前記結合電極とは別個に半導体チッ
プの周縁部の複数箇所の所定位置に、スペーサ用バンプ
を設けるとともに、該スペーサ用バンプの近傍に接着剤
を塗布し、両方の半導体チップ間を固着したことを特徴
とする。
【００１２】更に前記両方の半導体チップの固着時に、
前記スペーサ用バンプが、結合電極の高さより低くなる
ようにして、一方の半導体チップ面にのみ接着し、他方
の半導体チップ面には所定の間隔を隔てて設置されてい
ることを特徴とする。
前記スペーサ用バンプが、結合電極の高さより低くなる
ようにして、一方の半導体チップ面にのみ接着し、他方
の半導体チップ面には所定の間隔を隔てて設置されてい
ることを特徴とする。
【００１３】
【作用】図1(a)、および図1(b)に示すように、HgCdTeの
化合物半導体チップ1 とSiチップ4 の半導体素子2,3 を
接合する金属バンプ5,6 の他に、該金属バンプと同一材
料で形成されたInのスペーサ用バンプ11を、両者のチッ
プ1,4 の周辺部の所定の位置に複数個設ける。そしてこ
のスペーサバンプ11の外側にエポキシ樹脂よりなる接着
剤９を被着する。
化合物半導体チップ1 とSiチップ4 の半導体素子2,3 を
接合する金属バンプ5,6 の他に、該金属バンプと同一材
料で形成されたInのスペーサ用バンプ11を、両者のチッ
プ1,4 の周辺部の所定の位置に複数個設ける。そしてこ
のスペーサバンプ11の外側にエポキシ樹脂よりなる接着
剤９を被着する。
【００１４】このようにすると、これらの両者のチップ
1,4 を冷却した場合、該チップの水平方向の歪みは接着
剤９により緩和される。また、接着剤９の大きい収縮力
による金属バンプ5,6 の垂直方向に掛かる応力は、前記
スペーサ用バンプ11により防止され、この接着剤９の収
縮により両者の半導体チップ1,4 間を接合している金属
バンプ5,6 の水平方向に掛かる歪みは低減される。
1,4 を冷却した場合、該チップの水平方向の歪みは接着
剤９により緩和される。また、接着剤９の大きい収縮力
による金属バンプ5,6 の垂直方向に掛かる応力は、前記
スペーサ用バンプ11により防止され、この接着剤９の収
縮により両者の半導体チップ1,4 間を接合している金属
バンプ5,6 の水平方向に掛かる歪みは低減される。
【００１５】また、このスペーサ用バンプ11により、両
者の半導体チップ1,4 間を固定する接着剤9 が該チップ
の内部に入り込むのが防止され、該チップ上に形成した
絶縁膜のような保護膜を剥離するような不都合が回避で
きる。
者の半導体チップ1,4 間を固定する接着剤9 が該チップ
の内部に入り込むのが防止され、該チップ上に形成した
絶縁膜のような保護膜を剥離するような不都合が回避で
きる。
【００１６】つまり、この接着剤９とスペーサ用バンプ
11の両者が、両者のチップ1,4 間を接合する金属バンプ
5,6 に及ぼす水平、および垂直方向の応力を緩和するの
で、該チップ間を接合する金属バンプ5,6 の位置ずれ
や、亀裂の発生を防止することになり、接続不良の発生
し難い高信頼度のハイブリッド型半導体装置が得られ
る。
11の両者が、両者のチップ1,4 間を接合する金属バンプ
5,6 に及ぼす水平、および垂直方向の応力を緩和するの
で、該チップ間を接合する金属バンプ5,6 の位置ずれ
や、亀裂の発生を防止することになり、接続不良の発生
し難い高信頼度のハイブリッド型半導体装置が得られ
る。
【００１７】また図２に示すように、HgCdTeの化合物半
導体チップ１の外周付近の複数箇所に、半導体素子2,3
間を接合する金属バンプ5,6 と同一材料で形成され、該
金属バンプ5,6 より広い断面積を有するInのスペーサ用
バンプ11を設ける。次いで、両者の金属バンプ５，6 同
志を圧着接合した後、スペーサ用バンプ11の外側に接着
剤９を貼りつける。このスペーサ用バンプ11の高さは結
合時の両者の半導体チップに設けた金属バンプ5,6 の高
さの和よりも、若干低い高さに設定して置く。但し、接
着剤9 が半導体チップ1,4 の内部に向かって滲み込まな
い程度の間隙dとなるように、スペーサ用バンプ11の高
さを調整する。
導体チップ１の外周付近の複数箇所に、半導体素子2,3
間を接合する金属バンプ5,6 と同一材料で形成され、該
金属バンプ5,6 より広い断面積を有するInのスペーサ用
バンプ11を設ける。次いで、両者の金属バンプ５，6 同
志を圧着接合した後、スペーサ用バンプ11の外側に接着
剤９を貼りつける。このスペーサ用バンプ11の高さは結
合時の両者の半導体チップに設けた金属バンプ5,6 の高
さの和よりも、若干低い高さに設定して置く。但し、接
着剤9 が半導体チップ1,4 の内部に向かって滲み込まな
い程度の間隙dとなるように、スペーサ用バンプ11の高
さを調整する。
【００１８】このようにすると、これらの両者の半導体
チップを冷却した場合、水平方向の歪みは接着剤により
防止される。また、接着剤９の大きい収縮力による金属
バンプ5,6 の垂直方向に掛かる応力は、前記スペーサ用
バンプ11により防止され、この接着剤９の収縮により両
者の半導体チップ1,4 間を接合している金属バンプ5,6
の水平方向に掛かる歪みは低減される。
チップを冷却した場合、水平方向の歪みは接着剤により
防止される。また、接着剤９の大きい収縮力による金属
バンプ5,6 の垂直方向に掛かる応力は、前記スペーサ用
バンプ11により防止され、この接着剤９の収縮により両
者の半導体チップ1,4 間を接合している金属バンプ5,6
の水平方向に掛かる歪みは低減される。
【００１９】またスペーサ用バンプ11と半導体チップと
の間に設けた狭い間隙ｄによりスペーサ用バンプ11が収
縮した時に、その収縮による応力が半導体チップ間の接
合用の金属バンプ5,6 に応力を及ぼすのが避けられる。
の間に設けた狭い間隙ｄによりスペーサ用バンプ11が収
縮した時に、その収縮による応力が半導体チップ間の接
合用の金属バンプ5,6 に応力を及ぼすのが避けられる。
【００２０】
【実施例】以下、図面を用いて本発明の実施例につき詳
細に説明する。図1(a)、および図1(b)に本発明の第１実
施例の平面図、および断面図を示す。
細に説明する。図1(a)、および図1(b)に本発明の第１実
施例の平面図、および断面図を示す。
【００２１】図示するようにシリコンチップ４に信号処
理素子3 を形成するとともに、HgCdTeの化合物半導体チ
ップ1 に赤外線検知素子2 を形成し、HgCdTeの化合物半
導体チップ１側の素子に直径が約50μm のInの金属バン
プ５を蒸着により形成し、Siチップ４側にも直径が約50
μm のInの金属バンプ６を蒸着により形成する。
理素子3 を形成するとともに、HgCdTeの化合物半導体チ
ップ1 に赤外線検知素子2 を形成し、HgCdTeの化合物半
導体チップ１側の素子に直径が約50μm のInの金属バン
プ５を蒸着により形成し、Siチップ４側にも直径が約50
μm のInの金属バンプ６を蒸着により形成する。
【００２２】またこの化合物半導体チップ1 の周辺部の
複数箇所に高さが45μm で、一辺が約300 μm の角柱状
のInのスペーサ用バンプ11を蒸着により設ける。次い
で、これらの金属バンプ5,6 同志を圧着接合すると、金
属バンプ同志が押し潰されて接合し、押し潰されたスペ
ーサ用金属バンプ11の高さと、押し潰された金属バンプ
5,6 の高さが略等しくなるようにする。
複数箇所に高さが45μm で、一辺が約300 μm の角柱状
のInのスペーサ用バンプ11を蒸着により設ける。次い
で、これらの金属バンプ5,6 同志を圧着接合すると、金
属バンプ同志が押し潰されて接合し、押し潰されたスペ
ーサ用金属バンプ11の高さと、押し潰された金属バンプ
5,6 の高さが略等しくなるようにする。
【００２３】次いで、このスペーサ用バンプ11の周囲
に、エポキシ樹脂( 商品名: アラルダイト、チバガイギ
ー株式会社製) より成る接着剤9 を、先端が細い針状の
治具を用いて塗布する。
に、エポキシ樹脂( 商品名: アラルダイト、チバガイギ
ー株式会社製) より成る接着剤9 を、先端が細い針状の
治具を用いて塗布する。
【００２４】このようにすれば、HgCdTeチップ１とSiチ
ップ４との熱膨張率差に起因して、Inの接続用の金属バ
ンプ5,6 に働く圧縮応力は前記接着剤9 により抑制で
き、また接着剤9 とInの接続用の金属バンプ5,6 の熱膨
張率差に起因する圧縮応力も、Inのスペーサ用バンプ11
により吸収できる。
ップ４との熱膨張率差に起因して、Inの接続用の金属バ
ンプ5,6 に働く圧縮応力は前記接着剤9 により抑制で
き、また接着剤9 とInの接続用の金属バンプ5,6 の熱膨
張率差に起因する圧縮応力も、Inのスペーサ用バンプ11
により吸収できる。
【００２５】また接着剤９の半導体チップ1,4 の内部へ
の侵入も、上記スペーサ用バンプ11により阻止でき、半
導体チップ1,4 上に設けた絶縁膜の剥離する現象も防止
できる。
の侵入も、上記スペーサ用バンプ11により阻止でき、半
導体チップ1,4 上に設けた絶縁膜の剥離する現象も防止
できる。
【００２６】次いで本発明の第2 実施例に付いて述べ
る。図２に示すように、HgCdTeの化合物半導体チップ１
に赤外線検知素子２を形成し、HgCdTeの化合物半導体チ
ップ１側の素子に直径が約50μm で高さが約46μmのIn
の金属バンプ５を蒸着により形成し、Siチップ４側に直
径が約50μm で高さが６μm のInの金属バンプ６を形成
する。
る。図２に示すように、HgCdTeの化合物半導体チップ１
に赤外線検知素子２を形成し、HgCdTeの化合物半導体チ
ップ１側の素子に直径が約50μm で高さが約46μmのIn
の金属バンプ５を蒸着により形成し、Siチップ４側に直
径が約50μm で高さが６μm のInの金属バンプ６を形成
する。
【００２７】またこの化合物半導体チップ１の周辺部の
複数箇所に高さが45μm で、一辺が約300 μm の角柱状
のInのスペーサ用バンプ11を蒸着により設ける。次い
で、これらの金属バンプ5,6同志を圧着接合すると、金
属バンプ同志が押し潰されて接合し、押し潰されたバン
プの高さを考慮してもSiのチップ４より約5 μm の間隔
を隔ててスペーサ用バンプ11がHgCdTeの化合物半導体チ
ップ１上に形成できる。
複数箇所に高さが45μm で、一辺が約300 μm の角柱状
のInのスペーサ用バンプ11を蒸着により設ける。次い
で、これらの金属バンプ5,6同志を圧着接合すると、金
属バンプ同志が押し潰されて接合し、押し潰されたバン
プの高さを考慮してもSiのチップ４より約5 μm の間隔
を隔ててスペーサ用バンプ11がHgCdTeの化合物半導体チ
ップ１上に形成できる。
【００２８】ついで、このスペーサ用バンプ11の周囲
に、エポキシ樹脂( 商品名: アラルダイト、チバガイギ
ー株式会社製) より成る接着剤9 を、先端が細い針状の
治具を用いて塗布する。
に、エポキシ樹脂( 商品名: アラルダイト、チバガイギ
ー株式会社製) より成る接着剤9 を、先端が細い針状の
治具を用いて塗布する。
【００２９】このようにすれば、HgCdTeチップ１とSiチ
ップ４との熱膨張率差に起因して、Inの接続用の金属バ
ンプ5,6 に働く圧縮応力は前記接着剤９により抑制で
き、また接着剤９とInの接続用の金属バンプ5,6 の熱膨
張率差に起因する圧縮応力も、Inのスペーサ用バンプ11
により吸収できる。
ップ４との熱膨張率差に起因して、Inの接続用の金属バ
ンプ5,6 に働く圧縮応力は前記接着剤９により抑制で
き、また接着剤９とInの接続用の金属バンプ5,6 の熱膨
張率差に起因する圧縮応力も、Inのスペーサ用バンプ11
により吸収できる。
【００３０】またスペーサ用バンプ11と半導体チップと
の間に設けた狭い間隙d によりスペーサ用バンプ11が収
縮した時に、その収縮による応力が半導体チップ間の接
合用の金属バンプ5,6 に応力を及ぼすのが避けられる。
の間に設けた狭い間隙d によりスペーサ用バンプ11が収
縮した時に、その収縮による応力が半導体チップ間の接
合用の金属バンプ5,6 に応力を及ぼすのが避けられる。
【００３１】また接着剤９の半導体チップ1,4 の内部へ
の侵入も、上記間隙ｄの寸法を調節することにより、上
記スペーサ用バンプ11により阻止でき、半導体チップ1,
4 上に設けた絶縁膜の剥離する現象も防止できる。
の侵入も、上記間隙ｄの寸法を調節することにより、上
記スペーサ用バンプ11により阻止でき、半導体チップ1,
4 上に設けた絶縁膜の剥離する現象も防止できる。
【００３２】また以上の実施例に於いては、接合用の金
属バンプ5,6 としてInの金属材料を用いたが、その他、
Inの金属バンプの代わりに水銀テルル（HgTe) のような
半金属材料、或いはインジウムアンチモン(InSb)のよう
な半導体材料を用いて形成しても良い。
属バンプ5,6 としてInの金属材料を用いたが、その他、
Inの金属バンプの代わりに水銀テルル（HgTe) のような
半金属材料、或いはインジウムアンチモン(InSb)のよう
な半導体材料を用いて形成しても良い。
【００３３】
【発明の効果】以上述べたように、本発明の半導体装置
によれば、動作時の液体窒素温度の低温から保管時の室
温に到る温度サイクルの変動によっても、素子間を接続
する接続用金属バンプに掛かる応力が緩和され、該金属
バンプが素子より位置ずれするような現象が無くなり、
高信頼度の半導体装置が得られる効果がある。
によれば、動作時の液体窒素温度の低温から保管時の室
温に到る温度サイクルの変動によっても、素子間を接続
する接続用金属バンプに掛かる応力が緩和され、該金属
バンプが素子より位置ずれするような現象が無くなり、
高信頼度の半導体装置が得られる効果がある。
【図１】 本発明の半導体装置の第１実施例の平面図、
および断面図である。
および断面図である。
【図２】 本発明の半導体装置の第２実施例の断面図で
ある。
ある。
【図３】 従来の半導体装置の断面図である。
【図４】 従来の半導体装置に於ける不都合な状態図で
ある。
ある。
1 化合物半導体チップ( 半導体チップ)
2 赤外線検知素子( 半導体素子)
3 信号処理素子( 半導体素子)
4 Siチップ( 半導体チップ)
5,6 金属バンプ
9 接着剤
11 スペーサ用バンプ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 27/14
Claims (2)
- 【請求項１】 互いに熱膨張率の異なる半導体チップ
(1,4) に形成した半導体素子(2,3) 間を、結合電極を介
して接合したハイブリッド型半導体装置に於いて、 前記結合電極とは別個に半導体チップ(1,4) の周縁部の
複数箇所の所定位置に、スペーサ用バンプ(11)を設ける
とともに、該スペーサ用バンプ(11)の近傍に接着剤(9)
を塗布し、両方の半導体チップ(1,4) 間を固着したこと
を特徴とする半導体装置。 - 【請求項２】 前記両方の半導体チップ(1,4) の固着時
に、前記スペーサ用バンプ(11)が、結合電極の高さより
低くなるようにして、一方の半導体チップ面にのみ接着
し、他方の半導体チップ面には所定の間隔を隔てて設置
されていることを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164393A JPH0513667A (ja) | 1991-07-04 | 1991-07-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164393A JPH0513667A (ja) | 1991-07-04 | 1991-07-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513667A true JPH0513667A (ja) | 1993-01-22 |
Family
ID=15792279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164393A Withdrawn JPH0513667A (ja) | 1991-07-04 | 1991-07-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513667A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139299A (ja) * | 1994-11-04 | 1996-05-31 | Nec Corp | ハイブリッド型赤外線センサ |
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| US6060780A (en) * | 1996-02-23 | 2000-05-09 | Denson Corporation | Surface mount type unit and transducer assembly using same |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| WO2008069044A1 (ja) * | 2006-12-04 | 2008-06-12 | Sharp Kabushiki Kaisha | 半導体装置 |
| JP2010157667A (ja) * | 2009-01-05 | 2010-07-15 | Sumitomo Electric Ind Ltd | 検出装置およびその製造方法 |
| JP2011114054A (ja) * | 2009-11-25 | 2011-06-09 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| WO2010061151A3 (fr) * | 2008-11-27 | 2011-11-17 | Sagem Defense Securite | Procede de fabrication de cellules matricielles photosensibles dans l'infrarouge collees par adhesion moleculaire sur substrat optiquement transparent et capteur associe |
| JP2012009607A (ja) * | 2010-06-24 | 2012-01-12 | Sumitomo Electric Ind Ltd | 受光素子アレイ、ハイブリッド型検出装置、および光学センサ装置 |
| JP2020149993A (ja) * | 2019-03-11 | 2020-09-17 | 浜松ホトニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1991
- 1991-07-04 JP JP3164393A patent/JPH0513667A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| JPH08139299A (ja) * | 1994-11-04 | 1996-05-31 | Nec Corp | ハイブリッド型赤外線センサ |
| JP2827934B2 (ja) * | 1994-11-04 | 1998-11-25 | 日本電気株式会社 | ハイブリッド型赤外線センサ |
| US6060780A (en) * | 1996-02-23 | 2000-05-09 | Denson Corporation | Surface mount type unit and transducer assembly using same |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| WO2008069044A1 (ja) * | 2006-12-04 | 2008-06-12 | Sharp Kabushiki Kaisha | 半導体装置 |
| WO2010061151A3 (fr) * | 2008-11-27 | 2011-11-17 | Sagem Defense Securite | Procede de fabrication de cellules matricielles photosensibles dans l'infrarouge collees par adhesion moleculaire sur substrat optiquement transparent et capteur associe |
| JP2010157667A (ja) * | 2009-01-05 | 2010-07-15 | Sumitomo Electric Ind Ltd | 検出装置およびその製造方法 |
| JP2011114054A (ja) * | 2009-11-25 | 2011-06-09 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| JP2012009607A (ja) * | 2010-06-24 | 2012-01-12 | Sumitomo Electric Ind Ltd | 受光素子アレイ、ハイブリッド型検出装置、および光学センサ装置 |
| JP2020149993A (ja) * | 2019-03-11 | 2020-09-17 | 浜松ホトニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774481B2 (en) | Solid-state image pickup device | |
| JP3219043B2 (ja) | 半導体装置のパッケージ方法および半導体装置 | |
| JPH0513667A (ja) | 半導体装置 | |
| US9334154B2 (en) | Hermetically sealed package having stress reducing layer | |
| JPH04303946A (ja) | 半導体装置 | |
| US5696377A (en) | Hybrid infrared ray detector with an improved bonding structure between an Si-substrate having integrated circuits and an HgCdTe layer having two-dimensional photodiode arrays and method for fabricating the same | |
| US6509560B1 (en) | Chip size image sensor in wirebond package with step-up ring for electrical contact | |
| JP2546407B2 (ja) | ハイブリッド素子及びその製造方法 | |
| US6271588B1 (en) | Semiconductor device and manufacturing method thereof | |
| US5959340A (en) | Thermoplastic mounting of a semiconductor die to a substrate having a mismatched coefficient of thermal expansion | |
| US5600140A (en) | Imbalanced composite focal plane array | |
| JP4494745B2 (ja) | 半導体装置 | |
| JP3317740B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| JP3397265B2 (ja) | 半導体装置の製造方法 | |
| JP3114759B2 (ja) | 半導体装置 | |
| US6629633B1 (en) | Chip size image sensor bumped package fabrication method | |
| JPH0536894A (ja) | ハイブリツド型半導体装置及びその製造方法 | |
| US7612442B2 (en) | Semiconductor device | |
| JPS6142869B2 (ja) | ||
| JPH05315582A (ja) | 赤外線検知素子 | |
| JPS6022324A (ja) | 半導体装置 | |
| JP3315466B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| JPH02210843A (ja) | 樹脂封止型半導体装置 | |
| JP3676015B2 (ja) | 半導体装置 | |
| US20230378223A1 (en) | Semiconductor element, semiconductor device, and method for manufacturing semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |