JP2020149993A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020149993A JP2020149993A JP2019043480A JP2019043480A JP2020149993A JP 2020149993 A JP2020149993 A JP 2020149993A JP 2019043480 A JP2019043480 A JP 2019043480A JP 2019043480 A JP2019043480 A JP 2019043480A JP 2020149993 A JP2020149993 A JP 2020149993A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- spacer
- semiconductor device
- bump electrode
- underfill resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 264
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 91
- 229920005989 resin Polymers 0.000 claims abstract description 91
- 125000006850 spacer group Chemical group 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims description 35
- 238000000926 separation method Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 58
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
Description
[半導体装置の構成]
[半導体装置の製造方法]
[作用効果]
[変形例]
Claims (12)
- 互いに向かい合う支持体及び半導体チップの一方である第1要素と、
前記支持体及び前記半導体チップの他方である第2要素と、
前記第1要素上に配置された第1バンプ電極と、
前記第2要素上に配置され、前記第1バンプ電極に接合された第2バンプ電極と、
前記第1要素と前記第2要素との間に配置され、前記第1要素と前記第2要素との間の間隔を規定するスペーサと、
前記第1要素と前記第2要素との間に配置されたアンダーフィル樹脂と、を備え、
前記スペーサは、前記第2要素の外縁よりも内側に位置する第1側面と、前記第2要素と向かい合う対向面と、を有しており、前記対向面と前記第2要素との間には、前記第2要素の前記外縁の一部に沿って延在する隙間が形成されており、
前記アンダーフィル樹脂は、前記隙間に入り込んでいる、半導体装置。 - 前記第2要素は、多角形板状に形成されており、
前記第2要素の前記外縁の前記一部は、前記第2要素の角部を構成している、請求項1に記載の半導体装置。 - 前記スペーサは、前記第1要素と前記第2要素とが向かい合う対向方向から見た場合に、L字状に形成されている、請求項1又は2に記載の半導体装置。
- 前記スペーサは、前記第1要素に接合された第1部分と、前記第2要素に接合され、前記第1部分に接触した第2部分と、を有している、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記スペーサは、前記対向面に連なり、前記第2要素の前記外縁よりも外側に位置する第2側面を更に有している、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記隙間の幅は、前記第2要素から離れるほど広くなっている、請求項1〜5のいずれか一項に記載の半導体装置。
- 前記アンダーフィル樹脂は、前記隙間に入り込んで前記第1側面に接触している、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記第1要素と前記第2要素とが向かい合う対向方向から見た場合に前記第2要素を囲むように前記第1要素の表面上に配置された樹脂枠と、
前記樹脂枠よりも外側に位置するように前記第1要素の前記表面に設けられた電極パッドと、を更に備える、請求項1〜7のいずれか一項に記載の半導体装置。 - 前記第1バンプ電極は、前記第1要素上に複数配置されており、
前記第2バンプ電極は、前記第2要素上に複数配置されており、
前記スペーサは、前記複数の第1バンプ電極同士を分離するように配置された分離部、及び、前記複数の第2バンプ電極同士を分離するように配置された分離部の少なくとも一方を有している、請求項1〜8のいずれか一項に記載の半導体装置。 - 支持体及び半導体チップの一方である第1要素上に配置された第1バンプ電極と、前記支持体及び前記半導体チップの他方である第2要素上に配置された第2バンプ電極とを、前記第1要素と前記第2要素との間に配置されたスペーサによって前記第1要素と前記第2要素との間の間隔を保ちつつ、互いに接合する第1ステップと、
前記第1ステップの後に、第1気圧の環境において、前記第2要素の外縁に沿ってアンダーフィル樹脂材を配置することにより、前記第1要素と前記第2要素との間に閉空間を形成する第2ステップと、
前記第2ステップの後に、前記第1気圧よりも高い第2気圧への配置によって前記閉空間に前記アンダーフィル樹脂材を充填すると共に、充填した前記アンダーフィル樹脂材を硬化させる第3ステップと、を備え、
前記第1ステップでは、前記第2要素の前記外縁よりも内側に位置する第1側面と、前記第2要素と向かい合う対向面と、を有する前記スペーサによって、前記対向面と前記第2要素との間に、前記第2要素の前記外縁の一部に沿って延在する隙間が形成され、
前記第2ステップ及び前記第3ステップの少なくとも一方において、前記アンダーフィル樹脂材が前記隙間に入り込む、半導体装置の製造方法。 - 前記第1ステップでは、前記第1要素上に配置された第1部分と、前記第2要素上に配置された第2部分とが接触することにより、前記第1部分及び前記第2部分を有する前記スペーサが構成される、請求項10に記載の半導体装置の製造方法。
- 前記第1ステップでは、前記第1部分と前記第2部分とが接触する前に、前記第1バンプ電極と前記第2バンプ電極とが接触する、請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043480A JP7316066B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019043480A JP7316066B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020149993A true JP2020149993A (ja) | 2020-09-17 |
JP7316066B2 JP7316066B2 (ja) | 2023-07-27 |
Family
ID=72429886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019043480A Active JP7316066B2 (ja) | 2019-03-11 | 2019-03-11 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7316066B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115513147A (zh) * | 2022-11-24 | 2022-12-23 | 河北北芯半导体科技有限公司 | 一种部分填充底填料的倒装芯片封装结构 |
WO2023239076A1 (ko) * | 2022-06-07 | 2023-12-14 | 삼성전자주식회사 | 수지를 포함하는 반도체 패키지 및 이를 포함하는 전자 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513667A (ja) * | 1991-07-04 | 1993-01-22 | Fujitsu Ltd | 半導体装置 |
JPH0936170A (ja) * | 1995-07-19 | 1997-02-07 | Citizen Watch Co Ltd | 半導体装置 |
JP2000243765A (ja) * | 1999-02-19 | 2000-09-08 | Shinko Electric Ind Co Ltd | 半導体チップの実装構造及び半導体チップの実装方法 |
JP2005142210A (ja) * | 2003-11-04 | 2005-06-02 | Seiko Epson Corp | 半導体実装基板の製造方法、半導体実装基板、3次元実装型半導体装置の製造方法、3次元実装型半導体装置、及び電子機器 |
JP2010073949A (ja) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | 半導体装置及びその製造方法 |
US20110215466A1 (en) * | 2010-03-04 | 2011-09-08 | Hung-Hsin Hsu | Flip chip package maintaining alignment during soldering |
-
2019
- 2019-03-11 JP JP2019043480A patent/JP7316066B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513667A (ja) * | 1991-07-04 | 1993-01-22 | Fujitsu Ltd | 半導体装置 |
JPH0936170A (ja) * | 1995-07-19 | 1997-02-07 | Citizen Watch Co Ltd | 半導体装置 |
JP2000243765A (ja) * | 1999-02-19 | 2000-09-08 | Shinko Electric Ind Co Ltd | 半導体チップの実装構造及び半導体チップの実装方法 |
JP2005142210A (ja) * | 2003-11-04 | 2005-06-02 | Seiko Epson Corp | 半導体実装基板の製造方法、半導体実装基板、3次元実装型半導体装置の製造方法、3次元実装型半導体装置、及び電子機器 |
JP2010073949A (ja) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | 半導体装置及びその製造方法 |
US20110215466A1 (en) * | 2010-03-04 | 2011-09-08 | Hung-Hsin Hsu | Flip chip package maintaining alignment during soldering |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023239076A1 (ko) * | 2022-06-07 | 2023-12-14 | 삼성전자주식회사 | 수지를 포함하는 반도체 패키지 및 이를 포함하는 전자 장치 |
CN115513147A (zh) * | 2022-11-24 | 2022-12-23 | 河北北芯半导体科技有限公司 | 一种部分填充底填料的倒装芯片封装结构 |
CN115513147B (zh) * | 2022-11-24 | 2023-03-24 | 河北北芯半导体科技有限公司 | 一种部分填充底填料的倒装芯片封装结构 |
Also Published As
Publication number | Publication date |
---|---|
JP7316066B2 (ja) | 2023-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11728232B2 (en) | Semiconductor package having a stiffener ring | |
KR101050402B1 (ko) | 프로세서 및 메모리 패키지 어셈블리를 포함하는 반도체 멀티패키지 모듈 | |
JP4719009B2 (ja) | 基板および半導体装置 | |
US10510720B2 (en) | Electronic package and method for fabricating the same | |
US20050212132A1 (en) | Chip package and process thereof | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
US9449949B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2015195263A (ja) | 半導体装置及びその製造方法 | |
JP5263895B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
EP3509097A1 (en) | Semiconductor package having a stiffener ring | |
JP2020149993A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI630699B (zh) | Semiconductor device | |
KR102641911B1 (ko) | 반도체 장치, 및 반도체 장치의 제조 방법 | |
KR101778395B1 (ko) | 3d 프린팅 기술을 이용한 반도체 패키지 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
JP2014027014A (ja) | 半導体装置 | |
US20060211173A1 (en) | Package of image sensor device and formation thereof | |
JP4937856B2 (ja) | 半導体装置及びその製造方法 | |
JP2020149991A (ja) | 半導体装置、バンプ付き基板、及び半導体装置の製造方法 | |
JP2020149992A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5799565B2 (ja) | 半導体装置及びその製造方法 | |
JP2008171904A (ja) | 積層型半導体装置、及びその製造方法 | |
US20220149235A1 (en) | Semiconductor device and semiconductor unit | |
JP6239048B2 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7316066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |