JP2014027014A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014027014A
JP2014027014A JP2012163911A JP2012163911A JP2014027014A JP 2014027014 A JP2014027014 A JP 2014027014A JP 2012163911 A JP2012163911 A JP 2012163911A JP 2012163911 A JP2012163911 A JP 2012163911A JP 2014027014 A JP2014027014 A JP 2014027014A
Authority
JP
Japan
Prior art keywords
bump
semiconductor device
wiring board
rows
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012163911A
Other languages
English (en)
Inventor
Keiko Kusanagi
惠與 草▲なぎ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2012163911A priority Critical patent/JP2014027014A/ja
Priority to US13/945,484 priority patent/US20140027904A1/en
Publication of JP2014027014A publication Critical patent/JP2014027014A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 フリップチップボンディングを用いる場合であっても、装置の信頼性や製造コストに影響を与えることなく、封止樹脂の充填を促進可能な構造の半導体装置を提供する。
【解決手段】本発明の半導体装置２００は、配線基板２０１と、配線基板２０１の一方の面に隣接配置された第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３と、配線基板２０１と半導体チップ２０３との隙間に充填される封止樹脂２１１と、配線基板２０１と半導体チップ２０３との間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドする第２バンプ列２０５ａ、２０５ｂを有している。
【選択図】 図２

Description

本発明は、半導体装置に関する。
ＢＧＡ（Ball Grid Array）型の半導体装置は、配線基板の一方の面に半導体チップを搭載し、他方の面に半田等のボールを所定の配列形状となるように電極として配置し、ボールと半導体チップとを配線基板を介して電気的に接続し、半導体チップを樹脂で封止した構造を有している。
ここで、ボールと半導体チップとを配線基板を介して電気的に接続するための構造としては、ワイヤボンディングを用いたものが知られている。
一方で、ワイヤボンディング以外の構造として、フリップチップボンディングにより半導体チップを配線基板に搭載するＦＣ−ＢＧＡが検討されている。
ここで、ＦＣ−ＢＧＡにおいては、配線基板と半導体チップの間の隙間にも樹脂を充填する必要があるため、特にチップの中央領域に２列で配置されたバンプ電極の間に封止樹脂を充填する場合には、２列で配置されたバンプ電極間にボイドが発生する可能性がある。
このようなボイドの発生を防止するための構造としては、配線基板の、ボイドが発生し易い領域に空気抜き用の穴を設けた構造がある。
例えば特許文献１では、ＴＡＢテープにより形成される基板上に布設される配線に対して、バンプを介して電気的に接続されるチップが搭載されており、当該チップおよび配線等を含む領域は、樹脂により封止されるＢＧＡ型の半導体装置において、樹脂に内包されている空気（ボイド）が溜まり易いチップの搭載エリア近傍におけるＴＡＢテープの中央部に、空気（ボイド）を放散するための貫通孔を設ける技術が開示されている。
特開平１１−９７５８６号公報
しかしながら、特許文献１のように、基板に貫通孔を設ける構造の場合、封止金型を用いて樹脂封止する際に、封止樹脂が貫通孔を通って、基板の裏面に回り込む恐れがある。この基板の裏面への封止樹脂の回り込みによって、外部端子となる半田ボールが良好に搭載できなくなり、半導体装置の信頼性を低下させる恐れがあった。
また、特許文献１のような、基板に貫通孔を設ける構造を、一括モールド方式へ適用する場合、基板に貫通孔が形成されていることから、封止金型の下型で、基板の貫通孔に対応する位置にキャビティを設ける必要がある。
しかしながら、このような位置にキャビティを設けると、製品毎に下型を準備する必要が生じ、製造コストが高くなる恐れがあった。
本発明は、このような問題に鑑みてなされたもので、その目的は、フリップチップボンディングを用いる場合であっても、装置の信頼性や製造コストに影響を与えることなく、封止樹脂の充填を促進可能な構造の半導体装置を提供することにある。
前述した目的を達成するために、本発明の第１の態様は、配線基板と、隣接配置された複数のバンプ列を一方の面に有し、前記複数のバンプ列を介して前記配線基板上に搭載された半導体チップと、少なくとも前記配線基板と前記半導体チップとの隙間に充填される封止樹脂と、前記配線基板と前記半導体チップとの間の、前記隣接する複数のバンプ列間に向かって、前記封止樹脂をガイドするガイド部と、を有する半導体装置である。
本発明によれば、フリップチップボンディングを用いる場合であっても、装置の信頼性や製造コストに影響を与えることなく、封止樹脂の充填を促進可能な構造の半導体装置を提供することができる。
第１の実施形態に係る半導体装置２００を示す断面図である。 図１の半導体チップ２０３の底面図（図１の２方向矢視図）である。 図２のＡ−Ａ’断面図である。 半導体装置２００の組立の手順を示す断面図である。 半導体装置２００の組立の手順を示す上面図である。 半導体装置２００の組立の手順を示す断面図である。 半導体装置２００の組立の手順を示す断面図である。 半導体装置２００の組立の手順を示す断面図である。 第２の実施形態に係る半導体装置２００ａを示す底面図であって、半導体チップ２０３ａ以外は記載を省略している。 第３の実施形態に係る半導体装置２００ｂを示す断面図である。 図１０の半導体チップ２０３ｂの底面図（図１０の１１方向矢視図）である。 半導体装置２００ｂの組立の手順を示す断面図である。 第４の実施形態に係る半導体装置２００ｃを示す平面図であって、封止樹脂２１１および半導体チップ２０３ｃは一部を切り欠いて表示している。 図１３のＢ−Ｂ’断面図である。 第５の実施形態に係る半導体装置２００ｄを示す平面図であって、封止樹脂２１１および半導体チップ２０３ｄは一部を切り欠いて表示している。 図１５のＣ−Ｃ’断面図である。 第６の実施形態に係る半導体装置２００ｅを示す底面図であって、半導体チップ２０３ｅ以外は記載を省略している。 第７の実施形態に係る半導体装置２００ｆを示す底面図であって、半導体チップ２０３ｆ以外は記載を省略している。 第８の実施形態に係る半導体装置２００ｇを示す底面図であって、半導体チップ２０３ｇ以外は記載を省略している。
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
まず、図１および図２を参照して、本発明の第１の実施形態に係る半導体装置２００の概略構成について説明する。
ここでは半導体装置２００として、メモリチップを搭載した半導体メモリが例示されている。
図１に示すように、半導体装置２００は、配線基板２０１と、配線基板２０１の一方の面に隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３と、配線基板２０１と半導体チップ２０３との隙間に充填される封止樹脂２１１と、配線基板２０１と半導体チップ２０３との間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としての第２バンプ列２０５ａ、２０５ｂを有している。
次に、図１〜図３を参照して、半導体装置２００を構成する部材の詳細について説明する。
配線基板２０１は、例えば平面形状が矩形の０．２ｍｍ厚のガラスエポキシ製の基材２１３と、基材２１３の両面に設けられたＣｕ等の配線パターン２１５と、配線パターン２１５を部分的に覆うソルダーレジスト等の絶縁膜２１８とを有している。
また、基材２１３の一面側（半導体チップ２０３が設けられた側の面）の配線パターン２１５の絶縁膜２１８から露出された部位には複数の接続パッド２１７が形成され、基材２１３の他面の配線パターン２１５の絶縁膜２１８から露出された部位には、複数のランド２１９が形成されている。
接続パッド２１７とこれに対応するランド２１９とは、配線パターン２１５により電気的に接続されている。
さらに、ランド２１９上には外部端子としての半田ボール２２１が搭載されている。
一方、基材２１３の一面上には、半導体チップ２０３がフリップチップ実装により搭載されている。
図３に示すように、半導体チップ２０３は、略四角形の板状のシリコン基板２０２の一方の面に所定の図示しない回路、例えばメモリ回路等が形成されるとともに、当該回路の入出力を行うための複数の電極パッド２２３が形成されている。
電極パッド２２３は、例えば半導体チップ２０３の中央領域に２列で配置されると共に、中央領域のパッド列に沿って周辺領域にも配置されている。
さらに、電極パッド２２３を除く半導体チップ２０３の一方の面には、パッシベーション膜２３１が形成され、回路形成面を保護している。
また、電極パッド２２３には、例えばファンクションバンプ等の第１バンプ２２５が形成されている。第１バンプ２２５は、図３に示すように略四角柱状のＣｕ製のピラー２２６と、ピラー２２６上に形成された半田層２２８により構成されている。半田層２２８は、所定温度でリフローされることで、溶融した半田が表面張力により中央部位が盛り上がり、ピラー２２６上に円弧状に形成される。
前述のように、電極パッド２２３の一部は、半導体チップ２０３の中央領域に２列で配置されているため、当該電極パッド２２３上に形成された第１バンプ２２５は、互いに隣接する第１バンプ列２０４ａと第１バンプ列２０４ｂを形成している。
さらに、図２に示すように、半導体装置２００においては、半導体チップ２０３の一方の面（第１バンプ２２５が設けられた側の面）において、後述する封止樹脂２１１の充填方向側の一端部側から隣接する２列のバンプ列間（第１バンプ列２０４ａと第１バンプ列２０４ｂの間）に向かって間隔が徐々に狭くなるように配置された複数の第２バンプ２２７（充填促進部）が形成されている。第２バンプ２２７は２列に配置され、第２バンプ列２０５ａ、２０５ｂを構成している。
図３に示すように、第２バンプ２２７は、封止樹脂２１１の流動性を考慮して円柱状でＣｕ製のピラー２２９により構成されている。
なお、第２バンプ２２７は、必ずしも配線基板２０１と電気的に接続する必要がないため、第１バンプ２２５とは異なり、ピラー２２９上に半田層を形成しなくても良い。また第２バンプ２２７はダミーバンプであるため、図３では半導体チップ２０３上に形成されたパッシベーション膜２３１上に形成されている。
第２バンプ２２７は電極パッドを必要としないため、半導体チップ２０３の回路や電極パッド２２３のレイアウトを変更することなく、所望の位置に配置できる。また、半導体チップ２０３は、配線基板２０１上にフリップチップ実装されており、半導体チップ２０３の複数の第１バンプ２２５は、半田層２２８を介して、配線基板２０１の接続パッド２１７に接合されている。
さらに、配線基板２０１の一面上には熱硬化性のエポキシ樹脂等である封止樹脂２１１が設けられており、配線基板２０１と半導体チップ２０３の間の隙間および半導体チップ２０３の裏面は封止樹脂２１１で覆われている。
このように、配線基板２０１と半導体チップ２０３の間であって、配線基板２０１の一端部から隣接配置された第１バンプ列２０４ａ、２０４ｂの間の領域に向かって、徐々に間隔が狭くなるように第２バンプ列２０５ａ、２０５ｂ（充填促進部）を設けたことにより、少なくとも配線基板２０１と半導体チップ２０３との隙間を充填する封止樹脂２１１へのボイドの発生を抑制できる。
また、上記構造では、配線基板２０１に貫通孔を設ける必要がないので、配線基板２０１の裏面に配置されるランド２１９への封止樹脂２１１の回り込みがなく、半導体装置２００の信頼性を向上できる。
また、第２バンプ列２０５ａ、２０５ｂを構成する第２バンプ２２７は、パッシベーション膜２３１上に形成されており、第２バンプ２２７用の電極パッドを準備する必要がないため、半導体チップ２０３のチップサイズを大型化させることなく、第２バンプ列２０５ａ、２０５ｂを形成できる。
なお、上記の例では第２バンプ２２７はパッシベーション膜２３１上に形成されているが、電極パッド上に形成し、補強用の電源或いはＧＮＤ端子として用いても良い。
以上が半導体装置２００を構成する部材の詳細である。
次に、半導体装置２００の組立の手順について、図４〜図８を参照して説明する。
まず、図４（ａ）に示すような配線母基板３００を用意する。
配線母基板３００は、マトリクス状に配置された複数の製品形成部３０１を有しており、個々の製品形成部３０１が配線基板２０１に対応している。また、製品形成部３０１間には、製品形成部３０１を分離する際の切断面に対応するダイシングライン３０７が設けられている（図５（ａ）参照）。
次に、図４（ｂ）および図５（ａ）に示すように、それぞれの製品形成部３０１に半導体チップ２０３がフリップチップ実装される。
具体的には、図示しないフリップチップボンダーのボンディングツールで半導体チップ２０３の裏面を吸着保持し、２４０℃程度の加熱条件下で荷重を印加し、半導体チップの第１バンプ２２５を配線基板２０１の接続パッド２１７に接合することで、配線基板２０１上に半導体チップ２０３を搭載する。
即ち、半導体チップ２０３は、前述したように第１バンプ２２５と第２バンプ２２７が形成されており、第１バンプ２２５を、半田層２２８により配線基板２０１上の接続パッド２１７と接合することで、配線基板２０１上に半導体チップ２０３が搭載される。
なお、前述のように、第２バンプ２２７は、封止樹脂２１１の充填を促進するためのダミーバンプであるため、配線基板２０１の接続パッド２１７には接合しなくても良い。
ここで、配線母基板３００のそれぞれの製品形成部３０１に搭載されたそれぞれの半導体チップ２０３は、図５（ａ）に示すように、第２バンプ２２７が形成された端部が、後述する封止樹脂２１１の充填方向（図５の黒矢印）に対向するようにフリップチップ実装される。フリップチップボンディングの完了した配線基板は、モールド装置４００に送られる。
モールド装置４００は、図６に示すように上型４０１と下型４０２を有する成形金型を有している。上型４０１にはキャビティ４０３が形成されており、下型４０２には配線母基板３００を搭載する凹部４０４が形成されている。
フリップチップボンディングの完了した配線母基板３００は、下型４０２の凹部４０４にセットされる。
その後、上型４０１と下型４０２で配線母基板３００を型閉めすることで、図７に示すように、配線母基板３００の上方に所定の大きさのキャビティ４０３やゲート部４０５が形成される。本実施形態ではＭＡＰ（Mold Array Package）方式で構成されているため、キャビティ４０３は複数の製品形成部３０１を一括で覆う大きさで構成されている。
次に、下型４０２のポットにレジンタブレット４０６（図７参照）が供給され、加熱溶融される。
次に、図８に示すように、溶融された封止樹脂２１１をプランジャー４０８によりゲート部４０５からキャビティ４０３内に注入し、キャビティ４０３内に封止樹脂２１１を充填する。
ここで、第１の実施形態では、配線基板２０１と半導体チップ２０３の間であって、封止樹脂２１１の充填方向に対向する半導体チップ２０３上の一端部から隣接配置された２列のバンプ列（第１バンプ列２０４ａと第１バンプ列２０４ｂ）の間の領域に向かって、徐々に間隔が狭くなるように第２バンプ列２０５ａ、２０５ｂが設けられている。
そのため、配線基板２０１と半導体チップ２０３の間に充填される封止樹脂２１１は、第２バンプ列２０５ａ、２０５ｂにガイドされ、優先的に第１バンプ列２０４ａと第１バンプ列２０４ｂの間に充填されるため、第１バンプ列２０４ａ、２０４ｂ列間の領域へのボイドの発生を低減し、良好に封止樹脂２１１を充填できる。
さらに配線基板２０１には貫通孔を設けずに封止樹脂２１１の充填を促進できるため、貫通孔を通じて配線基板２０１の裏面への封止樹脂２１１が回り込むことがなくなる。これにより、封止樹脂２１１がランド２１９を覆うことがなくなり、良好に半田ボール２２１を搭載でき、半導体装置２００の信頼性を向上できる。
また配線基板２０１に貫通孔を設けないことで、モールド装置４００の下型４０２に貫通孔に対応したキャビティを形成する必要がなくなるため、下型４０２の共用化を図ることができ、半導体装置２００の組立コストを低減できる。
封止樹脂２１１がキャビティ４０３に充填されると、封止樹脂２１１を所定の温度、例えば１８０℃でキュアすることで、封止樹脂２１１が硬化される。
その後、上型４０１と下型４０２を分離して、配線母基板３００を取り出し、所定の温度、例えば２４０℃でリフローすることで封止樹脂２１１が完全に硬化され、図４（ｃ）および図５（ｂ）に示すような、配線母基板３００の封止領域３０５（図５（ａ）参照）を一括的に覆う封止樹脂２１１が形成される。その後、図５（ｂ）および図８に示すような、封止樹脂２１１に接続されたゲート部４０５とランナー部４０９およびカル部４１０が除去される。
次に、図４（ｄ）に示すように、配線基板２０１のランド２１９上に、半田ボール２２１を搭載し、外部端子を形成する。
具体的には、例えば、配線基板２０１上のランド２１９の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、半田ボール２２１を吸着孔に保持し、保持された半田ボール２２１を、フラックスを介して配線基板２０１のランド２１９に一括搭載する。
全ての製品形成部３０１への半田ボール２２１の搭載後、配線基板２０１をリフローすることで半田ボール２２１が固定される。
次に、半田ボール２２１の搭載された配線母基板３００を図示しない基板ダイシング装置に載置する。
配線母基板３００の載置が完了すると、図４（ｅ）に示すように、配線母基板３００をダイシングライン３０７で切断し、製品形成部３０１毎に分離する。具体的には、配線母基板３００の封止樹脂２１１側をダイシングテープ６００に図示しない接着層を介して接着し、ダイシングテープ６００によって配線基板２０１を支持する。その後、配線母基板３００を図示しないダイシング装置のダイシングブレードにより縦横にダイシングライン３０７を切断して製品形成部３０１毎に切断分離する。切断分離後、切断分離された個々の製品形成部３０１をダイシングテープ６００からピックアップすることで、図１に示すような半導体装置２００が得られる。
以上が半導体装置２００の組立の手順である。
このように、第１の実施形態によれば、半導体装置２００は、配線基板２０１と、隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３と、配線基板２０１と半導体チップ２０３との隙間に充填される封止樹脂２１１と、配線基板２０１と半導体チップ２０３との間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としての第２バンプ列２０５ａ、２０５ｂを有している。
そのため、第１バンプ列２０４ａ、２０４ｂ列間の領域へのボイドの発生を低減することができる。
また、第１の実施形態によれば、配線基板２０１に貫通孔を設ける必要がないため、貫通孔を通じて配線基板２０１の裏面への封止樹脂２１１が回り込むことがなくなり、半導体装置の信頼性を向上できる。
さらに、配線基板２０１に貫通孔を設けないことで、モールド装置４００の下型４０２に貫通孔に対応したキャビティを形成する必要がなくなるため、下型４０２の共用化を図ることができ、半導体装置２００の組立コストを低減できる。
次に、第２の実施形態について、図９を参照して説明する。
第２の実施形態は、第１の実施形態において、第２バンプ列２０５ａ、２０５ｂを第１バンプ列２０４ａ、２０４ｂの端部ではなく、端部間の一番ボイドの発生しやすいチップ中心に設けたものである。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図６に示すように、第２の実施形態に係る半導体装置２００ａの半導体チップ２０３ａは、中央領域に２列で配置された第１バンプ列２０４ａ、２０４ｂの端部間に第２バンプ列２０５ａ、２０５ｂが設けられている。
このように、第１バンプ列２０４ａ、２０４ｂがチップの端部近傍まで配置されている場合には、一番ボイドの発生しやすいチップ中心のバンプ列間の領域に優先的に充填させるように、封止樹脂の充填方向に対向する半導体チップ上の一端部からチップ中心の２列のバンプ列の間の領域に向かって、徐々に間隔が狭くなるように複数の第２バンプ列２０５ａ、２０５ｂを設けるように構成しても良い。
この場合、第２バンプ列２０５ａ、２０５ｂが隣接する位置に第１バンプ２２５を設けないようにすることで、さらに良好に２列のバンプ列間に充填できる。
なお、バンプ列以外の半導体装置２００ａの構造は第１の実施形態と同様であるため、説明を省略する。
このように、第２の実施形態によれば、半導体装置２００ａは、配線基板２０１と、隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３ａと、配線基板２０１と半導体チップ２０３ａとの隙間に充填される封止樹脂２１１と、配線基板２０１と半導体チップ２０３ａとの間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としての第２バンプ列２０５ａ、２０５ｂを有している。
従って、第１の実施形態と同様の効果を奏する。
また、第２の実施形態によれば、中央領域に２列で配置された第１バンプ列２０４ａ、２０４ｂの端部間に第２バンプ列２０５ａ、２０５ｂが設けられている。
そのため、第１バンプ列２０４ａ、２０４ｂがチップの端部近傍まで配置されている場合にも本発明を適用できる。
次に、第３の実施形態について、図１０〜図１２を参照して説明する。
第３の実施形態は、第１の実施形態において、配線基板２０１と半導体チップ２０３の間にアンダーフィル材５０３を充填してアンダーフィル部２４１を形成したものである。
また、第２バンプ列２０５ａ、２０５ｂを第１バンプ列２０４ａ、２０４ｂの配列方向と交差する方向（ここでは垂直方向）を向くように設けたものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
まず、第３の実施形態に係る半導体装置２００ｂの概略構造について、図１０および図１１を参照して説明する。
図１０に示すように、第３の実施形態に係る半導体装置２００ｂは、配線基板２０１と半導体チップ２０３ｂとの間にアンダーフィル材５０３（後述）が充填されており、アンダーフィル部２４１を形成している。
また、図１１に示すように、半導体チップ２０３ｂは、第２バンプ列２０５ａ、２０５ｂが、第１バンプ列２０４ａ、２０４ｂの配列方向と垂直な方向のチップ端部側からチップ中心の２列のバンプ列の間の領域に向かって、徐々に間隔が狭くなるにように設けられている。これは、後述するように、アンダーフィル材５０３を、略長方形状の半導体チップ２０３ｂの長辺から第１バンプ列２０４ａ、２０４ｂの配列方向に垂直な方向に充填するためである。
このように、配線基板２０１と半導体チップ２０３ｂとの間にアンダーフィル材５０３を充填してもよく、また、第２バンプ列２０５ａ、２０５ｂの配列方向は、必ずしも第１バンプ列２０４ａ、２０４ｂの配列方向と平行である必要はない。
次に、半導体装置２００ｂの組立ての手順について図１２を参照して説明する。
まず、第１の実施形態と同様に、配線母基板３００を用意し、製品形成部３０１に半導体チップ２０３ｂをフリップチップ実装する。
フリップチップ実装後に、図１２（ａ）に示すように、配線基板２０１と半導体チップ２０３ｂとの間にアンダーフィル材５０３を充填する。
具体的には、図１２（ａ）に示すように、製品形成部３０１に搭載された半導体チップ２０３ｂの長辺側の端部の近傍位置から、図示しない塗布装置のディスペンサー５０１を用いて図１１の矢印で示す向きにアンダーフィル材５０３を供給することで、供給されたアンダーフィル材５０３が、毛細管現象により配線基板２０１と半導体チップ２０３ｂ間の隙間に充填される。
ここで、第１バンプ列２０４ａ、２０４ｂの配列方向と垂直な方向のチップ端部側からチップ中心の第１バンプ列２０４ａ、２０４ｂの間の領域に向かって、徐々に間隔が狭くなるにように第２バンプ列２０５ａ、２０５ｂが設けられているため、一番ボイドの発生しやすいチップ中心位置のバンプ列間の領域に優先的にアンダーフィル材５０３を充填させることができる。
アンダーフィル材５０３の充填後、所定温度、例えば１５０℃程度でキュアすることで、アンダーフィル材５０３が硬化され、図１２（ｂ）に示すようにアンダーフィル部２４１が形成される。
この後は第１の実施形態と同様に、封止樹脂２１１の形成、半田ボール２２１の搭載、および配線母基板３００の切断を行い、切断分離された個々の製品形成部３０１をピックアップすることで、半導体装置２００ｂが得られる。
このように、第３の実施形態によれば、半導体装置２００ｂは、配線基板２０１と、隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３ｂと、配線基板２０１と半導体チップ２０３ｂとの隙間に充填される封止樹脂２１１と、配線基板２０１と半導体チップ２０３ｂとの間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としての第２バンプ列２０５ａ、２０５ｂを有している。
従って、第１の実施形態と同様の効果を奏する。
次に、第４の実施形態について、図１３および図１４を参照して説明する。
第４の実施形態は、第１の実施形態において、充填促進部として、バンプ列ではなく、絶縁膜２１８の一部を除去してなる凹形状のテーパ状開口部２４５を設けたものである。
なお、第４の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図１３および図１４に示すように、第４の実施形態に係る半導体装置２００ｃは、配線基板２０１ｃの表面が絶縁膜２１８で覆われているが、接続パッド２１７ａ、２１７ｂの周囲は絶縁膜２１８が形成されておらず、凹形状のパッド開口部２４３を形成している。
ここで、半導体装置２００ｃは、配線基板２０１ｃの封止樹脂２１１の充填方向に対向する一端部側から、第１バンプ列２０４ａ、２０４ｂに対応する接続パッド２１７ａ、２１７ｂに向かって、徐々に間隔が狭くなるように、絶縁膜２１８を除去して形成された凹形状のテーパ状開口部２４５が形成されている。テーパ状開口部２４５とパッド開口部２４３は連結されている。
このように、充填促進部は封止樹脂２１１を第１バンプ列２０４ａ、２０４ｂ間にガイド可能な構造であれば、バンプのような凸形状に限定されることはなく、絶縁膜２１８のパターニングにより凹形状を形成してもよい。
このような構成とすることにより、第１の実施形態と同様な効果が得られると共に、２列のバンプ列間に向かってソルダーレジスト膜が除去されるため、配線基板２０１ｃと半導体チップ２０３ｃの間の第１バンプ列２０４ａ、２０４ｂ間に向かう封止樹脂２１１の流路を広くできる。
また、テーパ状開口部２４５は、接続パッド２１７ａ、２１７ｂとその周囲の絶縁膜２１８を除去してパッド開口部２４３を形成する際に、接続パッド２１７ａ、２１７ｂの間に向かう領域の絶縁膜２１８を除去することにより形成可能である。
そのため、新たな工程を追加することなく充填促進部を形成できる。
このように、第４の実施形態によれば、半導体装置２００ｃは、配線基板２０１ｃと、隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３ｃと、配線基板２０１ｃと半導体チップ２０３ｃとの隙間に充填される封止樹脂２１１と、配線基板２０１ｃと半導体チップ２０３ｃとの間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としてのテーパ状開口部２４５を有している。
従って、第１の実施形態と同様の効果を奏する。
また、第４の実施形態によれば、半導体装置２００ｃは、接続パッド２１７ａ、２１７ｂの間に向かう領域の絶縁膜２１８を除去することによりテーパ状開口部２４５を形成している。
そのため、第１の実施形態と比較して配線基板２０１ｃと半導体チップ２０３ｃの間の第１バンプ列２０４ａ、２０４ｂ間に向かう封止樹脂２１１の流路を広くできる。
さらに、第４の実施形態によれば、テーパ状開口部２４５は、接続パッド２１７ａ、２１７ｂとその周囲の絶縁膜２１８を除去してパッド開口部２４３を形成する際に、接続パッド２１７ａ、２１７ｂの間に向かう領域の絶縁膜２１８を除去することにより形成可能である。
そのため、新たな工程を追加することなく充填促進部を形成できる。
次に、第５の実施形態について、図１５および図１６を参照して説明する。
第５の実施形態は、第４の実施形態において、充填促進部として、絶縁膜２１８を除去するのではなく、絶縁膜２１８上にガイド凸部２４７を設けてガイド凸部列２４９ａ、２４９ｂを形成したものである。
なお、第５の実施形態において、第４の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第４の実施形態と異なる部分について説明する。
図１５および図１６に示すように、第５の実施形態に係る半導体装置２００ｄは、配線基板２０１ｄの絶縁膜２１８上に複数のガイド凸部２４７が形成されている。
複数のガイド凸部２４７は、封止樹脂の充填方向に対向する一端部側から、２列のバンプ列間（に対応するパッド）の領域に向かって、徐々に間隔が狭くなるように、絶縁膜２１８上に配置されており、ガイド凸部列２４９ａ、２４９ｂを形成している。
ガイド凸部２４７は、第１バンプ列２０４ａ、２０４ｂ間に向かって封止樹脂２１１をガイドできる構造であれば、材料は特に限定されない。
このように、充填促進部は絶縁膜２１８を除去して凹部を形成するのではなく、絶縁膜２１８上に凸部を設けることによって形成することもできる。
このように、第５の実施形態によれば、半導体装置２００ｄは、配線基板２０１ｄと、隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３と、配線基板２０１ｄと半導体チップ２０３ｄとの隙間に充填される封止樹脂２１１と、配線基板２０１ｄと半導体チップ２０３ｄとの間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としてのガイド凸部列２４９ａ、２４９ｂを有している。
従って、第４の実施形態と同様の効果を奏する。
次に、第６の実施形態について、図１７を参照して説明する。
第６の実施形態は、第１の実施形態において、第１バンプ２２５ａを配列方向に対して傾斜させ、第１バンプ２２５ａの側面２５１ａをガイド部として用いたものである。
なお、第６の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図１７に示すように、第６の実施形態に係る半導体装置２００ｅの半導体チップ２０３ｅは、第１バンプ列２０４ａ、２０４ｂを有しているが、第１バンプ列２０４ａ、２０４ｂを構成する第１バンプ２２５ａ、２２５ｂが角柱形状を有している。
第１バンプ２２５ａ、２２５ｂは、第１バンプ列２０４ａ、２０４ｂ配列方向に対して傾斜しており、その側面２５１ａが、配線基板２０１の一端部側から隣接するバンプ列（第１バンプ列２０４ａ、２０４ｂ）間に向かって、間隔が狭くなるように形成され、ガイド部を構成している。
より具体的には、第１バンプ２２５ａ、２２５ｂは、その側面２５１ａが、同じ向きに傾斜するように配置されており、最も近いもの同士（図１７では対向するもの同士）が「ハ」の字を構成するように配置されている。
このように、ガイド部は必ずしも第１バンプ２２５ａ、２２５ｂと別の部材である必要はなく、第１バンプ２２５ａ、２２５ｂの形状と配置を工夫することにより、設けることができる。この構成においても、第１の実施形態と同様に、少なくとも配線基板２０１と半導体チップ２０３ｅとの隙間を充填する封止樹脂２１１へのボイドの発生を抑制できると共に、配線基板２０１に貫通孔を設けないことで、配線基板２０１の裏面に配置されるランド２１９への封止樹脂２１１の回り込みがなくなるため、半導体装置２００ｅの信頼性を向上できる。
このように、第６の実施形態によれば、半導体装置２００ｅは、配線基板２０１と、隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３ｅと、配線基板２０１と半導体チップ２０３ｅとの隙間に充填される封止樹脂２１１と、配線基板２０１と半導体チップ２０３ｅとの間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としての側面２５１ａを有している。
従って、第１の実施形態と同様の効果を奏する。
また、第６の実施形態によれば、ガイド部としての側面２５１ａ（傾斜部）は、第１バンプ２２５ａ、２２５ｂを第１バンプ列２０４ａ、２０４ｂの配列方向に対して傾斜させることにより形成されている。
そのため、第１の実施形態と異なり、ガイド部を第１バンプ列２０４ａ、２０４ｂとは別に設ける必要がなく、構造をより簡易にすることができる。
次に、第７の実施形態について、図１８を参照して説明する。
第７の実施形態は、第６の実施形態において、第１バンプ２２５ｂとして円柱状のバンプを用い、配列方向に対して傾斜するように円柱の側面を切り欠いて側面にテーパ部２７１を形成し、テーパ部２７１をガイド部として用いたものである。
なお、第７の実施形態において、第６の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第６の実施形態と異なる部分について説明する。
図１８に示すように、第６の実施形態に係る半導体装置２００ｆの半導体チップ２０３ｆは、第１バンプ列２０４ａ、２０４ｂを有しているが、第１バンプ列２０４ａ、２０４ｂを構成する第１バンプ２６１ａ、２６１ｂが円柱形状を有している。
第１バンプ２６１ａ、２６１ｂは、第１バンプ列２０４ａ、２０４ｂの配列方向に対して傾斜するように側面の一部を切り欠いた形状を有しており、切り欠いた部分が平面状のテーパ部２７１（ガイド部）を構成している。テーパ部２７１は、封止樹脂２１１の充填方向に対向する一端部側から第１バンプ列２０４ａ、２０４ｂ間に向かって、徐々に間隔が狭くなるように形成されている。
より具体的には、第１バンプ２６１ａ、２６１ｂは、テーパ部２７１が、同じ向きに傾斜するように配置されており、最も近いもの同士（図１８では対向するもの同士）が「ハ」の字を構成するように配置されている。
このように、ガイド部は第１バンプを傾斜配置するのではなく、その一部に平面状のテーパ部２７１を形成することによって設けることもできる。この構成においても、第１の実施形態と同様に、少なくとも配線基板２０１と半導体チップ２０３ｆとの隙間を充填する封止樹脂２１１へのボイドの発生を抑制できると共に、配線基板２０１に貫通孔を設けないことで、配線基板２０１の裏面に配置されるランド２１９への封止樹脂２１１の回り込みがなくなるため、半導体装置２００ｆの信頼性を向上できる。
このように、第７の実施形態によれば、半導体装置２００ｆは、配線基板２０１と、隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３ｆと、配線基板２０１と半導体チップ２０３ｆとの隙間に充填される封止樹脂２１１と、配線基板２０１と半導体チップ２０３ｆとの間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としてのテーパ部２７１を有している。
従って、第６の実施形態と同様の効果を奏する。
次に、第８の実施形態について、図１９を参照して説明する。
第８の実施形態は、第６の実施形態において、複数の充填方向から２列のバンプ列間（第１バンプ列２０４ａ、２０４ｂ間）に向かって、バンプ間の側面の間隔が徐々に狭くなるように、角柱状の第１バンプ２２５ａ、２２５ｂを放射状に配置したものである。
なお、第８の実施形態において、第６の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第６の実施形態と異なる部分について説明する。
図１９に示すように、第６の実施形態に係る半導体装置２００ｇの半導体チップ２０３ｇは、第１バンプ列２０４ａ、２０４ｂを有しているが、複数の充填方向（図１９の矢印が示す方向）から第１バンプ列２０４ａ、２０４ｂ間に向かって、バンプ間の側面２５１ａの間隔が徐々に狭くなるように、角柱状の第１バンプ２２５ａ、２２５ｂが放射状に配置されている。
このように、側面２５１ａは、必ずしも１つの向きにのみ配列している必要はなく、充填方向に応じて複数の向きに配列するようにしてもよい。
このような構成とすることにより、コンプレッションモールドを用いて樹脂成形を行う場合にも本発明を適用できる。
即ち、コンプレッションモールドを用いた場合には、封止樹脂が全方向から配線基板２０１と半導体チップ２０３ｇの間に流れるため、角柱状の第１バンプ２２５ａ、２２５ｂを放射状に配置することにより、いずれの方向から流れてくる封止樹脂もガイドすることができる。
このように、第８の実施形態によれば、半導体装置２００ｇは、配線基板２０１と、隣接配置された複数のバンプ列としての第１バンプ列２０４ａ、２０４ｂと、第１バンプ列２０４ａ、２０４ｂを介して配線基板２０１上に搭載された半導体チップ２０３ｇと、配線基板２０１と半導体チップ２０３ｇとの隙間に充填される封止樹脂２１１と、配線基板２０１と半導体チップ２０３ｇとの間の、第１バンプ列２０４ａと第１バンプ列２０４ｂ間に向かって、封止樹脂２１１をガイドするガイド部としての側面２５１ａを有している。
従って、第６の実施形態と同様の効果を奏する。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上述した実施形態では、本発明を、半導体チップ２０３の中央領域に２列のバンプ電極が形成された場合について説明したが、本発明は何らこれに限定されることはなく、隣接された複数のバンプ列を有する全ての構造に適用できる。
２００ ：半導体装置
２００ａ ：半導体装置
２００ｂ ：半導体装置
２００ｃ ：半導体装置
２００ｄ ：半導体装置
２００ｅ ：半導体装置
２００ｆ ：半導体装置
２００ｇ ：半導体装置
２０１ ：配線基板
２０１ｃ ：配線基板
２０１ｄ ：配線基板
２０２ ：シリコン基板
２０３ ：半導体チップ
２０３ａ ：半導体チップ
２０３ｂ ：半導体チップ
２０３ｃ ：半導体チップ
２０３ｄ ：半導体チップ
２０３ｅ ：半導体装置
２０３ｆ ：半導体装置
２０３ｇ ：半導体装置
２０４ａ、２０４ｂ ：第１バンプ列
２０５ａ、２０５ｂ ：第２バンプ列
２１１ ：封止樹脂
２１３ ：基材
２１５ ：配線パターン
２１７、２１７ａ、２１７ｂ ：接続パッド
２１８ ：絶縁膜
２１９ ：ランド
２２１ ：半田ボール
２２３ ：電極パッド
２２５、２２５ａ、２２５ｂ ：第１バンプ
２２６ ：ピラー
２２７ ：第２バンプ
２２８ ：半田層
２２９ ：ピラー
２３１ ：パッシベーション膜
２４１ ：アンダーフィル部
２４３ ：パッド開口部
２４５ ：テーパ状開口部
２４７ ：ガイド凸部
２４９ａ、２４９ｂ ：ガイド凸部列
２５１ａ ：側面
２６１ａ、２６１ｂ ：第１バンプ
２７１ ：テーパ部
３００ ：配線母基板
３０１ ：製品形成部
３０５ ：封止領域
３０７ ：ダイシングライン
４００ ：モールド装置
４０１ ：上型
４０２ ：下型
４０３ ：キャビティ
４０４ ：凹部
４０５ ：ゲート部
４０６ ：レジンタブレット
４０８ ：プランジャー
４０９ ：ランナー部
４１０ ：カル部
５０１ ：ディスペンサー
５０３ ：アンダーフィル材
６００ ：ダイシングテープ

Claims (10)

  1. 配線基板と、
    隣接配置された複数のバンプ列を一方の面に有し、前記複数のバンプ列を介して前記配線基板上に搭載された半導体チップと、
    少なくとも前記配線基板と前記半導体チップとの隙間に充填される封止樹脂と、
    前記配線基板と前記半導体チップとの間の、前記隣接する複数のバンプ列間に向かって、前記封止樹脂をガイドするガイド部と、
    を有する半導体装置。
  2. 前記ガイド部は、
    前記配線基板の一端部側から前記隣接する複数のバンプ列間に向かって、間隔が狭くなるように前記半導体チップの前記一方の面に配置されたガイド用バンプ列であることを特徴とする請求項１記載の半導体装置。
  3. 前記ガイド用バンプ列は、前記隣接する複数のバンプ列の端部に配置されていることを特徴とする請求項２記載の半導体装置。
  4. 前記ガイド用バンプ列は、複数のバンプ列の端部間に配置されていることを特徴とする請求項２記載の半導体装置。
  5. 前記ガイド用バンプ列は、前記隣接する複数のバンプ列の配列方向に対して交差するように複数のバンプ列の端部間に配置されていることを特徴とする請求項２記載の半導体装置。
  6. 前記ガイド部は、
    前記配線基板の前記半導体チップが搭載された面に設けられ、前記配線基板の一端部側から前記隣接する複数のバンプ列間に向かって、間隔が狭くなるように配置された凹形状のテーパ部であることを特徴とする請求項１記載の半導体装置。
  7. 前記配線基板上にはソルダーレジストが設けられ、
    前記ガイド部は、前記ソルダーレジストに設けられた凸部であることを特徴とする請求項１記載の半導体装置。
  8. 前記ガイド部は、複数のバンプ列を形成するバンプの、他のバンプと対向する側面に設けられ、前記配線基板の一端部側から前記隣接する複数のバンプ列間に向かって、間隔が狭くなるように形成された傾斜部であることを特徴とする、請求項１記載の半導体装置。
  9. 前記傾斜部は、前記バンプを、前記第１のバンプ列の配列方向に対して傾斜して配置することにより形成されることを特徴とする請求項８記載の半導体装置。
  10. 前記傾斜部は、前記バンプの側面に形成されたテーパ部であることを特徴とする請求項９記載の半導体装置。
JP2012163911A 2012-07-24 2012-07-24 半導体装置 Pending JP2014027014A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012163911A JP2014027014A (ja) 2012-07-24 2012-07-24 半導体装置
US13/945,484 US20140027904A1 (en) 2012-07-24 2013-07-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012163911A JP2014027014A (ja) 2012-07-24 2012-07-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2014027014A true JP2014027014A (ja) 2014-02-06

Family

ID=49994087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012163911A Pending JP2014027014A (ja) 2012-07-24 2012-07-24 半導体装置

Country Status (2)

Country Link
US (1) US20140027904A1 (ja)
JP (1) JP2014027014A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044441A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
CN115662959A (zh) * 2022-12-26 2023-01-31 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044441A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
JP7293056B2 (ja) 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法
CN115662959A (zh) * 2022-12-26 2023-01-31 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法
CN115662959B (zh) * 2022-12-26 2023-09-26 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Also Published As

Publication number Publication date
US20140027904A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
US8274143B2 (en) Semiconductor device, method of forming the same, and electronic device
US11538728B2 (en) Semiconductor package comprising a heat dissipation structure and an outer peripheral frame used as a resin flow barrier
US20090218671A1 (en) Semiconductor device and method of fabricating the same
JP2008252027A (ja) 半導体装置
US20210166992A1 (en) Methods and structures for increasing the allowable die size in tmv packages
US9177941B2 (en) Semiconductor device with stacked semiconductor chips
JP2014027014A (ja) 半導体装置
KR101740878B1 (ko) 반도체 장치
US9136219B2 (en) Expanded semiconductor chip and semiconductor device
JP5538682B2 (ja) 半導体装置及びその製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
JP5968713B2 (ja) 半導体装置
JP2012028513A (ja) 半導体装置及びその製造方法
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
KR20150125988A (ko) 반도체 장치
JP2014204082A (ja) 半導体装置の製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2010073949A (ja) 半導体装置及びその製造方法
JP3857574B2 (ja) 半導体装置及びその製造方法
JP2009182004A (ja) 半導体装置
JP2009283835A (ja) 半導体装置及びその製造方法
JP2010212628A (ja) 半導体装置の製造方法
JP5139400B2 (ja) 半導体装置の製造方法
TWI413232B (zh) 多晶片封裝結構
JP2014179496A (ja) 半導体装置の製造方法および半導体装置