JP2008252027A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008252027A
JP2008252027A JP2007094716A JP2007094716A JP2008252027A JP 2008252027 A JP2008252027 A JP 2008252027A JP 2007094716 A JP2007094716 A JP 2007094716A JP 2007094716 A JP2007094716 A JP 2007094716A JP 2008252027 A JP2008252027 A JP 2008252027A
Authority
JP
Japan
Prior art keywords
dam
chip
view
semiconductor device
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007094716A
Other languages
English (en)
Other versions
JP4441545B2 (ja
Inventor
Yoshihiro Saeki
吉浩 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007094716A priority Critical patent/JP4441545B2/ja
Priority to US12/073,849 priority patent/US8541891B2/en
Publication of JP2008252027A publication Critical patent/JP2008252027A/ja
Application granted granted Critical
Publication of JP4441545B2 publication Critical patent/JP4441545B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】液状樹脂の流出を防止し、チップ表面の配線を保護する。
【解決手段】配線、電極パッド１４、及びチップ実装領域が設けられた第１平面視矩形状チップ１０と、前記第１平面視矩形状チップ１０上に、前記電極パッド１４、及び前記チップ実装領域の周囲に設けられ、前記配線が覆われた第１ダム１６と、
前記チップ実装領域にフリップチップ実装された第２平面視矩形状チップ１２と、前記第１平面視矩形状チップ１０と、の間に液状樹脂が充填されて形成されたアンダーフィル１８と、を有する。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、基板に半導体チップをフリップチップ実装した導体記装置に関する。
近年、電子機器の高機能化や軽薄短小化の要求に伴って電子部品の高密度集積化や高密度実装化が進み、それにつれてフリップチップ実装を用いたＭＣＭ（マルチチップモジュール）又はＳＩＰ（システムインパッケージ） タイプの半導体装置が主流になりつつある。この種の半導体装置の中には、インターポーザと称される実装基板に半導体チップをフリップチップ実装した構成を採用したものがある。
図１０は従来の半導体装置（例えば、特許文献１参照）の構成を示すもので、図中（Ａ）はその平面図、（Ｂ）はその断面図である。図示した半導体装置９００は、実装基板９１０、チップ９０３、ダム９０５、バンプ９０１、液状樹脂９０４によって構成されるものである。チップ９０３は、チップ実装領域の所定の辺と当該所定の辺に対応するダム９０５との間の距離Ｌ１１０が、前記チップ実装領域の他の辺と当該他の辺に対応するダム９０５との間の距離Ｌ１１２よりも長いことを特徴とするものである。
特開２００５−２７６８７９公報
液状樹脂９０４は前記Ｌ１１０を表す領域に吐出され、チップ９０３と基板９１０との間の微小な空間に毛細管現象により引き込まれ、充填される。
しかしながら、前記微小な空間に充填され、尚且つチップの側面を覆うように、さらに液状樹脂９０４を吐出すると、液状樹脂９０４がダム９０５を乗り越え、電極パッド９０１まで到達し、さらには基板の側面にも流出する問題がある。
また、ダム９０５は基板９１０の一部分しか覆われていないが、基板９１０が代わりに配線が形成されたチップである場合には、液状樹脂９０４が流出すると、前記配線に液状樹脂が付着することになる。
さらには、最終的に製品にするために、チップ全体をフィラーが混入されている封止樹脂で封止するが、このフィラーが前記配線を覆っているパッシベーション膜を破壊し、該封止樹脂中のフィラーと前記配線とがショートする恐れがある。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、液状樹脂の流出を防止し、チップ表面の配線を保護することにより、信頼性の高い半導体装置を提供することにある。
本発明者は鋭意検討した結果、下記の半導体装置の製造方法を用いることにより、上記問題を解決できることを見出し、上記目的を達成するに至った。
即ち、請求項１に記載の半導体装置は、配線、電極パッド、及びチップ実装領域が設けられた第１平面視矩形状チップと、前記第１平面視矩形状チップ上に、前記電極パッド、及び前記チップ実装領域の周囲に設けられ、前記配線を覆うように形成された第１ダムと、前記チップ実装領域にフリップチップ実装された第２平面視矩形状チップと、前記第１平面視矩形状チップと、の間に液状樹脂が充填されて形成されたアンダーフィルと、を有することを特徴とする。
請求項１に記載の半導体装置によると、液状樹脂を充填しても、第１ダムが設けられていることにより、前記第１ダムの内周部から液状樹脂が流出することはない。また、前記配線は第１ダムで覆われているので、チップ全体をフィラーが混入した封止樹脂で覆っても、前記配線を覆っているパッシベーション膜の破壊を抑制することができる。
請求項２に記載の半導体装置は、前記第１ダムの内周部の少なくとも一隅に面取り部を有することを特徴とする。
請求項２に記載の半導体装置によると、請求項１の効果に加えて、面取り部を有することにより、第１平面視矩形状チップと第２平面視矩形状チップとの間に充填され周囲に広がるのと同時に、液状樹脂が第１ダムの境界に沿って全周に広がり易くなるため、前記内周部の全体に液状樹脂が行き渡り、チップ実装領域のすべてを液状樹脂で覆うことができる。
請求項３に記載の半導体装置は、前記第２平面視矩形状チップの所定の辺と前記第１ダムとの間の距離が、前記第２平面視矩形状チップの他の辺と前記第１ダムとの間の距離よりも長い領域を有することを特徴とする。
請求項３に記載の半導体装置によると、請求項１、及び請求項２の効果に加えて、液状樹脂を吐出する位置が広く設けられていることになるため、液状樹脂を吐出する際に、前記第２平面視矩形状チップ、又は第１ダムに液滴が接触することがなく、確実に液状樹脂を開口部に吐出することができる。
請求項４に記載の半導体装置は、前記領域に、前記第２平面視矩形状チップの側面に沿うように形成された第２ダムを有することを特徴とする
請求項５に記載の半導体装置は、前記第２ダムの長さが、前記第２平面視矩形状チップの側面の長さの３５％以上４８％以下であり、前記第２ダムの幅が、前記第２平面視矩形状チップの所定の辺と前記第１ダムとの間の距離の２％以上２４％以下であることを特徴とする。
請求項６に記載の半導体装置は、前記第２平面視矩形状チップの他の辺と前記第１ダムとの間、の少なくとも一つに、前記第２平面視矩形状チップの側面に沿うように形成された第３ダムを有することを特徴とする。
請求項７に記載の半導体装置は、前記第３ダムの長さが、前記第２平面視矩形状チップの側面の長さの８０％以上１２０％以下であり、第３ダムの幅が、第２平面視矩形状チップ１２の側面から第１ダムまでの長さの８％以上３３％以下であることを特徴とする。
請求項８に記載の半導体装置は、前記第１ダムの開口部の側面の少なくとも一つから、前記第２平面視矩形状チップに向けて突出するように形成された第４ダムを有することを特徴とする。
請求項４〜請求項８に記載の半導体装置によると、請求項１〜請求項３の効果に加えて、開口部に吐出された液状樹脂が表面張力によりダムに沿って開口部中に広がるため、開口部全体をさらに覆いやすくなる。
請求項９に記載の半導体装置は、前記チップ実装領域の同一平面上に、複数の前記第２平面視矩形状チップを備え、隣接する前記第２平面視矩形状チップ間の距離が前記第２平面視矩形状チップと前記第１ダムとの間の距離より長いことを特徴とする。
請求項９に記載の半導体装置によると、請求項１〜請求項８の効果に加えて、チップ実装領域に複数の第２平面視矩形状チップを設けても、液状樹脂が第１平面視矩形状チップと第２平面視矩形状チップとの間に同時に充填されるため、開口部全体に渡り均一なアンダーフィルを形成することができる。
本発明によれば、液状樹脂の流出を防止し、チップ表面の配線を保護することにより、信頼性の高い半導体装置を提供することができる。
以下に、本発明の半導体装置の最良の形態について、図面により説明する。なお、重複する説明は省略する場合がある。
＜半導体装置＞
〔第１実施形態〕
図１（Ａ）は、本発明の第１実施形態に係る半導体装置１００の上面図であり、図１（Ｂ）は、前記上面図におけるＡ−Ａ断面図である。また、図２は、半導体装置１００が、フィラーが混入している封止樹脂によりモールドされている図である。
図１（Ａ）では、配線（不図示）、電極パッド１４、及びチップ実装領域が設けられた第１平面視矩形状チップ１０と、第１平面視矩形状チップ１０上に、電極パッド１４、及び内周部２０ａを有し、前記配線（不図示）を覆うように形成された第１ダム１６と、前記チップ実装領域にフリップチップ実装された第２平面視矩形状チップ１２と、第１平面視矩形状チップ１２と、の間に液状樹脂が充填されて形成されたアンダーフィル１８と、を有する。
図１（Ｂ）で、第１ダム１６は、電極パッド１４、及び内周部２０ａを有する。
図２では、第１平面視矩形状チップ１０の電極パッド１４と、第１平面視矩形状チップ１０の底面に配置されている配線基板２２上の電極パッド２４と、がボンディングワイヤ２６で電気的に接続されており、電極パッド１４、第１ダム１６、ボンディングワイヤ２６、アンダーフィル１８、第１平面視矩形状チップ１０、第２平面視矩形状チップ１２を覆うように、フィラーが混入された封止樹脂２８で封止されている。
各構成部位について詳述する。
〔第１平面視矩形状チップ〕
図１（Ｂ）において、第１平面視矩形状チップ１０は、略中央部にチップ実装領域が設けられており、その周囲には電極パッド１４が配置されている。また、第１平面視矩形状チップ１０の表面には配線（不図示）が設けられており、チップ実装領域のうち第２平面視矩形状チップ１２との接続部及び電極パッド１４が露出するようにパッシベーション膜（不図示）が設けられている。
〔第１ダム〕
図１（Ｂ）において、第１ダム１６は、電極パッド１４、及び内周部２０を設けており、図１（Ａ）より、その内周部は矩形状を有している。
第１ダム１６の材質は、絶縁性の材料であれば特に限定されないが、ダムの成形性、及び耐熱性の観点からポリイミドであることが好ましい。また、第２平面視矩形状チップ１２はパッシベーション膜で覆われているため、電極部とショートしなければ、導電性材料であっても構わない。
第１ダム１６の高さは、後述する液状樹脂が吐出後、アンダーフィル１８が形成されるまでの間に、電極パッド１４の方に流出しないような高さであれば特に限定されない。なお、第２平面視矩形状チップ１２が縦方向に複数段積層されている形態は、後述する実施形態２〜実施形態４でも同様である。
第１ダム１６は、第１平面視矩形状チップ１０の表面に形成されている配線を、前述した封止樹脂２８中のフィラーから保護する目的をも有する。
第１ダム１６は、前述した高さ、及び面積を有し、尚且つ、配線保護の観点から、第１平面視矩形状チップ１０上に形成された電気パッド１４と第１平面視矩形状チップ１０の端部との間の領域をも覆うように形成されている。
〔アンダーフィル、液状樹脂〕
図１（Ｂ）において、アンダーフィル１８は、第１平面視矩形状チップ１０と第２平面視矩形状チップ１２との間、及び第２平面視矩形状チップ１２の側面部を覆うように形成されている。液状樹脂は、第２平面視矩形状チップ１２が後述するフリップチップ実装された後、第１ダム１６と第２平面視矩形状チップ１２との間に吐出され、毛細管現象により第１平面視矩形状チップ１０と第２平面視矩形状チップ１２との間に引き込まれ、第２平面視矩形状チップ１２の側面部を覆うようにアンダーフィル１８が形成される。
この液状樹脂の材質は、チップ間隔が１０μｍ〜３０μｍである領域に注入する観点から、微小フィラーおよび低粘度であることが挙げられる。
〔第１平面視矩形状チップ、第２平面視矩形状チップ、チップ実装領域、フリップチップ実装〕
図１（Ｂ）において、第２平面視矩形状チップ１２は、第１平面視矩形状チップ１０のチップ実装領域にフリップチップ実装されている。このフリップチップ実装とは、第２平面視矩形状チップ１２の活性面を第１平面視矩形状チップ１０に向けた、いわゆるフェースダウンで第１平面視矩形状チップ１０に実装することをいう。また、第１平面視矩形状チップ１０との接続部は、半田等により電気的に接続されている。
また、第１平面視矩形状チップ１０上のチップ実装領域は、第２平面視矩形状チップ１２の面積と同程度の平面視矩形状に区画されている。
第１平面視矩形状チップ１０と第２平面視矩形状チップ１２との間隔は、前述した液状樹脂が毛細管現象により第１平面視矩形状チップ１０と第２平面視矩形状チップ１２との間に引き込まれるような間隔であれば特に限定されない。
〔配線、電極パッド〕
本発明の半導体装置において、第１平面視矩形状チップ１０上には、配線（不図示）、及び電極パッド１４が設けられている。
配線（不図示）、及び電極パッド１４の材質としては、Ａｌ、Ｃｕ、Ａｕ等の従来の金属を用いることができる。
〔封止樹脂〕
図２では、図１に示した半導体装置１００をフィラーが混入された封止樹脂２８で封止されている。
封止樹脂２８の材質としては、例えば、エポキシ樹脂等が挙げられる。
また、封止樹脂２８には、耐環境性（ヒートサイクル等）を向上させる観点から、フィラーを混入することが好ましい。ここで用いられるフィラーとしては、Ａｌ２Ｏ３、シリカ 等の粒子を用いることができる。これらの形状は、球状が望ましいが、異形状であってもよい。
〔第２実施形態〕
本発明の半導体装置における好ましい態様である第２実施形態を図３に示す。図３（Ａ）〜（Ｃ）は、本発明の第２実施形態に係る半導体装置２００の上面図であり、図４は、半導体装置２００が、フィラーが混入している封止樹脂４２によりモールドされている断面図である。
図３（Ａ）の領域３６に液状樹脂を吐出すると、図３（Ｂ）のように液状樹脂が、第２平面視矩形状チップ１２の下部、及び内周部４０ａの側面に沿って広がり、図３（Ｃ）に示すように内周部４０ａの全面に液状樹脂が充填される。
図３に示す半導体装置２００は、チップ実装領域が矩形状に露出された内周部４０ａの少なくとも一隅に面取り部３４を有する。液状樹脂が内周部全面に広がり易くなる点で好ましい。従って、面取り部３４は、図３に示すように、４隅に設けられていることがより好ましい態様として挙げられる。
面取り部３４は、Ｃ面であってもＲ面であってもよい、
Ｃ面の場合、Ｃ面部の長さがＬ１で、角度が４５°であることが好ましい。Ｒ面の場合、Ｒ面の半径がＬ１の１５０％〜１８０％であることが好ましく、１６０％〜１７０％であることが特に好ましい。
さらに、本発明の半導体装置における好ましい態様である第２実施形態は、前記第２平面視矩形状チップ１２の所定の辺と前記第１ダムとの間の距離が、前記第２平面視矩形状チップの他の辺と前記第１ダム３２との間の距離よりも長い領域を有する。
ここで、「前記第２平面視矩形状チップの所定の辺と前記第１ダムとの間の距離」とは、例えば、図３（Ａ）中のＬ１を表す。また、「前記第２平面視矩形状チップの他の辺と前記第１ダムとの間の距離」とは、例えば、図３（Ａ）中のＬ２を表す。
「前記平面視矩形状チップの所定の辺と該所定の辺に対応する前記基板の端部との間の距離が、前記平面視矩形状チップの他の辺と該他の辺に対応する前記基板の端部との間の距離よりも長い領域」とは、領域３６で表される領域を示す。
このＬ１とＬ２との関係は、Ｌ１＞Ｌ２であり、その比は、Ｌ１：Ｌ２＝７：２〜６：１であることが好ましい。この範囲にすることにより、液状樹脂を吐出する位置を容易に設定することができ、液状樹脂を吐出する際の漏れ等を抑制することができる。
このようにして設けられた内周部４０ａを有する半導体装置における第２実施形態の断面図を図４に示す。
内周部４０ａに設けられた第２平面視矩形状チップ１２は、領域３６を設けたことにより、偏った箇所に配置されていることがわかる。
また、液状樹脂により形成されたアンダーフィル４２が内周部４０ａの全面を覆っているので、第１平面視矩形状チップ１０の表面を覆っているパッシベーション膜が破壊されることなく、信頼性の高い半導体装置を提供することができる。
〔第３実施形態〕
本発明の半導体装置における好ましい態様である第３実施形態を図５に示す。図５（Ａ）〜（Ｃ）は、本発明の第３実施形態に係る半導体装置３００の上面図であり、図６は、半導体装置３００が、フィラーが混入している封止樹脂６２によりモールドされている断面図である。
図５に示す半導体装置３００は、領域５６に、第２平面視矩形状チップ１２の側面に沿うように形成された第２ダム５０を有する。また、第２平面視矩形状チップ１２の他の辺と第１ダム３２との間、の少なくとも一つに、第２平面視矩形状チップ１２の側面に沿うように形成された第３ダム５２を有する。さらに、内周部６０ａの側面の少なくとも一つから、第２平面視矩形状チップ１２に向けて突出するように形成された第４ダム５４を有する。
これらのダムを形成することにより、領域５６に吐出された液状樹脂の流れを制御することができ、内周部６０ａ中に広がるため、液状樹脂により内周部６０ａ全体をさらに覆いやすくなる。
−第２ダム−
第２ダム５０の長さＬ３は、第２平面視矩形状チップ１２の側面の長さの３５％以上４８％以下であることが好ましい。第２ダム５０の幅Ｌ４は、前記第２平面視矩形状チップ１２の所定の辺と前記第１ダム３２との間の距離Ｌ１の２％以上２３％以下であることが好ましい。このような第２ダム５０は、領域５６において複数存在してもよい。第２ダム５０の長さＬ３が、第２平面視矩形状チップ１２の側面の長さの１／２未満である場合には、図５に示すように、第２平面視矩形状チップ１２の側面に沿って、複数並べて配置されていてもよい。さらに好ましくは、第２平面視矩形状チップ１２の側面に並列に複数配置されていてもよい。
第２ダムが複数配置されている場合には、隣接する第２ダム５０の距離は、液状樹脂の毛細管現象を発現させる観点から、第２ダム５０の幅Ｌ４の９％以上４００％以下であることが好ましい。
−第３ダム−
第３ダム５２は、図５中のＬ２で表される領域に配置されている。この第３ダム５２を配置することにより、液状樹脂の流れを内周部６０ａの外周部に沿って広げるように制御することができる。
第３ダム５２の長さＬ５は、第２平面視矩形状チップ１２の側面の長さの８０％以上１２０％以下であることが好ましい。また、第３ダム５２の幅Ｌ６は、第２平面視矩形状チップ１２の側面から第１ダム３２までの長さＬ２の８％以上３３％以下であることが好ましい。
−第４ダム−
第４ダム５４は、内周部６０ａの側面の少なくとも一つから、第２平面視矩形状チップ１２に向けて突出するように形成されている。
第２ダム５０の長さＬ３が、第２平面視矩形状チップ１２の側面の長さの１／２未満である場合には、図５に示すように第４ダム５４を設けることが好ましい。この第４ダム５０により、液状樹脂の流れをさらに制御し、内周部６０ａの全域に広げることができる。
第４ダム５４の幅Ｌ８は、ダム加工上の観点から、第２ダム５０の幅と同様であることが望ましい。第４ダム５４の長さＬ７は、液状樹脂流動の観点からの観点から、第２平面視矩形状チップ１２の側面と第１ダム３２との間の長さＬ１の２０％〜５０％であることが好ましい。
第４ダム５４は、第２平面視矩形状チップ１２と第１ダム３２との間の距離にもよるが、内周部６０ａのいずれの側面にも形成されていることが好ましい。また、第４ダム５４の位置は、液状樹脂が均一に広がるように、内周部６０ａの側面の中央部に位置することが好ましい。
第２ダム５０、第３ダム５２、及び第４ダム５４の材質、高さは、製造を容易に行う観点から、前述した第１の材質と同様である。
〔第４実施形態〕
本発明の半導体装置における好ましい態様である第４実施形態を図７に示す。図７（Ａ）、（Ｂ）は、本発明の第４実施形態に係る半導体装置４００の上面図であり、図８は、半導体装置４００が、フィラーが混入している封止樹脂８２によりモールドされている断面図である。
本発明の半導体装置である弟４実施形態は、図７に示すように、チップ実装領域の同一平面上に、複数の前記第２平面視矩形状チップ７２を備え、隣接する第２平面視矩形状チップ７２間の距離Ｌ７０が第２平面視矩形状チップ７２と第１ダム１６との間の距離Ｌ８０より長いことを特徴とする。
二つの隣接する第２平面視矩形状チップ７２間の領域７４が、チップ実装領域の略中央部に配置されている。これにより、チップ実装領域に複数の第２平面視矩形状チップ７２を設けても、液状樹脂が第１平面視矩形状チップ１０と第２平面視矩形状チップ７２との間に同時に充填されるため、内周部８０ａ全体に渡り均一なアンダーフィルを形成することができる。
領域７４が、第２平面視矩形状チップ７２と第１ダム１６との間に位置していると、液状樹脂を吐出した後、隣接する第２平面視矩形状チップ７２との間で毛細管現象により、液状樹脂が第２平面視矩形状チップ７２の下部に充填され難いためである。
隣接する複数の前記第２平面視矩形状チップ７２の距離Ｌ７０は、液状樹脂を確実に内周部８０ａに吐出する観点から、第２平面視矩形状チップ７２と第１ダム１６との間の距離Ｌ８０の１００％以上４００％以下であることが好ましい。
また、第２平面視矩形状チップ７２の数は、第２平面視矩形状チップ７２の面積とチップ実装面積とに依存するものであるので、特に個数に限定されるものではない。
＜半導体装置の製造方法＞
本発明の半導体装置の製造方法は、例えば、以下のように製造することができる。例として、実施形態１の製造工程の略を説明する。
−第１工程−
図９（Ａ）に示すように、所定の半導体製造プロセス（成膜プロセス等）を経て得られた電極パッド１４が形成された第１平面視矩形状チップ１０を準備し、第１平面視矩形状チップ１０上には、電極パッド１４、及びチップ実装領域が露出するような内周部２０ａを有する第１ダム１６を形成する。
−第２工程−
次いで、チップ実装領域に、第２平面視矩形状チップ１２をフリップチップ実装し、第２平面視矩形状チップ１２と第１ダム１６との間に液状樹脂を吐出する。この吐出された液状樹脂は、第１平面視矩形状チップ１０と第２平面視矩形状チップ１２との間に毛細管現象により引き込まれ、引き込まれた液状樹脂が、吐出した面とは反対側の面にも流れ出る。その後、熱硬化しアンダーフィル１８を形成する。
次いで、第１平面視矩形状チップ１０を配線基板２２上に搭載する。
−第３工程−
その後、第１平面視矩形状チップ１０の電極パッド１４と配線基板２２上の電極パッド２４とをボンディングワイヤ２６で電気的に接続する。
−第４工程−
最後に、シリカからなる粒子が混入した封止樹脂２８で全面を覆い、第１実施形態の半導体装置が完成する。
上記工程の他、第１の工程で第１平面視矩形状チップ１０をウエハ状態で準備し、前記第２工程のアンダーフィル１８を形成した後、該ウエハをダイシングすることにより、第２平面視矩形状チップ１２が搭載された第１平面視矩形状チップ１０を作製し、その後、第１平面視矩形状チップ１０を配線基板２２上に搭載してよい。
以上のように、本発明の半導体装置は、液状樹脂の流出を防止し、尚且つ、配線上にパッシベーション膜を保護するようにダムが形成されていることにより、信頼性の高い半導体装置を提供することができる。
なお、本実施形態は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
（Ａ）は、本発明の第１実施形態に係る半導体装置の上面図であり、（Ｂ）は、前記上面図におけるＡ−Ａ断面図である。 本発明の第１実施形態に係る半導体装置が、フィラーが混入している封止樹脂によりモールドされている図である。 （Ａ）〜（Ｃ）は、本発明の第２実施形態に係る半導体装置の上面図である。 本発明の第２実施形態に係る半導体装置が、フィラーが混入している封止樹脂によりモールドされている図である。 （Ａ）〜（Ｃ）は、本発明の第３実施形態に係る半導体装置の上面図である。 本発明の第３実施形態に係る半導体装置が、フィラーが混入している封止樹脂によりモールドされている図である。 （Ａ）、（Ｂ）は、本発明の第４実施形態に係る半導体装置の上面図である。 本発明の第４実施形態に係る半導体装置が、フィラーが混入している封止樹脂によりモールドされている図である。 本発明の半導体装置における工程断面図である。 （Ａ）は従来技術の半導体装置の上面図であり、（Ｂ）は従来技術の半導体装置の断面図である。
符号の説明
１０ 第１平面視矩形状チップ
１２、７２ 第２平面視矩形状チップ
１４、２４ 電極パッド
１６、３２ 第１ダム
１８ アンダーフィル
２０ａ、４０ａ、６０ａ、８０ａ 内周部
２２ 配線基板
２６ ボンディングワイヤ
２８、４２、６２、８２ 封止樹脂
３４ 面取り部
３６、５６、７４ 領域
５０ 第２ダム
５２ 第３ダム
５４ 第４ダム
１００、２００、３００、４００ 半導体装置

Claims (9)

  1. 配線、電極パッド、及びチップ実装領域が設けられた第１平面視矩形状チップと、
    前記第１平面視矩形状チップ上に、前記電極パッド、及び前記チップ実装領域の周囲に設けられ、前記配線を覆うように形成された第１ダムと、
    前記チップ実装領域にフリップチップ実装された第２平面視矩形状チップと、前記第１平面視矩形状チップと、の間に液状樹脂が充填されて形成されたアンダーフィルと、
    を有することを特徴とする半導体装置。
  2. 前記第１ダムの内周部の少なくとも一隅に面取り部を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第２平面視矩形状チップの所定の辺と前記第１ダムとの間の距離が、前記第２平面視矩形状チップの他の辺と前記第１ダムとの間の距離よりも長い領域を有することを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記領域に、前記第２平面視矩形状チップの側面に沿うように形成された第２ダムを有することを特徴とする請求項３に記載の半導体装置。
  5. 前記第２ダムの長さが、前記第２平面視矩形状チップの側面の長さの３５％以上４８％以下であり、前記第２ダムの幅が、前記第２平面視矩形状チップの所定の辺と前記第１ダムとの間の距離の２％以上２４％以下であることを特徴とする請求項４に記載の半導体装置。
  6. 前記第２平面視矩形状チップの他の辺と前記第１ダムとの間、の少なくとも一つに、前記第２平面視矩形状チップの側面に沿うように形成された第３ダムを有することを特徴とする請求項１〜請求項５のいずれか１項に記載の半導体装置。
  7. 前記第３ダムの長さが、前記第２平面視矩形状チップの側面の長さの８０％以上１２０％以下であり、第３ダムの幅が、第２平面視矩形状チップ１２の側面から第１ダムまでの長さの８％以上３３％以下であることを特徴とする請求項６に記載の半導体装置。
  8. 前記第１ダムの内周部の側面の少なくとも一つから、前記第２平面視矩形状チップに向けて突出するように形成された第４ダムを有することを特徴とする請求項１〜請求項７に記載の半導体装置。
  9. 前記チップ実装領域の同一平面上に、複数の前記第２平面視矩形状チップを備え、隣接する前記第２平面視矩形状チップ間の距離が前記第２平面視矩形状チップと前記第１ダムとの間の距離より長いことを特徴とする請求項１〜請求項８のいずれか１項に記載の半導体装置。
JP2007094716A 2007-03-30 2007-03-30 半導体装置 Expired - Fee Related JP4441545B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007094716A JP4441545B2 (ja) 2007-03-30 2007-03-30 半導体装置
US12/073,849 US8541891B2 (en) 2007-03-30 2008-03-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007094716A JP4441545B2 (ja) 2007-03-30 2007-03-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009253399A Division JP5139400B2 (ja) 2009-11-04 2009-11-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008252027A true JP2008252027A (ja) 2008-10-16
JP4441545B2 JP4441545B2 (ja) 2010-03-31

Family

ID=39792859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094716A Expired - Fee Related JP4441545B2 (ja) 2007-03-30 2007-03-30 半導体装置

Country Status (2)

Country Link
US (1) US8541891B2 (ja)
JP (1) JP4441545B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289999A (ja) * 2008-05-29 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2014022581A (ja) * 2012-07-19 2014-02-03 Nichia Chem Ind Ltd 発光装置およびその製造方法
US8773583B2 (en) 2010-05-14 2014-07-08 Sony Corporation Semiconductor device, method for manufacturing the same, and electronic device
WO2020059237A1 (ja) * 2018-09-20 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147665B2 (en) * 2007-11-06 2015-09-29 Fairchild Semiconductor Corporation High bond line thickness for semiconductor devices
JP5261255B2 (ja) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置
US8952552B2 (en) 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
US11158558B2 (en) * 2016-12-29 2021-10-26 Intel Corporation Package with underfill containment barrier
US20180226271A1 (en) 2017-01-31 2018-08-09 Skyworks Solutions, Inc. Control of under-fill using a film during fabrication for a dual-sided ball grid array package
US11152274B2 (en) * 2017-09-11 2021-10-19 Advanced Semiconductor Engineering, Inc. Multi-moldings fan-out package and process
KR102565715B1 (ko) * 2019-05-03 2023-08-10 삼성전자주식회사 반도체 패키지
US20230009495A1 (en) * 2021-07-09 2023-01-12 Innolux Corporation Electronic device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JP3362249B2 (ja) 1997-11-07 2003-01-07 ローム株式会社 半導体装置、およびその製造方法
US5942798A (en) * 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
JP3367886B2 (ja) 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP2000228487A (ja) 1999-02-08 2000-08-15 Rohm Co Ltd チップオンチップの半導体チップ
JP3764321B2 (ja) 2000-05-08 2006-04-05 ローム株式会社 半導体装置
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6614122B1 (en) * 2000-09-29 2003-09-02 Intel Corporation Controlling underfill flow locations on high density packages using physical trenches and dams
JP4727850B2 (ja) * 2001-06-21 2011-07-20 ローム株式会社 半導体電子部品
JP2003234362A (ja) 2002-02-12 2003-08-22 Yokogawa Electric Corp 半導体装置
JP2004179576A (ja) 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP2005150179A (ja) 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4415717B2 (ja) 2004-03-23 2010-02-17 ソニー株式会社 半導体装置及びその製造方法
US6987619B2 (en) * 2004-03-31 2006-01-17 General Electric Company Lens array package and fabrication method
JP2006054359A (ja) 2004-08-13 2006-02-23 Fujitsu Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289999A (ja) * 2008-05-29 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
US8773583B2 (en) 2010-05-14 2014-07-08 Sony Corporation Semiconductor device, method for manufacturing the same, and electronic device
JP2014022581A (ja) * 2012-07-19 2014-02-03 Nichia Chem Ind Ltd 発光装置およびその製造方法
US9412918B2 (en) 2012-07-19 2016-08-09 Nichia Corporation Light emitting device and method of manufacturing the same
WO2020059237A1 (ja) * 2018-09-20 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
US8541891B2 (en) 2013-09-24
JP4441545B2 (ja) 2010-03-31
US20080237892A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP4441545B2 (ja) 半導体装置
US10818628B2 (en) Semiconductor device with a semiconductor chip connected in a flip chip manner
US7339278B2 (en) Cavity chip package
JP5168160B2 (ja) 半導体装置及び半導体装置の製造方法
JP4901458B2 (ja) 電子部品内蔵基板
US20030141582A1 (en) Stack type flip-chip package
JP2008252026A (ja) 半導体装置
US11742329B2 (en) Semiconductor package
US12062605B2 (en) Semiconductor package including an interposer and method of fabricating the same
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
JP2010263108A (ja) 半導体装置及びその製造方法
US11842972B2 (en) Semiconductor device with a semiconductor chip connected in a flip chip manner
KR20210073958A (ko) 반도체 패키지
JP3857574B2 (ja) 半導体装置及びその製造方法
JP5139400B2 (ja) 半導体装置の製造方法
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
KR20080061969A (ko) 반도체 패키지 및 이의 제조 방법
US11373933B2 (en) Semiconductor package including composite molding structure
US20230187303A1 (en) Semiconductor package
KR20230060602A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
KR20230000725A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees