JP2010212628A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010212628A
JP2010212628A JP2009059988A JP2009059988A JP2010212628A JP 2010212628 A JP2010212628 A JP 2010212628A JP 2009059988 A JP2009059988 A JP 2009059988A JP 2009059988 A JP2009059988 A JP 2009059988A JP 2010212628 A JP2010212628 A JP 2010212628A
Authority
JP
Japan
Prior art keywords
resin
cavity
wiring board
mold
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009059988A
Other languages
English (en)
Inventor
Takao Nishimura
隆雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009059988A priority Critical patent/JP2010212628A/ja
Publication of JP2010212628A publication Critical patent/JP2010212628A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 配線基板に搭載された複数の半導体素子を溶融樹脂により封止する際、金型のサイズを大きくすることなく、当該金型のキャビティの樹脂注入辺(樹脂注入ゲートが設けられている側の辺)と対向する辺の近傍に於いて、溶融樹脂の逆流(還流)によって半導体素子に接続されたボンディングワイヤのワイヤループが変形してしまうことを、防止・抑制する。
【解決手段】 一方の主面に半導体素子31が搭載された配線基板30を、前記配線基板30の一方の主面に対応するキャビティが配設された樹脂封止用金型50内に配置する工程、及び 前記キャビティ内に封止用樹脂70を注入して、前記配線基板30の一方の主面を樹脂封止する工程を含む半導体装置の製造方法は、前記キャビティ内への封止用樹脂70の注入の際、前記配線基板30に選択的に配設された貫通孔41を介して、封止用樹脂70の一部を前記配線基板30の他方の主面側に導くことを特徴とする。
【選択図】 図10

Description

本発明は、半導体装置の製造方法に関し、特に、トランスファーモールド法による一括封止方法を用いて、配線基板に搭載された複数の半導体素子を樹脂により封止する半導体装置の製造方法に関する。
半導体装置の製造にあっては、大判の配線基板の一方の主面にマトリクス状に配置された複数の半導体素子を、トランスファーモールド法等の封止樹脂法を用いて一括して樹脂封止した後、−半導体素子単位をもって樹脂封止体及び配線基板を厚さ方向に切断して、個片化された複数個の半導体装置を得る方法(MAP:Molded Array Packaging方式とも称される)が採用されている。
この方法は、配線基板に搭載される半導体素子の数を複数として、一度の封止工程により当該複数の半導体素子を一括して封止することにより生産性を高めることができる。従って、FBGA(Fine pitch Ball Grid Array)型半導体装置、或いはFLGA(Fine pitch Land Grid Array)型半導体装置などの製造に好適とされる。
当該一括封止方式に於いては、予め、大判の配線基板の一方の主面に、複数の半導体素子が所定の間隔を於いて行列状に搭載・配置される。
そして、当該配線基板を、樹脂封止装置に於いて成型金型を構成する上金型と下金型との間に挟持し、当該上金型と下金型の一方又は両方に形成された前記キャビティ内に位置せしめる。この時、当該配線基板上に搭載された半導体素子、ならびに当該半導体素子の外部接続端子と前記配線基板上の電極端子とを接続するボンディングワイヤ等は当該キャビティ内に位置する。
当該大判の配線基板に搭載された複数の半導体素子をトランスファーモールド法により樹脂封止するにあたり、前記金型にあっては、矩形状を有する大判の配線基板を収容したキャビティに於いて、対向する2つの辺のうちの一方の辺に、当該辺に沿って一つ又は複数個の樹脂注入用ゲートが設けられる。封止用樹脂は、樹脂封止装置のポットに於いて溶融され、ランナ及びゲートを経由して、前記キャビティの一方の辺側から注入される。そして、当該封止様樹脂は、注入された辺に対向する他方の辺側に向かって流動し、当該キャビティの内部に充填される。これにより、前記半導体素子ならびにボンディングワイヤ等の樹脂封止が行われる。
ところで、かかるトランスファーモールド法に於いては、キャビティの内部全体への溶融樹脂の充填が完了する過程で、樹脂注入辺(注入ゲートが設けられている辺)と対向する辺(エア・ベントが設けられている辺)の近傍に於いて、キャビティの側壁に達した溶融樹脂が還流(逆流)する現象が生じる。
これについて、図1を参照して説明する。
下金型1の上面に形成された凹状の被処理基板収容部2に、上面にダイボンディングフィルム等の接着剤3を介して半導体素子4が搭載された配線基板5が載置されている。そして、上金型6に形成されたキャビティ7内には、前記配線基板5上に搭載された半導体素子4、ならびに当該半導体素子4の外部接続端子(図示せず)と配線基板5上の電極端子(図示せず)とを接続するボンディングワイヤ8等が受容されている。
そして、当該キャビティ7内に、封止用樹脂9が注入ゲート(図示せず)を介して充填される。尚、部位10は、エア・ベント部である。
図1に於いて、キャビティ7の左側に配置されている注入ゲート(図示せず)から、封止用樹脂が当該キャビティ7の内部全体へ充填される過程に於いて、当該キャビティ7の側壁7aに達した溶融樹脂9は、図1に於いて矢印FB1により示す方向に還流(逆流)を生ずる。
この様な溶融樹脂9の還流により、前記側壁7aの近傍に位置する半導体素子に接続されたボンディングワイヤ8に於いて、そのワイヤループに変形を生じる。かかる変形により、隣接するボンディングワイヤ間に於いて相互の接触が生じてしまい、当該半導体素子の試験時或いは動作時に電気的ショート(短絡)が発生する。
FBGA型半導体装置、或いはFLGA型半導体装置等に於いては、半導体装置の高集積化の要求に伴い、半導体素子の外部接続端子も微細化され、これに対応して半導体素子と配線基板とを接続するボンディングワイヤも、直径がより小さい(細い)ワイヤが用いられる。ボンディングワイヤの直径が細くなると、そのワイヤループは小さな応力によって容易に変形することから、ワイヤループの変形の問題はより顕著になる。
この様な、キャビティの側壁に達した溶融樹脂の還流(逆流)によるボンディングワイヤの変形を防止する手段として、特許文献1に於いては、キャビティのゲートとは反対側の長辺部分に沿って、ダミーキャビティを設け、キャビティとダミーキャビティとの間に、前記キャビティの長辺に沿ってその長さとほぼ等しくかつ長辺方向に連続した平行な隙間を設けた構成が提案されている。
また、特許文献2に於いては、回路基板に搭載された半導体素子の位置を、キャビティの中でゲート側に偏倚して配置させる態様が提案されている。
特開2000−12578号公報 特開2003−243433号公報
しかしながら、前記特許文献1に記載の態様では、キャビティの長辺部分に沿って連続して形成された隙間からダミーキャビティに溶融樹脂が流入する前に、ゲートとは反対側のキャビティの側壁に於いて溶融樹脂が跳ね返り、還流を生じてしまう。これについて、図2を参照して説明する。尚、図2に於いて、前記図1に示す構成に於ける部位と対応する部位には同じ符号を付してその説明を省略する。
特許文献1に記載された態様に従えば、図2に示すように、キャビティ7の、注入ゲート(図示せず)が設けられた辺と対向する辺に、キャビティ7の側壁7bを介して、ダミーキャビティ11が設けられている。
そして、当該キャビティ7とダミーキャビティ11との間に於いて、キャビティ7の側壁7bと配線基板との間には、キャビティ7の長辺部分に沿ってその長さとほぼ等しく且つ長辺方向に連続する平行な隙間12が形成されている。
溶融樹脂9は、キャビティ7の、図2の左側(前記ゲートが設けられている側)から右側(エア・ベント10が設けられている側)へ流れ、キャビティ7及びダミーキャビティ11の内部全体に充填される。
かかる構成にあっては、ダミィキャビティ11、ならびに側壁7bの設置により、溶融樹脂の均一な充填を行なうことができるとされている。
しかしながら、この様な構成にあっても、キャビティ7及びダミーキャビティ11の内部への溶融樹脂9の充填がなされる過程に於いて、前記側壁7bに達した溶融樹脂9が、図2に於いて矢印FB2により示す方向に還流する。これにより、当該側壁7bの近傍に位置する半導体素子4の電極に接続されたボンディングワイヤ8に於いて、そのワイヤループに変形を生じ、隣接するボンディングワイヤ間に於いて相互の接触が生じてしまう。
一方、特許文献2に記載された態様では、被処理回路基板よりも大きい平面形状を有するキャビティを設ける必要があり、金型が大形になってしまう。更に、封止用樹脂は、当該キャビティ内に於いて回路基板が位置しない箇所にも充填されることになる為、結果として、半導体装置としての個片化の際に廃棄される樹脂の量が増加してしまい、製造コストを抑えることが困難である。
本発明の実施の形態によれば、一方の主面に半導体素子が搭載された配線基板を、前記配線基板の一方の主面に対応するキャビティが配設された樹脂封止用金型内に配置する工程、及び前記キャビティ内に封止用樹脂を注入して、前記配線基板の一方の主面を樹脂封止する工程を含む半導体装置の製造方法に於いて、前記キャビティ内への封止用樹脂の注入の際、前記配線基板に選択的に配設された貫通孔を介して、封止用樹脂の一部を前記配線基板の他方の主面側に導くことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、配線基板に搭載された複数の半導体素子を溶融樹脂により封止する際、金型のサイズを大きくすることなく、当該金型のキャビティの樹脂注入辺(樹脂注入ゲートが設けられている側の辺)と対向する辺の近傍に於いて、溶融樹脂の逆流(還流)によって半導体素子に接続されたボンディングワイヤのワイヤループが変形してしまうことを、防止・抑制することができる。
従来の樹脂封止技術の問題点その1を説明するための金型の断面図である。 従来の樹脂封止技術の問題点その2を説明するための金型の断面図である。 本発明の実施の形態に係る半導体装置の製造方法が適用される配線基板を示す平面図である。 本発明の実施の形態に係る半導体装置の製造方法が適用される配線基板を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法が適用される配線基板の第1の変形例を示す平面図である。 本発明の実施の形態に係る半導体装置の製造方法が適用される配線基板の第2の変形例を示す平面図である。 本発明の実施の形態に係る半導体装置の製造方法に用いられる下金型の平面図である。 本発明の実施の形態に係る半導体装置の製造方法に用いられる上金型の平面図である。 金型の配線基板搭載部に配線基板を搭載し、型締めした状態を示す透視平面図である。 金型の配線基板搭載部に配線基板を搭載し、型締めした状態を示す断面図である。 キャビティの壁面形状の変形例を示す断面図である。 オーバーフローキャビティ部の第1の変形例を示す断面図である。 オーバーフローキャビティ部の第2の変形例を示す平面図である。 溶融樹脂をキャビティ内に注入した状態を示す透視平面図である。 溶融樹脂をキャビティ内に注入した状態を示す断面図である。 溶融樹脂のキャビティ内への注入が完了した状態を示す透視平面図である。 溶融樹脂のキャビティ内への注入が完了した状態を示す断面図である。 樹脂封止用金型から取り出された配線基板の状態を示す平面図である。 樹脂封止用金型から取り出された配線基板の状態を示す断面図である。 配線基板に外部接続端子を形成した状態を示す断面図である。 配線基板及び封止樹脂の切断箇所を示す平面図ならびに断面図である。 本発明の実施の形態に係る製造方法により形成された半導体装置を示す断面図である。 第2の変形例であるオーバーフローキャビティ部を有する樹脂封止用金型の、キャビティ部への溶融樹脂の注入が完了した状態を示す図である。 第2の変形例であるオーバーフローキャビティ部を有する樹脂封止用金型から取り出された配線基板の状態を示す断面図である。
以下、本発明の実施の形態について説明する。
先ず、本発明による半導体装置の製造方法が適用されるところの配線基板の構成について説明する。そして、当該半導体装置の製造方法に適用される金型、ならびに当該金型を適用しての半導体装置の製造方法について説明する。
1.本発明による半導体装置の製造方法が適用される配線基板
本発明の実施の形態に係る半導体装置の製造方法が適用される配線基板を、図3及び図4に示す。図3(a)に示される如く、当該配線基板30は、その平面形状が矩形であり、その一方の主面(上面)に、複数個(此処では72個)の半導体素子が、行列状(マトリクス状)に搭載されている。尚、図3(b)は、図3(a)に於いて破線Aにより囲繞した領域を拡大して示し、また、図4は、図3(a)に於いて線L1−L1をもって示す箇所の断面を示している。
当該配線基板30の一方の主面上にあっては、複数個の半導体素子が搭載される領域(第1領域、破線Bにより囲まれた領域)と、当該半導体素子が搭載される領域の周囲に於いて半導体素子が搭載されない領域(第2領域、破線Bにより囲まれた領域の外側の領域)とが設けられている。
半導体素子が搭載される領域は、後に説明する製造工程を経て半導体装置が形成されることから、半導体装置形成領域(Z1)と称する。一方、当該半導体素子が搭載される領域の周囲に位置して、半導体素子が搭載されない領域を半導体装置非形成領域(Z2)と称する。尚、当該配線基板30に於けるところの、後述する半導体装置の製造工程に於いて封止用樹脂により被覆される領域は、前記半導体装置形成領域Z1を含み、且つ当該半導体装置形成領域Z1よりも広く半導体装置非形成領域Z2に迄至って設定される。
また、図3(a)に於いて、破線Cで示す矩形状の領域は、半導体素子の搭載部であり、此処では、当該配線基板30の一方の主面上に、最多50個の半導体素子が搭載される形態が示されている。
当該配線基板30の半導体装置形成領域Z1に於いては、図3(b)及び図4に示される様に、複数の半導体素子31が、一定の間隔をおいて行列状に搭載される。当該半導体素子31は、その背面(機能素子、電子回路が形成されない面)に配置されたダイボンディングフィルム等の接着剤32を介して、配線基板30上に固着される。
そして、個々の半導体素子31の電極端子(電極パッド)33と配線基板30上の電極端子34は、金(Au)を主体とするボンディングワイヤ(線状部材)35を介して相互に接続される。
本発明にあっては、かかる配線基板30に於いて、当該配線基板30の一辺30E1に沿うところの半導体装置非形成領域Z2に、貫通孔41が複数個、当該辺30E1に沿って設けられている。ここでは、当該貫通孔41は、41−1乃至41−11の11個が設けられている。
当該貫通孔41は、当該辺30E1に沿うところの長辺を有する略矩形状の平面形状を呈し、その隅部が円弧状とされている。また、当該貫通孔41は、その中央部が、当該配線基板30に搭載された半導体素子31の配列の中間、或いは外側に位置して配設されている。尚、当該半導体素子31の配列とは、当該半導体素子31などを封止する樹脂の流れる方向に沿う配列をいう。
そして、当該貫通孔41に於いて対向する長辺間の距離、即ち開口幅Xは、樹脂封止金型に於けるキャビティの深さに対応して設定される。
当該貫通孔41が配設された配線基板30の一辺30E1は、樹脂封止工程に於いて、当該配線基板30が樹脂封止金型のキャビティ内に配置される際、当該金型に於ける樹脂注入部から遠い側、即ちエア・ベントの配設された側に位置して配置される。そして、当該貫通孔41は、半導体素子31などを封止する溶融樹脂の流動に対して、当該溶融樹脂が金型の内壁に衝突し逆流(還流)を生じる際、当該溶融樹脂の当該配線基板31裏面への流動を可能とする。
尚、当該貫通孔41は、その寸法、ならびに配線基板30に於ける配設位置について、種々の変形をなすことができる。かかる変形例を、図5ならびに図6に示す。当該図5、図6に於いて、(b)は、(a)に於いて破線Cにより囲まれた領域を拡大して示す。
[第1の変形例]
一つに、図5に示される様に、前記貫通孔を、配線基板30の一辺30E1に沿って、より長尺状の形態とすることができる。此処では、辺30E1に沿って、長尺状の貫通孔541−1,541−2が2つ配設されている。この様に、長尺状の形態とすることにより、図3に示す構成に比して、開口面積を増加させることかできる。
[第2の変形例]
或いは、図6に示される様に、貫通孔641−1乃至641−10を、配線基板30に搭載された半導体素子31の複数の配列に対応させて、即ち半導体素子31の配列それぞれの端部に位置して配設することもできる。
2.本発明による半導体装置の製造方法に適用される金型
本発明にかかる半導体装置の製造方法に適用される樹脂封止用金型50は、下金型(第1の金型)51、ならびに主キャビティが形成された上金型(第2の金型)52から構成される。
当該下金型51の、上面(上金型への対向面)を図7に示し、上金型52の、下面(下金型への対向面)を図8に示す。尚、図7及び図8にあっては、当該樹脂封止用金型50内に収容される被処理配線基板30に於ける樹脂封止部の外形を破線Bにより示し、当該樹脂封止用金型50に於ける構成要素との位置関係を明らかなものとしている。
また、当該樹脂封止用金型50に、前記被処理配線基板30を装着し、型締めを行なった状態を、図9に透視平面図をもって示す。当該図9にあっても、樹脂封止用金型50内に収容される被処理配線基板30に於ける樹脂封止部の外形を破線Bにより示している。
当該図9に示される型締めがなされた封止用金型50の線L2−L2に沿う断面を拡大し、図10に示す。そして、図10(b)は、図10(a)に於いて破線Dをもって囲まれた部位を拡大して示している。
図7に示される如く、下金型51の上面には、被処理配線基板30が収容・配置される配線基板搭載部53が設けられている。当該配線基板搭載部53の平面形状は、被処理配線基板30の外形形状・外形寸法に対応し、またその深さは当該被処理配線基板30の厚さに対応している。
また、当該下金型51に於いては、前記配線基板搭載部53から離間して貫通孔が設けられ、当該貫通孔内には中空円筒部54が形成されている。当該中空円筒部54は、封止用樹脂が投入されるポット部55を構成し、当該ポット部55内には、駆動部(図示せず)により鉛直方向に移動可能なプランジャ56が配設されている。かかるポット部55は、当該下金型51に複数個(図7に示す態様では5個)配設されている。
そして、配線基板搭載部53内には、当該配線基板搭載部53の外周を構成する四辺のうち、前記ポット部55から最も遠くに位置する辺、即ち注入ゲートが配設された辺と対向する辺の近傍に、当該辺に沿って、凹状の断面形状を有するオーバーフローキャビティ部300が、所定の深さをもって配設されている。
当該オーバーフローキャビティ部300は、溶融樹脂が上金型51に於けるキャビティ61内に流入する際の排気口となるエア・ベント部62に連通している。
当該オーバーフローキャビティ部300ならびにエア・ベント部62は、当該配線基板搭載部53に被処理配線基板30が配置された際、当該配線基板30に於ける半導体装置形成領域31の外側であって、半導体装置非形成領域Z2の下に位置するよう配設されている。
従って、被処理配線基板30が当該配線基板搭載部53に配置された際、当該配線基板30に設けられた貫通孔41は、当該オーバーフローキャビティ部300上に位置することになる。
一方、図8に示される如く、上金型52の下面、即ち下金型51への対向面に於いて、前記下金型51に於ける中空円筒部54の上部開口穴、即ち、前記ポット部55の開口面に対応した箇所に、カル部57が形成されている。尚、図8に於いて、前記下金型に於ける配線基板搭載部53に対向する部位を、二点鎖線により囲繞して示している。
図9に示される如く、樹脂封止用金型50が型閉めされた状態に於いて、ポット部55内で加熱溶融された封止用樹脂は、前記プランジャ56の上昇によりカル部57に流入される。即ち、前記ポット部55は、カル部57を介して、上金型51の下面(下金型への対向面)に配設されたランナ58に連通している。当該ランナ58は、複数のカル部57が共通に接続されている共通ランナ部58aと、上金型51の下面に向かって先細るテーパー状の断面形状を有する複数の直線状ランナ部58bとを具備する。
プランジャ56によりポット部55からカル部57に流入された封止用樹脂は、共通ランナ部58aを充填しつつ直線状ランナ部58bのそれぞれに流入する。複数の直線状ランナ58bは、当該直線状ランナ58b間を相互に結ぶ如く配設されたダミーキャビティ59に連通し、当該ダミーキャビティ59はライン状注入ゲート部60を介して、主(メイン)キャビティ61に連通している。
ダミーキャビティ59も直線状を有し、配線基板搭載部53に搭載される被処理配線基板30の半導体装置形成領域Z1よりも外側に位置して配置される。かかる構成により、主キャビティ61内に、封止用樹脂70は均一に注入される。
ダミーキャビティ59の深さ(鉛直方向の高さ)は、被処理配線基板30の半導体装置形成領域Z1の上方に位置する主キャビティ61の深さ(鉛直方向の高さ)と同等の深さとされている。また、ライン状注入ゲート部60の鉛直方向の高さは、主キャビティ61の形成深さ(鉛直方向の高さ)よりも小とされる。主キャビティ61は、その平面形状が被処理配線基板30の形状、寸法に対応して設定されており、またその深さ(鉛直方向の高さ)は、当然半導体素子31に接続されるボンディングワイヤ35のループ高さを越えるものとされる。
そして、前記ライン状注入ゲート部60に対向して、当該主キャビティ61を構成する上金型の内側面Pは、被処理配線基板30への対向部から配線基板30の上面への接触部に対して所定の傾斜角をもって拡大する、直線状の傾斜面とされている。
図10に示される如く、樹脂封止用金型50内に収容・配置された被処理配線基板31に設けられた貫通孔41は、上金型52に於ける主キャビティ61を形成する当該上金型52の内側面P、即ち当該主キャビティ61の被処理配線基板30への対向部から配線基板30の上面への接触部に対して所定の傾斜角をもって延びる直線状の傾斜面に対向する如く位置する。
尚、当該上金型の内側面Pに於ける傾斜面と、被処理配線基板31の主面(上面)とのなす角が45度以下となるよう、当該傾斜面の傾斜角が設定される。
また、前述の如く、被処理配線基板30に於ける貫通孔41は、下金型51に配設されたオーバーフローキャビティ部300上に位置する。従って、前記上金型52の傾斜した内側面P、配線基板30に於ける貫通孔41及びオーバーフローキャビティ部300は、配線基板30の主面に垂直な方向に、ほぼ重畳して位置する。
即ち、上金型52に於いて形成された主キャビティ61は、当該上金型52の内側面Pに於ける傾斜面に近接して位置するところの被処理配線基板30に設けられた貫通孔41を通して、下金型51に於けるオーバーフローキャビティ部300に連通している。
当該貫通孔41の開口幅X、即ち溶融樹脂の流れる方向に沿う開口の幅は、主キャビティ61の深さ(鉛直方向の高さ)よりも大きな寸法とされる。また、前記オーバーフローキャビティ部300の開口幅X1は、貫通孔41の開口幅Xよりも大きい。更に、被処理配線基板30と下金型51との間には、オーバーフローキャビティ部300に連通してエア・ベント62が配設されている。
そして、これら上金型52の内側面P即ち主キャビティ61の傾斜面、被処理配線基板30に設けられた貫通孔41、オーバーフローキャビティ部300、ならびにエア・ベント62は、当該被処理配線基板30に於ける半導体装置非形成領域Z2に対応して配置されている。
この様に、主キャビティ61を構成する上金型52の内側面Pが、被処理配線基板30への対向部から配線基板30の上面への接触部に対して所定の傾斜角を有する直線状の傾斜面とされていることから、当該主キャビシティ61内を流動してその内側面Pに到達した溶融樹脂は、当該内側面に於いて生ずる還流(逆流)の方向が大きく変えられてしまう。即ち、溶融樹脂流は、その還流(逆流)する主たる方向を、被処理配線基板30ならびに下金型51の方向へと変えられてしまう。
当該溶融樹脂の還流(逆流)の流れる方向に位置するところの被処理配線基板30には、選択的に貫通孔41が配設されており、且つ当該被処配線基板30の下に位置する下金型51には貫通孔41に対応して、オーバーフローキャビティ部300が配設されている。従って、前記傾斜面に於いて還流(逆流)を生じた溶融樹脂は、被処理配線基板30に於ける貫通孔41を通して、下金型51に於けるオーバーフローキャビティ部300内へ流入する。そして、当該オーバーフローキャビティ部300内に受容される。
この時、貫通孔41の開口寸法Xが、オーバーフローキャビティ部300の開口幅X1よりも小であることから、当該オーバーフローキャビティ部300内に流入した溶融樹脂が、当該貫通孔41を通して再び主キャビティ61内へ流入することは生じない。また、当該貫通孔41は、被処理配線基板30に上に搭載された半導体素子31の配列の間に対応して配設されている。従って、当該半導体素子31の配列の間を速やかに流れ、主キャビティ61を構成する内側面Pに到達した溶融樹脂は、オーバーフローキャビティ部300内に有効に流入する。
更に、キャビティ61内に収容・配置された被処理配線基板30上を溶融樹脂が流動する際、当該溶融樹脂のエア・ベント部62方向への流動は、当該被処理配線基板30の上面に於いて半導体素子31が搭載されていない箇所に於ける流動のほうが、半導体素子31が搭載されている箇所に比べ早い。
一方、図9に示される如く、貫通孔41−1乃至41−11は、隣接している半導体素子31の配列の延長線の間に、その開口中心が位置するように配設されている。従って、先にキャビティ61の内側面Pに到達した溶融樹脂を、貫通孔41−1乃至41−11を介して、オーバーフローキャビティ部300内に有効に流動させることができる。
この様な金型の構成、ならびに配線基板の構成により、前記ライン状注入ゲート部60に対向して主キャビティ61を構成する内側面Pに到達した溶融樹脂が、被処理配線基板30の方向従って当該被処理配線基板30上に搭載された半導体素子31方向へ還流(逆流)する量は、大きく減少する。
これにより、当該主キャビティ61に配置された被処理配線基板30の表面に搭載された半導体素子31に於いて、その電極に接続されているボンディングワイヤ35のワイヤループの変形が防止される。
従って、被処理配線基板30に搭載された半導体素子31を含む半導体装置を、高い製造歩留りをもって製造することができる。
尚、前記図8乃至図10に示される上金型52の構成にあっては、主キャビティ61の内側面Pを直線状の傾斜面をもって構成しているが、当該内側面Pの形状を円弧状とすることもできる。即ち、図11に示される様に、当該内側面Pを円弧状の傾斜面Prをもって構成することができる。かかる内側面の形状によれば、主キャビティ61内を流動し当該内側面に到達した溶融樹脂は、半導体素子31の置かれた方向へ流動することなく、図11に於いて矢印をもって示すように、貫通孔41に至り、当該貫通宛て41を通してオーバーフローキャビティ部300内へ流入する。
ところで、前記図7、図9及び図10に示される下金型51の構成にあっては、オーバーフローキャビティ部300の最深部を被処理配線基板30に設けられた貫通孔41の直下に位置せしめているが、当該オーバーフローキャビティ部300の形態はこれに限られるものではない。
即ち、図12に示される様に、当該オーバーフローキャビティ部300を構成する溝に於ける内側面のうち、半導体装置形成領域Z1側に位置する内側面Qを傾斜面とし、当該傾斜面Qを前記貫通孔41のほぼ直下に位置せしめる。この場合、当該オーバーフローキャビティ部300を構成する溝は、半導体装置形成領域Z1から、より遠のいた位置に配設される。かかる構成によれば、貫通孔41を介してオーバーフローキャビティ部300内に流入する溶融樹脂は、図12に於いて矢印をもって示す如く、当該オーバーフローキャビティ部300内に於ける傾斜面Qに沿って流動し、当該オーバーフローキャビティ部300内に容易に収容される。
そして、貫通孔41とオーバーフローキャビティ部300の中央部とが異なる位置にあることから、当該オーバーフローキャビティ部300上は、配線基板30により有効にカバーされる。これにより、当該オーバーフローキャビティ部300内に流入した溶融樹脂が主キャビティ61内へ流入することが、より効果的に防止される。
また、当該オーバーフローキャビティ部300を構成する溝は、図7或いは図10に示される、封止用樹脂の注入部に対向する辺に配設されることに限定されない。
即ち、図13に示される下金型51Yの如く、半導体素子31の配列に沿い且つ対向する2辺に、オーバーフローキャビティ部300a,300bを配設してもよい。当該対向する2辺に配設されるオーバーフローキャビティ部300a,300bは、半導体装置非形成領域Z2に位置し、且つ前記オーバーフローキャビティ部300の両端於いて当該オーバーフローキャビティ部300に連通して配設される。この結果、連続するオーバーフローキャビティ部300部は、その平面形状がコ字状を呈する。尚、対向する2辺に配設されるオーバーフローキャビティ部300a,300bは、同等の深さを有して配設される。そして、当該オーバーフローキャビティ部300a,300bのそれぞれに、エア・ベント62が配設される。
3.本発明による半導体装置の製造方法
上述の樹脂封止用金型50を用いた、本発明の実施の形態に係る半導体装置の製造方法について、前記図9、図10、および図14乃至図24を参照して説明する。
先ず、樹脂封止用金型50の下金型51の上面に形成された凹状の配線基板搭載部53に、一方の主面上に複数の半導体素子31が搭載され、当該半導体素子31の電極と配線基板に配設された電極との間を接続するボンディングワイヤが配設された被処理配線基板30を載置する。そして、上金型52に於ける主キャビティ61の内部に、前記半導体素子31及びボンディングワイヤ35等が受容された状態をもって、型締めを行なう。
かかる状態は、図9、図10に示される。尚、この段階で、下金型51ならびに上金型52は、内蔵する加熱機構(ヒーター、図示せず)により加熱されている。
かかる状態に於いて、固形状の封止用樹脂タブレット70Aを、中空円筒部54の開口部から落とし込み、ポット部55内に、駆動部(図示せず)により鉛直方向に運動自在に配設されたプランジャ56上に投入する。当該封止用樹脂タブレット70Aは、封止用樹脂であるエポキシ系樹脂、及び無機フィラー、硬化剤、離型剤等の添加物を含む。
前述の如く、下金型51と上金型52は、加熱機構により加熱されている為、プランジャ56上に投入された封止用樹脂タブレット70Aは溶融する。
そして、前記駆動部によりプランジャ56を上昇せしめ、溶融状態にある封止用樹脂70を、前記主キャビティ61内に注入する。当該封止用樹脂70が、主キャビティ61内へ注入されつつある状態(注入継続状態)を、図14ならびに図15に示す。尚、図15(a)は、図14に於いて線L3−L3をもって示す箇所の断面であり、また、図15(b)は、図15(a)に於いて破線Eにより囲まれた箇所を拡大して示している。
即ち、先ず、上面に溶融樹脂70が保持されたプランジャ56を、前記図10に示す状態から、上金型52に於けるカル部57方向に上昇せしめる。
当該樹脂装置50にあっては、5個のプランジャ56が配設されているが、これらのプランジャ56は同時に上昇する。尚、当該プランジャ56の上昇は、図示されない駆動機構により行なわれる。
プランジャ56の上昇により、当該プランジャ56により押圧された溶融樹脂70は、中空円筒部54の上部開口穴、即ちポット部55の開口部から、上金型51に於けるカル部57を通して、更に当該カル部57に連通しているランナ58(共通ランナ部58a、ランナ部58b)を通してダミーキャビティ部59に流入する。そして、当該溶融樹脂70は、当該ダミーキャビティ部59内に於いて一体化されつつライン状注入ゲート部60へ流入し、更に当該ライン状注入ゲート部60を通して、その先端部が当該注入ゲート部60とほぼ平行な直線状をなして、主キャビティ61内へ流入する。
これにより、当該主キャビティ61内に収容された被処理配線基板30の上面に搭載されている複数個の半導体素子31、ならびに当該半導体素子31から導出されているボンディングワイヤ35、ならびに当該被処理配線基板30の上面の表出部が、当該溶融樹脂70により被覆されてゆく。
本発明にかかる樹脂封止用金型50にあっては、前記封止用溶融樹脂70は、前記主キャビティ61内を充填しつつ流動し、更にその先端部は主キャビティ61を構成する内側面Pの近傍へ到達する。かかる状態を、図15(b)に示す。
この時、当該主キャビティ61を構成する内側面Pが傾斜面を有することから、流入した溶融樹脂70は、当該内側面Pに沿って配線基板30に設けられた貫通孔41方向へ流れる。そして、当該貫通孔41を通して、下金型51に設けられているオーバーフローキャビティ部300内へ流入する。
これにより、前記溶融樹脂70が、当該主キャビティ61を構成する内側面に於いて反射、還流して、前記半導体素子31の搭載部の方向へ流れることは、防止・抑制される。
従って、当該半導体素子31の電極端子に接続さているボンディングワイヤ35のワイヤループの変形、ならびに当該変形によるボンディングワイヤ相互間の接触が防止される。
この様にして、前記注入ゲート部60から流入した溶融樹脂70は、主キャビティ61内に充填され、更にオーバーフローキャビティ部300内に充填される。
かかる状態を図16及び図17に示す。尚、図17(a)は、図16に於いて線L4−L4をもって示す箇所の断面であり、また、図17(b)は、図17(a)に於いて破線Fにより囲まれた箇所を拡大して示している。図示される如く、溶融樹脂70の一部は、エア・ベント62内へも流入する。即ち、ゲート部59から、当該ゲート部59に対向する辺に向かって流れる封止用樹脂70の流動の均一性は高く維持される。
前記主キャビティ61内への溶融樹脂70の充填後、樹脂封止用金型50に設けられている加熱機構(ヒーター)による加熱により、当該溶融樹脂70を硬化せしめる。
しかる後、樹脂封止用金型50の型開きを行って、一方の主面上に搭載された複数の半導体素子31及びボンディングワイヤ35等が樹脂封止された配線基板30を、当該樹脂封止用金型50から取り出す。その後、恒温槽等を用い、当該配線基板30を例えば150℃〜190℃に加熱して、封止用樹脂70を完全硬化せしめる。
この様な工程により、配線基板30の一方の主面に搭載された複数個の半導体素子31、当該半導体素子31の電極端子から導出されたボンディングワイヤ35、ならびに当該半導体素子31の周囲に於ける配線基板30の一方の主面の表出部は、封止用樹脂により被覆、即ち樹脂封止される。
一方の主面が樹脂封止された配線基板30を、図18及び図19に示す。図18(a)は、半導体素子31が搭載された一方の主面を示し、図18(b)は、他方の主面(裏面)を示している。また図19は、図18に於いて線L5−L5をもって示す部位に於ける断面を示している。
当該図18及び図19に示される様に、配線基板30の一方の主面上には、封止用樹脂として前記主キャビティ61に対応して形成された半導体装置形成領域Z1を被覆する封止用樹脂部70S1と共に、その外側に位置して、即ち半導体装置非形成領域Z2に於いて、少なくとも前記ダミーキャビティ59内に充填された封止用樹脂からなる樹脂体70S2、ならびに前記オーバーフローキャビティ部300内に充填された封止用樹脂からなる樹脂体70S3が形成されている。
当該封止用樹脂の完全硬化後、配線基板30の他方の主面(裏面)に、個々の半導体素子に対応して、半田ボールからなる外部接続端子91を配設する。
即ち、配線基板30の他方の主面(裏面)を上とした状態に於いて、当該配線基板30の裏面に配設されている電極端子に、クリーム半田を介して半田ボールを配置し、加熱溶融(リフロー)することにより外部接続用端子91を形成する。
当該外部接続用端子91が配設された配線基板30の形態を、図20に示す。当該図20は、前記図19に対応する部位に於ける断面であって、個々の半導体素子に対応して外部接続用端子91が配設されている。
当該半田ボールからなる外部接続端子91の配設工程にあっては、前記配線基板30の主面がほぼ水平に保持される必要がある。
前述の如く、本実施の形態に於ける配線基板30にあっては、その一方の主面に、封止樹脂体70S1及び樹脂体70S2が、互いに同等の高さ(厚さ)を呈して形成されている。従って、当該配線基板30を、その一方の主面(上面)を下にして作業ステージ上に載置・保持し、他方の主面(裏面)に外部接続端子91を配設する際に、封止樹脂体70S1部及び樹脂体70S2部を支持することにより、当該配線基板30を傾斜させることなく保持することができる。これにより、当該配線基板30の他方の主面に対する外部接続端子91の配設を容易に行なうことができる。
尚、前記ダミィキャビティ59が適用されず、もって樹脂体70S2が形成されない場合であっても、封止樹脂体70S1部が相当の広さを有することから、当該配線基板30を傾斜させることなく保持することができる。
この様に、他方の主面(裏面)に外部接続端子91の配設がなされた配線基板30に対して所謂ダイシング処理を施し、当該配線基板30を封止用樹脂70と共にその厚さ方向に切断・分離して、個々の半導体装置に分離(個片化)する。
即ち、ダイシングソー(図示せず)を用い、図21に於いて破線CLにて描かれたダイシングラインに沿って、配線基板30を封止用樹脂70と共に切断して、個片化された最大50個の半導体装置を得る。
図21(a)は、半導体素子31が搭載された一方の主面を示し、図21(b)は、図21(a)に於いて線L6−L6をもって示す部位に於ける断面を示している。
かかるダイシング処理にあっては、被処理配線基板30を、その他方の主面(裏面)を上とし、ダイシングテープ(図示せず)を介して作業テーブル(図示せず)上に配置して、当該配線基板30側から封止樹脂体70S1方向にダウンカットを行う。
かかるダウンカットによれば、配線基板30と封止樹脂体70S1との間に剥離を生ずることが防止される。この時、前記封止樹脂体70S1及び樹脂体70S2が同等の高さを有することから、配線基板30の主面とダイシングテーブルの表面は平行となり、当該配線基板30及び封止樹脂体70S1のダイシング処理は容易且つ確実に行なわれる。
前述の如く、ダミィキャビティ59が適用されず、もって樹脂体70S2が形成されない場合でも、封止樹脂体70S1部が相当の広さを有することから、当該配線基板30を傾斜させることなく保持することができる。
前記配線基板30と当該配線基板30の一方の主面を被覆する封止樹脂体70S1が、ダイシングラインQに沿って、その厚さ方向にダイシング処理されることにより、個片化された半導体装置100を、図22に示す。
即ち、当該半導体装置100にあっては、配線基板30Sの一方の主面(上面)に、接着材32を介して半導体素子31が搭載され、当該半導体素子31の電極端子と前記配線基板に配設された電極端子との間はボンディングワイヤ35により接続されており、更に当該半導体素子31ならびにボンディングワイヤ35は封止用樹脂70Sにより被覆されている。そして、配線基板30Sの他方の主面(下面)には、外部接続用端子91が複数個配設されている。
一方、前記図13に示す下金型51Yを適用した場合には、オーバーオーバーフローキャビティ部は、前記オーバーフローキャビティ部300よりも容量が大きく、より多量の溶融樹脂を受容することができる。
即ち、当該下金型51Yを適用した場合には、図23に示される様に、配線基板30の裏面に形成される樹脂部70Sは、前記貫通孔41に対応して配設されたオーバーフローキャビティ部300に受容された樹脂部70S6−1と、その両端部から延在するオーバーフローキャビティ部300a、300bに受容された樹脂部70S6−2ならびに樹脂部70S6−3とからなる。当該樹脂部は、略コ字状の平面形状を呈する。
当該下金型51Yを適用して樹脂封止された配線基板30の、図23に於いて線L7−L7をもって示す箇所の断面を、図24に示す。
図24に示すように、樹脂封止成型用金型50から取り出された配線基板30の半導体装置形成領域には封止樹脂体70S1が形成され、配線基板30の裏面には、互いに厚さが略等しい樹脂体70S6−1、70S6−2及び70S6−3が形成される。当該樹脂体70S6−2及び70S6−3は、樹脂体70S6−1の両端部に於いて、当該樹脂体70S6−1に連続している。そして、当該樹脂体70S6−1乃至70S6−3の上面は、配線基板30の主面とほぼ並行な面となる。
従って、半導体素子搭載部を覆う樹脂封止体の表面に、レーザー光等により文字、数字、記号等の描画・マーキングを行う捺印工程など、樹脂封止工程後の工程に於いて、当該配線基板を作業ステージ等の主面と並行して載置、保持することができ、当該捺印工程等を容易に行うことができる。
また、捺印工程等に於いて用いられる作業ステージ等を、樹脂封止体の凹凸形状に合わせた特殊な形状にすることが不要になり、製造コストを抑制することができる。
尚、平行する樹脂体70S6−2及び樹脂体70S6−3の高さを等しく、且つ樹脂体70S6−1の高さよりも高くした場合であっても、同等の効果を得ることができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内に於いて、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1)
一方の主面に半導体素子が搭載された配線基板を、前記配線基板の一方の主面に対応するキャビティが配設された樹脂封止用金型内に配置する工程、及び
前記キャビティ内に封止用樹脂を注入して、前記配線基板の一方の主面を樹脂封止する工程を含む半導体装置の製造方法に於いて、
前記キャビティ内への封止用樹脂の注入の際、前記配線基板に選択的に配設された貫通孔を介して、封止用樹脂の一部を前記配線基板の他方の主面側に導くことを特徴とする半導体装置の製造方法。
(付記2)
前記配線基板に於ける貫通孔を、前記キャビティを構成する金型に於いて封止用樹脂の流動路の終端側に位置するところの傾斜した内側面に対応して、金型内に配置することを特徴とする付記1記載の半導体装置の製造方法。
(付記3)
前記配線基板の一方の主面を封止する樹脂を、前記貫通孔を介して、金型内に配設されたオーバーフローキャビティ内に受容することを特徴とする付記1記載の半導体装置の製造方法。
(付記4)
前記配線基板の一方の主面を被覆し、前記キャビティを構成する金型に於ける傾斜した内側面に達した樹脂を、前記配線基板に於ける貫通孔を介して、金型内に配設されたオーバーフローキャビティ内に受容することを特徴とする付記1記載の半導体装置の製造方法。
(付記5)
前記配線基板の一方の主面には、複数個の半導体素子が行列状に搭載され、当該半導体素子の電極にはボンディングワイヤが接続されていることを特徴とする付記1記載の半導体装置の製造方法。
(付記6)
前記貫通孔の短手方向の穴径長さは、前記キャビティの深さより長いことを特徴とする付記1乃至5いずれか一項記載の半導体装置の製造方法。
(付記7)
前記複数の半導体素子は前記配線基板に行列状に配設されており、
前記封止樹脂体を形成する工程の後に、隣接する半導体素子間を切断ラインとして、前記封止樹脂体と前記配線基板とを切断する工程を更に含み、
前記配線基板に形成された前記貫通孔の略中心箇所が、前記切断ライン上に位置する箇所に位置していることを特徴とする付記1乃至6いずれか一項記載の半導体装置の製造方法。
(付記8)
前記オーバーフローキャビティは、前記ゲート部から最も離間した箇所と、前記配線基板の対向する2辺に沿った箇所とに形成されていることを特徴とする付記1乃至7いずれか一項記載の半導体装置の製造方法。
(付記9)
前記配線基板の対向する2辺に沿った箇所に形成された前記オーバーフローキャビティは互いに略同じ深さを有していることを特徴とする付記8記載の半導体装置の製造方法。
(付記10)
前記ゲート部は、前記キャビティの外周の一部に沿って、前記キャビティの高さより低い高さで連続的に形成されていることを特徴とする付記1乃至9いずれか一項記載の半導体装置の製造方法。
30 配線基板
31 半導体素子
35 ボンディングワイヤ
50 樹脂封止成型金型
51 下金型
52 上金型
60 注入ゲート部
61 主キャビティ
62 エア・ベント
70 封止用樹脂
41、541、641 貫通孔
300、350 オーバーフローキャビティ部

Claims (5)

  1. 一方の主面に半導体素子が搭載された配線基板を、前記配線基板の一方の主面に対応するキャビティが配設された樹脂封止用金型内に配置する工程、及び
    前記キャビティ内に封止用樹脂を注入して、前記配線基板の一方の主面を樹脂封止する工程を含む半導体装置の製造方法に於いて、
    前記キャビティ内への封止用樹脂の注入の際、前記配線基板に選択的に配設された貫通孔を介して、封止用樹脂の一部を前記配線基板の他方の主面側に導くことを特徴とする半導体装置の製造方法。
  2. 前記配線基板に於ける貫通孔を、前記キャビティを構成する金型に於いて封止用樹脂の流動路の終端側に位置するところの傾斜した内側面に対応して、金型内に配置することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記配線基板の一方の主面を封止する樹脂を、前記貫通孔を介して、金型内に配設されたオーバーフローキャビティ内に受容することを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記配線基板の一方の主面を被覆し、前記キャビティを構成する金型に於ける傾斜した内側面に達した樹脂を、前記配線基板に於ける貫通孔を介して、金型内に配設されたオーバーフローキャビティ内に受容することを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記配線基板の一方の主面には、複数個の半導体素子が行列状に搭載され、当該半導体素子の電極にはボンディングワイヤが接続されていることを特徴とする請求項1記載の半導体装置の製造方法。
JP2009059988A 2009-03-12 2009-03-12 半導体装置の製造方法 Pending JP2010212628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009059988A JP2010212628A (ja) 2009-03-12 2009-03-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009059988A JP2010212628A (ja) 2009-03-12 2009-03-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010212628A true JP2010212628A (ja) 2010-09-24

Family

ID=42972470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009059988A Pending JP2010212628A (ja) 2009-03-12 2009-03-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010212628A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012192532A (ja) * 2011-03-15 2012-10-11 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
US20140301055A1 (en) * 2013-04-09 2014-10-09 Samsung Electronics Co., Ltd. Printed circuit board including through region and semiconductor package formed by using the same
JP2017159630A (ja) * 2016-03-11 2017-09-14 東芝メモリ株式会社 金型

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012192532A (ja) * 2011-03-15 2012-10-11 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
US20140301055A1 (en) * 2013-04-09 2014-10-09 Samsung Electronics Co., Ltd. Printed circuit board including through region and semiconductor package formed by using the same
KR20140122133A (ko) * 2013-04-09 2014-10-17 삼성전자주식회사 관통부를 갖는 인쇄 회로 기판 및 이를 이용하여 형성된 반도체 패키지
US9431272B2 (en) 2013-04-09 2016-08-30 Samsung Electronics Co., Ltd. Printed circuit board including through region and semiconductor package formed by using the same
KR102017829B1 (ko) 2013-04-09 2019-09-03 삼성전자 주식회사 관통부를 갖는 인쇄 회로 기판 및 이를 이용하여 형성된 반도체 패키지
JP2017159630A (ja) * 2016-03-11 2017-09-14 東芝メモリ株式会社 金型
CN107180771A (zh) * 2016-03-11 2017-09-19 东芝存储器株式会社 模具
CN107180771B (zh) * 2016-03-11 2020-08-14 东芝存储器株式会社 模具

Similar Documents

Publication Publication Date Title
US7772687B2 (en) Multiple electronic component containing substrate
US8614119B2 (en) Semiconductor device with heat spreader
CN102593015B (zh) 半导体器件的制造方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2008047573A (ja) 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP2001053094A (ja) 樹脂封止方法及び装置
JP2012195330A (ja) 半導体装置の製造方法
US20140091479A1 (en) Semiconductor device with stacked semiconductor chips
JP5667381B2 (ja) 半導体装置及びその製造方法
KR102437774B1 (ko) 인쇄 회로 기판
JP2010212628A (ja) 半導体装置の製造方法
JP2014204082A (ja) 半導体装置の製造方法
US20140027904A1 (en) Semiconductor device
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2015220235A (ja) 半導体装置
JP2010263108A (ja) 半導体装置及びその製造方法
JP2010165890A (ja) 半導体装置の製造方法及び樹脂封止用金型
JP2016025198A (ja) 半導体装置の製造方法
US11309236B2 (en) Semiconductor device
US11929308B2 (en) Flip chip package assembly
US20230067918A1 (en) Leadframe-less laser direct structuring (lds) package
KR100955642B1 (ko) 반도체 패키지 몰딩 방법
TWI697091B (zh) 具外金屬元件之半導體封裝結構及其製法
JP2011204786A (ja) 半導体装置の製造方法
JP2007095964A (ja) 半導体装置の製造方法