JP2010165890A - 半導体装置の製造方法及び樹脂封止用金型 - Google Patents

半導体装置の製造方法及び樹脂封止用金型 Download PDF

Info

Publication number
JP2010165890A
JP2010165890A JP2009007257A JP2009007257A JP2010165890A JP 2010165890 A JP2010165890 A JP 2010165890A JP 2009007257 A JP2009007257 A JP 2009007257A JP 2009007257 A JP2009007257 A JP 2009007257A JP 2010165890 A JP2010165890 A JP 2010165890A
Authority
JP
Japan
Prior art keywords
cavity
resin
semiconductor device
mold
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009007257A
Other languages
English (en)
Inventor
Takao Nishimura
隆雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009007257A priority Critical patent/JP2010165890A/ja
Publication of JP2010165890A publication Critical patent/JP2010165890A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】配線基板に搭載された複数の半導体素子を溶融樹脂で封止する半導体装置の製造方法であって、溶融樹脂の還流に因りボンディングワイヤのワイヤループが変形することを防止・抑制することができる半導体装置の製造方法、及び当該製造方法に適用される樹脂封止用金型を提供する。
【解決手段】配線基板30上に搭載された複数の半導体素子31を、樹脂封止用金型50を用いて樹脂封止する工程に於いて、封止用樹脂70を、注入ゲートを介して、被処理配線基板30が配置されたキャビティ61内に充填すると共に、キャビティ61内を通過した封止用樹脂70を、キャビティ61に連通して配設され、キャビティ61よりも大なる高さの空間を具備したキャビティ拡張部63内へ流入せしめることを有することを特徴とする半導体装置の製造方法。
【選択図】図12

Description

本発明は、半導体装置の製造方法及び金型に関し、特に、トランスファーモールド法による一括封止方法を用いて、配線基板に搭載された複数の半導体素子を溶融樹脂で封止する半導体装置の製造方法、及び当該製造方法に適用される樹脂封止用金型に関する。
半導体装置の製造にあっては、大判の配線基板の一方の主面にマトリクス状に配設された複数の半導体素子を、トランスファーモールド法等の封止樹脂法を用いて一括で樹脂封止し、しかる後、半導体素子単位をもって樹脂封止体及び配線基板を厚さ方向に切断して、個片化された複数個の半導体装置を得る方法(MAP:Molded Array Packaging方式とも称される)が採用されている。
この方法は、配線基板に搭載される半導体素子の数を複数として、一度の封止工程により当該複数の半導体素子を一括して封止することにより生産性を高めることができる。従って、FBGA(Fine pitch Ball Grid Array)型半導体装置、或いはFLGA(Fine pitch Land Grid Array)型半導体装置などの製造に好適とされる。
当該一括封止方式に於いては、予め、大判の配線基板の一方の主面に、複数の半導体素子が所定の間隔を於いて行列状に搭載・配置される。
そして、当該配線基板を、樹脂封止装置に於いて成型金型を構成する上金型と下金型との間に挟持し、当該上金型と下金型の一方又は両方に形成された前記キャビティ内に位置せしめる。この時、当該配線基板上に搭載された半導体素子、ならびに当該半導体素子の外部接続端子と前記配線基板上の電極端子とを接続するボンディングワイヤ等は当該キャビティ内に位置する。
当該大判の配線基板に搭載された複数の半導体素子をトランスファーモールド法により樹脂封止するにあたり、前記金型にあっては、矩形状を有する大判の配線基板を収容したキャビティに於いて、対向する2つの辺のうちの一方の辺に、当該辺に沿って一つ又は複数個の樹脂注入用ゲートが設けられる。
封止用樹脂は、樹脂封止装置のポットに於いて溶融され、ランナ及びゲートを経由して、前記キャビティの一方の辺側から注入され、注入辺と対向する他方の辺側に向かって流動して、当該キャビティの内部に充填され、前記半導体素子ならびにボンディングワイヤ等の樹脂封止が行われる。
ところで、かかるトランスファーモールド法に於いては、キャビティの内部全体への溶融樹脂の充填が完了する過程で、樹脂注入辺(注入ゲートが設けられている辺)と対向する辺(エア・ベントが設けられている辺)の近傍に於いて、キャビティの側壁に達した溶融樹脂が還流する現象が生じる。
これについて、図1を参照して説明する。
下金型1の上面に形成された凹状の被処理基板収容部2に、上面にダイボンディングフィルム等の接着剤3を介して半導体素子4が搭載された配線基板5が載置されている。そして、上金型6に形成されたキャビティ7内には、前記配線基板5上に搭載された半導体素子4、ならびに当該半導体素子4の外部接続端子(図示せず)と配線基板5上の電極端子(図示せず)とを接続するボンディングワイヤ8等が受容されている。
そして、当該キャビティ7内に、封止用樹脂9が、注入ゲート(図示せず)を介して充填される。尚、部位10は、エア・ベント部である。
図1に於いて、当該キャビティ7の左側に配置された注入ゲート(図示せず)から、封止用樹脂が当該キャビティ7の内部全体へ充填される過程に於いて、当該キャビティ7の右側の側壁7aに達した溶融樹脂9は、矢印Aにより示す方向に還流(逆流)する。
この様な溶融樹脂の還流により、前記右側の側壁7aの近傍に位置する半導体素子に接続されたボンディングワイヤ8に於いて、そのワイヤループの変形が生じ、隣接するボンディングワイヤ間に於いて相互の接触が生じて、電気的ショート(短絡)が発生する恐れがある。
FBGA型半導体装置、或いはFLGA型半導体装置等に於いては、半導体装置の高集積化の要求に伴い、半導体素子の外部接続端子も微細化され、これに対応して半導体素子と配線基板とを接続するボンディングワイヤも、直径がより小さい(細い)ワイヤが用いられる。ボンディングワイヤの直径が細くなると、ワイヤループは小さな応力によって変形し易くなり、上記ワイヤループの変形の問題はより顕著になる。
この様な、キャビティの側壁に達した溶融樹脂の還流(逆流)によるボンディングワイヤの変形を防止する手段として、キャビティのゲートとは反対側の長辺部分に沿って、ダミーキャビティを設け、キャビティとダミーキャビティとの間に、前記キャビティの長辺部分に沿ってその長さとほぼ等しくかつ長辺方向に連続した平行な隙間を設けている構成が提案されている。
また、回路基板に搭載された半導体素子の位置を、キャビティの中でゲート側に偏倚して配置させる態様が提案されている。
特開2000−12578号公報 特開2003−243433号公報
しかしながら、前記特許文献1に記載の態様では、キャビティの長辺部分に沿って連続して形成された隙間からダミーキャビティに溶融樹脂が流入する前に、ゲートとは反対側のキャビティの側壁に溶融樹脂が跳ね返るため、溶融樹脂の還流は抑制されない。これについて、図2を参照して説明する。尚、図2に於いて、図1に示す構成に於ける部位と対応する部位には同じ符号を付してその説明を省略する。
特許文献1に記載された態様に従えば、図2に示すように、キャビティ7の、注入ゲート(図示せず)が設けられた辺と対向する辺に、キャビティ7の側壁7bを介して、ダミーキャビティ11が設けられている。
そして、当該キャビティ7とダミーキャビティ11との間に於いて、キャビティ7の側壁7bと配線基板との間には、キャビティ7の長辺部分に沿ってその長さとほぼ等しく且つ長辺方向に連続する平行な隙間12が形成される。
溶融樹脂9は、キャビティ7の、図2の左側(前記ゲートが設けられている側)から右側(ベント10が設けられている側)へ注入され、キャビティ6及びダミーキャビティ11の内部全体に充填される。かかる構成にあっては、ダミィキャビティ11、側壁7bの設置により、溶融樹脂の均一な充填を行なうことができるとされている。
しかしながら、この様な構成にあっても、キャビティ7及びダミーキャビティ11の内部への溶融樹脂9の充填がなされる過程に於いて、前記側壁7aに達した溶融樹脂9が、図2に於いて矢印Bにより示す方向に還流する。これにより、当該側壁7aの近傍に位置する半導体素子4の電極に接続されたボンディングワイヤ8に於いて、そのワイヤループに変形が生じ、隣接するボンディングワイヤ間に於いて相互の接触が生じ、電気的短絡を生じてしまう恐れがある。
一方、特許文献2に記載された態様では、被処理回路基板よりも大きい平面形状を有するキャビティを設ける必要があり、金型が大形になってしまう。更に、封止用樹脂は、当該キャビティ内に於いて回路基板が位置しない箇所にも充填されることになる為、結果として、半導体装置としての小片変の際に廃棄される樹脂の量が増加してしまい、製造コストを抑えることは困難である。
本発明は、上記の点に鑑みてなされたものであって、配線基板に搭載された複数の半導体素子を溶融樹脂で封止する半導体装置の製造方法であって、樹脂封止用金型の大形化を招くことなく、且つ当該金型のキャビティの樹脂注入辺(ゲートが設けられている辺)と対向する辺、即ち、ベントが設けられている側の辺の近傍に於いて、溶融樹脂の還流に因りボンディングワイヤのワイヤループが変形することを防止・抑制することができる半導体装置の製造方法、及び当該製造方法に適用される樹脂封止用金型を提供するものである。
本発明の実施の形態の一観点によれば、配線基板上に搭載された複数の半導体素子を、樹脂封止用金型を用いて樹脂封止する工程に於いて、封止用樹脂を、注入ゲートを介して、被処理配線基板が配置されたキャビティ内に充填すると共に、当該キャビティ内を通過した封止用樹脂を、当該キャビティに連通して配設され、当該キャビティよりも大なる高さの空間を具備したキャビティ拡張部内へ流入せしめることを有することを特徴とする半導体装置の製造方法が提供される。
本発明の実施の形態の別の観点によれば、下金型ならびに上金型をもって構成され、前記下金型ならびに前記上金型の型締めにより、樹脂注入ゲートと、当該注入ゲートに連通して設けられ、被処理物を受容して当該被処理物を樹脂封止するに必要な高さを有する空間を形成するキャビティと、前記キャビティに連通して設けられ、当該該キャビティよりも大なる高さの空間を具備してなるキャビティ拡張部と、が形成されることを特徴とする樹脂封止用金型が提供される。
本発明によれば、配線基板に搭載された複数の半導体素子を溶融樹脂で封止する半導体装置の製造方法であって、金型のサイズを大きくすることなく、金型のキャビティの樹脂注入辺(ゲートが設けられている側の辺)と対向する辺、即ち、ベントが設けられている側の辺の近傍に於いて、溶融樹脂の還流に因りボンディングワイヤのワイヤループが変形することを抑制することができる方法、ならびに当該半導体装置の方法に適用される樹脂封止用金型を提供することができる。
従来技術の問題点(その1)を説明するための図である。 従来技術の問題点(その2)を説明するための図である。 本発明の実施の形態に係る半導体装置の製造方法が適用される配線基板を示す図(その1)である。 本発明の実施の形態に係る半導体装置の製造方法が適用される配線基板を示す図(その2)である。 本発明の実施の形態に係る半導体装置の製造方法に用いられる金型の断面図である。 配線基板を配線基板搭載部に搭載し型締めした状態を示す図(その1)である。 配線基板を配線基板搭載部に搭載し型締めした状態を示す図(その2)である。 キャビティの拡張部の第1の変形例を示す図である。 キャビティの拡張部の第2の変形例を示す図である。 キャビティの拡張部の第3の変形例を示す図である。 溶融樹脂をキャビティ内に注入したときの状態を示す図(その1)である。 溶融樹脂をキャビティ内に注入したときの状態を示す図(その2)である。 溶融樹脂のキャビティへの注入が完了した状態を示す図(その1)である。 溶融樹脂のキャビティへの注入が完了した状態を示す図(その2)である。 半導体素子が搭載された主面が樹脂封止された配線基板を示す図である。 配線基板に外部接続端子を形成した状態を示す図である。 配線基板及び封止樹脂の切断箇所を示す図である。 本発明の実施の形態に係る製造方法により形成された半導体装置を示す図である。
以下、本発明の実施の形態について説明する。
先ず、複数の半導体素子が搭載され、本発明による半導体装置の製造方法により樹脂封止される配線基板の構成について説明する。次いで、当該前記半導体装置の製造方法に適用される樹脂封止用金型の構成について説明し、更に、当該樹脂封止用金型を用いての半導体装置の製造方法について説明する。
1.本発明の実施の形態に係る配線基板
本発明の実施の形態に係る半導体装置の製造方法が適用される配線基板を、図3及び図4に示す。
図3(a)に示される如く、当該配線基板30は、その平面形状が矩形であり、その一方の主面(上面)に、複数個(此処では72個)の半導体素子が、行列状に搭載される。尚、図3(b)は、図3(a)に於いて破線Cにより囲繞した領域を拡大して示し、また、図4は、図3(a)に於いてD−Dで示す箇所の断面を示している。
当該配線基板30の一方の主面上にあっては、複数個の半導体素子が搭載される領域(第1領域、点線Eにより囲まれた領域)と、当該半導体素子が搭載される領域の周囲に於いて半導体素子が搭載されない領域(第2領域、点線Eにより囲まれた領域の外側の領域)とが設けられている。
半導体素子が搭載される領域は、後に説明する製造工程を経て半導体装置が形成されることから、半導体装置形成領域(Z1)と称する。一方、当該半導体素子が搭載される領域の周囲に位置して、半導体素子が搭載されず半導体装置として形成されない領域を半導体装置非形成領域(Z2)とする。
尚、当該配線基板30に於けるところの、後述する半導体装置の製造工程に於いて封止用樹脂により被覆される領域は、前記半導体装置形成領域Z1を含んで当該半導体装置形成領域Z1よりも広く設定される。また、図3(a)に於いて、点線Fで示す矩形状領域は、半導体素子の搭載部であり、此処では配線基板30の一方の主面上に、最多72個の半導体素子が搭載される形態が示されている。
当該配線基板30の半導体装置形成領域Z1に於いては、図3(b)及び図4に示される様に、複数の半導体素子31が、一定の間隔をおいて行列状(マトリクス状)に搭載される。当該半導体素子31は、その背面(電子回路が形成されない面)に配設されたダイボンディングフィルム等の接着剤32を介して、配線基板30上に固着される。
そして、個々の半導体素子31の電極端子(電極パッド)33と配線基板30上の電極端子34は、金(Au)を主体とするボンディングワイヤ(線状部材)35を介して相互に接続されている。
2.本発明による半導体装置の製造方法に適用される樹脂封止用金型
本発明による半導体装置の製造方法に適用される樹脂封止用金型の構成を、図5に示す。尚、図5(b)は、図5(a)に於いて点線Gにより囲まれた部分を拡大して示している。
当該樹脂封止用金型50は、下金型(第1の金型)51、ならびに上金型(第2の金型)52を具備する。
下金型51の上面には、被処理配線基板30が収容・配置される配線基板搭載部53が、設けられている。当該配線基板搭載部53の平面形状は被処理配線基板の形状・面積に対応し、またその深さは被処理配線基板の厚さに対応している。
また、当該下金型51に於いては、前記配線基板搭載部53から離間して貫通孔が設けられ、当該貫通孔内には中空円筒部54が形成されている。当該中空円筒部54は、封止用樹脂が投入されるポット部55を構成し、当該ポット部55内には、駆動部(図示せず)により鉛直方向に移動可能なプランジャ56が配設されている。かかるポット部55は、当該下金型51に複数配設されている。
一方、上金型52の下面、即ち下金型51への対向面に於いて、前記下金型51に於ける中空円筒部54の上部開口穴、即ち、前記ポット部55の開口面に対応した箇所に、カル部57が形成されている。当該樹脂封止用金型50が型閉めされた状態に於いて、ポット部55内で加熱溶融された封止用樹脂は、前記プランジャ56の上昇によりカル部57に流入される。
即ち、前記ポット部55は、カル部57を介して、上金型51の下面(下金型への対向面)に配設されたランナ58に連通している。当該ランナ58は、複数のカル部57が共通に接続されている共通ランナ部58aと、上金型51の下面に向かって先細るテーパー状の断面形状を有する複数の直線状ランナ部58bとを具備する。
プランジャ56によりポット部55からカル部57に流入された封止用樹脂は、共通ランナ部58aを充填しつつ直線状ランナ部58bのそれぞれに流入する。
複数の直線状ランナ58bは、当該直線状ランナ58b間を相互に結ぶ如く配設されたダミーキャビティ59に連通し、当該ダミーキャビティ59はライン状ゲート部(注入口)60を介して、主(メイン)キャビティ61に連通している。
当該ダミーキャビティ59も直線状を有し、配線基板搭載部53に搭載される配線基板30の半導体装置形成領域Z1よりも外側に、すなわち半導体装置非形成領域Z2に位置して配置される。
また、ダミーキャビティ59は、その深さ(鉛直方向の高さ)Hが、被処理配線基板30の半導体装置形成領域Z1の上方に位置する主キャビティ61の深さ(鉛直方向の高さ)Iよりも大となるよう設定されている。そして、ライン状ゲート部60の鉛直方向の高さJは、主キャビティ61の形成深さ(鉛直方向の高さ)Iよりも小とされる。
主キャビティ61は、その平面形状が被処理配線基板30の形状、寸法に対応して設定されており、またその深さ(鉛直方向の高さ)Iは、当然半導体素子31に接続されるボンディングワイヤ35のループ高さを越えるものとされる。
この様な構成を有する樹脂封止用金型50に、前記被処理配線基板30を装着し、型締めを行なった状態を、図6ならびに図7に示す。尚、図7(a)は、図6に於いてK−Kで示す箇所の断面であり、また、図7(b)は、図7(a)に於いて破線Lにより囲まれた箇所を拡大して示している。
図6に示される様に、ゲート部60は、前述の如くラインゲート構造を有し、主キャビティ61の一辺に沿って(図6に示す例では、左右方向に)、連続的に配設されている。そして、下金型51の配線基板搭載部53に受容・配置された被処理配線基板30は、当該配線基板30の主面(上面)に搭載された複数の半導体素子31、ならびに当該半導体素子31の外部接続端子33と前記配線基板30上の電極端子34とを接続するボンディングワイヤ35等が、当該主キャビティ61内に位置する状態とされる。
そして、当該樹脂封止用金型50の、被処理配線基板30上の半導体装置形成領域Z1の外側に位置する半導体装置非形成領域Z2の上方であって、且つ主キャビティ61の封止用樹脂の注入辺と対向する辺、即ち、エア・ベント部71が設けられている側に於いて、当該主キャビティ61とエア・ベント部62との間に位置して、キャビティ拡張部63が配設されている。
当該キャビティ拡張部63を構成する上金型52に於ける凹部は、主キャビティ61に平行して直線状に配設され、且つ、被処理配線基板30の半導体装置形成領域Z1の上方側の内側面、ならびにエア・ベント部62側の内側面は、下金型51から離間する方向に沿って、互いに近づく直線状傾斜面を有している。
当該キャビティ拡張部63は、その深さ(図7(b)に於いて矢印Mで示す高さ)が、被処理配線基板30上の半導体素子搭載領域の上方に於ける主キャビティ61の深さ(図7(b)に於いて矢印Iで示す高さ)よりも大きく設定されており、勿論前記半導体素子に接続されるボンディングワイヤ35のループ高さNを越える高さとされている。当該キャビティ拡張部63の深さMは、好ましくは、主キャビティ61の深さIとボンディングワイヤ35のループ高さNとの和以上の深さを有する。そして、当該キャビティ拡張部63の深さMは、前記ダミーキャビティ59の深さHと略等しいものとされる。
当該キャビティ拡張部63の外側、即ち前記ゲート部(注入口)60などの配設された辺に対向する辺、ならびに他の2辺には、前記主キャビティ61を囲繞して、複数個のエア・ベント62が配設されている。
この様な構成を有する樹脂封止用金型50を用いて、前記被処理配線基板30の一方の主面に搭載された複数個の半導体素子を、当該半導体素子の電極端子に接続されたボンディングワイヤなどと共に樹脂封止処理を行なう。
即ち、複数(此処では5個)のポッド部55から圧入された溶融樹脂は、カル部57、共通ランナ部58aに於いて一部が一体化しつつ、ランナ部58bを通してダミーキャビティ59に流入し、更にゲート部60に至る。そして、ラインゲート構造を有する当該ゲート部60を介して、主キャビティ61内へ注入される。当該主キャビティ61の一方の辺側から注入された溶融樹脂は、当該主キャビティ61内を、当該樹脂注入辺と対向する他方の辺に向かって流動する。
これにより、当該主キャビティ61内が当該溶融樹脂によって充填され、配線基板30上に搭載された複数の半導体素子31及びボンディングワイヤ35などが樹脂により被覆される。
かかる樹脂封止用金型の構成によれば、先ず、封止用樹脂が各ランナ部58bへ流入する際のタイミング及び流入圧力の均一化が図られ、封止用樹脂の注入タイミング、注入量のバラツキが低減される。これにより、ゲート部60から、主キャビティ61内へ注入される封止用樹脂70の流動の均一性を向上させることができる。従って、エア・ベント62が配設されている側の内壁の近傍に於ける、溶融樹脂の還流を低減させることができ、もってボンディングワイヤ35のワイヤループが変形することを抑制することができる。
そして、キャビティ拡張部63の深さ(高さ)Mが、前述の如く主キャビティ61の深さ(図7(b)に於いて矢印Iで示す高さ)よりも大きく設定されていることにより、当該キャビティ拡張部63に流入・到達した溶融樹脂は、当該キャビティ拡張部63内に受容されてその流動性が低下し、主キャビィティ61方向への逆流が防止・低減される。従って、エア・ベント部62側に位置する内壁に到達した溶融樹脂70が、当該内壁に於いて跳ね返り、当該溶融樹脂70の注入方向とは反対の方向に逆流して還流を生じても、当該還流が、エア・ベント部62側に近接して配置された半導体素子に於けるボンディングワイヤ35に到達することが防止・低減される。即ち、当該キャビティ拡張部63の配設により、還流する樹脂によってボンディングワイヤ35のワイヤループが変形させられることを防止することができる。
一方、前述の如く、当該キャビティ拡張部63の深さMは、前記ダミーキャビティ59の深さHとほぼ等しい。従って、当該ダミーキャビティ59に充填された封止用樹脂からなる樹脂体と、キャビティ拡張部63に充填された封止用樹脂からなる樹脂体はほぼ等しい厚さを有することとなる。
また、キャビティ拡張部63は、配線基板30上の半導体装置形成領域Z1の外側、即ち、半導体装置非形成領域Z2の上方に位置しており、当該キャビティ拡張部63は、配線基板30の端部よりも外側には位置しない。従って、樹脂封止用金型50の大型化を招くことなく、溶融樹脂の還流に因るボンディングワイヤ35のワイヤループの変形を抑制することができる。
尚、前記キャビティ拡張部63の構成は、前記実施の形態に特定さるものではない。即ち、当該キャビティ拡張部は、図8乃至図10に示す形態を採ることもできる。当該図8乃至図10は、前記図7(b)に示される金型部に対応する形態を示しており、当該図7(b)に示される部位と対応する部位には、同じ符号を付してその説明を省略する。
図8に示す形態にあっては、キャビティ拡張部63Aを形成するところの、上金型51の配線基板30上の半導体素子搭載領域の上方側の内側面、ならびにエア・ベント部62側の内側面が、下金型51から離間する方向に沿って互いに漸次近づく円弧状の曲面とされている。かかるキャビティ拡張部63Aも、その深さ(高さ)Mが、被処理配線基板30上の半導体素子搭載領域の上方に於ける主キャビティ61の深さ(高さ)Iよりも大きく設定されている。
かかる形状に因り、当該キャビティ拡張部63A内に流入してエア・ベント部71側に位置する内壁に到達した溶融樹脂70が当該内壁で跳ね返り、その注入方向とは反対の方向に逆流する還流が発生しても、その流れの多くは内壁の曲面に沿うこととなる。従って、逆流した溶融樹脂70が、非処理配線基板30上に搭載され、前記内壁に近接して位置する半導体素子31、ならびに当該半導体素子31に接続されたボンディングワイヤ35などに対して、大きな圧力をもって衝突することは生ぜず、当該ボンディングワイヤ35に於けるワイヤループの変形を生じない。
尚、当該キャビティ拡張部63Aの内側面が円弧状の曲面を有することから、主キャビティ61内への溶融樹脂充填後、型開を行って、樹脂封止処理された配線基板30を当該上金型52から抜き出す際に、これを容易に行うことができる。
また、図9に示す形態にあっては、キャビティ拡張部63Bを構成する内壁であって、エア・ベント部62側(図9に於いて右側)に位置する内壁が、下金型51から離間する方向に沿って、主キャビティ61から遠ざかる方向に傾斜している。当該傾斜面を呈する内壁は、上金型52とは別個の金型部材81の側面によって構成されている。
即ち、本態様に於ける樹脂封止用金型50は、下金型51、上金型52、及び側面形成用金型部材81から構成されている。
当該側面形成用金型部在81は、前記キャビティ拡張部63Bの形成深さ(高さ)と略同じ厚さを有し、上金型52とは別個の部品とされ、樹脂封止用金型を形成する際、その一方の表面に配設されたエア・ベント部62を下金型51側として、下金型51と上金型52との間に配置される。
この結果、キャビティ拡張部63Bは、下金型51から離間する方向に沿って、その幅が広がっている。
尚、かかるキャビティ拡張部63Bも、その深さ(高さ)Mが、被処理配線基板30上の半導体素子搭載領域の上方に於ける主キャビティ61の深さ(高さ)Iよりも大きく設定されている。この為、当該キャビティ拡張部63B内に流入してエア・ベント部62側に位置する内壁に到達した溶融樹脂70が当該内壁で跳ね返り、その注入方向とは反対の方向に逆流する還流が発生しても、その流れの多くはキャビティ拡張部63Bのエア・ベント部62側の側面に沿って上方、即ち上金型52方向に流動する。
従って、逆流した溶融樹脂70が、配線基板30上に搭載された半導体素子31、ならびにボンディングワイヤ35などに対して、大きな圧力をもって衝突することは生ぜず、当該ボンディングワイヤ35に於けるワイヤループの変形を生じない。
そして、主キャビティ61への溶融樹脂充填後、型開を行う際、側面形成用金型部材81を主キャビティ61から遠ざかる方向に移動させることにより、樹脂封止された配線基板30を、樹脂封止用金型50から容易に取り出すことができる。
これら、図8、図9に示す形態にあっても、キャビティ拡張部63A、63Bは、配線基板30上の半導体装置形成領域の外側、即ち、半導体装置非形成領域の上方に位置するも、配線基板30の端部よりも外側には形成されない。従って、樹脂封止用金型50の大型化を防止しつつ、溶融樹脂70の還流に因るボンディングワイヤ35のワイヤループの変形を抑制することができる。
一方、図10に示す形態にあっては、キャビティ拡張部63Cは、配線基板30上の半導体素子非形成領域の上方から、更に配線基板30の端部よりも外側に延在して形成されている。
尚、当該キャビティ拡張部63Cを構成する上金型52に於ける凹部の、配線基板30上の半導体素子搭載領域の上方側の内側面とエア・ベント部62側の内側面は、下金型51から離間する方向に沿って、互いに近づく直線状傾斜面を有している。かかるキャビティ拡張部63Cも、その深さ(高さ)Mが、被処理配線基板30上の半導体素子搭載領域の上方に於ける主キャビティ61の深さ(高さ)Iよりも大きく設定されている。
この様な構成によれば、キャビティ拡張部63Cのエア・ベント部62側の側面と当該エア・ベント部62側に最も近い位置に位置する半導体素子に於けるボンディングワイヤ35との間の距離は、図7(b)に示すキャビティ拡張部63のエア・ベント部62側の側面と当該エア・ベント部62側に最も近いボンディングワイヤ35との間の距離よりも長い。
従って、キャビティ拡張部63Cのエア・ベント部62側の側面に溶融樹脂が達し、当該側面により跳ね返ったとしても、エア・ベント部62側に最も近いボンディングワイヤ35にまで到着する溶融樹脂の量を減少させることができ、当該溶融樹脂の還流によってボンディングワイヤ35が変形することを防止・抑制することができる。
尚、本発明にあっては、前記ダミーキャビティ59の配設は、必ずしも必要としない。当該ダミーキャビティ59が配設されない場合には、ランナ部58に対してゲート部60が直接連通さる。
3.本発明の実施の形態に係る半導体装置の製造方法
前記樹脂封止用金型50を用いた、本発明の実施の形態に係る半導体装置の製造方法について、前記図6、図7、及び図11乃至図18を参照して説明する。
先ず、樹脂封止用金型50の下金型51の上面に形成された凹状の配線基板搭載部53に、一方の主面上に複数の半導体素子31が搭載された被処理配線基板30を載置し、上金型52に於けるキャビティ60の内部に、当該被処理配線基板30の主面上に搭載された半導体素子31及びボンディングワイヤ35等が受容された状態をもって型締めを行なう。
かかる状態は、図6、図7に示される。尚、この段階で、下金型51ならびに上金型52は、内蔵する加熱機構(ヒーター、図示せず)により加熱されている。
かかる状態に於いて、固形状の封止用樹脂タブレット70Aを、中空円筒部54の開口部から落とし込み、ポット部55内に、図示を省略する駆動部により鉛直方向に運動自在に設けられたプランジャ56上に投入する。当該封止用樹脂タブレット70Aは、封止用樹脂であるエポキシ系樹脂、及び無機フィラー、硬化剤、離型剤等の添加物を含む。
前述の如く、下金型51と上金型52は、加熱機構により加熱されている為、プランジャ56上に投入された封止用樹脂タブレット70Aは溶融する。
そして、プランジャ56を上昇せしめ、溶融状態にある封止用樹脂70を、前記キャビティ60内に注入する。
当該封止用樹脂70が、キャビティ60内へ注入されつつある状態(注入継続状態)を、図11ならびに図12に示す。尚、図12(a)は、図11に於いてK−Kで示す箇所の断面であり、また、図12(b)は、図12(a)に於いて破線Lにより囲まれた箇所を拡大して示している。
即ち、先ず、上面に溶融樹脂70が保持されたプランジャ56を、前記図6及び図7に示す状態から、上金型52に於けるカル部57方向に上昇せしめる。
当該樹脂装置50にあっては、5個のプランジャ56が配設されているが、これらのプランジャ56は同時に上昇する。尚、当該プランジャ56の上昇は、図示されない駆動機構により行なわれる。
プランジャ56の上昇により、当該プランジャ56により押圧された溶融樹脂70は、中空円筒部54の上部開口穴、即ちポット部55の開口部から、上金型51に於けるカル部57を通して、更に当該カル部57に連通しているランナ58(共通ランナ部58a、ランナ部58b)を通してダミーキャビティ部59に流入する。
そして、当該溶融樹脂70は、当該ダミーキャビティ部59内に於いて一体化されつつライン状ゲート部60へ流入し、更に当該ライン状ゲート部60を通して、その先端部が当該ゲート部60とほぼ平行な直線状をなして、主キャビティ61内へ流入する。
これにより、当該主キャビティ61内に収容された被処理配線基板30の上面に搭載されている複数個の半導体素子31、ならびに当該半導体素子31から導出されているボンディングワイヤ35、ならびに当該被処理配線30の上面の表出部などが、当該溶融樹脂70により被覆されてゆく。
本発明にかかる樹脂封止用金型50にあっては、前記封止用溶融樹脂70は、前記主キャビティ61内を充填しつつ、更にその先端部はキャビティ拡張部63へ流入する。かかる状態を、図12(b)に示す。
この時、当該キャビティ拡張部63の高さが主キャビティ61の高さよりも高く、その縦方向の断面積が拡大されていることから、当該キャビティ拡張部63内に流入した溶融樹脂70は、エア・ベント62方向へ流れるも、上方へも流れる。加えて、当該キャビティ拡張部63の内壁面が、下金型51から離間する方向に沿って互いに近づく直線状傾斜面を有している。
この為、前記溶融樹脂70が、当該キャビティ拡張部63の内壁面に於いて反射して、前記半導体素子31の搭載部の方向へ流れることは、防止・抑制される。従って、当該半導体素子31の電極端子に接続さているボンディングワイヤ35のワイヤループの変形、ならびに当該変形によるボンディングワイヤ相互間の接触が防止される。
前記ゲート部60から流入した溶融樹脂70は、主キャビティ61内ならびにキャビティ拡張部63内に充填される。かかる状態を図13及び図14に示す。
尚、図14(a)は、図13に於いてK−Kで示す箇所の断面であり、また、図14(b)は、図14(a)に於いて破線Lにより囲まれた箇所を拡大して示している。
図示される如く、溶融樹脂70の一部は、エア・ベント62内へも流入する。
前記主キャビティ61内への溶融樹脂70の充填後、樹脂封止用金型50に設けられている加熱機構(ヒーター)による加熱により、当該溶融樹脂70を硬化せしめる。
しかる後、樹脂封止用金型50の型開きを行って、一方の主面上に搭載された複数の半導体素子31及びボンディングワイヤ35等が樹脂封止された配線基板30を、当該樹脂封止用金型50から取り出す。その後、恒温槽等を用い、当該配線基板30を例えば150℃〜190℃に加熱して、封止用樹脂70を完全硬化せしめる。
この様な工程により、配線基板30の一方の主面に搭載された複数個の半導体素子31、当該半導体素子31の電極端子から導出されたボンディングワイヤ35、ならびに当該半導体素子の周囲に於ける配線基板30の一方の主面の表出部は、封止用樹脂70により被覆、即ち樹脂封止される。
前記一方の主面が樹脂封止された配線基板30を、図15に示す。
図15(a)は、半導体素子31が搭載された一方の主面を示し、図15(b)は、図15(a)に於いてP−Pで示す部位に於ける断面を示している。
当該図15に示される様に、配線基板30の一方の主面上には、封止用樹脂70として前記主キャビティ61に対応して形成された半導体装置形成領域Z1を被覆する封止用樹脂部70S1と共に、その外側に位置して、即ち半導体装置非形成領域Z2に於いて、少なくとも前記ダミーキャビティ59内に充填された封止用樹脂からなる樹脂体70S2、ならびに前記キャビティ拡張部63内に充填された封止用樹脂からなる樹脂体70S3が残されている。
前述の如く、当該樹脂体70S2ならびに樹脂体70S3は、それぞれ直線状を有しており、また半導体装置形成領域Z1を被覆する封止用樹脂部70S1よりも高く(厚く)、且つ同等の高さを有している。
封止用樹脂70の完全硬化後、配線基板30の他方の主面(裏面)に、個々の半導体素子に対応して、半田ボールからなる外部接続端子91を複数個配設する。即ち、配線基板30の他方の主面(裏面)を上とした状態に於いて、当該配線基板30の裏面に配設されている電極端子に、クリーム半田を介して半田ボールを配置し、加熱溶融(リフロー)することにより外部接続用端子91を形成する。
当該外部接続用端子91が配設された配線基板30の形態を、図16に示す。当該図16は前記図15(b)に対応する部位に於ける断面であって、個々の半導体素子に対応して外部接続用端子91が配設されている。
当該半田ボールからなる外部接続端子91の配設工程にあっては、前記配線基板30の主面がほぼ水平に保持される必要がある。
本実施の形態に於ける配線基板30にあっては、前述の如く、その一方の主面の対向する両端近傍に位置して、同等の高さを有する前記樹脂体70S2及び樹脂体70S3が、互いに平行状態を呈して残されている。
従って、当該配線基板30を、その一方の主面(上面)を下にして作業ステージ上に載置・保持し、他方の主面(裏面)に外部接続端子91を配設する際に、樹脂体70S2部及び樹脂体70S3部を支持することにより、当該配線基板30を傾斜させることなく保持することができる。これにより、当該配線基板30の他方の主面に対する外部接続端子91の配設を容易に行なうことができる。
尚、前記ダミィキャビティ59が適用されず、もって樹脂体70S2が形成されない場合には、作業ステージ上面の形態或いは支持部材の高さなどを調整して、当該配線基板30を傾斜させることなく保持する。
この様に、他方の主面(裏面)に外部接続端子91の配設がなされた配線基板30に対して所謂ダイシング処理を施し、当該配線基板30を封止用樹脂70と共にその厚さ方向に切断・分離して、個々の半導体装置に分離(個片化)する。
即ち、ダイシングソー(図示せず)を用い、図17に於いて破線Rにて描かれたダイシングラインに沿って、配線基板30を封止用樹脂70と共に切断して、個片化された最大72個の半導体装置を得る。図17(a)は、半導体素子31が搭載された一方の主面を示し、図17(b)は、図17(a)に於いてQ−Qで示す部位に於ける断面を示している。
かかるダイシング処理にあっては、被処理配線基板30を、その他方の主面(裏面)を上とし、ダイシングテープ(図示せず)を介して作業テーブル(図示せず)上に配置して、当該配線基板30側から封止樹脂部70S1方向にダウンカットを行う。かかるダウンカットによれば、配線基板30と封止樹脂部70S1との間に剥離を生ずることが防止される。
この時、前記樹脂体70S2及び樹脂体70S3が同等の高さを有することから、配線基板30の主面とダイシングテーブルの表面は平行となり、当該配線基板30及び封止樹脂部70S1のダイシング処理は容易且つ確実に行なわれる。
前述の如く、ダミィキャビティ59が適用されず、もって樹脂体70S2が形成されない場合には、作業テーブル上面の形態或いは支持部材の高さなどを調整して、当該配線基板30を傾斜させることなく保持する。
前記配線基板30と当該配線基板30の一方の主面を被覆する封止樹脂部70S1が、ダイシングラインRに沿って、その厚さ方向にダイシング処理されることにより、個片化された半導体装置100を、図18に示す。
即ち、当該半導体装置100にあっては、配線基板30Sの一方の主面(上面)に、接着材32を介して半導体素子31が搭載され、当該半導体素子31の電極端子と前記配線基板に配設された電極端子との間はボンディングワイヤ35により接続されており、更に当該半導体素子31ならびにボンディングワイヤ35は封止用樹脂70S1により被覆されている。
そして、配線基板30Sの他方の主面(下面)には、外部接続用端子91が複数個配設されている。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内に於いて、種々の変形及び変更が可能である。
30 配線基板
31 半導体素子
35 ボンディングワイヤ
50 樹脂封止用金型
51 下金型
52 上金型
59 ダミーキャビティ
60 ゲート部
61 キャビティ
62 ベント部
63 キャビティ拡張部
70 封止樹脂

Claims (5)

  1. 配線基板上に搭載された複数の半導体素子を、樹脂封止用金型を用いて樹脂封止する工程に於いて、
    封止用樹脂を、注入ゲートを介して、被処理配線基板が配置されたキャビティ内に充填すると共に、当該キャビティ内を通過した封止用樹脂を、当該キャビティに連通して配設され、当該キャビティよりも大なる高さの空間を具備したキャビティ拡張部内へ流入せしめることを有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法であって、
    前記拡張部の形成深さは、前記半導体素子搭載領域における前記キャビティの形成深さに相当する長さと、前記半導体素子と前記配線基板とを接続する線状部材のループ高さに相当する長さとの和以上の長さを有することを特徴とする半導体装置の製造方法。
  3. 請求項1又は2記載の半導体装置の製造方法であって、
    前記金型は、前記ゲート部を介して前記キャビティに連通するダミーキャビティを有し、
    前記ダミーキャビティは、前記拡張部の前記形成深さと略等しい長さの形成深さを有することを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3いずれか一項記載の半導体装置の製造方法であって、
    前記キャビティを形成する前記金型の内壁であって、前記ベント側に位置する内壁は傾斜して設けられており、前記拡張部が上方に向かうほど前記拡張部の幅が広がっていることを特徴とする半導体装置の製造方法。
  5. 下金型ならびに上金型をもって構成され、前記下金型ならびに前記上金型の型締めにより、
    樹脂注入ゲートと、
    当該注入ゲートに連通して設けられ、被処理物を受容して当該被処理物を樹脂封止するに必要な高さを有する空間を形成するキャビティと、
    前記キャビティに連通して設けられ、当該該キャビティよりも大なる高さの空間を具備してなるキャビティ拡張部と、が形成されることを特徴とする樹脂封止用金型。
JP2009007257A 2009-01-16 2009-01-16 半導体装置の製造方法及び樹脂封止用金型 Pending JP2010165890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009007257A JP2010165890A (ja) 2009-01-16 2009-01-16 半導体装置の製造方法及び樹脂封止用金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009007257A JP2010165890A (ja) 2009-01-16 2009-01-16 半導体装置の製造方法及び樹脂封止用金型

Publications (1)

Publication Number Publication Date
JP2010165890A true JP2010165890A (ja) 2010-07-29

Family

ID=42581829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007257A Pending JP2010165890A (ja) 2009-01-16 2009-01-16 半導体装置の製造方法及び樹脂封止用金型

Country Status (1)

Country Link
JP (1) JP2010165890A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021030515A (ja) * 2019-08-21 2021-03-01 Towa株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021030515A (ja) * 2019-08-21 2021-03-01 Towa株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法
JP7134930B2 (ja) 2019-08-21 2022-09-12 Towa株式会社 成形型、樹脂成形装置及び樹脂成形品の製造方法

Similar Documents

Publication Publication Date Title
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
CN102593015B (zh) 半导体器件的制造方法
JP3194917B2 (ja) 樹脂封止方法
JP5479247B2 (ja) 半導体装置の製造方法
JP2008047573A (ja) 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP2008235489A (ja) 樹脂封止方法、樹脂封止用金型、及び樹脂封止装置
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP2014204082A (ja) 半導体装置の製造方法
JP2010212628A (ja) 半導体装置の製造方法
CN109698132B (zh) 半导体器件的制造方法和引线框架
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2014027014A (ja) 半導体装置
JP2010165890A (ja) 半導体装置の製造方法及び樹脂封止用金型
TWI747568B (zh) 具有溝部的引線框、樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及樹脂成形品
JP5148445B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH10270627A (ja) 半導体装置の製造方法およびリードフレーム
JP5923293B2 (ja) モールド金型
KR20070035725A (ko) 2단 게이트 구조를 갖는 몰딩용 다이
JP6076117B2 (ja) 半導体装置の製造方法
US11862540B2 (en) Mold flow balancing for a matrix leadframe
JP5233288B2 (ja) 半導体装置の製造方法及び基板
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
KR200232738Y1 (ko) 반도체 패키지 몰딩공정용 몰드다이
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
JP2684920B2 (ja) 半導体装置の樹脂封止金型及び製造方法