JP5233288B2 - 半導体装置の製造方法及び基板 - Google Patents
半導体装置の製造方法及び基板 Download PDFInfo
- Publication number
- JP5233288B2 JP5233288B2 JP2008008752A JP2008008752A JP5233288B2 JP 5233288 B2 JP5233288 B2 JP 5233288B2 JP 2008008752 A JP2008008752 A JP 2008008752A JP 2008008752 A JP2008008752 A JP 2008008752A JP 5233288 B2 JP5233288 B2 JP 5233288B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- substrate
- resin
- hole
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は半導体装置の製造方法及び基板に関するものであり、特に、大判モールドにおける基板の撓みを解消して不良製品の発生を抑制するための構成に特徴のある半導体装置の製造方法及び基板に関するものである。
一般に、半導体集積回路装置の製造工程においては、シリコンウェーハに多数の集積回路装置を形成したのち、まず、ウェーハ状態で各半導体集積回路装置について基本的な電気特性試験を行って良品／不良品の選別を行い、次いで、ウェーハを半導体チップにダイシングし、良品チップのみを取り出してパッケージ化している。
このパッケージ化に際して大判基板上に複数の半導体チップを搭載して、一括で樹脂封止したのち、各半導体パッケージに切断・分割している。
このような一括封止型半導体パッケージの製造方法としてはトランスファモールド方法が知られており、そのなかでも、実装基板の側面側から樹脂を注入するサイドゲート方式のトランスファモールド方法（例えば、特許文献１参照）が知られている。
このような一括封止型半導体パッケージの製造方法としてはトランスファモールド方法が知られており、そのなかでも、実装基板の側面側から樹脂を注入するサイドゲート方式のトランスファモールド方法（例えば、特許文献１参照）が知られている。
ここで、図６乃至図１１を参照して、従来のサイドゲート方式のトランスファモールド方法を説明する。
図６参照
図６はトランスファモールド装置の概略的断面図であり、まず、モールド装置本体部５０に下金型５１1 と上金型５１2 とからなる金型５１を収容して、例えば、１６０℃〜１８０℃の温度に金型５１を昇温する。
図６参照
図６はトランスファモールド装置の概略的断面図であり、まず、モールド装置本体部５０に下金型５１1 と上金型５１2 とからなる金型５１を収容して、例えば、１６０℃〜１８０℃の温度に金型５１を昇温する。
この場合の金型５１は、例えば、超鋼材により形成され、下金型５１1 の端部には、実装基板を位置決めするための超鋼材製の位置決めピン５２が設けられており、一方、上金型５１2 には位置決めピン５２と対向する位置に位置決めピン５２を収容する収容孔５３が設けられているとともに、エアベント５４が設けられている。
また、下金型５１1 の他方の端部にはモールド樹脂６０を送り込むプランジャー６１を通させるための複数の通過孔５５が形成されており、また、上金型５１2 には通過孔５５と対向する位置にカル５６が設けられており、このカル５６とプランジャー６１との間にポット６２が形成される。
また、この上金型５１2 に設けたカル５６との接続部に溶融したモールド樹脂を上金型５１2 に設けたキャビティ５８に送り込むランナー５７が設けられている。
たとえば、キャビティ５８の高さは、モールドする半導体チップの厚さが０．２５ｍｍの場合、約０．６ｍｍ程度になる。
たとえば、キャビティ５８の高さは、モールドする半導体チップの厚さが０．２５ｍｍの場合、約０．６ｍｍ程度になる。
図７参照
図７は、下方から見た上金型の概略的平面図であり、ここでは、例えば、各５個のカル５６及びランナー５７を設け、また、各ランナー５７には各２つの分岐路５９を設け、合計１０個の分岐路５９からキャビティ５８に溶融したモールド樹脂が注入される。
図７は、下方から見た上金型の概略的平面図であり、ここでは、例えば、各５個のカル５６及びランナー５７を設け、また、各ランナー５７には各２つの分岐路５９を設け、合計１０個の分岐路５９からキャビティ５８に溶融したモールド樹脂が注入される。
次いで、１６０℃〜１８０℃に昇温した金型５１内に、半導体チップ７２をマウントするとともに金ワイヤ７３で基板に設けたパッドとの接続を終えた大判実装基板７０を搬入して、大判実装基板７０の端部に設けた位置合わせ穴７１を下金型５１1 の端部に設けた位置決めピン５２が挿入するように位置合わせする。
なお、この場合の大判実装基板７０は、例えば、ＦＲ−４からなり、厚さは０．３４ｍｍとする。
なお、この場合の大判実装基板７０は、例えば、ＦＲ−４からなり、厚さは０．３４ｍｍとする。
図８参照
図８は、上方から見た位置合わせした状態における下金型の概略的平面図であり、ここでは、一例として、モールド樹脂の流れる方向に４個、長さ方向に８個の半導体チップ７２が実装された構成として示している。
図８は、上方から見た位置合わせした状態における下金型の概略的平面図であり、ここでは、一例として、モールド樹脂の流れる方向に４個、長さ方向に８個の半導体チップ７２が実装された構成として示している。
図９参照
次いで、プランジャー６１上に固体状のモールド樹脂６０をセットする。
次いで、プランジャー６１上に固体状のモールド樹脂６０をセットする。
図１０参照
次いで、モールド装置本体部５０を駆動して上金型５１2 を降下させて上金型５１2 の両端部が大判実装基板７０を押さえ込むようにクランプする。
この段階で、大判実装基板７０及びモールド樹脂６０が金型の温度まで昇温しており、大判実装基板７０は充分延びた状態となり、また、モールド樹脂６０は溶融して溶融モールド樹脂となる。
次いで、モールド装置本体部５０を駆動して上金型５１2 を降下させて上金型５１2 の両端部が大判実装基板７０を押さえ込むようにクランプする。
この段階で、大判実装基板７０及びモールド樹脂６０が金型の温度まで昇温しており、大判実装基板７０は充分延びた状態となり、また、モールド樹脂６０は溶融して溶融モールド樹脂となる。
図１１参照
次いで、プランジャー６１を上昇させて、溶融モールド樹脂６３をカル５６→ランナー５７（→分岐路５９）を介してキャビティ５８の内部に注入する。
この時の樹脂注入圧力、即ち、トランスファ圧力は、モールド樹脂が金型から漏れるのを防止するために、クランブ圧力と同じか若干弱めに設定する。
次いで、プランジャー６１を上昇させて、溶融モールド樹脂６３をカル５６→ランナー５７（→分岐路５９）を介してキャビティ５８の内部に注入する。
この時の樹脂注入圧力、即ち、トランスファ圧力は、モールド樹脂が金型から漏れるのを防止するために、クランブ圧力と同じか若干弱めに設定する。
注入された溶融モールド樹脂６３はランナー５７側からエアベント５４に向かって流動して、ランナー５７側に位置する半導体チップ７２からエアベント５４側に位置する半導体チップ７２を順次モールドしていく。
以降は、所定の温度まで降温した状態で、樹脂モールドの完了した大判実装基板７０を金型５１から取り出したのち、各半導体パッケージへと切断・分離することになる。
以降は、所定の温度まで降温した状態で、樹脂モールドの完了した大判実装基板７０を金型５１から取り出したのち、各半導体パッケージへと切断・分離することになる。
近年の半導体チップの高集積化の進展により、半導体チップを搭載する実装基板の層数が増加するため、実装基板として上述のように厚さが０．３ｍｍ以上の厚い実装基板を用いている。
一方、半導体パッケージの薄型化への要求も高まり、厚い実装基板を用いて半導体パッケージを薄型化するためには、キャビティを薄くする必要があり、そのために、０．６ｍｍ以下の薄いキャビティのモールドを行うケースが増えている。
特開２００６−３３９４２８号公報
一方、半導体パッケージの薄型化への要求も高まり、厚い実装基板を用いて半導体パッケージを薄型化するためには、キャビティを薄くする必要があり、そのために、０．６ｍｍ以下の薄いキャビティのモールドを行うケースが増えている。
しかし、キャビティが薄くなるにしたがって、モールド樹脂の未充填やワイヤ変形が発生するという問題がある。
即ち、モールド工程の熱の影響により、実装基板が熱膨張するが、その際に基板に反りや撓みが発生する。
即ち、モールド工程の熱の影響により、実装基板が熱膨張するが、その際に基板に反りや撓みが発生する。
例えば、半導体チップを実装した側は半導体チップの熱膨張係数が基板の熱膨張係数に比べて小さいので実装側が凸に反ることになる。
この時、実装基板は金型によりクランプされているので、金型のキャビティ内で反りや撓みが残ったままモールドされてしまう。
この時、実装基板は金型によりクランプされているので、金型のキャビティ内で反りや撓みが残ったままモールドされてしまう。
そうすると、半導体チップのチップ厚が厚い、Ａｕワイヤのループの高さが高い等の条件によりモールド前にＡｕワイヤはキャビティの天井に当接してワイヤ変形が発生したり、或いは、キャビティが低くＡｕワイヤが密集している場合にはモールド樹脂の未充填が発生したりする。
このような実装基板の撓みを解消させるためには、トランスファ圧力を利用して実装基板をスライドさせて実装基板の撓みを解消させることも考えられるが、下金型に設けた位置決めピンと実装基板とが接触して基板が延びきらないという問題が発生するので、この様子を図１２を参照して説明する。
図１２参照
図１２は、トランスファ圧力を利用した場合の問題点の説明図であり、まず、上図に示すように、大判実装基板７０は溶融モールド樹脂６３のトランスファ圧力によりエアベント側に延伸する。
なお、金型でクランプされた状態で、位置決めピン５３と大判実装基板７０に設けた位置合わせ穴７１とはある程度の間隙を有している。
図１２は、トランスファ圧力を利用した場合の問題点の説明図であり、まず、上図に示すように、大判実装基板７０は溶融モールド樹脂６３のトランスファ圧力によりエアベント側に延伸する。
なお、金型でクランプされた状態で、位置決めピン５３と大判実装基板７０に設けた位置合わせ穴７１とはある程度の間隙を有している。
しかし、溶融モールド樹脂６３が逐次注入されてくると、大判実装基板７０の延伸は位置決めピン５３で阻まれ、それ以上のトランスファ圧力が加わると撓み７４が発生することになる。
したがって、本発明は、基板の反りや撓みを解消して、ワイヤ変形やモールド樹脂の未充填を回避することを目的とする。
本発明の一観点によれば、複数の半導体素子が搭載された製品領域と、前記製品領域の周辺に配置され、内周壁面に内周壁面に基板の撓みを解消させる際のバッファとなる熱可塑性の第１の樹脂が配設された複数の孔部が形成された周辺領域とを有し、前記第１の樹脂と異なる素材からなる基板を用意する工程と、金型を構成する第１の型と第２の型との間に前記基板を配置するとともに、前記複数の孔部に前記第１の型又は前記第２の型に配設された複数のピンを挿入する工程と、前記第１の型と前記第２の型により前記周辺領域をクランプする工程と、前記第１の型と前記第２の型により形成されるキャビティに、溶融した第２の樹脂を充填して、前記複数の半導体素子を封止する工程と、前記溶融した第２の樹脂が硬化した後、前記基板及び前記第２の樹脂を前記半導体素子毎に切断する工程とを含み、前記複数の半導体素子を封止する工程において、前記第２の樹脂のトランスファ圧力により前記基板を前記第２の樹脂の流れる方向に延伸させることを特徴とする半導体装置の製造方法が提供される。
また、別の観点によれば、複数の半導体素子が搭載される製品領域と、前記製品領域の周辺に配置される周辺領域とを有する基板本体と、前記周辺領域に形成され、金型に設けた位置決め用のピンを挿入するための複数の孔部と、前記複数の孔部の内周壁面に形成され、前記基板と異なる素材からなり前記基板の撓みを解消させる際のバッファとなる熱可塑性の樹脂とを備えることを特徴とする基板が提供される。
本発明によれば、トランスファモールド工程において、金型に設けたピンと基板とが接触して基板が延びきらないという事態を回避することができ、それによって、基板の製品領域に搭載された半導体素子のワイヤの変形や、第２の樹脂の未充填という問題が発生することがないので、製造歩留りの向上に寄与するところが大きい。
ここで図１を参照して、本発明の実施の形態を説明する。
図１は、本発明の実施の形態の構成説明図であり、製品領域２と、製品領域２の周辺に配置され、内周壁面に熱可塑性樹脂等の第１の樹脂５が配設された複数の位置決め用の孔部４が形成された周辺領域３とを有する基板の製品領域２に複数の半導体素子を搭載したのち、複数の位置決め用の孔部４に金型を構成する第１の型又は第２の型に設けた複数の位置決め用のピン６を挿入して基板をモールド温度まで昇温した金型内に配置して、第１の型と第２の型により周辺領域３をクランプし、次いで、第１の型と第２の型により形成されるキャビティに、溶融したモールド樹脂である第２の樹脂７を充填して複数の半導体素子を封止し、次いで、溶融したモールド樹脂が硬化したのち、基板を金型から取り出して基板及びモールド樹脂を半導体素子毎に切断するものである。
図１は、本発明の実施の形態の構成説明図であり、製品領域２と、製品領域２の周辺に配置され、内周壁面に熱可塑性樹脂等の第１の樹脂５が配設された複数の位置決め用の孔部４が形成された周辺領域３とを有する基板の製品領域２に複数の半導体素子を搭載したのち、複数の位置決め用の孔部４に金型を構成する第１の型又は第２の型に設けた複数の位置決め用のピン６を挿入して基板をモールド温度まで昇温した金型内に配置して、第１の型と第２の型により周辺領域３をクランプし、次いで、第１の型と第２の型により形成されるキャビティに、溶融したモールド樹脂である第２の樹脂７を充填して複数の半導体素子を封止し、次いで、溶融したモールド樹脂が硬化したのち、基板を金型から取り出して基板及びモールド樹脂を半導体素子毎に切断するものである。
このように、内周壁面に熱可塑性の第１の樹脂５が配設された複数の孔部４が形成された周辺領域３とを有する基板を用いることによって、トランスファ圧力を利用して基板の撓みを解消させる際に、内周壁面に設けた熱可塑性の第１の樹脂５がバッファとなるので、金型に設けたピン６と基板とが接触して基板が延びきらないという事態を回避することができる。
また、それによって、基板の製品領域２に搭載された半導体素子のワイヤの変形や、第２の樹脂７の未充填という問題が発生することがない。
また、それによって、基板の製品領域２に搭載された半導体素子のワイヤの変形や、第２の樹脂７の未充填という問題が発生することがない。
また、基板本体１の周辺部分をクランプする前に、第１の型と第２の型が第２の樹脂７の溶融温度に達していることが望ましく、それによって、基板が第２の樹脂７の溶融温度に達するまでの時間を短縮することができ、トランスファモールド工程に要する時間を短縮することができる。
なお、この場合の位置決め孔部４の形状は円状でも長孔状でも良く、基板本体１は矩形状である場合、複数の位置決め孔部４のうち、基板本体１の角部近傍に形成される位置決め孔部４を基板本体１の縁部に傾斜して延在する長孔としても良い。
また、位置決め孔部４の形状の内周壁面に配設する熱可塑性樹脂は、位置決め孔部４の内周壁面のうち、製品領域２に近い部分に形成しても良いし、位置決め孔部４の内周壁面の全体に形成しても良い。
この場合の熱可塑性樹脂の充填方法としては、まず、大きなサイズに形成した位置決め用の孔部４を熱可塑性樹脂で埋め込んだのち、位置決めピン６の面積の１．１倍以上の面積の開口部を熱可塑性樹脂中に形成しても良い。
或いは、まず、大きなサイズに位置決め用の孔部４を形成したのち、位置決め用のピン６の面積の１．１倍以上の面積の開口部を覆うようにマスクを設け、スクリーン印刷で残部に熱可塑性樹脂を埋め込んでも良い。
次に、図２及び図３を参照して、本発明の実施例１の実装基板を説明する。
図２参照
図２は、本発明の実施例１の実装基板の概略的平面図であり、例えば、厚さが０．３４ｍｍのＦＲ−４からなる実装基板１１のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴１２を設けるとともに、位置合わせ穴１２の内側壁に、例えば、エポキシ系の熱可塑性樹脂１３を充填する。
図２参照
図２は、本発明の実施例１の実装基板の概略的平面図であり、例えば、厚さが０．３４ｍｍのＦＲ−４からなる実装基板１１のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴１２を設けるとともに、位置合わせ穴１２の内側壁に、例えば、エポキシ系の熱可塑性樹脂１３を充填する。
この場合の位置合わせ穴１２の開口部１４のサイズは、実装基板１１のサイズや、金型に設けた位置決めピンの大きさに依存するが、位置決めピンの面積の１．０倍以上の面積、例えば、１．１倍の面積とする。
即ち、残りの０．１倍以上の面積が、位置決めピンに対するゆとりとなる。
即ち、残りの０．１倍以上の面積が、位置決めピンに対するゆとりとなる。
また、ここでは、位置合わせ穴１２の長径Ｌを例えば３．０ｍｍとし、短径Ｈを１．５ｍｍとし、Ｌ−Ｈの範囲を熱可塑性樹脂１３で充填する。
また、この場合の実装基板１１の熱線膨張係数は１０〜１５ｐｐｍであり、また、熱可塑性樹脂１３の熱線膨張係数は５０〜１００ｐｐｍである。
この実装基板を用いて半導体装置を製造する際には、上述の従来例と全く同様のモールド装置を用いて、全く同様の工程でトランスファモールドを行うものである。
また、この場合の実装基板１１の熱線膨張係数は１０〜１５ｐｐｍであり、また、熱可塑性樹脂１３の熱線膨張係数は５０〜１００ｐｐｍである。
この実装基板を用いて半導体装置を製造する際には、上述の従来例と全く同様のモールド装置を用いて、全く同様の工程でトランスファモールドを行うものである。
図３参照
図３は、本発明の実施例１の実装基板を用いたトランスファモールド工程における撓み解消効果の説明図である。
左図に示すように、溶融したモールド樹脂１５が位置決めピン１６側に流れ込んでくると、左図の中段図に示すように元々発生していた実装基板１１の撓みがトランスファ圧力によって位置決めピン１６側に押し寄せることになる。
図３は、本発明の実施例１の実装基板を用いたトランスファモールド工程における撓み解消効果の説明図である。
左図に示すように、溶融したモールド樹脂１５が位置決めピン１６側に流れ込んでくると、左図の中段図に示すように元々発生していた実装基板１１の撓みがトランスファ圧力によって位置決めピン１６側に押し寄せることになる。
この時、位置合わせ穴１２の内側壁に設けた熱可塑性樹脂１３は柔らかくなっているので、実装基板１１の撓みが柔らかくなった熱可塑性樹脂１３の変形によって吸収されるので、実装基板１１が位置決めピン１６に接触することなく、実装基板１１の撓みが解消されることになる。
本発明の実施例１においては、位置合わせ穴を従来より大きく形成して、サイドゲート側の内側壁に熱可塑性樹脂を充填し、この熱可塑性樹脂をバッファとしているので、トランスファ圧力を利用して実装基板の撓みを確実に解消することができ、それによって、相殺する半導体素子のワイヤ変形やモールド樹脂の未充填が発生することがない。
次に、図４を参照して、本発明の実施例２の実装基板を説明する。
図４参照
図４は、本発明の実施例２の実装基板の概略的平面図であり、例えば、厚さが０．３４ｍｍのＦＲ−４からなる実装基板２１のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴２２を設けるとともに、位置合わせ穴２２の内側壁に、例えば、エポキシ系の熱可塑性樹脂２３を充填する。
図４参照
図４は、本発明の実施例２の実装基板の概略的平面図であり、例えば、厚さが０．３４ｍｍのＦＲ−４からなる実装基板２１のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴２２を設けるとともに、位置合わせ穴２２の内側壁に、例えば、エポキシ系の熱可塑性樹脂２３を充填する。
この場合も、位置合わせ穴２２（２２1 ，２２2 ）の開口部２４のサイズは、実装基板２１のサイズや、金型に設けた位置決めピンの大きさに依存するが、位置決めピンの面積の１．１倍以上の面積とする。
即ち、残りの０．１倍以上の面積が、位置決めピンに対するゆとりとなる。
また、ここでも、位置合わせ穴２２の長径Ｌを例えば３．０ｍｍとし、短径Ｈを１．５ｍｍとし、Ｌ−Ｈの範囲を熱可塑性樹脂２３で充填する。
即ち、残りの０．１倍以上の面積が、位置決めピンに対するゆとりとなる。
また、ここでも、位置合わせ穴２２の長径Ｌを例えば３．０ｍｍとし、短径Ｈを１．５ｍｍとし、Ｌ−Ｈの範囲を熱可塑性樹脂２３で充填する。
但し、この実施例２においては、実装基板２１のサイドゲートに対応する辺と反対側の周辺部の両端部に設ける位置合わせ穴２２2 は、その長軸が基板が伸長する方向に向くように形成する。
即ち、実装基板は、１０〜１５ｐｐｍの熱線膨張係数で縦方向及び横方向に伸びるので、その角部においては、斜め方向に伸びることになり、したがって、位置合わせ穴２２2 を斜め方向に設ける。
なお、中央よりの位置合わせ穴２２1 は、実施例１と同様に長軸がモールド樹脂が流れ込む方向とする。
即ち、実装基板は、１０〜１５ｐｐｍの熱線膨張係数で縦方向及び横方向に伸びるので、その角部においては、斜め方向に伸びることになり、したがって、位置合わせ穴２２2 を斜め方向に設ける。
なお、中央よりの位置合わせ穴２２1 は、実施例１と同様に長軸がモールド樹脂が流れ込む方向とする。
この実施例２においては、実装基板２１のサイドゲートに対応する辺と反対側の周辺部の両端部に設ける位置合わせ穴２２2 をその長軸が基板が伸長する方向に向くように形成しているので、熱可塑性樹脂２３によるバッファ効果を充分に発揮することができる。
次に、図５を参照して、本発明の実施例３の実装基板を説明する。
図５参照
図５は、本発明の実施例３の実装基板の概略的平面図であり、例えば、厚さが０．３４ｍｍのＦＲ−４からなる実装基板３１のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴３２を設けるとともに、位置合わせ穴３２の内側壁に、例えば、エポキシ系の熱可塑性樹脂３３を充填する。
図５参照
図５は、本発明の実施例３の実装基板の概略的平面図であり、例えば、厚さが０．３４ｍｍのＦＲ−４からなる実装基板３１のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴３２を設けるとともに、位置合わせ穴３２の内側壁に、例えば、エポキシ系の熱可塑性樹脂３３を充填する。
この場合も、位置合わせ穴３２の開口部３４のサイズは、実装基板３１のサイズや、金型に設けた位置決めピンの大きさに依存するが、位置決めピンの面積の１．１倍以上の面積とする。
即ち、残りの０．１倍以上の面積が、位置決めピンに対するゆとりとなる。
即ち、残りの０．１倍以上の面積が、位置決めピンに対するゆとりとなる。
但し、この実施例においては、位置合わせ穴３２を例えば直径Ｒが１．５ｍｍの円形とし、直径ｒが３．０ｍｍの開口部３４との間を熱可塑性樹脂３３で充填する。
この実施例３においては、位置合わせ穴３２の内側壁全体に熱可塑性樹脂３３を充填しているので、実装基板が予測した方向と異なった方向に偏寄して伸長した場合にも、熱可塑性樹脂３３によるバッファ効果を効果的に発揮することができる。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記の各実施例においては、実装基板の素材としてＦＲ−４を用いているが、ＦＲ−４に限られるものではなく、ＦＲ−５、ＢＴ基板、Ｅ−６７９等の他の基材を用いても良いものである。
また、上記の各実施例においては、位置合わせ穴を便宜上４個としているが、４個に限られるものではなく、基板のサイズに応じて適宜変更されるものである。
また、上記の実施例２においては位置合わせ穴を便宜上４個としているため、両端の２個のみを傾斜させて設けているが、５個以上設ける場合には、中央に向かって傾斜が順に小さくなるように形成しても良いものである。
また、上記の実施例２においては位置合わせ穴を便宜上４個としているため、両端の２個のみを傾斜させて設けているが、５個以上設ける場合には、中央に向かって傾斜が順に小さくなるように形成しても良いものである。
以上の実施例１乃至実施例３を含む実施の形態に関し、さらに、以下の付記を開示する。
（付記１） 複数の半導体素子が搭載された製品領域と、前記製品領域の周辺に配置され、内周壁面に基板の撓みを解消させる際のバッファとなる熱可塑性の第１の樹脂が配設された複数の孔部が形成された周辺領域とを有し、前記第１の樹脂と異なる素材からなる基板を用意する工程と、金型を構成する第１の型と第２の型との間に前記基板を配置するとともに、前記複数の孔部に前記第１の型又は前記第２の型に配設された複数のピンを挿入する工程と、前記第１の型と前記第２の型により前記周辺領域をクランプする工程と、前記第１の型と前記第２の型により形成されるキャビティに、溶融した第２の樹脂を充填して、前記複数の半導体素子を封止する工程と、前記溶融した第２の樹脂が硬化した後、前記基板及び前記第２の樹脂を前記半導体素子毎に切断する工程とを含み、前記複数の半導体素子を封止する工程において、前記第２の樹脂のトランスファ圧力により前記基板を前記第２の樹脂の流れる方向に延伸させることを特徴とする半導体装置の製造方法。
（付記２） 前記複数の孔部は、前記基板における、前記第２の樹脂の流動方向の下流側に形成されていることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に前記第１の樹脂が配設されていることを特徴とする付記２に記載の半導体装置の製造方法。
（付記４） 前記孔部の内周壁面の全体に前記第１の樹脂が配設されていることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記５） 前記周辺部分をクランプする前に、前記第１の型と前記第２の型が前記第２の樹脂の溶融温度に達していることを特徴とする付記１乃至付記４のいずれか１に記載の半導体装置の製造方法。
（付記６） 複数の半導体素子が搭載される製品領域と、前記製品領域の周辺に配置される周辺領域とを有する基板本体と、前記周辺領域に形成され、金型に設けた位置決め用のピンを挿入するための複数の孔部と、前記複数の孔部の内周壁面に形成され、前記基板と異なる素材からなり前記基板の撓みを解消させる際のバッファとなる熱可塑性の樹脂とを備えることを特徴とする基板。
（付記７） 前記樹脂は、前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に形成されることを特徴とする付記６に記載の基板。
（付記８） 前記樹脂は、前記孔部の内周壁面の全体に形成されていることを特徴とする付記６に記載の基板。
（付記９） 前記孔部は、前記基板本体の縁部から前記製品領域に延在する長孔であることを特徴とする付記６乃至付記８のいずれか１に記載の基板。
（付記１０） 前記基板本体は矩形状に形成され、前記複数の孔部のうち、前記基板本体の角部近傍に形成される孔部は、前記基板本体の縁部に傾斜して延在する長孔であることを特徴とする付記９に記載の基板。
（付記１） 複数の半導体素子が搭載された製品領域と、前記製品領域の周辺に配置され、内周壁面に基板の撓みを解消させる際のバッファとなる熱可塑性の第１の樹脂が配設された複数の孔部が形成された周辺領域とを有し、前記第１の樹脂と異なる素材からなる基板を用意する工程と、金型を構成する第１の型と第２の型との間に前記基板を配置するとともに、前記複数の孔部に前記第１の型又は前記第２の型に配設された複数のピンを挿入する工程と、前記第１の型と前記第２の型により前記周辺領域をクランプする工程と、前記第１の型と前記第２の型により形成されるキャビティに、溶融した第２の樹脂を充填して、前記複数の半導体素子を封止する工程と、前記溶融した第２の樹脂が硬化した後、前記基板及び前記第２の樹脂を前記半導体素子毎に切断する工程とを含み、前記複数の半導体素子を封止する工程において、前記第２の樹脂のトランスファ圧力により前記基板を前記第２の樹脂の流れる方向に延伸させることを特徴とする半導体装置の製造方法。
（付記２） 前記複数の孔部は、前記基板における、前記第２の樹脂の流動方向の下流側に形成されていることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に前記第１の樹脂が配設されていることを特徴とする付記２に記載の半導体装置の製造方法。
（付記４） 前記孔部の内周壁面の全体に前記第１の樹脂が配設されていることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記５） 前記周辺部分をクランプする前に、前記第１の型と前記第２の型が前記第２の樹脂の溶融温度に達していることを特徴とする付記１乃至付記４のいずれか１に記載の半導体装置の製造方法。
（付記６） 複数の半導体素子が搭載される製品領域と、前記製品領域の周辺に配置される周辺領域とを有する基板本体と、前記周辺領域に形成され、金型に設けた位置決め用のピンを挿入するための複数の孔部と、前記複数の孔部の内周壁面に形成され、前記基板と異なる素材からなり前記基板の撓みを解消させる際のバッファとなる熱可塑性の樹脂とを備えることを特徴とする基板。
（付記７） 前記樹脂は、前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に形成されることを特徴とする付記６に記載の基板。
（付記８） 前記樹脂は、前記孔部の内周壁面の全体に形成されていることを特徴とする付記６に記載の基板。
（付記９） 前記孔部は、前記基板本体の縁部から前記製品領域に延在する長孔であることを特徴とする付記６乃至付記８のいずれか１に記載の基板。
（付記１０） 前記基板本体は矩形状に形成され、前記複数の孔部のうち、前記基板本体の角部近傍に形成される孔部は、前記基板本体の縁部に傾斜して延在する長孔であることを特徴とする付記９に記載の基板。
本発明の活用例としては、半導体集積回路装置のトランスファモールド工程が典型的なものであるが、光半導体装置や混成集積回路装置等の他の電子デバイスのトランスファモールド工程にも適用されるものである。
１ 基板本体
２ 製品領域
３ 周辺領域
４ 孔部
５ 第１の樹脂
６ ピン
７ 第２の樹脂
１１，２１，３１ 実装基板
１２，２２，２２1 ，２２2 ，３２ 位置合わせ穴
１３，２３，３３ 熱可塑性樹脂
１４，２４，３４ 開口部
１５ モールド樹脂
１６ 位置決めピン
５０ モールド装置本体部
５１ 金型
５１1 下金型
５１2 上金型
５２ 位置決めピン
５３ 収容孔
５４ エアベント
５５ 通過孔
５６ カル
５７ ランナー
５８ キャビティ
５９ 分岐路
６０ モールド樹脂
６１ プランジャー
６２ ポット
６３ 溶融モールド樹脂
７０ 大判実装基板
７１ 位置合わせ穴
７２ 半導体チップ
７３ 金ワイヤ
７４ 撓み
２ 製品領域
３ 周辺領域
４ 孔部
５ 第１の樹脂
６ ピン
７ 第２の樹脂
１１，２１，３１ 実装基板
１２，２２，２２1 ，２２2 ，３２ 位置合わせ穴
１３，２３，３３ 熱可塑性樹脂
１４，２４，３４ 開口部
１５ モールド樹脂
１６ 位置決めピン
５０ モールド装置本体部
５１ 金型
５１1 下金型
５１2 上金型
５２ 位置決めピン
５３ 収容孔
５４ エアベント
５５ 通過孔
５６ カル
５７ ランナー
５８ キャビティ
５９ 分岐路
６０ モールド樹脂
６１ プランジャー
６２ ポット
６３ 溶融モールド樹脂
７０ 大判実装基板
７１ 位置合わせ穴
７２ 半導体チップ
７３ 金ワイヤ
７４ 撓み
Claims (6)
- 複数の半導体素子が搭載された製品領域と、前記製品領域の周辺に配置され、内周壁面に基板の撓みを解消させる際のバッファとなる熱可塑性の第１の樹脂が配設された複数の孔部が形成された周辺領域とを有し、前記第１の樹脂と異なる素材からなる基板を用意する工程と、
金型を構成する第１の型と第２の型との間に前記基板を配置するとともに、前記複数の孔部に前記第１の型又は前記第２の型に配設された複数のピンを挿入する工程と、
前記第１の型と前記第２の型により前記周辺領域をクランプする工程と、
前記第１の型と前記第２の型により形成されるキャビティに、溶融した第２の樹脂を充填して、前記複数の半導体素子を封止する工程と、
前記溶融した第２の樹脂が硬化した後、前記基板及び前記第２の樹脂を前記半導体素子毎に切断する工程と、
を含み、
前記複数の半導体素子を封止する工程において、前記第２の樹脂のトランスファ圧力により前記基板を前記第２の樹脂の流れる方向に延伸させることを特徴とする半導体装置の製造方法。 - 前記複数の孔部は、前記基板における、前記第２の樹脂の流動方向の下流側に形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に前記第１の樹脂が配設されていることを特徴とする請求項２に記載の半導体装置の製造方法。
- 複数の半導体素子が搭載される製品領域と、前記製品領域の周辺に配置される周辺領域とを有する基板本体と、
前記周辺領域に形成され、金型に設けた位置決め用のピンを挿入するための複数の孔部と、
前記複数の孔部の内周壁面に形成され、前記基板と異なる素材からなり前記基板の撓みを解消させる際のバッファとなる熱可塑性の樹脂と、
を備えることを特徴とする基板。 - 前記樹脂は、前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に形成されることを特徴とする請求項４に記載の基板。
- 前記孔部は、前記基板本体の縁部から前記製品領域に延在する長孔であることを特徴とする請求項４または請求項５に記載の基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008008752A JP5233288B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法及び基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008008752A JP5233288B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法及び基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009170744A JP2009170744A (ja) | 2009-07-30 |
| JP5233288B2 true JP5233288B2 (ja) | 2013-07-10 |
Family
ID=40971584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008008752A Expired - Fee Related JP5233288B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法及び基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5233288B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013191690A (ja) | 2012-03-13 | 2013-09-26 | Shin Etsu Chem Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3739699B2 (ja) * | 2001-12-20 | 2006-01-25 | 松下電器産業株式会社 | 電子部品実装済み部品の製造方法及び製造装置 |
| JP4153862B2 (ja) * | 2003-10-24 | 2008-09-24 | 第一精工株式会社 | 半導体樹脂封止用金型 |
-
2008
- 2008-01-18 JP JP2008008752A patent/JP5233288B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009170744A (ja) | 2009-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8334583B2 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
| US7681308B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| JP2006269486A (ja) | 半導体装置の製造方法 | |
| JP2008004570A (ja) | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 | |
| KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3510554B2 (ja) | 樹脂モールド方法、モールド成形用金型及び配線基材 | |
| US9177941B2 (en) | Semiconductor device with stacked semiconductor chips | |
| JP4926869B2 (ja) | 半導体装置の製造方法 | |
| JP5233288B2 (ja) | 半導体装置の製造方法及び基板 | |
| JPH10326800A (ja) | 半導体装置の製造方法及び半導体製造装置用金型 | |
| JP2014204082A (ja) | 半導体装置の製造方法 | |
| TWI747568B (zh) | 具有溝部的引線框、樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及樹脂成形品 | |
| JP4658353B2 (ja) | 樹脂モールド金型及び樹脂モールドパッケージの製造方法 | |
| JP5148445B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP5419230B2 (ja) | 半導体装置およびその製造方法 | |
| JP4454399B2 (ja) | 半導体装置の製造方法 | |
| JP2010098229A (ja) | 樹脂封止方法及び樹脂封止用金型 | |
| JP2008166395A (ja) | 半導体装置の製造方法 | |
| KR100611438B1 (ko) | 반도체 패키지 몰딩시 금선의 오버랩 방지장치 | |
| JPH08330343A (ja) | 電子部品の樹脂封止装置およびこれを用いた樹脂封止方法 | |
| JP2004146729A (ja) | 半導体樹脂封止用金型及び樹脂封止方法 | |
| KR100895814B1 (ko) | 반도체 패키지의 제조 방법 | |
| JP2010165890A (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JP2002043344A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5233288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |