JP5233288B2 - 半導体装置の製造方法及び基板 - Google Patents
半導体装置の製造方法及び基板 Download PDFInfo
- Publication number
- JP5233288B2 JP5233288B2 JP2008008752A JP2008008752A JP5233288B2 JP 5233288 B2 JP5233288 B2 JP 5233288B2 JP 2008008752 A JP2008008752 A JP 2008008752A JP 2008008752 A JP2008008752 A JP 2008008752A JP 5233288 B2 JP5233288 B2 JP 5233288B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- substrate
- resin
- hole
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
このような一括封止型半導体パッケージの製造方法としてはトランスファモールド方法が知られており、そのなかでも、実装基板の側面側から樹脂を注入するサイドゲート方式のトランスファモールド方法(例えば、特許文献1参照)が知られている。
図6参照
図6はトランスファモールド装置の概略的断面図であり、まず、モールド装置本体部50に下金型511 と上金型512 とからなる金型51を収容して、例えば、160℃〜180℃の温度に金型51を昇温する。
たとえば、キャビティ58の高さは、モールドする半導体チップの厚さが0.25mmの場合、約0.6mm程度になる。
図7は、下方から見た上金型の概略的平面図であり、ここでは、例えば、各5個のカル56及びランナー57を設け、また、各ランナー57には各2つの分岐路59を設け、合計10個の分岐路59からキャビティ58に溶融したモールド樹脂が注入される。
なお、この場合の大判実装基板70は、例えば、FR−4からなり、厚さは0.34mmとする。
図8は、上方から見た位置合わせした状態における下金型の概略的平面図であり、ここでは、一例として、モールド樹脂の流れる方向に4個、長さ方向に8個の半導体チップ72が実装された構成として示している。
次いで、プランジャー61上に固体状のモールド樹脂60をセットする。
次いで、モールド装置本体部50を駆動して上金型512 を降下させて上金型512 の両端部が大判実装基板70を押さえ込むようにクランプする。
この段階で、大判実装基板70及びモールド樹脂60が金型の温度まで昇温しており、大判実装基板70は充分延びた状態となり、また、モールド樹脂60は溶融して溶融モールド樹脂となる。
次いで、プランジャー61を上昇させて、溶融モールド樹脂63をカル56→ランナー57(→分岐路59)を介してキャビティ58の内部に注入する。
この時の樹脂注入圧力、即ち、トランスファ圧力は、モールド樹脂が金型から漏れるのを防止するために、クランブ圧力と同じか若干弱めに設定する。
以降は、所定の温度まで降温した状態で、樹脂モールドの完了した大判実装基板70を金型51から取り出したのち、各半導体パッケージへと切断・分離することになる。
一方、半導体パッケージの薄型化への要求も高まり、厚い実装基板を用いて半導体パッケージを薄型化するためには、キャビティを薄くする必要があり、そのために、0.6mm以下の薄いキャビティのモールドを行うケースが増えている。
即ち、モールド工程の熱の影響により、実装基板が熱膨張するが、その際に基板に反りや撓みが発生する。
この時、実装基板は金型によりクランプされているので、金型のキャビティ内で反りや撓みが残ったままモールドされてしまう。
図12は、トランスファ圧力を利用した場合の問題点の説明図であり、まず、上図に示すように、大判実装基板70は溶融モールド樹脂63のトランスファ圧力によりエアベント側に延伸する。
なお、金型でクランプされた状態で、位置決めピン53と大判実装基板70に設けた位置合わせ穴71とはある程度の間隙を有している。
図1は、本発明の実施の形態の構成説明図であり、製品領域2と、製品領域2の周辺に配置され、内周壁面に熱可塑性樹脂等の第1の樹脂5が配設された複数の位置決め用の孔部4が形成された周辺領域3とを有する基板の製品領域2に複数の半導体素子を搭載したのち、複数の位置決め用の孔部4に金型を構成する第1の型又は第2の型に設けた複数の位置決め用のピン6を挿入して基板をモールド温度まで昇温した金型内に配置して、第1の型と第2の型により周辺領域3をクランプし、次いで、第1の型と第2の型により形成されるキャビティに、溶融したモールド樹脂である第2の樹脂7を充填して複数の半導体素子を封止し、次いで、溶融したモールド樹脂が硬化したのち、基板を金型から取り出して基板及びモールド樹脂を半導体素子毎に切断するものである。
また、それによって、基板の製品領域2に搭載された半導体素子のワイヤの変形や、第2の樹脂7の未充填という問題が発生することがない。
図2参照
図2は、本発明の実施例1の実装基板の概略的平面図であり、例えば、厚さが0.34mmのFR−4からなる実装基板11のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴12を設けるとともに、位置合わせ穴12の内側壁に、例えば、エポキシ系の熱可塑性樹脂13を充填する。
即ち、残りの0.1倍以上の面積が、位置決めピンに対するゆとりとなる。
また、この場合の実装基板11の熱線膨張係数は10〜15ppmであり、また、熱可塑性樹脂13の熱線膨張係数は50〜100ppmである。
この実装基板を用いて半導体装置を製造する際には、上述の従来例と全く同様のモールド装置を用いて、全く同様の工程でトランスファモールドを行うものである。
図3は、本発明の実施例1の実装基板を用いたトランスファモールド工程における撓み解消効果の説明図である。
左図に示すように、溶融したモールド樹脂15が位置決めピン16側に流れ込んでくると、左図の中段図に示すように元々発生していた実装基板11の撓みがトランスファ圧力によって位置決めピン16側に押し寄せることになる。
図4参照
図4は、本発明の実施例2の実装基板の概略的平面図であり、例えば、厚さが0.34mmのFR−4からなる実装基板21のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴22を設けるとともに、位置合わせ穴22の内側壁に、例えば、エポキシ系の熱可塑性樹脂23を充填する。
即ち、残りの0.1倍以上の面積が、位置決めピンに対するゆとりとなる。
また、ここでも、位置合わせ穴22の長径Lを例えば3.0mmとし、短径Hを1.5mmとし、L−Hの範囲を熱可塑性樹脂23で充填する。
即ち、実装基板は、10〜15ppmの熱線膨張係数で縦方向及び横方向に伸びるので、その角部においては、斜め方向に伸びることになり、したがって、位置合わせ穴222 を斜め方向に設ける。
なお、中央よりの位置合わせ穴221 は、実施例1と同様に長軸がモールド樹脂が流れ込む方向とする。
図5参照
図5は、本発明の実施例3の実装基板の概略的平面図であり、例えば、厚さが0.34mmのFR−4からなる実装基板31のサイドゲート方式のトランスファモールド方法におけるサイドゲートに対応する辺と反対側の周辺部に、位置合わせ穴32を設けるとともに、位置合わせ穴32の内側壁に、例えば、エポキシ系の熱可塑性樹脂33を充填する。
即ち、残りの0.1倍以上の面積が、位置決めピンに対するゆとりとなる。
また、上記の実施例2においては位置合わせ穴を便宜上4個としているため、両端の2個のみを傾斜させて設けているが、5個以上設ける場合には、中央に向かって傾斜が順に小さくなるように形成しても良いものである。
(付記1) 複数の半導体素子が搭載された製品領域と、前記製品領域の周辺に配置され、内周壁面に基板の撓みを解消させる際のバッファとなる熱可塑性の第1の樹脂が配設された複数の孔部が形成された周辺領域とを有し、前記第1の樹脂と異なる素材からなる基板を用意する工程と、金型を構成する第1の型と第2の型との間に前記基板を配置するとともに、前記複数の孔部に前記第1の型又は前記第2の型に配設された複数のピンを挿入する工程と、前記第1の型と前記第2の型により前記周辺領域をクランプする工程と、前記第1の型と前記第2の型により形成されるキャビティに、溶融した第2の樹脂を充填して、前記複数の半導体素子を封止する工程と、前記溶融した第2の樹脂が硬化した後、前記基板及び前記第2の樹脂を前記半導体素子毎に切断する工程とを含み、前記複数の半導体素子を封止する工程において、前記第2の樹脂のトランスファ圧力により前記基板を前記第2の樹脂の流れる方向に延伸させることを特徴とする半導体装置の製造方法。
(付記2) 前記複数の孔部は、前記基板における、前記第2の樹脂の流動方向の下流側に形成されていることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に前記第1の樹脂が配設されていることを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 前記孔部の内周壁面の全体に前記第1の樹脂が配設されていることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記5) 前記周辺部分をクランプする前に、前記第1の型と前記第2の型が前記第2の樹脂の溶融温度に達していることを特徴とする付記1乃至付記4のいずれか1に記載の半導体装置の製造方法。
(付記6) 複数の半導体素子が搭載される製品領域と、前記製品領域の周辺に配置される周辺領域とを有する基板本体と、前記周辺領域に形成され、金型に設けた位置決め用のピンを挿入するための複数の孔部と、前記複数の孔部の内周壁面に形成され、前記基板と異なる素材からなり前記基板の撓みを解消させる際のバッファとなる熱可塑性の樹脂とを備えることを特徴とする基板。
(付記7) 前記樹脂は、前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に形成されることを特徴とする付記6に記載の基板。
(付記8) 前記樹脂は、前記孔部の内周壁面の全体に形成されていることを特徴とする付記6に記載の基板。
(付記9) 前記孔部は、前記基板本体の縁部から前記製品領域に延在する長孔であることを特徴とする付記6乃至付記8のいずれか1に記載の基板。
(付記10) 前記基板本体は矩形状に形成され、前記複数の孔部のうち、前記基板本体の角部近傍に形成される孔部は、前記基板本体の縁部に傾斜して延在する長孔であることを特徴とする付記9に記載の基板。
2 製品領域
3 周辺領域
4 孔部
5 第1の樹脂
6 ピン
7 第2の樹脂
11,21,31 実装基板
12,22,221 ,222 ,32 位置合わせ穴
13,23,33 熱可塑性樹脂
14,24,34 開口部
15 モールド樹脂
16 位置決めピン
50 モールド装置本体部
51 金型
511 下金型
512 上金型
52 位置決めピン
53 収容孔
54 エアベント
55 通過孔
56 カル
57 ランナー
58 キャビティ
59 分岐路
60 モールド樹脂
61 プランジャー
62 ポット
63 溶融モールド樹脂
70 大判実装基板
71 位置合わせ穴
72 半導体チップ
73 金ワイヤ
74 撓み
Claims (6)
- 複数の半導体素子が搭載された製品領域と、前記製品領域の周辺に配置され、内周壁面に基板の撓みを解消させる際のバッファとなる熱可塑性の第1の樹脂が配設された複数の孔部が形成された周辺領域とを有し、前記第1の樹脂と異なる素材からなる基板を用意する工程と、
金型を構成する第1の型と第2の型との間に前記基板を配置するとともに、前記複数の孔部に前記第1の型又は前記第2の型に配設された複数のピンを挿入する工程と、
前記第1の型と前記第2の型により前記周辺領域をクランプする工程と、
前記第1の型と前記第2の型により形成されるキャビティに、溶融した第2の樹脂を充填して、前記複数の半導体素子を封止する工程と、
前記溶融した第2の樹脂が硬化した後、前記基板及び前記第2の樹脂を前記半導体素子毎に切断する工程と、
を含み、
前記複数の半導体素子を封止する工程において、前記第2の樹脂のトランスファ圧力により前記基板を前記第2の樹脂の流れる方向に延伸させることを特徴とする半導体装置の製造方法。 - 前記複数の孔部は、前記基板における、前記第2の樹脂の流動方向の下流側に形成されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に前記第1の樹脂が配設されていることを特徴とする請求項2に記載の半導体装置の製造方法。
- 複数の半導体素子が搭載される製品領域と、前記製品領域の周辺に配置される周辺領域とを有する基板本体と、
前記周辺領域に形成され、金型に設けた位置決め用のピンを挿入するための複数の孔部と、
前記複数の孔部の内周壁面に形成され、前記基板と異なる素材からなり前記基板の撓みを解消させる際のバッファとなる熱可塑性の樹脂と、
を備えることを特徴とする基板。 - 前記樹脂は、前記孔部の内周壁面のうち、少なくとも前記製品領域に近い部分に形成されることを特徴とする請求項4に記載の基板。
- 前記孔部は、前記基板本体の縁部から前記製品領域に延在する長孔であることを特徴とする請求項4または請求項5に記載の基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008008752A JP5233288B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法及び基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008008752A JP5233288B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法及び基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170744A JP2009170744A (ja) | 2009-07-30 |
JP5233288B2 true JP5233288B2 (ja) | 2013-07-10 |
Family
ID=40971584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008008752A Expired - Fee Related JP5233288B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法及び基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5233288B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013191690A (ja) * | 2012-03-13 | 2013-09-26 | Shin Etsu Chem Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3739699B2 (ja) * | 2001-12-20 | 2006-01-25 | 松下電器産業株式会社 | 電子部品実装済み部品の製造方法及び製造装置 |
JP4153862B2 (ja) * | 2003-10-24 | 2008-09-24 | 第一精工株式会社 | 半導体樹脂封止用金型 |
-
2008
- 2008-01-18 JP JP2008008752A patent/JP5233288B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009170744A (ja) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8334583B2 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
US7681308B2 (en) | Fabrication method of semiconductor integrated circuit device | |
JP2006269486A (ja) | 半導体装置の製造方法 | |
JP2008004570A (ja) | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 | |
KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
JP3510554B2 (ja) | 樹脂モールド方法、モールド成形用金型及び配線基材 | |
JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
US9177941B2 (en) | Semiconductor device with stacked semiconductor chips | |
JP4926869B2 (ja) | 半導体装置の製造方法 | |
JP5233288B2 (ja) | 半導体装置の製造方法及び基板 | |
JPH10326800A (ja) | 半導体装置の製造方法及び半導体製造装置用金型 | |
JP2014204082A (ja) | 半導体装置の製造方法 | |
TWI747568B (zh) | 具有溝部的引線框、樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及樹脂成形品 | |
JP4658353B2 (ja) | 樹脂モールド金型及び樹脂モールドパッケージの製造方法 | |
JP5148445B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
US20050258552A1 (en) | Semiconductor molding method and structure | |
JP5419230B2 (ja) | 半導体装置およびその製造方法 | |
JP4454399B2 (ja) | 半導体装置の製造方法 | |
JP2008166395A (ja) | 半導体装置の製造方法 | |
KR100611438B1 (ko) | 반도체 패키지 몰딩시 금선의 오버랩 방지장치 | |
JP2004146729A (ja) | 半導体樹脂封止用金型及び樹脂封止方法 | |
JPH08330343A (ja) | 電子部品の樹脂封止装置およびこれを用いた樹脂封止方法 | |
KR100895814B1 (ko) | 반도체 패키지의 제조 방법 | |
JP2002043344A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2009146929A (ja) | 半導体装置用樹脂封止装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5233288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |