JP2013191690A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013191690A
JP2013191690A JP2012056202A JP2012056202A JP2013191690A JP 2013191690 A JP2013191690 A JP 2013191690A JP 2012056202 A JP2012056202 A JP 2012056202A JP 2012056202 A JP2012056202 A JP 2012056202A JP 2013191690 A JP2013191690 A JP 2013191690A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
resin
mounting substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012056202A
Other languages
English (en)
Inventor
Toshio Shiobara
利夫 塩原
Susumu Sekiguchi
晋 関口
Hideki Akiba
秀樹 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2012056202A priority Critical patent/JP2013191690A/ja
Priority to US13/776,107 priority patent/US9401290B2/en
Priority to EP13001109.1A priority patent/EP2639822A3/en
Priority to TW102108275A priority patent/TW201347020A/zh
Priority to KR1020130025683A priority patent/KR102093272B1/ko
Priority to CN2013100802563A priority patent/CN103311135A/zh
Publication of JP2013191690A publication Critical patent/JP2013191690A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 本発明は、大型基板を封止しても封止後の基板の反りや割れを抑制できる半導体装置の製造方法を提供することを目的とする。
【解決手段】 上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、室温〜２００℃に加熱された前記成形金型の前記上金型及び前記下金型のうち一方の金型に、半導体素子搭載基板を配置し、他方の金型に半導体素子非搭載基板を配置する配置工程、前記半導体素子搭載基板及び前記半導体素子非搭載基板が配置された前記成形金型で熱硬化性樹脂を成形することにより、前記半導体素子搭載基板及び前記半導体素子非搭載基板を一体化させる一体化工程、及び該一体化した基板を前記成形金型から取り出し、ダイシングすることで個片化する工程を有することを特徴とする半導体装置の製造方法。
【選択図】 図１

Description

本発明は、成形金型を用いた半導体装置の製造方法、及びそれにより製造された半導体装置に関する。
従来からウエーハレベルの封止方法や、半導体素子をマトリックス状に搭載した有機基板を熱硬化性エポキシ樹脂で片面成形する方法は種々提案されて検討されている（特許文献１−３）。
上記方式で半導体装置を製造する際、基板の大きさが小さいものでは、エポキシ樹脂の線膨張係数を調整することにより封止後の基板の反りを制御することができた。
８インチ（２００ｍｍ）程度の小径ウエーハなどの基板や小サイズの有機基板を使用した場合は現状でも大きな問題もなく封止成形できるが、８インチ径以上のウエーハや大型の有機基板では封止後、エポキシ樹脂などの収縮応力が大きいため片面成形したウエーハや有機基板では大きな反りや基板の割れが発生し半導体装置を製造することができなくなっている。
ウエーハや金属基板の大型化にともなう上記のような問題を解決するにはフィラーを９５ｗｔ％レベルまで充填することや、樹脂の低弾性化で硬化時の収縮応力を小さくすることが必要である。しかしながら、フィラーを９５ｗｔ％レベルまで充填して十分に成形可能な性能を持った熱硬化性樹脂は現在製造できない。また、反りが発生しないレベルまで低弾性化すると耐熱性や耐湿性が低下するといった不具合が発生する。
特開２００１−０４４３２４号公報 特開２００３−２１３０８７号公報 特開２００９−０３２８４２号公報
本発明は、上記課題を解決するためになされたものであり、大型基板を封止しても封止後の基板の反りや割れを抑制できる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、
室温〜２００℃に加熱された成形金型の上金型及び下金型のうち一方の金型に、半導体素子搭載基板を配置し、他方の金型に半導体素子非搭載基板を配置する配置工程、
半導体素子搭載基板及び半導体素子非搭載基板が配置された成形金型で熱硬化性樹脂を成形することにより、半導体素子搭載基板及び半導体素子非搭載基板を一体化させる一体化工程、及び
該一体化した基板を成形金型から取り出し、ダイシングすることで個片化する工程を有することを特徴とする半導体装置の製造方法を提供する。
このような半導体装置の製造方法であれば、大型基板を封止しても封止後の基板の反りや割れを抑制することができる。また、ウエーハレベルで一括封止することが可能となる。
また、前記一体化工程において、室温下又は加熱下で液状の熱硬化性樹脂を下金型に配置した基板上にのせ、上金型と下金型を加圧して熱硬化性樹脂を圧縮成形し、又は、
前記一体化工程において、上金型と下金型を型締めした後、室温下又は加熱下で液状の熱硬化性樹脂を上金型及び下金型に配置した基板の隙間に注入し、熱硬化性樹脂をインジェクション成形又はトランスファー成形することができる。
このように本発明の半導体装置の製造方法は、圧縮成形、インジェクション成形又はトランスファー成形のいずれも利用することができる。
さらに、前記一体化工程において、減圧下で前記熱硬化性樹脂を成形することが好ましい。
このように減圧することで、半導体素子搭載基板と半導体素子非搭載基板の間隙への熱硬化性樹脂の充填性を向上させることができる。
また、前記半導体素子搭載基板及び／又は前記半導体素子非搭載基板として、金属基板、無機基板、又は有機樹脂基板を用いることができる。
このように本発明では用いる基板としては、金属基板、無機基板、又は有機樹脂基板のいずれにも適用することができる。
さらに、前記熱硬化性樹脂として、エポキシ樹脂、シリコーン樹脂、及びシリコーン・エポキシハイブリッド樹脂のいずれかを用いることができる。
このような樹脂を用いることで耐熱性、耐湿性に優れた半導体装置を製造することができる。
また、前記半導体素子搭載基板及び／又は前記半導体素子非搭載基板として、室温〜２００℃における線膨張係数が５〜２５ｐｐｍ／℃の有機樹脂基板を用いることが好ましい。
このように半導体素子の表裏面に類似した物理特性を有する２枚の基板を使用することで、反りの発生がほとんどなく半導体装置を製造することができる。
さらに、前記半導体装置の製造方法によって製造された半導体装置を提供する。
このような半導体装置は、耐熱性、耐湿性に優れるとともに、反りが抑制された結果残留歪みの少ないものとなる。
以上説明したように、本発明の半導体装置の製造方法であれば、大型の無機基板、金属基板や有機樹脂基板上に半導体素子を搭載した半導体素子アレイ、あるいは半導体素子を形成した大型のシリコンウエーハを樹脂で封止しても封止後の基板の反りや割れを抑制できる非常に汎用性の高い方法となる。特に、半導体素子の表裏面に類似した物理特性を有する２枚の基板を使用し、それら半導体素子搭載基板と半導体素子非搭載基板の間を熱硬化性樹脂で成形封止することで、反りの発生がほとんどなく、かつ耐熱性、耐湿性に優れた半導体装置を製造することができる方法となる。また、ウエーハレベルで一括封止することが可能となる。従って、低コスト化に資する。
本発明の半導体装置の製造方法のフロー図である。
以下、本発明の半導体装置の製造方法について詳細に説明するが、本発明はこれらに限定されるものではない。前述のように、大型基板を封止しても封止後の基板の反りや割れを抑制できる半導体装置の製造方法が望まれていた。
本発明者らは、上記課題を達成するため鋭意検討を重ねた結果、半導体素子の表裏面に２枚の基板を使用し、それら基板の間を熱硬化性樹脂で成形封止することで、反りの発生がほとんどなく、かつ耐熱性、耐湿性に優れた半導体装置を製造することができることを見出して、本発明を完成させた。以下本発明について詳細に説明する。
即ち、本発明は、上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、
室温〜２００℃に加熱された成形金型の上金型及び下金型のうち一方の金型に、半導体素子搭載基板を配置し、他方の金型に半導体素子非搭載基板を配置する配置工程、
半導体素子搭載基板及び半導体素子非搭載基板が配置された成形金型で熱硬化性樹脂を成形することにより、半導体素子搭載基板及び半導体素子非搭載基板を一体化させる一体化工程、及び
該一体化した基板を成形金型から取り出し、ダイシングすることで個片化する工程を有することを特徴とする半導体装置の製造方法である。
〔（Ｉ）配置工程〕
図１に本発明の半導体装置の製造方法のフロー図を示す。配置工程では、室温〜２００℃に加熱された成形金型３の上金型１及び下金型２のうち一方の金型（ここでは下金型）に、半導体素子６を搭載した半導体素子搭載基板５を配置し、他方の金型（ここでは上金型）に半導体素子非搭載基板４を配置する。配置方法は、特に制限されないが、基板を加熱した上金型１及び下金型２の表面に吸引方式などで吸着させることで行うことができる。
半導体素子搭載基板及び／又は半導体素子非搭載基板としては、無機基板、金属基板、又は有機樹脂基板を使用することができ、半導体素子搭載基板はこのような基板に半導体素子が載置又は形成されたものであり、半導体素子非搭載基板は半導体素子が載置又は形成されてないものである。特に有機樹脂基板を使用する場合には、後述する膨張係数を制御する観点から繊維含有の有機樹脂基板を使用することもできる。
無機基板としてはセラミックス基板、シリコンウエーハなど、金属基板としては表面が絶縁処理された銅やアルミ基板などが代表的なものである。有機樹脂基板としてはＢＴ（ビスマレイミドトリアジン）樹脂基板、ＦＲＰ（繊維強化プラスチック）基板等が挙げられる。
繊維含有の有機樹脂基板に適用できる繊維としては、炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維などの無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維などの有機繊維、さらには炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維などが挙げられる。繊維含有の有機樹脂基板としてはこれらの繊維で補強されたエポキシ樹脂、ＢＴ樹脂やシリコーン樹脂基板が上げられる。製品特性に応じてこの種の基板以外でも絶縁性が維持できれば、いかなるものも使用することができる。最も好ましい繊維含有の有機樹脂基板としてはガラス繊維、石英繊維、炭素繊維などで補強されたものが望ましい。中でも絶縁性の高いガラス繊維や石英ガラス繊維を使用したものが好ましいものである。
上記のような補強用の繊維の形態としては長繊維フィラメントを一定方向に引きそろえたロービング、クロス、不織布などのシート状のもの、更にはチョップストランドマットなど、積層体を形成することができるものであれば特に制限はされない。
金属基板、無機基板、又は有機樹脂基板において、いずれの基板の場合も厚みは２０μｍ〜１ｍｍが好ましく、より好ましくは５０μｍ〜５００μｍ、更に好ましくは５０μｍ〜２００μｍである。２０μｍ以上であれば薄すぎることによる変形が防止でき、特に無機基板を使用した場合は取り扱い時の割れを抑制できる。また、１ｍｍ以下であれば半導体装置が厚くなることを防止できる。
半導体素子搭載基板と半導体素子非搭載基板とは、類似した物理特性を持ったものであることが好ましく、特に、両基板の線膨張係数が実質的に同等か２５ｐｐｍ／℃以下、特には１０ｐｐｍ／℃以下であるもの同士を使用することがより好ましい。特に、両基板間の物理特性が類似すれば熱硬化性樹脂で成形封止した後の半導体装置の反りの発生がより抑制される。
また、半導体素子搭載基板及び半導体素子非搭載基板として有機樹脂基板を使用する場合、その少なくとも一方の有機樹脂基板、好ましくは両方の有機樹脂基板は、室温〜２００℃における線膨張係数が５〜２５ｐｐｍ／℃の有機樹脂基板であることが、製造する半導体装置の反りの低減の点から望ましい。なお、本願において室温とは２５℃±１０℃を意味する。（以下、同様。）
さらに、半導体素子搭載基板としてシリコンウエーハ等の無機基板や有機樹脂基板を使用する場合、該半導体素子を搭載した無機基板や有機樹脂基板の膨張係数は室温〜２００℃においてＸ−Ｙ方向で５〜２５ｐｐｍ／℃であることが望ましい。
また、半導体素子非搭載基板として有機樹脂基板を用いる場合にも、その有機樹脂基板の膨張係数は、室温〜２００℃においてＸ−Ｙ方向で５〜２５ｐｐｍ／℃であることが望ましい。このような範囲の有機樹脂基板であれば、半導体素子搭載基板との膨張係数の差が小さく、製造される半導体装置の反りをより抑制できる。なお、有機樹脂基板の膨張係数は、より望ましくは５〜２０ｐｐｍ／℃であり、更に望ましくは５〜１５ｐｐｍ／℃である。
上記基板の大きさは縦２０ｍｍ〜２００ｍｍ、横が１００〜４００ｍｍ程度のものが生産性や扱いやすさの点から望ましい。このような基板であれば、半導体素子を基板上に配置したり、ワイヤーボンダーで金線などを接続したりすることが容易である。
〔（ＩＩ）一体化工程〕
一体化工程では、半導体素子搭載基板５及び半導体素子非搭載基板４が配置された成形金型３で熱硬化性樹脂７を成形することにより、半導体素子搭載基板５及び半導体素子非搭載基板４を一体化させる。このように半導体素子の表裏面に２枚の基板を使用し、それら基板の間を熱硬化性樹脂で成形封止することで、反りの発生がほとんどなく、かつ耐熱性、耐湿性に優れた半導体装置を製造することができる。一体化された半導体素子搭載基板及び半導体素子非搭載基板の間隔は２０〜１０００μｍであることが好ましい。
一体化工程では、通常使用される圧縮成形、トランスファー成形やインジェクション成形などが利用できる。具体的には、一体化工程において、室温下又は加熱下で液状の熱硬化性樹脂を下金型に配置した基板上にのせ、上金型と下金型を加圧して熱硬化性樹脂を圧縮成形することができる。また、一体化工程において、上金型と下金型を型締めした後、室温下又は加熱下で液状の熱硬化性樹脂を上金型及び下金型に配置した基板の隙間に注入し、熱硬化性樹脂をインジェクション成形又はトランスファー成形することもできる。
圧縮成形の場合は、下金型２上に配置した基板上に上記熱硬化性樹脂７を秤量する。その後、上下金型を加圧下で型締めして樹脂を熱硬化させる。
また、トランスファー成形やインジェクション成形で熱硬化性樹脂７を成形する場合は、基板を加熱した上下金型表面に吸引方式などで吸着し上下金型を型締めした後、基板と基板の隙間に室温下又は加熱により液状化する熱硬化性樹脂７を加圧注入し、硬化させ上下基板を一体化させる。樹脂が間隙に流入するゲート数や構造は、大面積で狭い間隙に樹脂を加圧注入する必要があることから樹脂の流動性や硬化特性に合わせ設計する。
上記の硬化成形条件としては１２０℃〜２００℃で１〜３分程度、圧力は２０〜１５０Ｋｇ／ｃｍ２が望ましい。更に、間隙への充填性を向上させるため、減圧下で熱硬化性樹脂７を成形することが好ましく、特に金型内を減圧しながら加圧成形することが好ましい。減圧度としてはできるだけ真空に近いレベルまで減圧するほうが良い。
半導体装置９の厚みは内蔵する半導体素子６の厚みに依存するが、１ｍｍ以下が半導体装置を家電などに実装する際に小型化できることから望ましい。
一体化工程で用いる熱硬化性樹脂は上記２枚の基板同士の間に充填され封止する封止樹脂層となる。この熱硬化性樹脂は他の成分を含む組成物の形態としてもよい。熱硬化性樹脂は、通常、半導体素子の封止に使用される室温で液状のエポキシ樹脂や通常１００℃以下の加熱下で液状化する固形のエポキシ樹脂、シリコーン樹脂、又はエポキシ樹脂とシリコーン樹脂からなるシリコーン・エポキシハイブリッド樹脂が好適に使用される。
このエポキシ樹脂の例として、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、３，３’，５，５’−テトラメチル−４，４’−ビフェノール型エポキシ樹脂又は４，４’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温で液状や固体の公知のエポキシ樹脂を使用することができる。また、必要に応じて、上記以外のエポキシ樹脂を一定量以下併用することができる。
なお、半導体素子を封止することから熱硬化性樹脂中の塩素などのハロゲンイオン、またナトリウムなどのアルカリイオンは極力減らしたものであることが好ましい。通常、イオン交換水５０ｍｌに試料１０ｇを添加し、密封して１２０℃のオーブン中に２０時間静置した後、加熱抽出する１２０℃での抽出でいずれのイオンも１０ｐｐｍ以下であることが望ましい。
上記エポキシ樹脂の硬化剤としてはフェノールノボラック樹脂、各種アミン誘導体、酸無水物や酸無水物基を一部開環させカルボン酸を生成させたものなどを使用することができる。なかでも半導体装置の信頼性を確保するためにフェノールノボラック樹脂が望ましい。
上記エポキシ樹脂と硬化剤の反応を促進するためイミダゾール誘導体、フォスフィン誘導体、アミン誘導体、有機アルミニウム化合物などの金属化合物などを使用しても良い。
例えば、エポキシ樹脂とフェノールノボラック樹脂の混合比はエポキシ基とフェノール性水酸基の比率が１：０．８〜１．３となるように混合することが好ましい。
その他、エポキシ樹脂組成物には、更に必要に応じて各種の添加剤を配合することができる。例えば、樹脂の性質を改善する目的で種々の熱可塑性樹脂、熱可塑性エラストマー、有機合成ゴム、シリコーン系等の低応力剤、ワックス類、ハロゲントラップ剤等の添加剤を添加配合することができる。
また、上記シリコーン樹脂としては縮合性や熱硬化性のシリコーン樹脂などが使用可能である。なかでも付加硬化型シリコーン樹脂の組成物が望ましい。付加硬化型シリコーン樹脂組成物には、（Ａ）非共有結合性二重結合基（例えば、ビニル基等のアルケニル基）を有するオルガノポリシロキサン、（Ｂ）オルガノハイドロジェンポリシロキサン、及び（Ｃ）白金系触媒を必須成分とする付加硬化型シリコーン樹脂組成物が好適に使用される。
さらに、上記シリコーン・エポキシハイブリッド樹脂としては、前記エポキシ樹脂と前記シリコーン樹脂からなる共重合体などが挙げられる。
上記、熱硬化性樹脂として用いることのできるエポキシ樹脂、シリコーン樹脂、シリコーン・エポキシハイブリッド樹脂の組成物には、無機充填材を配合することができる。配合される無機充填材としては、例えば、溶融シリカ、結晶性シリカ等のシリカ類、アルミナ、窒化珪素、窒化アルミニウム、アルミノシリケート、ボロンナイトライド、ガラス繊維、三酸化アンチモン等が挙げられる。これら無機充填材の平均粒径や形状は特に限定されないが、大型基板間の間隙が１ｍｍ以下である狭部への充填性を確保するためには、最大粒径が７５μｍ以下、望ましくは５０μｍ以下が望ましい。特に基板間が５００μｍ以下の場合は最大３０μｍ以下で、形状も球状の粒子が適したものである。７５μｍ以下の充填材を用いれば局所的な流動性の低下が抑制され、十分な充填性が確保され、ボイドや未充填を抑制することができる。
特にエポキシ樹脂組成物に添加する上記無機充填材は、エポキシ樹脂と無機充填材との結合強度を強くするため、シランカップリング剤、チタネートカップリング剤などのカップリング剤で予め表面処理したものを配合してもよい。
このようなカップリング剤としては、例えば、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシ官能性アルコキシシラン、Ｎ−β（アミノエチル）−γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン等のアミノ官能性アルコキシシラン、γ−メルカプトプロピルトリメトキシシラン等のメルカプト官能性アルコキシシランなどを用いることが好ましい。なお、表面処理に用いるカップリング剤の配合量及び表面処理方法については特に制限されるものではない。
シリコーン樹脂組成物やシリコーン・エポキシハイブリッド樹脂組成物の場合も無機質充填材表面を上記のようなカップリング材で処理しても良い。
無機充填材の充填量は、エポキシ樹脂組成物やシリコーン樹脂、シリコーン・エポキシハイブリッド樹脂の組成物中の樹脂の総量１００質量部に対し、１００〜１３００質量部、特に２００〜１０００質量部が好ましい。１００質量部以上であれば、十分な強度を得ることができ、１３００質量部以下であれば、増粘による流動性の低下が生じにくく、充填性の不良を防止でき、基板上に配列された半導体素子の完全封止ができる。なお、この無機充填材は、組成物全体の５０〜９５質量％、特に６０〜９０質量％の範囲で含有することが好ましい。
〔（ＩＩＩ）取出し、（ＩＶ）ダイシング工程〕
上記工程によりボイドや反りを発生させることなく、半導体素子が搭載された大型基板の封止を行うことができる。上記方法で一体化した基板は成形金型から取り出し、通常、１５０〜１８０℃の温度で１〜４時間ポストキュアすることで電気特性や機械特性を安定化することができる。
さらに、ポストキュア後基板を通常の方法でダイシングブレード８を用いてダイシングで個片化することで半導体装置９を製造することができる。
上記半導体装置の製造方法によって製造された半導体装置９は、反りが抑制され残留歪みの少ない高品質なものとなり、耐熱性、耐湿性に優れたものとなる。
以下、実施例及び比較例を示して本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
〔実施例１〕
以下の半導体素子搭載の有機樹脂基板と半導体素子非搭載の有機樹脂基板を準備した。
半導体素子搭載の有機樹脂基板：厚み５０μｍ、縦５０ｍｍ、横１５０ｍｍのＢＴ樹脂基板（線膨張係数：１５ｐｐｍ／℃）上に３００μｍ厚み、１２ｍｍ角のシリコンチップ４０個をエポキシダイボンド材で接着し、金線で基板とチップを接続したもの。
半導体素子非搭載の有機樹脂基板：厚み５０μｍ、縦５０ｍｍ、横１５０ｍｍのＢＴ樹脂基板（線膨張係数：１５ｐｐｍ／℃）
トランスファー成形装置の成形金型温度を１７０℃に設定し、下金型に半導体素子搭載の有機樹脂基板を吸引することで吸着させた。一方、半導体素子非搭載の有機樹脂基板は上金型に同様に吸引吸着させたのち、上下金型を閉じて減圧を開始した。基板間の間隙は５００μｍである。
７５０ｍｍＨｇまで減圧した後、成形装置のポットに熱硬化性エポキシ樹脂（ＫＭＣ３００信越化学製、最大フィラー径３５μｍ）を投入し、７０Ｋｇ／ｃｍ２の圧力で加圧下移送することで樹脂を注入した。成形時間は３分間で行った。
成形後、一体化した基板を成形金型から取り出し室温まで冷却した後、基板のそりを測定した。そり量は長手方向で０．８ｍｍ、短手方向で０．２ｍｍであった。更に１８０℃で２時間ポストキュアし、同様にそりを測定した結果、長手方向で０．４ｍｍ、短手方向で０．１ｍｍとほとんどそりのないものであった。
この基板をダイシングテープに貼り付け、ダイシングを行い４０個の個片化した半導体装置の裏面に半田ボールをつけて半導体装置を製造した。個々の半導体装置を電気的に確認したところ全て問題なく機能していた。
〔実施例２〕
実施例１で用いたものと同様の半導体素子搭載の有機樹脂基板と半導体素子非搭載の有機樹脂基板を準備した。圧縮成形装置の成形金型温度を１７０℃に設定し、下金型に半導体素子非搭載の有機樹脂基板を吸引することで吸着させた。一方、上金型に半導体素子搭載の有機樹脂基板を同様に吸引吸着させたのち、下金型に吸引配置した基板中央部に液状の熱硬化性エポキシ樹脂を所定量秤取り、上下の金型を１００Ｋｇ／ｃｍ２でエポキシ樹脂の厚みが５００μｍとなるまで加圧し硬化させた。
成形後、一体化した基板を成形金型から取り出し室温まで冷却した後、基板のそりを測定した。そり量は長手方向で０．９ｍｍ、短手方向で０．３ｍｍであった。更に１８０℃で２時間ポストキュアし、同様にそりを測定した結果、長手方向で０．５ｍｍ、短手方向で０．１ｍｍとほとんどそりのないものであった。
この基板をダイシングテープに貼り付け、ダイシングを行い４０個の個片化した半導体装置の裏面に半田ボールをつけて半導体装置を製造した。個々の半導体装置を電気的に確認したところ全て問題なく機能していた。
〔実施例３〕
以下のシリコンウエーハを準備した。
半導体素子が形成されたシリコンウエーハ：半導体素子が形成された、厚み３５０μｍ、直径８インチ（２００ｍｍ）のシリコンウエーハ。
半導体素子が形成されてないシリコンウエーハ：半導体素子が形成されてない、厚み３５０μｍ、直径８インチ（２００ｍｍ）のシリコンウエーハ。
圧縮成形装置の成形金型温度を１７０℃に設定し、下金型に半導体素子が形成されたシリコンウエーハを吸引することで吸着させた。一方、上金型に半導体素子が形成されてないシリコンウエーハを半導体素子搭載ウエーハと同様に吸引吸着させたのち、下金型に吸引配置したウエーハ中央部に室温で液状の熱硬化性エポキシ樹脂（ＳＭＣ８００ 信越化学工業製）を所定量を秤取り、上下の金型を１００Ｋｇ／ｃｍ２でエポキシ樹脂の厚みが５００μｍとなるまで加圧し硬化させた。
成形後、一体化したウエーハを成形金型から取り出し室温まで冷却した後、ウエーハのそりを測定した。そり量は縦方向、横方向ともほぼゼロであった。更に１８０℃で２時間ポストキュアし、同様にそりを測定した結果、ほとんどそりのないものであった。
この基板をダイシングテープに貼り付け、ダイシングを行い４０個の個片化した半導体装置の裏面に半田ボールをつけて半導体装置を製造した。個々の半導体装置を電気的に確認したところ全て問題なく機能していた。
〔比較例１〕
以下の実施例１で用いたものと同様の半導体素子搭載の有機樹脂基板のみを準備した。トランスファー成形装置の成形金型温度を１７０℃に設定した下金型に半導体素子搭載の有機樹脂基板を吸引することで吸着させた。一方、上金型には有機樹脂基板を配置せずに上下金型を閉じて減圧を開始した。上金型と基板間の間隙は５００μｍである。
７５０ｍｍＨｇまで減圧した後、成形装置のポットに熱硬化性エポキシ樹脂（ＫＭＣ ３００信越化学製、最大フィラー径３５μｍ）を投入し、７０Ｋｇ／ｃｍ２の圧力で加圧下移送することで樹脂を注入した。成形時間は３分間で行った。
成形後、一体化した基板を成形金型から取り出し室温まで冷却した後、基板のそりを測定した。そり量は長手方向で２９ｍｍ、短手方向で８ｍｍであった。更に１８０℃で２時間ポストキュアし、同様にそりを測定した結果、長手方向で２７ｍｍ、短手方向で６．３ｍｍと大きなそりが発生し、ダイシングで個片化することができなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…上金型、 ２…下金型、 ３…成形金型、 ４…半導体素子非搭載基板、 ５…半導体素子搭載基板、 ６…半導体素子、 ７…熱硬化性樹脂、 ８…ダイシングブレード、 ９…半導体装置

Claims (7)

  1. 上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、
    室温〜２００℃に加熱された前記成形金型の前記上金型及び前記下金型のうち一方の金型に、半導体素子搭載基板を配置し、他方の金型に半導体素子非搭載基板を配置する配置工程、
    前記半導体素子搭載基板及び前記半導体素子非搭載基板が配置された前記成形金型で熱硬化性樹脂を成形することにより、前記半導体素子搭載基板及び前記半導体素子非搭載基板を一体化させる一体化工程、及び
    該一体化した基板を前記成形金型から取り出し、ダイシングすることで個片化する工程を有することを特徴とする半導体装置の製造方法。
  2. 前記一体化工程において、室温下又は加熱下で液状の前記熱硬化性樹脂を前記下金型に配置した基板上にのせ、前記上金型と前記下金型を加圧して前記熱硬化性樹脂を圧縮成形し、又は、
    前記一体化工程において、前記上金型と前記下金型を型締めした後、室温下又は加熱下で液状の前記熱硬化性樹脂を前記上金型及び前記下金型に配置した基板の隙間に注入し、前記熱硬化性樹脂をインジェクション成形又はトランスファー成形することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記一体化工程において、減圧下で前記熱硬化性樹脂を成形することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記半導体素子搭載基板及び／又は前記半導体素子非搭載基板として、金属基板、無機基板、又は有機樹脂基板を用いることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記熱硬化性樹脂として、エポキシ樹脂、シリコーン樹脂、及びシリコーン・エポキシハイブリッド樹脂のいずれかを用いることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記半導体素子搭載基板及び／又は前記半導体素子非搭載基板として、室温〜２００℃における線膨張係数が５〜２５ｐｐｍ／℃の有機樹脂基板を用いることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 請求項１乃至請求項６のいずれか１項に記載の半導体装置の製造方法によって製造されたものであることを特徴とする半導体装置。
JP2012056202A 2012-03-13 2012-03-13 半導体装置及びその製造方法 Pending JP2013191690A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012056202A JP2013191690A (ja) 2012-03-13 2012-03-13 半導体装置及びその製造方法
US13/776,107 US9401290B2 (en) 2012-03-13 2013-02-25 Semiconductor apparatus and method for producing the same
EP13001109.1A EP2639822A3 (en) 2012-03-13 2013-03-05 Method of producing a resin molded semiconductor device
TW102108275A TW201347020A (zh) 2012-03-13 2013-03-08 半導體裝置及其製造方法
KR1020130025683A KR102093272B1 (ko) 2012-03-13 2013-03-11 반도체 장치 및 그 제조 방법
CN2013100802563A CN103311135A (zh) 2012-03-13 2013-03-13 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012056202A JP2013191690A (ja) 2012-03-13 2012-03-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013191690A true JP2013191690A (ja) 2013-09-26

Family

ID=47844038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012056202A Pending JP2013191690A (ja) 2012-03-13 2012-03-13 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US9401290B2 (ja)
EP (1) EP2639822A3 (ja)
JP (1) JP2013191690A (ja)
KR (1) KR102093272B1 (ja)
CN (1) CN103311135A (ja)
TW (1) TW201347020A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162503A (ja) * 2014-02-26 2015-09-07 株式会社デンソー 樹脂成形体およびその製造方法
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
JP2019075492A (ja) * 2017-10-18 2019-05-16 日立化成株式会社 半導体装置の製造方法及び半導体装置
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
CN104867839B (zh) * 2014-02-21 2018-06-01 三垦电气株式会社 半导体装置的制造方法和半导体装置
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197680A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2003201416A (ja) * 2002-01-08 2003-07-18 Sumitomo Bakelite Co Ltd 表面処理無機充填材、エポキシ樹脂組成物及び半導体装置
JP2003246848A (ja) * 2002-02-25 2003-09-05 Matsushita Electric Works Ltd 封止用エポキシ樹脂組成物及び片面封止型半導体装置
US20060223229A1 (en) * 2002-07-19 2006-10-05 Asat Ltd. Ball grid array package and process for manufacturing same
JP2007066932A (ja) * 2005-08-29 2007-03-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008069291A (ja) * 2006-09-15 2008-03-27 Shin Etsu Chem Co Ltd 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2009170744A (ja) * 2008-01-18 2009-07-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び基板
JP2009256583A (ja) * 2007-09-28 2009-11-05 Sumitomo Bakelite Co Ltd 液状エポキシ樹脂組成物およびそれを用いた半導体装置
JP2010003936A (ja) * 2008-06-23 2010-01-07 Spansion Llc 半導体装置、及びその製造方法
JP2010092983A (ja) * 2008-10-06 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法ならびに半導体製造装置
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2011228540A (ja) * 2010-04-21 2011-11-10 Panasonic Corp 半導体装置およびその製造方法
JP2011249484A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2003213087A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 片面封止用エポキシ樹脂組成物及び片面封止型半導体装置
TW200411871A (en) 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
JP5165891B2 (ja) * 2004-04-30 2013-03-21 株式会社クレハ 封止用樹脂組成物及び樹脂封止された半導体装置
EP1693904B1 (en) * 2005-02-18 2020-03-25 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
JP2008084263A (ja) 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
JP5380774B2 (ja) * 2006-12-28 2014-01-08 日亜化学工業株式会社 表面実装型側面発光装置及びその製造方法
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20100109169A1 (en) 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
WO2012090576A1 (ja) * 2010-12-28 2012-07-05 日亜化学工業株式会社 発光装置及びその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197680A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2003201416A (ja) * 2002-01-08 2003-07-18 Sumitomo Bakelite Co Ltd 表面処理無機充填材、エポキシ樹脂組成物及び半導体装置
JP2003246848A (ja) * 2002-02-25 2003-09-05 Matsushita Electric Works Ltd 封止用エポキシ樹脂組成物及び片面封止型半導体装置
US20060223229A1 (en) * 2002-07-19 2006-10-05 Asat Ltd. Ball grid array package and process for manufacturing same
JP2007066932A (ja) * 2005-08-29 2007-03-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008069291A (ja) * 2006-09-15 2008-03-27 Shin Etsu Chem Co Ltd 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2009256583A (ja) * 2007-09-28 2009-11-05 Sumitomo Bakelite Co Ltd 液状エポキシ樹脂組成物およびそれを用いた半導体装置
JP2009170744A (ja) * 2008-01-18 2009-07-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び基板
JP2010003936A (ja) * 2008-06-23 2010-01-07 Spansion Llc 半導体装置、及びその製造方法
JP2010092983A (ja) * 2008-10-06 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法ならびに半導体製造装置
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2011228540A (ja) * 2010-04-21 2011-11-10 Panasonic Corp 半導体装置およびその製造方法
JP2011249484A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 半導体装置の製造方法及び半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
US10270011B2 (en) 2013-12-13 2019-04-23 Nichia Corporation Light emitting device
JP2015162503A (ja) * 2014-02-26 2015-09-07 株式会社デンソー 樹脂成形体およびその製造方法
JP2019075492A (ja) * 2017-10-18 2019-05-16 日立化成株式会社 半導体装置の製造方法及び半導体装置
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20130241087A1 (en) 2013-09-19
KR102093272B1 (ko) 2020-03-25
CN103311135A (zh) 2013-09-18
EP2639822A2 (en) 2013-09-18
KR20130105423A (ko) 2013-09-25
TW201347020A (zh) 2013-11-16
US9401290B2 (en) 2016-07-26
EP2639822A3 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
JP5969883B2 (ja) 半導体装置の製造方法
JP2013191690A (ja) 半導体装置及びその製造方法
JP5851824B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
JP5934078B2 (ja) 繊維含有樹脂基板及び半導体装置の製造方法
JP2014103176A (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
TW201630120A (zh) 半導體裝置之製造方法及半導體裝置
JP6125371B2 (ja) 半導体装置の製造方法
JP5525236B2 (ja) 繊維強化型樹脂ケース、その製造方法及び電子部品収納用中空樹脂パッケージ装置
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
KR102518301B1 (ko) 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법
JP5770662B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP6250846B2 (ja) 半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
US20220068667A1 (en) Method for producing power module, and power module
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法
JP2015133526A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150521

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150710