JP2015053426A - 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法 - Google Patents

支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2015053426A
JP2015053426A JP2013186179A JP2013186179A JP2015053426A JP 2015053426 A JP2015053426 A JP 2015053426A JP 2013186179 A JP2013186179 A JP 2013186179A JP 2013186179 A JP2013186179 A JP 2013186179A JP 2015053426 A JP2015053426 A JP 2015053426A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
sealing
base material
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013186179A
Other languages
English (en)
Inventor
朋陽 中村
Tomoharu Nakamura
朋陽 中村
秋葉 秀樹
Hideki Akiba
秀樹 秋葉
塩原 利夫
Toshio Shiobara
利夫 塩原
晋 関口
Susumu Sekiguchi
晋 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2013186179A priority Critical patent/JP2015053426A/ja
Publication of JP2015053426A publication Critical patent/JP2015053426A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子を搭載した基板の半導体素子搭載面をオーバーモールドすると同時に、フリップチップ接続方式で基板に搭載された半導体素子のアンダーフィルも一度に行うことができ、大面積・薄型の基板を封止した場合でも反りを抑制することができ、かつ封止後には耐熱や耐湿信頼性等の封止性能に優れた支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法を提供する。
【解決手段】支持基材2及び未硬化樹脂層3を有し、未硬化樹脂層3における樹脂組成物が無機充填剤を含み、無機充填剤が平均粒径0.1〜5μmのものであり、かつフリップチップ接続方式で搭載された半導体素子と基板とのギャップサイズに対して1/2以上の粒径のものが無機充填剤全体の0.1質量%以下である支持基材付封止材1。
【選択図】図1

Description

本発明は、支持基材付封止材、支持基材付封止材を用いた封止後半導体素子搭載基板、それにより作製される半導体装置及びその製造方法に関する。
近年、電子機器の小型化、軽量化、高性能化に伴い、半導体装置の高集積化、薄型化が進行しており、半導体装置は、BGA(ボール・グリッド・アレイ)に代表されるエリア実装型半導体装置への移行が進んでいる。これらの半導体装置を製造する際に、生産性の面から、大面積・薄型基板の一括成形を行う傾向にあるが、成形後の基板における反りの問題が顕在化している。
半導体の実装方法もピン挿入タイプから表面実装、そしてベアチップ実装が主流になってきている。ベアチップ実装の一つにフリップチップ実装がある。フリップチップは、半導体素子上にバンプと呼ばれる電極端子が形成されたものを示す。これは、直接マザーボードに実装することも可能であるが、多くの場合、プリント配線基板(インターポーザ等)に固定されてパッケージされ、パッケージに設けられた外部接続用端子(アウターボール又はアウターバンプともいう)を介してマザーボードに実装される。インターポーザと接合されるシリコンチップ上のバンプはインナーバンプと呼ばれ、インターポーザ上のパッドと呼ばれる多数の微小な接合面と電気的に接続される。インナーバンプとパッドとの接合部は微小であるため力学的に弱く、樹脂で封止補強される。フリップチップボンディングした半導体装置の封止には、従来、インナーバンプとパッドとをあらかじめ溶融接合した後、半導体装置とインターポーザの隙間に液状の補強材を注入するアンダーフィル(キャピラリーフローともいう)後に、液状エポキシ樹脂やエポキシモールディングコンパウンド等で加熱下、加圧成形することでシリコンチップをオーバーモールドする方法が主流となっている。
しかし、上記工程ではアンダーフィルと封止が別々の工程で行われる必要があり、生産性が劣る。さらに、上記方法では封止樹脂補強材の中にボイドが発生する、封止補強に手間がかかるといった問題や、アンダーフィル樹脂部とシリコンチップ封止樹脂部が異なるため、樹脂界面でのストレスが生じ、信頼性低下の原因となることなどが問題として提示されている。
このような問題を解決する方法として、オーバーモールドとアンダーフィルを一度に行うトランスファーモールドアンダーフィル及びコンプレッションモールドアンダーフィルの開発が進められている。(特許文献1及び特許文献2)
しかし上記のような方法では、アンダーフィル浸入性とオーバーモールドの信頼性確保のため、樹脂組成物中の無機充填剤量に制約があり、樹脂組成の自由度が低い。このため、大面積・薄型の基板を封止する場合において、低反り、及びオーバーモールドとアンダーフィルを一度に行うことの両立が難しく、半導体装置の製造における生産性を向上させるのには不十分であるといった問題がある。
特開2012−74613号公報 特開2011−132268号公報
本発明は、上記問題を解決するためになされたものであり、半導体素子を搭載した基板の半導体素子搭載面をオーバーモールドすると同時に、フリップチップ接続方式で基板に搭載された半導体素子のアンダーフィルも一度に行うことができ、大面積・薄型の基板を封止した場合でも反りを抑制することができ、かつ封止後には耐熱や耐湿信頼性等の封止性能に優れた支持基材付封止材を提供することを目的とする。
上記課題を解決するために、本発明では、
半導体素子を搭載した基板の半導体素子搭載面を一括封止するための支持基材付封止材であり、フリップチップ接続方式で前記基板に搭載された前記半導体素子のオーバーモールドとアンダーフィルを一度に行うための支持基材付封止材であって、
該支持基材付封止材が支持基材及び未硬化樹脂層を有し、該未硬化樹脂層における樹脂組成物が無機充填剤を含み、該無機充填剤が平均粒径0.1〜5μmのものであり、かつ前記フリップチップ接続方式で搭載された前記半導体素子と前記基板とのギャップサイズに対して1/2以上の粒径のものが前記無機充填剤全体の0.1質量%以下である支持基材付封止材を提供する。
このような支持基材付封止材であれば、半導体素子を搭載した基板の半導体素子搭載面をオーバーモールドすると同時に、フリップチップ接続方式で基板に搭載された半導体素子のアンダーフィルも一度に行うことができ、大面積・薄型の基板を封止した場合でも反りを抑制することができ、かつ封止後には耐熱や耐湿信頼性等の封止性能に優れた支持基材付封止材となる。
またこのとき、前記無機充填剤の量が、前記未硬化樹脂層における樹脂組成物全体の50〜90質量%であることが好ましい。
このような量であれば、アンダーフィルにおけるギャップへの浸入性や、封止後の耐熱や耐湿信頼性等の封止性能により優れた支持基材付封止材となる。
また、本発明では、上記の支持基材付封止材を用いて、基板に搭載された半導体素子のオーバーモールド及びアンダーフィルを一度に行うことにより得られた封止後半導体素子搭載基板を提供する。
さらに、上記の封止後半導体素子搭載基板をダイシングして、個片化した半導体装置を提供する。
このように本発明の支持基材付封止材を用いて封止した封止後半導体素子搭載基板をダイシングして得られた半導体装置であれば、基板上の半導体素子が十分に封止され、大面積・薄型の基板を用いた場合でも反りが小さく、かつ耐熱や耐湿信頼性等に優れた高品質な半導体装置となる。
さらに、本発明では、上記の支持基材付封止材の未硬化樹脂層により、フリップチップ接続方式で基板に搭載された半導体素子のオーバーモールド及びアンダーフィルを一度に行う被覆工程、前記未硬化樹脂層を加熱、硬化することで、前記半導体素子を搭載した基板の半導体素子搭載面を一括封止する封止工程、及び封止後の前記半導体素子を搭載した基板をダイシングし個片化することで半導体装置を製造する個片化工程、を有する半導体装置の製造方法を提供する。
このような本発明の支持基材付封止材を用いた半導体装置の製造方法であれば、高品質な半導体装置を生産性よく製造することができる。
以上のように、本発明の支持基材付封止材であれば、支持基材付封止材における支持基材により硬化封止時の未硬化樹脂層の収縮応力を抑制できるため、大面積・薄型の基板を封止した場合における反りを抑制することがき、かつ、支持基材付封止材における支持基材により反りを抑制するため、樹脂組成物中の無機充填剤量を調整して反りを抑える必要が少なく、樹脂組成の自由度が広がるため、低反り化及びアンダーフィルとオーバーモールドを一度に行うことの両立が可能となり、かつ封止後には耐熱や耐湿信頼性等の封止性能に優れた、非常に汎用性が高い支持基材付封止材となる。また、このような本発明の支持基材付封止材を用いることで、半導体装置の製造における生産性を大幅に向上させることができる。
また、本発明の支持基材付封止材を用いて封止した半導体装置であれば、基板上の半導体素子が十分に封止され、大面積・薄型の基板を用いた場合でも反りが小さく、かつ耐熱や耐湿信頼性等に優れた高品質な半導体装置となる。
また、本発明の支持基材付封止材を用いた半導体装置の製造方法であれば、アンダーフィルとオーバーモールドを一度に行って高品質な半導体装置を生産性よく製造することができる。
本発明の支持基材付封止材の一例を示す概略図である。 本発明の封止後半導体素子搭載基板(a)及び半導体装置(b)の一例を示す概略断面図である。 本発明の半導体装置の製造方法の一例を示すフロー図である。 耐リフロー性測定で使用したIRリフロー装置の温度プロフィールを示すチャートである。
上述のように、フリップチップ方式で半導体素子を搭載した大面積・薄型の基板を封止する場合において、低反り、及びオーバーモールドとアンダーフィルを一度に行うことの両立が可能な封止材の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、支持基材を用いることで基板を封止した際の反りを抑制することがき、平均粒径が小さく、フリップチップ接続方式で搭載された半導体素子と基板とのギャップサイズに対して1/2以上の粒径のものが少ない無機充填剤を含む樹脂層によって半導体素子を封止することで、アンダーフィルとオーバーモールドを一度に行うことができることを見出し、本発明を完成させた。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明は、半導体素子を搭載した基板の半導体素子搭載面を一括封止するための支持基材付封止材であり、フリップチップ接続方式で前記基板に搭載された前記半導体素子のオーバーモールドとアンダーフィルを一度に行うための支持基材付封止材であって、
該支持基材付封止材が支持基材及び未硬化樹脂層を有し、該未硬化樹脂層における樹脂組成物が無機充填剤を含み、該無機充填剤が平均粒径0.1〜5μmのものであり、かつ前記フリップチップ接続方式で搭載された前記半導体素子と前記基板とのギャップサイズに対して1/2以上の粒径のものが前記無機充填剤全体の0.1質量%以下である支持基材付封止材である。
図1は本発明の支持基材付封止材の一例を示す概略図であり、図1の支持基材付封止材1は、支持基材2と未硬化樹脂層3から構成される。
<支持基材>
本発明において支持基材付封止材1を構成する支持基材2として使用することができるものは特に限定されず、封止する対象となる半導体素子を搭載した基板等に応じて、無機基板、金属基板、又は有機樹脂基板を使用することができる。また、特に有機樹脂基板を使用する場合には、繊維基材含有の有機樹脂基板を使用することもできる。支持基材は、後に詳述する未硬化樹脂層を硬化させた時の収縮応力を抑制することができるため大面積・薄型の基板を封止した場合であっても反りを抑制できるものとするものである。
無機基板としてはセラミックス基板、ガラス基板、シリコンウエハなど、金属基板としては表面が絶縁処理された銅やアルミ基板などを代表的なものとして挙げることができる。有機樹脂基板としては繊維基材に熱硬化性樹脂やフィラー等を含浸させてなる樹脂含浸繊維基材、さらに熱硬化性樹脂を半硬化又は硬化した樹脂含浸繊維基材や、熱硬化性樹脂等を基板状に成形した樹脂基板が挙げられる。代表的なものとして、BT(ビスマレイミドトリアジン)樹脂基板、ガラスエポキシ基板、FRP(繊維強化プラスチック)基板等を挙げることができる。
有機樹脂基板に用いる繊維基材として使用することができるものとしては、例えば炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維等の無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維等の有機繊維、さらには炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維等が挙げられ、製品特性に応じていかなるものも使用することができる。また、最も好ましい繊維基材としてはガラス繊維、石英繊維、炭素繊維等を挙げることができる。中でも絶縁性の高いガラス繊維や石英ガラス繊維が繊維基材として好ましい。
有機樹脂基板に用いる熱硬化性樹脂としては特に限定されないが、BT樹脂、エポキシ樹脂等や、通常半導体素子の封止に使用される下記に例示するようなエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、さらにシアネートエステル樹脂等が挙げられる。
繊維基材に含浸させる熱硬化性樹脂として熱硬化性エポキシ樹脂を用いた樹脂含浸繊維基材、又はエポキシ樹脂を含浸後に半硬化したものを支持基材として使用して本発明の支持基材付封止材を作製する場合、支持基材の片面上に形成される未硬化樹脂層に用いる熱硬化性樹脂もエポキシ樹脂であることが好ましい。このように、支持基材に含浸させた熱硬化性樹脂と未硬化樹脂層の熱硬化性樹脂とが同種の樹脂であれば、半導体素子を搭載した基板の半導体素子搭載面を一括封止するときに同時に硬化をさせることができ、それにより一層強固な封止機能が達成されるため好ましい。
また、繊維基材に含浸させる熱硬化性樹脂としてシリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、シアネートエステル樹脂等を用いた場合も同様に、支持基材に含浸させた熱硬化性樹脂と未硬化樹脂層の熱硬化性樹脂が同種の樹脂であることが好ましい。
支持基材の厚みは、無機基板、金属基板、又は有機樹脂基板のいずれの場合も20ミクロン(μm)〜1mmであることが好ましく、30ミクロン〜500ミクロンであることがより好ましい。20ミクロン以上であれば薄すぎて変形しやすくなることを抑制できるため好ましく、また1mm以下であれば半導体装置そのものが厚くなることを抑制できるため好ましい。
このような支持基材は、半導体素子を搭載した基板の半導体素子搭載面を一括封止したあとの反りを低減させ、一個以上の半導体素子を配列、接着させた基板を補強するために重要である。そのため、硬くて剛直な支持基材であることが好ましい。
<未硬化樹脂層>
図2は本発明の封止後半導体素子搭載基板(a)及び半導体装置(b)の一例を示す概略断面図である。図1、図2に示されるように未硬化樹脂層3は、フリップチップ接続方式で基板に搭載された半導体素子5をオーバーモールド及びアンダーフィルするための封止樹脂層3’となる。
未硬化樹脂層の厚みは20ミクロン以上2000ミクロン以下であることが好ましい。20ミクロン以上であれば半導体素子を搭載した基板の半導体素子搭載面を封止するのに充分であり、薄すぎることによる充填性の不良が生じることを抑制できるため好ましく、2000ミクロン以下であれば封止された半導体装置が厚くなり過ぎることが抑制できるため好ましい。
未硬化樹脂層に用いられる樹脂は、特に限定はされないが、通常、半導体素子の封止に使用される液状エポキシ樹脂や固形のエポキシ樹脂、シリコーン樹脂、又はエポキシ樹脂とシリコーン樹脂からなる混成樹脂、シアネートエステル樹脂等の熱硬化性樹脂であることが好ましい。特に、未硬化樹脂層は、50℃未満で固形化し、かつ50℃以上150℃以下で溶融するエポキシ樹脂、シリコーン樹脂、及びエポキシシリコーン混成樹脂、シアネートエステル樹脂のいずれかを含むものであることが好ましい。
[エポキシ樹脂]
本発明の支持基材付封止材の未硬化樹脂層に用いられるエポキシ樹脂は特に限定されないが、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂、3,3’,5,5’−テトラメチル−4,4’−ビフェノール型エポキシ樹脂又は4,4’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温で液状や固体の公知のエポキシ樹脂が挙げられる。また、必要に応じて、上記以外のエポキシ樹脂を目的に応じて一定量併用することができる。
エポキシ樹脂からなる未硬化樹脂層にはエポキシ樹脂の硬化剤を加えることができる。このような硬化剤としては、フェノールノボラック樹脂、各種アミン誘導体、酸無水物や酸無水物基を一部開環させカルボン酸を生成させたものなどを使用することができる。なかでも本発明の支持基材付封止材を用いて製造される半導体装置の信頼性を確保するためにフェノールノボラック樹脂を用いるのが好ましい。特に、エポキシ樹脂とフェノールノボラック樹脂の混合比をエポキシ基とフェノール性水酸基の比率が1:0.8〜1.3となるように混合することが好ましい。
さらに、エポキシ樹脂と硬化剤の反応を促進するため、反応促進剤としてイミダゾール誘導体、フォスフィン誘導体、アミン誘導体、有機アルミニウム化合物などの金属化合物等を使用しても良い。
エポキシ樹脂からなる未硬化樹脂層には、さらに必要に応じて各種の添加剤を配合することができる。例えば、樹脂の性質を改善する目的で種々の熱可塑性樹脂、熱可塑性エラストマー、有機合成ゴム、シリコーン系等の低応力剤、ワックス類、ハロゲントラップ剤等の添加剤を目的に応じて添加配合することができる。
エポキシ樹脂からなる未硬化樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、イオン交換水50mlに試料10gを添加し、密封して120℃のオーブン中に20時間静置した後、加熱抽出する方法を挙げることができ、120℃での抽出でいずれのイオンも10ppm以下であることが好ましい。
[シリコーン樹脂]
本発明の支持基材付封止材の未硬化樹脂層に用いられるシリコーン樹脂は特に限定されないが、例えば熱硬化性シリコーン樹脂、UV硬化性シリコーン樹脂等が使用可能である。特に、シリコーン樹脂からなる未硬化樹脂層は付加硬化型シリコーン樹脂組成物を含むことが好ましい。付加硬化型シリコーン樹脂組成物としては、(A)非共役二重結合を有する有機ケイ素化合物(例えば、アルケニル基含有ジオルガノポリシロキサン)、(B)オルガノハイドロジェンポリシロキサン、及び(C)白金系触媒を必須成分とするものが特に好ましい。以下、これら(A)〜(C)成分について説明する。
(A)成分:非共役二重結合を有する有機ケイ素化合物
(A)成分の非共役二重結合を有する有機ケイ素化合物としては、
111213SiO−(R1415SiO)−(R1617SiO)−SiR111213 (1)
(式中、R11は非共役二重結合含有一価炭化水素基を示し、R12〜R17はそれぞれ同一又は異種の一価炭化水素基を示し、a及びbは0≦a≦500、0≦b≦250、かつ0≦a+b≦500を満たす整数である。)
で示される分子鎖両末端が脂肪族不飽和基含有トリオルガノシロキシ基で封鎖された直鎖状ジオルガノポリシロキサンなどの、オルガノポリシロキサンが例示される。
上記一般式(1)中、R11は非共役二重結合含有一価炭化水素基であり、好ましくは炭素数2〜8、特に好ましくは炭素数2〜6のアルケニル基で代表される脂肪族不飽和結合を有する非共役二重結合含有一価炭化水素基である。
上記一般式(1)中、R12〜R17はそれぞれ同一又は異種の一価炭化水素基であり、好ましくは炭素数1〜20、特に好ましくは炭素数1〜10のアルキル基、アルケニル基、アリール基、アラルキル基等が挙げられる。また、このうちR14〜R17は、より好ましくは脂肪族不飽和結合を除く一価炭化水素基であり、特に好ましくはアルケニル基等の脂肪族不飽和結合を持たないアルキル基、アリール基、アラルキル基等が挙げられる。さらに、このうちR16、R17は芳香族一価炭化水素基であることが好ましく、フェニル基やトリル基等の炭素数6〜12のアリール基等であることが特に好ましい。
上記一般式(1)中、a及びbは0≦a≦500、0≦b≦250、かつ0≦a+b≦500を満たす整数であり、aは10≦a≦500であることが好ましく、bは0≦b≦150であることが好ましく、またa+bは10≦a+b≦500を満たすことが好ましい。
上記一般式(1)で示されるオルガノポリシロキサンは、例えば、環状ジフェニルポリシロキサン、環状メチルフェニルポリシロキサン等の環状ジオルガノポリシロキサンと、末端基を構成するジフェニルテトラビニルジシロキサン、ジビニルテトラフェニルジシロキサン等のジシロキサンとのアルカリ平衡化反応によって得ることができるが、この場合、アルカリ触媒(特にKOH等の強アルカリ)による平衡化反応においては、少量の触媒で不可逆反応で重合が進行するため、定量的に開環重合のみが進行し、末端封鎖率も高いため、通常、シラノール基及びクロル分は含有されない。
上記一般式(1)で示されるオルガノポリシロキサンとしては、具体的に下記のものが例示される。
Figure 2015053426
(上記式において、k、mは、0≦k≦500、0≦m≦250、かつ0≦k+m≦500を満足する整数であり、好ましくは5≦k+m≦250、かつ0≦m/(k+m)≦0.5を満足する整数である。)
(A)成分としては、上記一般式(1)で示される直鎖構造を有するオルガノポリシロキサンの他、必要に応じて、3官能性シロキサン単位、4官能性シロキサン単位等を含む三次元網目構造を有するオルガノポリシロキサンを併用することもできる。このような非共役二重結合を有する有機ケイ素化合物は1種単独で用いても2種以上を混合して用いてもよい。
(A)成分の非共役二重結合を有する有機ケイ素化合物中の非共役二重結合を有する基(Si原子に結合する二重結合を有する一価炭化水素基)の量は、全一価炭化水素基(Si原子に結合する全ての一価炭化水素基)のうち0.1〜20モル%であることが好ましく、より好ましくは0.2〜10モル%、特に好ましくは0.2〜5モル%である。非共役二重結合を有する基の量が0.1モル%以上であれば硬化させたときに良好な硬化物を得ることができ、20モル%以下であれば硬化させたときの機械的特性が良いため好ましい。
また、(A)成分の非共役二重結合を有する有機ケイ素化合物は芳香族一価炭化水素基(Si原子に結合する芳香族一価炭化水素基)を有することが好ましく、芳香族一価炭化水素基の含有量は、全一価炭化水素基(Si原子に結合する全ての一価炭化水素基)の0〜95モル%であることが好ましく、より好ましくは10〜90モル%、特に好ましくは20〜80モル%である。芳香族一価炭化水素基は樹脂中に適量含まれた方が、硬化させたときの機械的特性が良く製造もしやすいという利点がある。
(B)成分:オルガノハイドロジェンポリシロキサン
(B)成分としては、一分子中にケイ素原子に結合した水素原子(SiH基)を2個以上有するオルガノハイドロジェンポリシロキサンが好ましい。一分子中にケイ素原子に結合した水素原子(SiH基)を2個以上有するオルガノハイドロジェンポリシロキサンであれば、架橋剤として作用し、(B)成分中のSiH基と(A)成分のビニル基、アルケニル基等の非共役二重結合含有基とが付加反応することにより、硬化物を形成することができる。
また、(B)成分のオルガノハイドロジェンポリシロキサンは、芳香族一価炭化水素基を有することが好ましい。このように、芳香族一価炭化水素基を有するオルガノハイドロジェンポリシロキサンであれば、上記の(A)成分との相溶性を高めることができる。このようなオルガノハイドロジェンポリシロキサンは1種単独で用いても2種以上を混合して用いてもよく、例えば、芳香族炭化水素基を有するオルガノハイドロジェンポリシロキサンを(B)成分の一部又は全部として含ませることができる。
(B)成分のオルガノハイドロジェンポリシロキサンとしては、これに限られるものではないが、1,1,3,3−テトラメチルジシロキサン、1,3,5,7−テトラメチルシクロテトラシロキサン、トリス(ジメチルハイドロジェンシロキシ)メチルシラン、トリス(ジメチルハイドロジェンシロキシ)フェニルシラン、1−グリシドキシプロピル−1,3,5,7−テトラメチルシクロテトラシロキサン、1,5−グリシドキシプロピル−1,3,5,7−テトラメチルシクロテトラシロキサン、1−グリシドキシプロピル−5−トリメトキシシリルエチル−1,3,5,7−テトラメチルシクロテトラシロキサン、両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン・ジメチルシロキサン共重合体、トリメトキシシラン重合体、(CHHSiO1/2単位とSiO4/2単位とからなる共重合体、(CHHSiO1/2単位とSiO4/2単位と(C)SiO3/2単位とからなる共重合体等が挙げられる。
また、下記構造で示される単位を使用して得られるオルガノハイドロジェンポリシロキサンも用いることができる。
Figure 2015053426
(B)成分のオルガノハイドロジェンポリシロキサンの分子構造は、直鎖状、環状、分岐状、三次元網状構造のいずれであってもよいが、一分子中のケイ素原子の数(又は重合体の場合は重合度)は2以上が好ましく、より好ましくは3〜500、特に好ましくは4〜300程度のものを使用することができる。
(B)成分のオルガノハイドロジェンポリシロキサンの配合量は、(A)成分のアルケニル基等の非共役二重結合を有する基1個あたり(B)成分中のケイ素原子結合水素原子(SiH基)が0.7〜3.0個となる量であることが好ましい。
(C)成分:白金系触媒
(C)成分の白金系触媒としては、例えば塩化白金酸、アルコール変性塩化白金酸、キレート構造を有する白金錯体等が挙げられる。これらは1種単独でも、2種以上の組み合わせでも使用することができる。
(C)成分の白金系触媒の配合量は、硬化有効量であり所謂触媒量でよく、通常、(A)成分及び(B)成分の総質量100質量部あたり、白金族金属の質量換算で0.1〜500ppmであることが好ましく、特に0.5〜100ppmの範囲であることが好ましい。
シリコーン樹脂からなる未硬化樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、エポキシ樹脂と同様であり、120℃での抽出でいずれのイオンも10ppm以下であることが好ましい。
[エポキシ樹脂とシリコーン樹脂からなる混成樹脂]
本発明の支持基材付封止材の未硬化樹脂層に用いられるエポキシ樹脂とシリコーン樹脂からなる混成樹脂は特に限定されないが、例えば前述のエポキシ樹脂と前述のシリコーン樹脂を用いたものを挙げることができる。
混成樹脂からなる未硬化樹脂層は、半導体素子を封止する樹脂層となることから塩素等のハロゲンイオン、またナトリウム等のアルカリイオンは極力減らしたものであることが好ましい。各イオンを減らす方法としては、エポキシ樹脂及びシリコーン樹脂と同様であり、120℃での抽出でいずれのイオンも10ppm以下であることが好ましい。
[シアネートエステル樹脂]
本発明の支持基材付封止材の未硬化樹脂層に用いられるシアネートエステル樹脂は特に限定されないが、例えばシアネートエステル化合物又はそのオリゴマーと、硬化剤としてフェノール化合物及びジヒドロキシナフタレン化合物のいずれか又は両方を配合した樹脂組成物が挙げられる。
(シアネートエステル化合物又はそのオリゴマー)
上記のシアネートエステル樹脂に用いられるシアネートエステル化合物又はそのオリゴマーとして使用する成分は、下記一般式(2)で示されるものである。
Figure 2015053426
(式中、R及びRは水素原子又は炭素数1〜4のアルキル基を示し、R
Figure 2015053426
のいずれかを示し、n=0〜30の整数である。Rは水素原子又はメチル基である。)
ここで、シアネートエステル化合物としては、1分子中にシアネート基を2個以上有するものであり、具体的には、多芳香環の2価フェノールのシアン酸エステル、例えばビス(3,5−ジメチル−4−シアネートフェニル)メタン、ビス(4−シアネートフェニル)メタン、ビス(3−メチル−4−シアネートフェニル)メタン、ビス(3−エチル−4−シアネートフェニル)メタン、ビス(4−シアネートフェニル)−1,1−エタン、ビス(4−シアネートフェニル)−2,2−プロパン、ジ(4−シアネートフェニル)エーテル、ジ(4−シアネートフェニル)チオエーテル、多価フェノールのポリシアン酸エステル、例えばフェノールノボラック型シアネートエステル、クレゾールノボラック型シアネートエステル、フェニルアラルキル型シアネートエステル、ビフェニルアラルキル型シアネートエステル、ナフタレンアラルキル型シアネートエステルなどが挙げられる。
前述のシアネートエステル化合物はフェノール類と塩化シアンを塩基性下、反応させることにより得られる。上記シアネートエステル化合物は、その構造より軟化点が106℃の固形のものから、常温で液状のものまでの幅広い特性を有するものの中から用途に合わせて適宜選択することができる。
このうち、シアネート基の当量が小さいもの、即ち官能基間分子量が小さいものは硬化収縮が小さく、低熱膨張、高Tgの硬化物を得ることができる。シアネート基当量が大きいものは若干Tgが低下するが、トリアジン架橋間隔がフレキシブルになり、低弾性化、高強靭化、低吸水化が期待できる。
なお、シアネートエステル化合物中に結合あるいは残存している塩素は好ましくは50ppm以下、より好ましくは20ppm以下であることが好適である。50ppm以下であれば長期高温保管時熱分解により遊離した塩素あるいは塩素イオンが酸化されたCuフレームやCuワイヤー、Agメッキを腐食させ、剥離や電気的不良を引き起こす可能性がないため好ましい。また、樹脂の絶縁性も低下することがないため好ましい。
(硬化剤)
一般にシアネートエステル化合物の硬化剤や硬化触媒としては金属塩、金属錯体や活性水素を持つフェノール性水酸基や一級アミン類などが挙げられるが、特にフェノール化合物やジヒドロキシナフタレン化合物が好適に用いられる。
フェノール化合物
上記のシアネートエステル樹脂に用いることができるフェノール化合物は特に限定されないが、例えば下記一般式(3)で示されるものが挙げられる。
Figure 2015053426
(式中、R及びRは水素原子又は炭素数1〜4のアルキル基を示し、R
Figure 2015053426
のいずれかを示し、p=0〜30の整数である。Rは水素原子又はメチル基である。)
ここでフェノール化合物としては1分子中に2個以上のフェノール性水酸基を持つフェノール樹脂、ビスフェノールF型樹脂、ビスフェノールA型樹脂、フェノールノボラック樹脂、フェノールアラルキル型樹脂、ビフェニルアラルキル型樹脂、ナフタレンアラルキル型樹脂が挙げられ、これらのうち1種を単独で用いてもよいし、2種以上を併用してもよい。
フェノール化合物はフェノール水酸基当量が小さいもの、例えば、水酸基当量120以下のものはシアネート基との反応性が高く、120℃以下の低温でも硬化反応が進行する。この場合はシアネート基に対する水酸基のモル比を小さくすると良い。好適な範囲はシアネート基1モルに対し0.05〜0.11モルである。この場合、硬化収縮が少なく、低熱膨張で高Tgの硬化物が得られる。
一方フェノール水酸基当量が大きいもの、例えば水酸基当量175以上のものはシアネート基との反応が抑えられ保存性が良く、流動性が良い組成物が得られる。好適な範囲はシアネート基1モルに対し0.1〜0.4モルである。この場合Tgは若干低下するが吸水率の低い硬化物が得られる。希望の硬化物特性と硬化性を得るために、これらのフェノール樹脂を2種類以上併用することもできる。
上記のシアネートエステル樹脂に用いることができるジヒドロキシナフタレン化合物は下記一般式(4)で表される。
Figure 2015053426
ここでジヒドロキシナフタレンとしては、1,2−ジヒドロキシナフタレン、1,3−ジヒドロキシナフタレン、1,4−ジヒドロキシナフタレン、1,5−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレン、1,7−ジヒドロキシナフタレン、2,6−ジヒドロキシナフタレン、2,7−ジヒドロキシナフタレンなどが挙げられる。
融点が130℃の1,2−ジヒドロキシナフタレン、1,3−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレンは非常に反応性が高く、少量でシアネート基の環化反応を促進する。融点が200℃以上の1,5−ジヒドロキシナフタレン、2,6−ジヒドロキシナフタレンは比較的反応が抑制される。
これらのジヒドロキシナフタレンを単独で使用した場合、官能基間分子量が小さく、かつ剛直な構造であるため硬化収縮が小さく、高Tgの硬化物が得られる。また水酸基当量の大きい1分子中に2個以上の水酸基を持つフェノール化合物と併用することにより硬化性を調整することもできる。
なお、上記フェノール化合物及びジヒドロキシナフタレン中のハロゲン元素やアルカリ金属などは、120℃、2気圧下での抽出で10ppm、特に5ppm以下であることが好ましい。
[無機充填剤]
本発明の支持基材付封止材の未硬化樹脂層は無機充填剤を含み、無機充填剤としては、従来知られている各種の無機充填剤を用いることができる。具体的には、ヒュームドシリカ(煙霧質シリカ)、沈降シリカ、溶融シリカ、結晶シリカ、アルミナ、ボロンナイトライド、チッカアルミ、チッカケイ素、マグネシア、マグネシウムシリケート、アルミニウムなどが挙げられる。中でも真球状の溶融シリカが低粘度化のため好ましく、さらには、ゾルゲル法又は爆燃法で製造された球状シリカを用いることが好ましい。なお、これらの無機充填剤は、シランカップリング剤等で表面処理されたものであってもよいが、表面処理なしでも使用できる。
本発明に用いられる無機充填剤は、平均粒径0.1〜5μm、好ましくは0.5〜2μmのものであり、かつフリップチップ接続方式で搭載された半導体素子と基板とのギャップサイズに対して1/2以上の粒径のものが無機充填剤全体の0.1質量%以下、好ましくは0〜0.08質量%である無機充填剤である。
平均粒径が0.1μmより小さくなると粘度が上昇する場合があり、5μmを超えるとギャップにひっかかり、未充填になる恐れがある。そのため、特に、ギャップサイズに対して平均粒径が約1/10以下、最大粒径が1/3以下の無機充填剤を用いることが好ましい。
なお、本発明において平均粒子径は、例えば、レーザー光回折法による粒度分布測定における累積質量平均径;D50(又はメジアン径)等として測定することができる。
また、ギャップサイズに対して1/2以上の粒径のものが無機充填剤全体の0.1質量%を超える場合も、未充填になる恐れがあり、例えば、ギャップサイズが20μmである狭ギャップ型の半導体素子搭載基板では、10μm以上の粒径の割合が無機充填剤全体の0.1質量%以下である無機充填剤を用いる。この粒径のものが0.1質量%を超えると、バンプ間に引っ掛かり、未充填やボイドが発生する恐れがある。
ここで、ギャップサイズに対して1/2以上の粒径のものの測定方法としては、例えば、無機充填剤と純水を1:9(質量)の割合で混合し、超音波処理を行って凝集物を十分崩し、これをギャップサイズの1/2の目開きのフィルターで篩い、篩上の残量を秤量する粒径検査方法を用いることができる。そして、このような検査でギャップサイズに対して1/2未満のサイズとなったものだけを無機充填剤として用いることで、本発明の支持基材付封止材とすることができ、これを用いて半導体装置を製造することができる。
無機充填剤の量としては、支持基材付封止材の未硬化樹脂層における樹脂組成物全体の50〜90質量%であることが好ましく、特に、60〜85質量%が望ましい。50質量%以上とすることで強度や耐湿信頼性等の低下を抑制でき、90質量%以下とすることで粘度の上昇によるアンダーフィル浸入性の低下を抑制できる。
[支持基材付封止材の作製方法]
本発明の支持基材付封止材1は、支持基材2の片面に未硬化樹脂層3を形成することで作製される。支持基材2の片面に未硬化樹脂層3を形成する方法としては、例えば支持基材2の片面に未硬化の熱硬化性樹脂をシート状あるいはフィルム状で積層し真空ラミネートや高温真空プレス、熱ロール等を用いることで形成する方法、減圧又は真空下で印刷やディスペンス等で液状エポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂を塗布し加熱する方法、未硬化の熱硬化性樹脂をプレス成形する方法等が挙げられる。
また、本発明の支持基材付封止材1の未硬化樹脂層3を形成しない支持基材側表面に薄膜の樹脂層を形成してもよい。支持基材付封止材1の未硬化樹脂層3を形成しない支持基材側表面に薄膜の樹脂層を形成する方法としては、例えば支持基材2に、印刷方式、スプレー方式、コーティング方式、あるいは従来のエポキシ硬化性樹脂やシリコーン硬化性樹脂等で用いられてきたプレス成形、フィルムの熱圧着方式で形成し、熱又は光で硬化させる方法等が挙げられ、各種の方法で未硬化樹脂層3を形成しない支持基材側表面の樹脂層を形成することができる。
このように支持基材付封止材1の未硬化樹脂層3を形成しない支持基材側表面に薄膜の樹脂層を形成することで、本発明の支持基材付封止材1を用いて封止された半導体装置は、従来のエポキシ樹脂等で封止された半導体装置と同様の外観及びレーザーマーキング性を得ることができる。
以上のようにして作製した本発明の支持基材付封止材であれば、半導体素子を搭載した基板の半導体素子搭載面をオーバーモールドすると同時に、フリップチップ接続方式で基板に搭載された半導体素子のアンダーフィルも一度に行うことができ、大面積・薄型の基板を封止した場合でも反りを抑制することができ、かつ封止後には耐熱や耐湿信頼性等の封止性能に優れた支持基材付封止材となる。
<封止後半導体素子搭載基板>
本発明の支持基材付封止材を用いて、フリップチップ接続方式で基板に搭載された半導体素子のオーバーモールド及びアンダーフィルを一度に行うことにより得られる、本発明の封止後半導体素子搭載基板の一例を図2(a)に示す。封止後半導体素子搭載基板4は、未硬化樹脂層3により、複数個のバンプ6を介して半導体素子5が搭載された基板7の半導体素子搭載面をオーバーモールドすると同時にアンダーフィルを行い、未硬化樹脂層3を加熱、硬化することで封止樹脂層3’とし、支持基材付封止材1により一括封止されたものである。
本発明の支持基材付封止材1によって封止する、半導体素子5を搭載した基板7としては特に制限はされないが、例えば支持基材2に用いられる上述の各種基板上に半導体素子を搭載したものが挙げられる。なお、前記半導体素子を搭載した基板とは、半導体素子を搭載し配列等した半導体素子アレイを含むものである。また、フリップチップ接続方式で半導体素子を搭載した基板としては、ギャップサイズ(基板と半導体チップとの隙間の幅)の範囲が10〜200μm程度のものが好ましい。
<半導体装置>
本発明の半導体装置の一例を図2(b)に示す。本発明の半導体装置8は、本発明の支持基材付封止材1を用いてフリップチップ接続方式で基板7に搭載された半導体素子5のオーバーモールド及びアンダーフィルを一度に行うことにより得られた封止後半導体素子搭載基板4をダイシングし、個片化したものである。
このように本発明の支持基材付封止材を用いて封止した封止後半導体素子搭載基板をダイシングして得られた半導体装置であれば、基板上の半導体素子が十分に封止され、大面積・薄型の基板を用いた場合でも反りが小さく、かつ耐熱や耐湿信頼性等に優れた高品質な半導体装置となる。
<半導体装置の製造方法>
本発明の半導体装置の製造方法の一例を示すフロー図を図3に示す。本発明の半導体装置の製造方法は、本発明の支持基材付封止材の未硬化樹脂層により、基板に搭載された半導体素子のオーバーモールド及びアンダーフィルを一度に行う被覆工程、未硬化樹脂層を加熱、硬化することで、半導体素子を搭載した基板の半導体素子搭載面を一括封止する封止工程、及び封止後の半導体素子を搭載した基板をダイシングし個片化することで半導体装置を製造する個片化工程、を有することを特徴とする。
[被覆工程]
本発明の半導体装置の製造方法における被覆工程は、支持基材付封止材1の未硬化樹脂層3により、複数個のバンプ6を介して半導体素子5が搭載された基板7の半導体素子搭載面のオーバーモールドとアンダーフィルを一度に行う工程である(図3(A))。このとき、準備される未硬化樹脂層3に含有される無機充填剤は予めバンプ6を介して搭載された半導体素子5と基板7とのギャップサイズに対して1/2以上の粒径のものが0.1質量%以下のものとされる。
[封止工程]
本発明の半導体装置の製造方法における封止工程は、上記の被覆工程の後、未硬化樹脂層3を加熱、硬化することで、半導体素子を搭載した基板の半導体素子搭載面を一括封止する工程である(図3(B))。
[個片化工程]
本発明の半導体装置の製造方法における個片化工程は、上記の封止工程によって封止した封止後半導体素子搭載基板4をダイシングし、個片化することで、半導体装置8を製造する工程である(図3(C))。
上記の被覆工程、封止工程においては、ソルダーレジストフィルムや各種絶縁フィルム等のラミネーションに使用されている真空ラミネータ装置等を使用することで、ボイドも反りもない被覆、封止を行うことができる。また、ラミネーションの方式としてはロールラミネーションやダイアフラム式真空ラミネーション、エアー加圧式ラミネーション等いずれの方式も使用することができる。なかでも、真空ラミネーションとエアー加圧式の併用が好ましい。
このような本発明の支持基材付封止材を用いた半導体装置の製造方法であれば、高品質な半導体装置を生産性よく製造することができる。
以下、本発明を実施例及び比較例を用いて説明するが、本発明はこれらに限定されるものではない。
(実施例1)
[支持基材]
厚み50ミクロン、66mm×232mmのBT(ビスマレイミドトリアジン)樹脂基板(ガラス転移温度185℃)を準備した。
[未硬化樹脂層の樹脂組成物の作製]
クレゾールノボラック型エポキシ樹脂60質量部、フェノールノボラック樹脂30質量部、平均粒径0.6μm、粒径10μm以上が0.08質量%の球状シリカ350質量部、触媒TPP(トリフェニルホスフィン)0.2質量部、シランカップリング剤KBM403(γ−グリシドキシプロピルトリメトキシシラン、信越化学工業製)0.5質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練してシート化し冷却した。シートを粉砕し顆粒状の粉末としてエポキシ樹脂組成物を得た。
[支持基材付封止材の作製]
上記支持基材の片側に、上記エポキシ樹脂組成物の顆粒粉末を均一に分散させた。上下の金型温度を80℃にし、上金型にはフッ素樹脂コートしたPETフィルム(剥離フィルム)をセットして金型内を真空レベルまで減圧し、樹脂厚みが約200ミクロンになるように3分間圧縮成形して支持基材付封止材を作製した。
[半導体素子を搭載した基板]
厚み100ミクロン、74×240mmのBT基板に厚み100ミクロン、10×10mmのSiチップを64個、ギャップサイズが約20μmとなるように搭載した基板を準備した。
[半導体素子を搭載した基板の封止]
上記で作製した支持基材付封止材を用いて上記半導体素子を搭載した基板を、プレート温度を175℃に設定した真空ラミネーション装置(ニチゴーモートン社製)を用いて5分間真空圧縮成形することで硬化封止した。硬化封止後、180℃で4時間ポストキュアして封止後半導体素子搭載基板を得た。
(実施例2)
[支持基材]
厚み50ミクロン、66mm×232mmのBT樹脂基板(ガラス転移温度185℃)を準備した。
[未硬化樹脂層の樹脂組成物の作製]
クレゾールノボラック型エポキシ樹脂60質量部、フェノールノボラック樹脂30質量部、平均粒径1.2μm、粒径10μm以上が0.08質量%の球状シリカ300質量部、触媒TPP0.2質量部、シランカップリング剤KBM403(信越化学工業製)0.5質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練してシート化し冷却した。シートを粉砕し顆粒状の粉末としてエポキシ樹脂組成物を得た。
[支持基材付封止材の作製]
実施例1と同様の方法で支持基材付封止材を作製した。
[半導体素子を搭載した基板]
厚み100ミクロン、74×240mmのBT基板に厚み100ミクロン、10×10mmのSiチップを64個、ギャップサイズが約20μmとなるように搭載した基板を準備した。
[半導体素子を搭載した基板の封止]
実施例1と同様の方法で封止後半導体素子搭載基板を得た。
(実施例3)
[支持基材]
厚み50ミクロン、66mm×232mmのBT樹脂基板(ガラス転移温度185℃)を準備した。
[未硬化樹脂層の樹脂組成物の作製]
クレゾールノボラック型エポキシ樹脂60質量部、フェノールノボラック樹脂30質量部、平均粒径2.4μm、粒径15μm以上が0.05質量%の球状シリカ300質量部、触媒TPP0.2質量部、シランカップリング剤KBM403(信越化学工業製)0.5質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練してシート化し冷却した。シートを粉砕し顆粒状の粉末としてエポキシ樹脂組成物を得た。
[支持基材付封止材の作製]
実施例1と同様の方法で支持基材付封止材を作製した。
[半導体素子を搭載した基板]
厚み100ミクロン、74×240mmのBT基板に厚み100ミクロン、10×10mmのSiチップを64個、ギャップサイズが約30μmとなるように搭載した基板を準備した。
[半導体素子を搭載した基板の封止]
実施例1と同様の方法で封止後半導体素子搭載基板を得た。
(実施例4)
[支持基材]
厚み100ミクロン、直径300mm(12インチ)の円板状に切り出したBT樹脂基板(ガラス転移温度185℃)を準備した。
[未硬化樹脂層の樹脂組成物の作製]
クレゾールノボラック型エポキシ樹脂60質量部、フェノールノボラック樹脂30質量部、平均粒径0.6μm、粒径10μm以上が0.02質量%の球状シリカ250質量部、触媒TPP0.2質量部、シランカップリング剤KBM403(信越化学工業製)0.5質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練してシート化し冷却した。シートを粉砕し顆粒状の粉末としてエポキシ樹脂組成物を得た。
[支持基材付封止材の作製]
実施例1と同様の方法で支持基材付封止材を作製した。
[半導体素子を搭載した基板]
厚み200ミクロン、直径300mm(12インチ)のシリコンウエハに厚み100ミクロン、10×10mmのSiチップを480個、ギャップサイズが約20μmとなるように搭載した基板を準備した。
[半導体素子を搭載した基板の封止]
実施例1と同様の方法で封止後半導体素子搭載基板を得た。
(比較例1)
未硬化樹脂層の樹脂組成物中の球状シリカを、平均粒径0.05μm、粒径10μm以上が0.08質量%の球状シリカとする以外は実施例1と同様の方法で支持基材付封止材を作製した。さらに、実施例1と同様にSiチップを搭載した基板を準備し、封止後半導体素子搭載基板を得た。
(比較例2)
未硬化樹脂層の樹脂組成物中の球状シリカを、平均粒径7μm、粒径10μm以上が0.02質量%の球状シリカとする以外は実施例1と同様の方法で支持基材付封止材を作製した。さらに、実施例1と同様にSiチップを搭載した基板を準備し、封止後半導体素子搭載基板を得た。
(比較例3)
未硬化樹脂層の樹脂組成物中の球状シリカを、平均粒径0.6μm、粒径10μm以上が0.3質量%の球状シリカとする以外は実施例1と同様の方法で支持基材付封止材を作製した。さらに、実施例1と同様にSiチップを搭載した基板を準備し、封止後半導体素子搭載基板を得た。
(比較例4)
実施例1と同様にエポキシ樹脂組成物及びSiチップを搭載した基板を準備し、支持基材を用いずにSiチップを搭載した基板の封止を行った。
[半導体素子を搭載した基板の封止]
上記で作製したエポキシ樹脂組成物を、175℃、6.9N/mm、キュア時間2分の条件でトランスファー成形を行い、180℃で4時間ポストキュアして封止後半導体素子搭載基板を得た。
<シリカ粒径検査方法>
シリカと純水を1:9(質量)の割合で混合し、超音波処理を行って凝集物を十分崩し、目開き10μmもしくは15μmのフィルターで篩い、篩上に残ったシリカを秤量して残量を測定した。測定は5回行い、その平均値を測定値として質量%で表した。
実施例1〜4及び比較例1〜4で得られた封止後半導体素子搭載基板の特性を評価した。評価結果を表1及び表2に示す。
<パッケージ反り量>
レーザー三次元測定機を用いて、封止後半導体素子搭載基板の対角線方向に高さの変位を測定し、変位差を反り量(mm)とした。
<アンダーフィル浸入性>
封止後半導体装置を、超音波探傷装置及び封止後半導体装置の半導体素子部分をカットした断面の観察にて、ボイド、未充填を調べ、これらがなければ浸入性良好とした。
<耐半田リフロー>
封止後半導体装置をダイシングにより個片化し、85℃/60%RHの恒温恒湿器に168時間放置して吸湿させた後、IRリフロー装置を用いて図4に示すIRリフロー条件を3回通した後に、IRリフロー処理(260℃、JEDEC・Level2条件に従う)を行った。超音波探査装置及びカットした断面の観察により、内部クラックの発生状況と剥離発生状況を観察した。合計20パッケージ中の、クラック又は剥離が認められたパッケージ数を数えた。
Figure 2015053426
Figure 2015053426
表1、表2に示されるように、実施例1〜4ではパッケージ反りが小さく、アンダーフィル浸入性も良好であり、IRリフロー処理後のクラック又は剥離もほとんどなかった。
一方、平均粒径が0.1μm未満の無機充填剤を用いた比較例1、平均粒径が5μmより大きい無機充填剤を用いた比較例2、及びギャップサイズの1/2(10μm)以上の粒径のものが0.1質量%より多く含まれる無機充填剤を用いた比較例3では、パッケージ反りは小さいものの、アンダーフィル浸入性は悪く、またIRリフロー処理後のクラック又は剥離が多かった。
さらに、支持基材を用いなかった比較例4では、アンダーフィル浸入性は良好であったものの、パッケージ反りが大きかった。
以上のことから、本発明の支持基材付封止材を用いることで大面積・薄型の基板を封止した場合における反りを抑制することができ、かつ、フリップチップ接続方式で基板に搭載された半導体素子のオーバーモールドとアンダーフィルを一度に行うことが可能となり、封止後には耐熱や耐湿信頼性等の封止性能に優れることが示された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…支持基材付封止材、 2…支持基材、 3…未硬化樹脂層、
3’…封止樹脂層、 4…封止後半導体素子搭載基板、 5…半導体素子、
6…バンプ、 7…基板、 8…半導体装置。

Claims (5)

  1. 半導体素子を搭載した基板の半導体素子搭載面を一括封止するための支持基材付封止材であり、フリップチップ接続方式で前記基板に搭載された前記半導体素子のオーバーモールドとアンダーフィルを一度に行うための支持基材付封止材であって、
    該支持基材付封止材が支持基材及び未硬化樹脂層を有し、該未硬化樹脂層における樹脂組成物が無機充填剤を含み、該無機充填剤が平均粒径0.1〜5μmのものであり、かつ前記フリップチップ接続方式で搭載された前記半導体素子と前記基板とのギャップサイズに対して1/2以上の粒径のものが前記無機充填剤全体の0.1質量%以下であることを特徴とする支持基材付封止材。
  2. 前記無機充填剤の量が、前記未硬化樹脂層における樹脂組成物全体の50〜90質量%であることを特徴とする請求項1に記載の支持基材付封止材。
  3. 封止後半導体素子搭載基板であって、請求項1又は請求項2に記載の支持基材付封止材を用いて、前記基板に搭載された前記半導体素子のオーバーモールド及びアンダーフィルを一度に行うことにより得られたものであることを特徴とする封止後半導体素子搭載基板。
  4. 半導体装置であって、請求項3に記載の封止後半導体素子搭載基板をダイシングして、個片化したものであることを特徴とする半導体装置。
  5. 半導体装置の製造方法であって、請求項1又は請求項2に記載の支持基材付封止材の未硬化樹脂層により、フリップチップ接続方式で基板に搭載された半導体素子のオーバーモールド及びアンダーフィルを一度に行う被覆工程、前記未硬化樹脂層を加熱、硬化することで、前記半導体素子を搭載した基板の半導体素子搭載面を一括封止する封止工程、及び封止後の前記半導体素子を搭載した基板をダイシングし個片化することで半導体装置を製造する個片化工程、を有することを特徴とする半導体装置の製造方法。
JP2013186179A 2013-09-09 2013-09-09 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法 Pending JP2015053426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013186179A JP2015053426A (ja) 2013-09-09 2013-09-09 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013186179A JP2015053426A (ja) 2013-09-09 2013-09-09 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015053426A true JP2015053426A (ja) 2015-03-19

Family

ID=52702218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013186179A Pending JP2015053426A (ja) 2013-09-09 2013-09-09 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015053426A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016151717A1 (ja) * 2015-03-23 2016-09-29 住友ベークライト株式会社 圧縮成形用モールドアンダーフィル材料、半導体パッケージ、構造体および半導体パッケージの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275818A (ja) * 1997-02-03 1998-10-13 Toshiba Corp 樹脂封止型半導体装置の製造方法および樹脂封止型半導体装置
JP2004331908A (ja) * 2003-05-12 2004-11-25 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及びフリップチップ型半導体装置
JP2008218496A (ja) * 2007-02-28 2008-09-18 Namics Corp 封止用樹脂フィルム
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2012151451A (ja) * 2010-12-27 2012-08-09 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2013075939A (ja) * 2011-09-29 2013-04-25 Sumitomo Bakelite Co Ltd 樹脂組成物の製造方法、樹脂組成物および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275818A (ja) * 1997-02-03 1998-10-13 Toshiba Corp 樹脂封止型半導体装置の製造方法および樹脂封止型半導体装置
JP2004331908A (ja) * 2003-05-12 2004-11-25 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及びフリップチップ型半導体装置
JP2008218496A (ja) * 2007-02-28 2008-09-18 Namics Corp 封止用樹脂フィルム
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2012151451A (ja) * 2010-12-27 2012-08-09 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2013075939A (ja) * 2011-09-29 2013-04-25 Sumitomo Bakelite Co Ltd 樹脂組成物の製造方法、樹脂組成物および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016151717A1 (ja) * 2015-03-23 2016-09-29 住友ベークライト株式会社 圧縮成形用モールドアンダーフィル材料、半導体パッケージ、構造体および半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
JP6356581B2 (ja) 半導体装置の製造方法
JP5851824B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5354753B2 (ja) アンダーフィル材及び半導体装置
JP5977717B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
KR20180099531A (ko) 반도체 장치의 제조방법
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
TWI721165B (zh) 半導體封止用之附有基材之封止材、半導體裝置以及半導體裝置之製造方法
US20170098551A1 (en) Base-attached encapsulant for semiconductor encapsulation, method for manufacturing base-attached encapsulant for semiconductor encapsulation, and method for manufacturing semiconductor apparatus
JP2014103176A (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP2015067788A (ja) 半導体封止用エポキシ樹脂組成物、半導体実装構造体、およびその製造方法
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5804479B2 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170328