JP6356581B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6356581B2
JP6356581B2 JP2014234396A JP2014234396A JP6356581B2 JP 6356581 B2 JP6356581 B2 JP 6356581B2 JP 2014234396 A JP2014234396 A JP 2014234396A JP 2014234396 A JP2014234396 A JP 2014234396A JP 6356581 B2 JP6356581 B2 JP 6356581B2
Authority
JP
Japan
Prior art keywords
sealing
substrate
semiconductor device
base material
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014234396A
Other languages
English (en)
Other versions
JP2016100389A (ja
Inventor
朋陽 中村
朋陽 中村
秋葉　秀樹
秀樹 秋葉
塩原　利夫
利夫 塩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2014234396A priority Critical patent/JP6356581B2/ja
Priority to US14/922,826 priority patent/US20160141268A1/en
Priority to TW104137735A priority patent/TWI667737B/zh
Priority to KR1020150160131A priority patent/KR102372595B1/ko
Priority to CN201510802639.6A priority patent/CN105609429A/zh
Publication of JP2016100389A publication Critical patent/JP2016100389A/ja
Priority to US15/390,217 priority patent/US20170110415A1/en
Application granted granted Critical
Publication of JP6356581B2 publication Critical patent/JP6356581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/12—Unsaturated polyimide precursors
    • C08G73/128—Unsaturated polyimide precursors the unsaturated precursors containing heterocyclic moieties in the main chain
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D161/00—Coating compositions based on condensation polymers of aldehydes or ketones; Coating compositions based on derivatives of such polymers
    • C09D161/04—Condensation polymers of aldehydes or ketones with phenols only
    • C09D161/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は基板付封止材を用いた半導体装置の製造方法に関し、また、該方法により製造された半導体装置に関する。
近年、電子機器の小型化、軽量化、高性能化に伴い、半導体装置の高集積化、薄型化が進行しており、半導体装置は、ＢＧＡ（ボール・グリッド・アレイ）に代表されるエリア実装型半導体装置への移行が進んでいる。これらの半導体装置を製造する際に、生産性の面から、大面積・薄型基板の一括成形を行う傾向にあるが、成形後の基板における反りの問題が顕在化している。
半導体の実装方法もピン挿入タイプから表面実装、そしてベアチップ実装が主流になってきている。ベアチップ実装の一つにフリップチップ実装がある。フリップチップは、半導体素子上にバンプと呼ばれる電極端子が形成されたものである。これは、直接マザーボードに実装することも可能であるが、多くの場合、プリント配線基板（インターポーザ等）に固定されてパッケージされ、パッケージに設けられた外部接続用端子（アウターボール又はアウターバンプともいう）を介してマザーボードに実装される。インターポーザと接合される半導体素子上のバンプはインナーバンプと呼ばれ、インターポーザ上のパッドと呼ばれる多数の微小な接合面と電気的に接続される。インナーバンプとパッドとの接合部は微小であるため力学的に弱く、樹脂で封止補強される。フリップチップボンディングした半導体装置の封止には、従来、インナーバンプとパッドとをあらかじめ溶融接合した後、半導体装置とインターポーザの隙間に液状の補強材を注入するアンダーフィル（キャピラリーフローともいう）後に、液状エポキシ樹脂やエポキシモールディングコンパウンド等で加熱下、加圧成形することで半導体素子をオーバーモールドする方法が主流となっている。
しかし、上記方法では封止樹脂補強材の中にボイドが発生したり、封止補強に手間がかかったりするといった問題や、アンダーフィル樹脂部と半導体素子封止樹脂部が異なるため、樹脂界面でのストレスが生じ、信頼性低下の原因となることなどが問題として提示されている。
このような問題を解決する方法として、オーバーモールドとアンダーフィルを一括して行うトランスファーモールドアンダーフィル及びコンプレッションモールドアンダーフィルの開発が進められている。（特許文献１及び特許文献２）
しかし上記のような方法では、アンダーフィル浸入性とオーバーモールドの信頼性確保のため、樹脂組成物中の無機充填剤量に制約があり、樹脂組成の自由度が低い。このため、大面積・薄型の基板を封止する場合において、低反り、及びオーバーモールドとアンダーフィルを一括して行うことの両立が難しく、半導体装置の製造における生産性を向上させるのには不十分であるといった問題がある。
さらに、フリップチップ型半導体装置の半導体素子のサイズが大きく、ギャップサイズが小さい場合、上記のトランスファーモールドアンダーフィル及びコンプレッションモールドアンダーフィル方法ではアンダーフィルが十分に行われないことが懸念される。
特開２０１２−７４６１３号公報 特開２０１１−１３２２６８号公報
本発明は、上記問題を解決するためになされたものであり、大面積・薄型の基板を封止した場合でも反りを抑制することができ、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつ封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能に優れた半導体装置を得ることができる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、
基材と該基材の一方の表面に形成された熱硬化性樹脂層とを有する基材付封止材を用いて、フリップチップ実装により半導体素子が搭載された半導体素子搭載基板の素子搭載面を一括封止する封止工程を含む半導体装置の製造方法であって、
前記封止工程は、
真空度１０ｋＰａ以下の減圧条件下で、前記半導体素子搭載基板と前記基材付封止材を一体化する一体化段階と、
前記一体化した基板を０．２ＭＰａ以上の圧力で加圧する加圧段階と
を含むことを特徴とする半導体装置の製造方法を提供する。
このような半導体装置の製造方法であれば、大面積・薄型の基板を封止した場合でも反りを抑制することができ、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつ封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能にも優れた半導体装置を得ることができる。
またこのとき、前記一体化段階は、８０℃〜２００℃の温度範囲で行うことが好ましい。
このような一体化段階であれば、上記基材付封止材の熱硬化性樹脂層により、フリップチップ実装された半導体素子のアンダーフィルが良好に行われる。
またこのとき、前記加圧段階は、８０℃〜２００℃の温度範囲で行うことが好ましい。
このような加圧段階であれば、上記基材付封止材の熱硬化性樹脂層により、フリップチップ実装により半導体素子が搭載された半導体素子搭載基板の封止が良好に行われ、封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能にも一層優れた半導体装置を得ることができる。
また、本発明の半導体装置の製造方法は、前記封止工程後に、前記半導体素子搭載基板を封止して得られた封止後半導体素子搭載基板をダイシングして個片化する個片化工程をさらに含んでもよい。
このような半導体装置の製造方法であれば、上記の封止後半導体素子搭載基板をダイシングして、個片化した半導体装置を得ることができる。
さらに、本発明では上記の方法によって製造された半導体装置を提供する。
本発明の半導体装置の製造方法により得られた半導体装置であれば、大面積・薄型の基板を封止した場合でも反りを抑制することができ、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつ封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能にも優れた半導体装置となる。
以上のように、本発明の半導体装置の製造方法であれば、基材付封止材の基材により硬化封止時の熱硬化性樹脂層の収縮応力を抑制できるため、大面積・薄型の基板を封止した場合でも反りを抑制することができ、また、上記の一体化段階と加圧段階を含むことで、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつ封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能にも優れた半導体装置を製造することができる。
本発明の半導体装置の製造方法の一例を示すフロー図である。 本発明の半導体装置の一例を示す概略断面図である。 耐リフロー性測定で使用したＩＲリフロー装置の温度プロフィールを示すチャートである。
上述のように、大面積・薄型の基板を封止した場合でも反りを抑制することができ、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつ封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能にも優れた半導体装置の開発が求められていた。
本発明者らは上記課題について鋭意検討を重ねた結果、大面積・薄型の基板を封止した場合でも、基材付封止材を用いることで封止した際の収縮応力を基材により抑制して反りを抑制することができ、また、真空度１０ｋＰａ以下の減圧条件下で半導体素子搭載基板と基材付封止材を一体化する一体化段階と、該一体化した基板を０．２ＭＰａ以上の圧力で加圧する加圧段階とを含む半導体装置の製造方法とすることで、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつボイドのない信頼性の高い半導体装置を得ることができることを見出し、本発明を完成させた。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
［半導体装置］
まず、本発明の半導体装置の製造方法によって製造される本発明の半導体装置について説明する。図２は本発明の半導体装置の一例を示す概略断面図である。図２において、半導体装置１０は、基材２、熱硬化性樹脂層を加熱、硬化することにより形成される封止層３’、半導体素子５、バンプ６、及び基板７から構成される。半導体素子５は複数個のバンプ６を介して基板７上に搭載されている。この半導体素子５を封止するための封止層３’は基材２と、基板７との間に形成される。
本発明の半導体装置は、以下に詳細に説明する本発明の半導体装置の製造方法によって製造されるものである。このような半導体装置であれば、大面積・薄型の基板を封止した場合でも反りを抑制することができ、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつ封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能にも優れた半導体装置となる。
［半導体装置の製造方法］
次に、本発明の半導体装置の製造方法について説明する。本発明の半導体装置の製造方法は、基材と該基材の一方の表面に形成された熱硬化性樹脂層とを有する基材付封止材を用いて、フリップチップ実装により半導体素子が搭載された半導体素子搭載基板の素子搭載面を一括封止する封止工程を含む半導体装置の製造方法であって、
前記封止工程は、
真空度１０ｋＰａ以下の減圧条件下で、前記半導体素子搭載基板と前記基材付封止材を一体化する一体化段階と、
前記一体化した基板を０．２ＭＰａ以上の圧力で加圧する加圧段階と
を含むことを特徴とする。図１に本発明の半導体装置の製造方法の一例のフロー図を示す。
〔基材付封止材〕
以下で、本発明の半導体装置の製造方法に用いられる基材付封止材について説明する。図１に示すように、本発明の半導体装置の製造方法に用いられる基材付封止材１は、基材２と、基材２の一方の表面に形成された熱硬化性樹脂層３から構成される。
＜基材＞
本発明において、基材付封止材１を構成する基材２として使用することができるものは特に限定はされず、封止する対象となる半導体素子搭載基板等に応じて、無機基板、金属基板、又は有機樹脂基板を使用することができる。また、特に有機樹脂基板を使用する場合には、繊維含有の有機樹脂基板を使用することもできる。
無機基板としてはセラミックス基板、ガラス基板、シリコンウエハなど、金属基板としては表面が絶縁処理された銅やアルミ基板などを代表的なものとして挙げることができる。有機樹脂基板としては繊維基材に熱硬化性樹脂やフィラー等を含浸させてなる樹脂含浸繊維基材、さらに熱硬化性樹脂を半硬化又は硬化した樹脂含浸繊維基材や、熱硬化性樹脂等を基板状に成形した樹脂基板が挙げられる。代表的なものとして、ＢＴ（ビスマレイミドトリアジン）樹脂基板、ガラスエポキシ基板、ＦＲＰ（繊維強化プラスチック）基板等を挙げることができる。
有機樹脂基板に用いる繊維基材として使用することができるものとしては、例えば炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維等の無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維等の有機繊維、さらには炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維等が例示され、製品特性に応じていかなるものも使用することができる。また、最も好ましい繊維基材としてはガラス繊維、石英繊維、炭素繊維等が例示される。中でも絶縁性の高いガラス繊維や石英ガラス繊維が繊維基材として好ましい。
有機樹脂基板に用いる熱硬化性樹脂としては特に限定はされないが、ＢＴ樹脂、エポキシ樹脂等や、通常半導体素子の封止に使用される下記に例示するようなエポキシ樹脂、シリコーン樹脂、エポキシ樹脂とシリコーン樹脂からなる混成樹脂、さらにシアネートエステル樹脂等が挙げられる。
繊維基材に含浸させる熱硬化性樹脂として熱硬化性エポキシ樹脂を用いた樹脂含浸繊維基材、又はエポキシ樹脂を含浸後に半硬化したものを基材として使用して本発明に用いられる基材付封止材を作製する場合、基材の一方の表面に形成される熱硬化性樹脂層に用いる熱硬化性樹脂もエポキシ樹脂であることが好ましい。このように、基材に含浸させた熱硬化性樹脂と、基材の一方の表面に形成される熱硬化性樹脂層に用いる熱硬化性樹脂とが同種のものであれば、半導体素子搭載基板の素子搭載面を一括封止するときに同時に硬化をさせることができ、それにより一層強固な封止機能が達成されるため好ましい。
基材２の厚みは、無機基板、金属基板、又は有機樹脂基板のいずれの場合も２０μｍ〜１ｍｍであることが好ましく、３０μｍ〜５００μｍであることがより好ましい。２０μｍ以上であれば薄すぎて変形しやすくなることを抑制できるため好ましく、また１ｍｍ以下であれば半導体装置そのものが厚くなることを抑制できるため好ましい。
基材２は半導体素子搭載基板の素子搭載面を一括封止した後の反りを低減させ、一個以上の半導体素子を配列、接着させた基板を補強するために重要である。そのため、硬くて剛直な基材であることが好ましい。
＜熱硬化性樹脂層＞
本発明に用いられる基材付封止材を構成する熱硬化性樹脂層３は、基材２の片面上に形成された未硬化又は半硬化の熱硬化性樹脂層からなるものである。この熱硬化性樹脂層３は、フリップチップ実装された半導体素子のアンダーフィル及びオーバーモールドを行うための樹脂層となる。
熱硬化性樹脂層３の厚みは２０μｍ以上２，０００μｍ以下であることが好ましい。２０μｍ以上であれば半導体素子が搭載された各種基板の半導体素子搭載面を封止するのに充分であり、薄すぎることによる充填性の不良が生じることを抑制できるため好ましく、２，０００μｍ以下であれば封止された半導体装置が厚くなりすぎることが抑制できるため好ましい。
熱硬化性樹脂層３に用いられる樹脂は、特に限定はされないが、通常、半導体素子の封止に使用される液状エポキシ樹脂や固形のエポキシ樹脂、シリコーン樹脂、又はエポキシ樹脂とシリコーン樹脂からなる混成樹脂、シアネートエステル樹脂等の熱硬化性樹脂であることが好ましい。特に、熱硬化性樹脂層は、５０℃未満で固形化し、かつ５０℃以上１５０℃以下で溶融するエポキシ樹脂、シリコーン樹脂、及びエポキシ・シリコーン混成樹脂、シアネートエステル樹脂のいずれかを含むものであることが好ましい。
≪エポキシ樹脂≫
本発明において熱硬化性樹脂層に用いることができるエポキシ樹脂としては、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、３，３’，５，５’−テトラメチル−４，４’−ビフェノール型エポキシ樹脂又は４，４’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温で液状や固体の公知のエポキシ樹脂が挙げられる。また、必要に応じて、上記以外のエポキシ樹脂を目的に応じて一定量併用することができる。
エポキシ樹脂からなる熱硬化性樹脂層にはエポキシ樹脂の硬化剤を含めることができる。このような硬化剤としては、フェノールノボラック樹脂、各種アミン誘導体、酸無水物や酸無水物基を一部開環させカルボン酸を生成させたものなどを使用することができる。中でも、本発明の方法により製造される半導体装置の信頼性を確保するためにフェノールノボラック樹脂を用いることが好ましい。特に、エポキシ樹脂とフェノールノボラック樹脂の混合比をエポキシ基とフェノール性水酸基の比率が１：０．８〜１．３となるように混合することが好ましい。
さらに、エポキシ樹脂と硬化剤の反応を促進するため、反応促進剤（触媒）としてイミダゾール誘導体、フォスフィン誘導体、アミン誘導体、有機アルミニウム化合物などの金属化合物等を使用してもよい。
エポキシ樹脂からなる熱硬化性樹脂層には、さらに必要に応じて各種の添加剤を配合することができる。例えば、樹脂の性質を改善する目的で種々の熱可塑性樹脂、熱可塑性エラストマー、有機合成ゴム、シリコーン系等の低応力剤、ワックス類、ハロゲントラップ剤等の添加剤を目的に応じて適宜添加配合することができる。
≪シリコーン樹脂≫
本発明において熱硬化性樹脂層に用いることができるシリコーン樹脂としては、特に限定されないが、例えば熱硬化性、ＵＶ硬化性シリコーン樹脂等が使用可能である。特に、シリコーン樹脂からなる熱硬化性樹脂層は付加硬化型シリコーン樹脂組成物を含むことが好ましい。付加硬化型シリコーン樹脂組成物としては、（Ａ）非共役二重結合を有する有機ケイ素化合物（例えば、アルケニル基含有ジオルガノポリシロキサン）、（Ｂ）オルガノハイドロジェンポリシロキサン、及び（Ｃ）白金系触媒を必須成分とするものが特に好ましい。以下、これら（Ａ）〜（Ｃ）成分について説明する。
（Ａ）成分：非共役二重結合を有する有機ケイ素化合物
（Ａ）成分の非共役二重結合を有する有機ケイ素化合物としては、
Ｒ１１Ｒ１２Ｒ１３ＳｉＯ−（Ｒ１４Ｒ１５ＳｉＯ）ａ−（Ｒ１６Ｒ１７ＳｉＯ）ｂ−ＳｉＲ１１Ｒ１２Ｒ１３ （１）
（式中、Ｒ１１は非共役二重結合含有一価炭化水素基を示し、Ｒ１２〜Ｒ１７はそれぞれ同一又は異種の一価炭化水素基を示し、ａ及びｂは０≦ａ≦５００、０≦ｂ≦２５０、かつ０≦ａ＋ｂ≦５００を満たす整数である。）
で示される、分子鎖両末端が脂肪族不飽和基含有トリオルガノシロキシ基で封鎖された直鎖状ジオルガノポリシロキサンなどの、オルガノポリシロキサンが例示される。
上記一般式（１）中、Ｒ１１は非共役二重結合含有一価炭化水素基であり、好ましくは炭素数２〜８、特に好ましくは炭素数２〜６のアルケニル基で代表される脂肪族不飽和結合を有する非共役二重結合含有一価炭化水素基である。
上記一般式（１）中、Ｒ１２〜Ｒ１７はそれぞれ同一又は異種の一価炭化水素基であり、好ましくは炭素数１〜２０、特に好ましくは炭素数１〜１０のアルキル基、アルケニル基、アリール基、アラルキル基等が挙げられる。また、このうちＲ１４〜Ｒ１７は、より好ましくは脂肪族不飽和結合を除く一価炭化水素基であり、特に好ましくはアルケニル基等の脂肪族不飽和結合を持たないアルキル基、アリール基、アラルキル基等が挙げられる。さらに、このうちＲ１６、Ｒ１７は芳香族一価炭化水素基であることが好ましく、フェニル基やトリル基等の炭素数６〜１２のアリール基等であることが特に好ましい。
上記一般式（１）中、ａ及びｂは０≦ａ≦５００、０≦ｂ≦２５０、かつ０≦ａ＋ｂ≦５００を満たす整数であり、ａは１０≦ａ≦５００であることが好ましく、ｂは０≦ｂ≦１５０であることが好ましく、またａ＋ｂは１０≦ａ＋ｂ≦５００を満たすことが好ましい。
上記一般式（１）で示されるオルガノポリシロキサンは、例えば、環状ジフェニルポリシロキサン、環状メチルフェニルポリシロキサン等の環状ジオルガノポリシロキサンと、末端基を構成するジフェニルテトラビニルジシロキサン、ジビニルテトラフェニルジシロキサン等のジシロキサンとのアルカリ平衡化反応によって得ることができるが、この場合、アルカリ触媒（特にＫＯＨ等の強アルカリ）による平衡化反応においては、少量の触媒で不可逆反応で重合が進行するため、定量的に開環重合のみが進行し、末端封鎖率も高いため、通常、シラノール基及びクロル分は含有されない。
上記一般式（１）で示されるオルガノポリシロキサンとしては、具体的に下記のものが例示される。
Figure 0006356581
 （上記式において、ｋ、ｍは、０≦ｋ≦５００、０≦ｍ≦２５０、かつ０≦ｋ＋ｍ≦５００を満足する整数であり、好ましくは５≦ｋ＋ｍ≦２５０、かつ０≦ｍ／（ｋ＋ｍ）≦０．５を満足する整数である。）
（Ａ）成分としては、上記一般式（１）で示される直鎖構造を有するオルガノポリシロキサンの他、必要に応じて、３官能性シロキサン単位、４官能性シロキサン単位等を含む三次元網目構造を有するオルガノポリシロキサンを併用することもできる。このような非共役二重結合を有する有機ケイ素化合物は、１種単独で用いても２種以上を混合して用いてもよい。
（Ａ）成分の非共役二重結合を有する有機ケイ素化合物中の非共役二重結合を有する基（例えば、アルケニル基等のＳｉ原子に結合する二重結合を有する一価炭化水素基）の量は、全一価炭化水素基（Ｓｉ原子に結合する全ての一価炭化水素基）のうち０．１〜２０モル％であることが好ましく、より好ましくは０．２〜１０モル％、特に好ましくは０．２〜５モル％である。非共役二重結合を有する基の量が０．１モル％以上であれば硬化させたときに良好な硬化物を得ることができ、２０モル％以下であれば硬化させたときの機械的特性が良いため好ましい。
また、（Ａ）成分の非共役二重結合を有する有機ケイ素化合物は芳香族一価炭化水素基（Ｓｉ原子に結合する芳香族一価炭化水素基）を有することが好ましく、芳香族一価炭化水素基の含有量は、全一価炭化水素基（Ｓｉ原子に結合する全ての一価炭化水素基）の０〜９５モル％であることが好ましく、より好ましくは１０〜９０モル％、特に好ましくは２０〜８０モル％である。芳香族一価炭化水素基は樹脂中に適量含まれた方が、硬化させたときの機械的特性が良く製造もしやすいという利点がある。
（Ｂ）成分：オルガノハイドロジェンポリシロキサン
（Ｂ）成分としては、一分子中にケイ素原子に結合した水素原子（ＳｉＨ基）を２個以上有するオルガノハイドロジェンポリシロキサンが好ましい。一分子中にケイ素原子に結合した水素原子（ＳｉＨ基）を２個以上有するオルガノハイドロジェンポリシロキサンであれば、架橋剤として作用し、（Ｂ）成分中のＳｉＨ基と（Ａ）成分のビニル基、その他のアルケニル基等の非共役二重結合含有基とが付加反応することにより、硬化物を形成することができる。
また、（Ｂ）成分のオルガノハイドロジェンポリシロキサンは、芳香族一価炭化水素基を有することが好ましい。このように、芳香族一価炭化水素基を有するオルガノハイドロジェンポリシロキサンであれば、上記の（Ａ）成分との相溶性を高めることができる。このようなオルガノハイドロジェンポリシロキサンは１種単独で用いても２種以上を混合して用いてもよく、例えば、芳香族炭化水素基を有するオルガノハイドロジェンポリシロキサンを（Ｂ）成分の一部又は全部として含ませることができる。
（Ｂ）成分のオルガノハイドロジェンポリシロキサンとしては、これに限られるものではないが、１，１，３，３−テトラメチルジシロキサン、１，３，５，７−テトラメチルシクロテトラシロキサン、トリス（ジメチルハイドロジェンシロキシ）メチルシラン、トリス（ジメチルハイドロジェンシロキシ）フェニルシラン、１−グリシドキシプロピル−１，３，５，７−テトラメチルシクロテトラシロキサン、１，５−グリシドキシプロピル−１，３，５，７−テトラメチルシクロテトラシロキサン、１−グリシドキシプロピル−５−トリメトキシシリルエチル−１，３，５，７−テトラメチルシクロテトラシロキサン、両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン、両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン共重合体、両末端トリメチルシロキシ基封鎖メチルハイドロジェンシロキサン・ジフェニルシロキサン・ジメチルシロキサン共重合体、トリメトキシシラン重合体、（ＣＨ３）２ＨＳｉＯ１／２単位とＳｉＯ４／２単位とからなる共重合体、（ＣＨ３）２ＨＳｉＯ１／２単位とＳｉＯ４／２単位と（Ｃ６Ｈ５）ＳｉＯ３／２単位とからなる共重合体等が挙げられる。
また、下記構造で示される単位を使用して得られるオルガノハイドロジェンポリシロキサンも用いることができる。
Figure 0006356581
（Ｂ）成分のオルガノハイドロジェンポリシロキサンの分子構造は、直鎖状、環状、分岐状、三次元網状構造のいずれであってもよいが、一分子中のケイ素原子の数（又は重合体の場合は重合度）は２以上が好ましく、より好ましくは３〜５００、特に好ましくは４〜３００程度のものを使用することができる。
（Ｂ）成分のオルガノハイドロジェンポリシロキサンの配合量は、（Ａ）成分のアルケニル基等の非共役二重結合を有する基１個当たり（Ｂ）成分中のケイ素原子結合水素原子（ＳｉＨ基）が０．７〜３．０個となる量であることが好ましく、１．０〜２．０個であることが特に好ましい。
（Ｃ）成分：白金系触媒
（Ｃ）成分の白金系触媒としては、例えば塩化白金酸、アルコール変性塩化白金酸、キレート構造を有する白金錯体等が挙げられる。これらは１種単独でも、２種以上の組み合わせでも使用することができる。
（Ｃ）成分の白金系触媒の配合量は、硬化有効量であり所謂触媒量でよく、通常、（Ａ）成分及び（Ｂ）成分の総質量１００質量部あたり、白金族金属の質量換算で０．１〜５００ｐｐｍであることが好ましく、特に０．５〜１００ｐｐｍの範囲であることが好ましい。
≪エポキシ樹脂とシリコーン樹脂からなる混成樹脂≫
本発明において熱硬化性樹脂層に用いることができるエポキシ樹脂とシリコーン樹脂からなる混成樹脂としては、特に限定されないが、例えば前述のエポキシ樹脂と前述のシリコーン樹脂を用いたものを挙げることができる。
≪シアネートエステル樹脂≫
本発明において熱硬化性樹脂層に用いることができるシアネートエステル樹脂としては、特に限定されないが、例えばシアネートエステル化合物又はそのオリゴマーと、硬化剤としてフェノール化合物及びジヒドロキシナフタレンのいずれか又は両方を配合した樹脂組成物が挙げられる。
（シアネートエステル化合物又はそのオリゴマー）
シアネートエステル化合物又はそのオリゴマーとして使用する成分は、下記一般式（２）で示されるものである。
Figure 0006356581
 （式中、Ｒ１及びＲ２は水素原子又は炭素数１〜４のアルキル基を示し、Ｒ３は
Figure 0006356581
 のいずれかを示す。Ｒ４は水素原子又はメチル基であり、ｎ＝０〜３０の整数である。）
ここで、シアネートエステル化合物としては、１分子中にシアネート基を２個以上有するものであり、具体的には、多芳香環の２価フェノールのシアン酸エステル、例えばビス（３，５−ジメチル−４−シアネートフェニル）メタン、ビス（４−シアネートフェニル）メタン、ビス（３−メチル−４−シアネートフェニル）メタン、ビス（３−エチル−４−シアネートフェニル）メタン、ビス（４−シアネートフェニル）−１，１−エタン、ビス（４−シアネートフェニル）−２，２−プロパン、ジ（４−シアネートフェニル）エーテル、ジ（４−シアネートフェニル）チオエーテル、多価フェノールのポリシアン酸エステル、例えばフェノールノボラック型シアネートエステル、クレゾールノボラック型シアネートエステル、フェニルアラルキル型シアネートエステル、ビフェニルアラルキル型シアネートエステル、ナフタレンアラルキル型シアネートエステルなどが挙げられる。
前述のシアネートエステル化合物はフェノール類と塩化シアンを塩基性下で反応させることにより得られる。上記シアネートエステル化合物は、その構造より軟化点が１０６℃の固形のものから、常温で液状のものまでの幅広い特性を有するものの中から用途に合せて適宜選択することができる。
このうち、シアネート基の当量が小さいもの、即ち官能基間分子量が小さいものは硬化収縮が小さく、低熱膨張、高Ｔｇ（ガラス転移温度）の硬化物を得ることができる。シアネート基当量が大きいものは若干Ｔｇが低下するが、トリアジン架橋間隔がフレキシブルになり、低弾性化、高強靭化、低吸水化が期待できる。
なお、シアネートエステル化合物中に結合あるいは残存している塩素は好ましくは５０ｐｐｍ以下、より好ましくは２０ｐｐｍ以下であることが好適である。５０ｐｐｍ以下であれば長期高温保管時熱分解により遊離した塩素あるいは塩素イオンが酸化されたＣｕフレームやＣｕワイヤー、Ａｇメッキを腐食させ、剥離や電気的不良を引き起こす可能性が少ない。また樹脂の絶縁性も良好となる。
（硬化剤）
一般にシアネートエステル化合物の硬化剤や硬化触媒としては金属塩、金属錯体や活性水素を持つフェノール性水酸基や一級アミン類などが用いられるが、特にフェノール化合物やジヒドロキシナフタレンが好適に用いられる。
上記のシアネートエステル樹脂に用いることができるフェノール化合物としては、特に限定されないが、下記一般式（３）で示されるものが例示できる。
Figure 0006356581
 （式中、Ｒ５及びＲ６は水素原子又は炭素数１〜４のアルキル基を示し、Ｒ７は
Figure 0006356581
 のいずれかを示す。Ｒ４は水素原子又はメチル基であり、ｐ＝０〜３０の整数である。）
ここでフェノール化合物としては１分子中に２個以上のフェノール性水酸基を持つフェノール樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡ型樹脂、フェノールノボラック樹脂、フェノールアラルキル型樹脂、ビフェニルアラルキル型樹脂、ナフタレンアラルキル型樹脂が挙げられ、これらのうち１種を単独で用いてもよいし、２種以上を併用してもよい。
フェノール化合物はフェノール水酸基当量が小さいもの、例えば水酸基当量１２０以下のものはシアネート基との反応性が高く、１２０℃以下の低温でも硬化反応が進行する。この場合はシアネート基に対する水酸基のモル比を小さくするとよい。好適な範囲はシアネート基１モルに対し０．０５〜０．１１モルである。この場合、硬化収縮が少なく、低熱膨張で高Ｔｇの硬化物が得られる。
一方フェノール水酸基当量が大きいもの、例えば水酸基当量１７５以上のものはシアネート基との反応が抑えられ保存性が良く、流動性が良い組成物が得られる。好適な範囲はシアネート基１モルに対し０．１〜０．４モルである。この場合、Ｔｇは若干低下するが吸水率の低い硬化物が得られる。希望の硬化物特性と硬化性を得るために、これらフェノール樹脂は２種類以上併用することもできる。
上記のシアネートエステル樹脂に用いることができるジヒドロキシナフタレンは下記一般式（４）で表される。
Figure 0006356581
ここでジヒドロキシナフタレンとしては、１，２−ジヒドロキシナフタレン、１，３−ジヒドロキシナフタレン、１，４−ジヒドロキシナフタレン、１，５−ジヒドロキシナフタレン、１，６−ジヒドロキシナフタレン、１，７−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレン、２，７−ジヒドロキシナフタレンなどが挙げられる。これらのうち、融点が１３０℃の１，２−ジヒドロキシナフタレン、１，３−ジヒドロキシナフタレン、１，６−ジヒドロキシナフタレンは非常に反応性が高く、少量でシアネート基の環化反応を促進する。融点が２００℃以上の１，５−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレンは比較的反応が抑制される。
これらジヒドロキシナフタレンを単独で使用した場合、官能基間分子量が小さく、かつ剛直な構造であるため硬化収縮が小さく、高Ｔｇの硬化物が得られる。また水酸基当量の大きい１分子中に２個以上の水酸基を持つフェノール化合物と併用することにより硬化性を調整することもできる。
上記フェノール化合物及びジヒドロキシナフタレン中のハロゲン元素やアルカリ金属などは、１２０℃、２気圧下での抽出で１０ｐｐｍ、特に５ｐｐｍ以下であることが好ましい。
≪無機充填剤≫
熱硬化性樹脂層３には無機充填剤を配合することができる。配合される無機充填剤としては、例えば、溶融シリカ、結晶性シリカ等のシリカ類、アルミナ、窒化珪素、窒化アルミニウム、アルミノシリケート、ボロンナイトライド、ガラス繊維、三酸化アンチモン等が挙げられる。
特に熱硬化性樹脂層３がエポキシ樹脂からなる場合には、エポキシ樹脂と無機充填剤との結合強度を強くするため、添加する無機充填剤として、シランカップリング剤、チタネートカップリング剤等のカップリング剤で予め表面処理したものを配合してもよい。
このようなカップリング剤としては、例えば、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシ官能性アルコキシシラン、Ｎ−β（アミノエチル）−γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン等のアミノ官能性アルコキシシラン、γ−メルカプトプロピルトリメトキシシラン等のメルカプト官能性アルコキシシラン等を用いることが好ましい。なお、表面処理に用いるカップリング剤の配合量及び表面処理方法については特に限定されるものではない。
上記無機充填剤は、平均粒径が好ましくは０．１〜５μｍ、より好ましくは０．５〜２μｍであり、かつフリップチップ実装された半導体素子と基板とのギャップサイズに対して１／２以上の粒径のものが無機充填剤全体の０．１％質量以下であることが好ましい。
平均粒径が０．１μｍ以上であれば、熱硬化性樹脂層の粘度が良好となり、５μｍ以下であれば、ギャップに引っ掛かり未充填になる恐れがないため好ましい。特に、ギャップサイズに対して平均粒径が１／１０以下、最大粒径が１／３以下の無機充填剤を用いることが好ましい。
また、ギャップサイズに対して１／２以上の粒径のものが無機充填剤全体の０．１質量％以下であれば、未充填になる恐れがない。例えばギャップサイズが２０μｍである狭ギャップ型の半導体素子搭載基板では、１０μｍ以上の粒径の割合が無機充填剤全体の０．１質量％以下である無機充填剤を用いることが好ましい。この粒径のものが０．１質量％以下であれば、バンプ間に引っ掛かり未充填やボイドが発生することがない。
ここで、ギャップサイズに対して１／２以上の粒径のものの測定方法としては、例えば、無機充填剤と純水を１：９（質量）の割合で混合し、超音波処理を行って凝集物を十分に崩し、これをギャップサイズの１／２の目開きフィルターで篩い、篩上の残量を秤量する粒径検査方法を用いることができる。
無機充填剤の量としては、基材付封止材の熱硬化性樹脂層における樹脂組成物全体の５０〜９０質量％であることが好ましく、特に６０〜８５質量％が好ましい。５０質量％以上とすることで強度や耐湿信頼性等の低下を抑制でき、９０質量％以下とすることで粘度の上昇によるアンダーフィル浸入性の低下を抑制できる。
＜基材付封止材の作製方法＞
本発明に用いられる基材付封止材は、基材の一方の表面に熱硬化性樹脂層を形成することで作製することができる。熱硬化性樹脂層は、基材の一方の表面に未硬化又は半硬化の熱硬化性樹脂をシート状あるいはフィルム状で積層し、真空ラミネートや高温真空プレス、熱ロール等を用いることで形成する方法、また、減圧又は真空下で、印刷やディスペンス等で液状エポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂を塗布し加熱する方法、さらに、未硬化又は半硬化の熱硬化性樹脂をプレス成形する方法など各種の方法で形成することができる。
本発明の半導体装置の製造方法は、上述のような基材付封止材を用いることで硬化封止時の未硬化又は半硬化樹脂層の収縮応力を抑制できるため、大面積・薄型の基板を封止した場合における反りを抑制することができる。
以下、図１を参照して、本発明の半導体装置の製造方法について具体的に説明する。本発明の半導体装置の製造方法は、例えば、上記基材付封止材１の熱硬化性樹脂層３によって、フリップチップ実装により半導体素子が搭載された半導体素子搭載基板４の素子搭載面を被覆し、熱硬化性樹脂層３を加熱、硬化することで、半導体素子搭載面を一括封止し（封止工程、（Ａ）〜（Ｃ））、半導体素子搭載基板４を封止して得られた封止後半導体素子搭載基板９をダイシングして個片化すること（個片化工程、（Ｄ）〜（Ｆ））によって、半導体装置１０を製造することができる。本発明において、封止工程は、真空度１０ｋＰａ以下の減圧条件下で、半導体素子搭載基板４と基材付封止材１を一体化する一体化段階（Ａ）〜（Ｂ）と、一体化した基板８を０．２ＭＰａ以上の圧力で加圧する加圧段階（Ｃ）とを含む。以下で各工程について説明するが、本発明はこれらに限定されるものではない。
〔封止工程〕
図１の半導体素子搭載基板４は、基板７に対して複数個のバンプ６を介して半導体素子５が搭載された半導体素子搭載基板である。図１において、半導体素子搭載基板４の素子搭載面は、基材付封止材１の熱硬化性樹脂層３によって被覆され、一括封止される（Ａ）〜（Ｃ）。このとき用いられる基材付封止材としては、上述した通りのものを挙げることができる。
［一体化段階］
本発明の半導体装置の製造方法における封止工程は、真空度１０ｋＰａ以下の減圧下で、半導体素子搭載基板４と基材付封止材１を一体化する一体化段階を含む（Ａ）〜（Ｂ）。この一体化段階では、半導体素子５のアンダーフィルが行われる。
このように真空度１０ｋＰａ以下の減圧下で半導体素子搭載基板と基材付封止材を一体化すれば、基材付封止材の熱硬化性樹脂層により未充填なく半導体素子のアンダーフィルが良好に行われ、該一体化段階においてボイドが発生しない。真空度が１０ｋＰａを超えると、アンダーフィルが良好に行われず未充填となり、ボイドも生じやすくなり、信頼性低下の原因となる。
また、上記の一体化段階は８０℃〜２００℃の温度範囲で行われることが好ましく、１２０℃〜１８０℃の温度範囲で行われることがより好ましい。このように８０℃〜２００℃の温度範囲で一体化段階が行われることにより、半導体素子のアンダーフィルがより良好に行われる。温度が８０℃以上であれば、熱硬化性樹脂層が十分に溶融し、流動性が良好となるため、アンダーフィルがより良好に行われる。温度が２００℃以下であれば、熱硬化性樹脂層の硬化速度が速くなりすぎず、大面積の半導体素子をアンダーフィルする場合においても樹脂の流動性が失われないため、未充填なくアンダーフィルが行われる。
上記の一体化段階を行う装置としては、ソルダーレジストフィルムや各種絶縁フィルム等のラミネーションに使用されている真空ラミネータ装置等を使用することができる。ラミネーションの方式としてはロールラミネーションやダイアフラム式真空ラミネーション、エアー加圧式ラミネーション等いずれの方式も使用することができる。
また、上記の一体化段階においては、次の加圧段階の前に一度雰囲気を減圧状態から大気圧に開放してもよい。減圧状態から大気圧に開放することによってアンダーフィル性がさらに良好なものとなる。
［加圧段階］
次に加圧段階について説明する。本発明の半導体装置の製造方法における封止工程は、上記一体化段階において一体化した基板（一体化基板８）を０．２ＭＰａ以上の圧力で加圧する加圧段階を含む（Ｃ）。この加圧段階により上記の一体化段階においてアンダーフィルが行われた一体化基板８のオーバーモールドが行われる。
このように０．２ＭＰａ以上の圧力で一体化基板を加圧することで、基材付封止材の熱硬化性樹脂層によるオーバーモールドが良好に行われる。圧力が０．２ＭＰａを下回ると、熱硬化性樹脂層の揮発成分によりボイドが生じてしまい信頼性低下の原因となる。
また、上記の加圧段階は８０℃〜２００℃の温度範囲で行われることが好ましく、１２０℃〜１８０℃の温度範囲で行われることがより好ましい。温度が８０℃以上であれば、熱硬化性樹脂層が十分に溶融し、流動性が良好となるため、封止層の未充填が発生しない。さらに、硬化に時間がかからないため、生産性よく半導体装置を製造することができる。また、温度が２００℃以下であれば、樹脂の硬化速度が速くなりすぎず、流動性が良好となるため、封止層の未充填が発生しない。
上記の加圧段階を行う装置としては、従来公知の加圧装置を使用することができ、例えば圧縮成形装置を用いることができる。
また、上記の加圧段階は減圧雰囲気下でも行うことができ、減圧雰囲気下で行うことによりボイドや未充填などの不具合の発生をさらに防ぐことができる。
上記の加圧段階を減圧雰囲気下で行う場合は、上記の一体化段階と同一装置で、連続、又は同時に行うことができる。
上記の加圧段階を減圧雰囲気下で行う装置としては真空圧縮成形装置、真空ラミネータ装置等を使用することができ、中でも、真空ラミネーションとエアー加圧式の併用が好ましい。
［個片化工程］
本発明の半導体装置の製造方法は、上記封止工程後に、半導体素子搭載基板を封止して得られた封止後半導体素子搭載基板をダイシングして個片化する個片化工程をさらに含んでもよい（Ｄ）〜（Ｆ）。
封止後半導体素子搭載基板９は、基材付封止材１の熱硬化性樹脂層３により半導体素子５のアンダーフィルが行われ、熱硬化性樹脂層３を加熱、硬化することで封止層３´とし、半導体素子搭載基板４が一括封止されたものである。個片化工程において、上記の封止後半導体素子搭載基板９をダイシングすることで、個片化した半導体装置１０を得ることができる。
以上のように、本発明の半導体装置の製造方法であれば、基材付封止材の基材により硬化封止時の未硬化又は半硬化樹脂層の収縮応力を抑制できるため、大面積・薄型の基板を封止した場合でも反りを抑制することができ、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつ封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能にも優れた半導体装置を製造することができる。
以下、本発明を実施例及び比較例を用いて説明するが、本発明はこれらに限定されるものではない。
（実施例１）
［基材の準備］
厚み５０μｍ、６６ｍｍ×２３２ｍｍのＢＴ（ビスマレイミドトリアジン）樹脂基板（ガラス転移温度１８５℃）を基材として準備した。
［熱硬化性樹脂層の樹脂組成物の作製］
クレゾールノボラック型エポキシ樹脂６０質量部、フェノールノボラック樹脂３０質量部、平均粒径１．２μｍの球状シリカ４００質量部、触媒ＴＰＰ（トリフェニルホスフィン）０．２質量部、シランカップリング剤（ＫＢＭ４０３ 信越化学工業製）０．５質量部、黒色顔料３質量部を高速混合装置で十分混合した後、連続混練装置で加熱混練してシート化し冷却した。シートを粉砕し顆粒状の粉末としてエポキシ樹脂組成物を得た。
［基材付封止材の作製］
上記基材の片側に、上記エポキシ樹脂組成物の顆粒粉末を均一に分散させた。上下の金型温度を８０℃にし、上金型にはフッ素樹脂コートしたＰＥＴフィルム（剥離フィルム）をセットして金型内を真空レベルまで減圧し、樹脂厚みが２００μｍになるように３分間圧縮成形して熱硬化性樹脂層を形成した。以上のようにして基材付封止材を作製した。
［半導体素子搭載基板］
厚み１００μｍ、７４×２４０ｍｍのＢＴ基板に厚み１００μｍ、１０×１０ｍｍのＳｉチップを６４個、ギャップサイズが約３０μｍとなるように搭載した基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子搭載基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度５０Ｐａの条件で一体化した。この一体化した基板を、圧縮成形装置を用いて、温度１７５℃、５ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（実施例２）
実施例１と同様に基材付封止材、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子搭載基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度１００Ｐａの条件で一体化した。この一体化した基板を、圧縮成形装置を用いて、１７５℃、５ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（実施例３）
実施例１と同様に基材付封止材、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子搭載基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度１００Ｐａの条件で一体化した。この一体化した基板を、圧縮成形装置を用いて、１７５℃、３ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（実施例４）
実施例１と同様に基材付封止材、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子搭載基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度５０Ｐａの条件で一体化した。この一体化した基板を、圧縮成形装置を用いて、１７５℃、１ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（実施例５）
実施例１と同様に基材付封止材を準備した。
［半導体素子搭載基板］
厚み１００μｍ、７４×２４０ｍｍのＢＴ基板に厚み１００μｍ、２０×２０ｍｍのＳｉチップを３０個、ギャップサイズが約３０μｍとなるように搭載した基板を準備した。
［半導体装置の製造］
実施例１と同様の方法で半導体装置を得た。
（実施例６）
実施例１と同様に基材付封止材を準備した。
［半導体素子搭載基板］
厚み１００μｍ、７４×２４０ｍｍのＢＴ基板に厚み１００μｍ、２０×２０ｍｍのＳｉチップを３０個、ギャップサイズが約２０μｍとなるように搭載した基板を準備した。
［半導体装置の製造］
実施例１と同様の方法で半導体装置を得た。
（実施例７）
実施例１と同様に基材付封止材、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子を搭載した基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度１００Ｐａの条件で一体化し、続いて同装置の同条件下で、５ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（比較例１）
実施例１と同様に熱硬化性樹脂層の樹脂組成物、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記半導体素子搭載基板の半導体素子搭載面に上記樹脂組成物の顆粒を配置し、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度５０Ｐａの条件で一体化した。この一体化した基板を、圧縮成形装置を用いて、温度１７５℃、５ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（比較例２）
実施例１と同様に基材付封止材、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子搭載基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて、減圧をせず温度１５０℃で一体化した。この一体化した基板を、圧縮成形装置を用いて、温度１７５℃、５ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（比較例３）
実施例１と同様に基材付封止材、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子搭載基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度２０ｋＰａの条件で一体化した。この一体化した基板を、圧縮成形装置を用いて、温度１７５℃、５ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（比較例４）
実施例１と同様に基材付封止材、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子搭載基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度２０ｋＰａの条件で一体化した。この一体化した基板を、加圧せず、温度１７５℃で３分間加熱することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
（比較例５）
実施例１と同様に基材付封止材、半導体素子搭載基板を準備した。
［半導体装置の製造］
上記基材付封止材と上記半導体素子搭載基板を、真空ラミネーション装置（ニチゴーモートン社製）を用いて温度１５０℃、真空度５０Ｐａの条件で一体化した。この一体化した基板を、圧縮成形装置を用いて、温度１７５℃、０．１５ＭＰａの圧力で３分間加圧することで硬化封止した。硬化封止後、１８０℃で４時間ポストキュアして半導体装置を得た。
実施例１〜７及び比較例１〜５で得られた半導体装置の特性を評価した。評価結果を表１、表２に示す。
＜パッケージ反り量＞
レーザー三次元測定機を用いて、各半導体装置の対角線方向に高さの変位を測定し、変位差を反り量とした。
＜アンダーフィル浸入性＞
超音波探傷装置、及び半導体装置の半導体素子部分をカットした断面の観察にて、各半導体装置のアンダーフィル部のボイド、未充填を調べ、これらがなければ浸入性良好とした。
＜封止層充填性＞
超音波探傷装置、及び半導体装置をカットした断面の観察により、各半導体装置の封止層のボイド、未充填を調べ、これらがなければ良好とした。
＜耐半田リフロー＞
実施例及び比較例によって得られた半導体装置をそれぞれダイシングにより個片化し、８５℃／６０％ＲＨの恒温恒湿器に１６８時間放置して吸湿させた後、ＩＲリフロー装置を用いて図３に示すＩＲリフロー条件を３回通した後に、ＩＲリフロー処理（２６０℃、ＪＥＤＥＣ・Ｌｅｖｅｌ２条件に従う）を行った。超音波探査装置、及び半導体装置をカットした断面の観察により、内部クラックの発生状況と剥離発生状況を観察した。合計２０パッケージ中の、クラック又は剥離が認められたパッケージ数を数えた。
Figure 0006356581
Figure 0006356581
表１、表２に示されるように、本発明の半導体装置の製造方法により得られた半導体装置は、基板の反りが著しく抑制されており、フリップチップ実装された半導体素子のアンダーフィル部及び封止層にボイドや未充填がなく、ＩＲリフロー処理後のクラック又は剥離もほとんどなかった。
一方、基材付封止材を用いていない比較例１においては反りが抑制されておらず、ＩＲリフロー処理後のクラック又は剥離が多くみられた。また、一体化段階で減圧をしていない比較例２、真空度が１０ｋＰａを上回る比較例３は、パッケージ反りは小さく、封止層充填性も良好だったが、アンダーフィル浸入性において不良がみられた。また、真空度が１０ｋＰａを上回り、かつ一体化基板を加圧していない比較例４、加圧段階において０．２ＭＰａを下回る圧力で加圧した比較例５においては、パッケージ反りは小さいものの、アンダーフィル浸入性、封止層充填性においてボイドや未充填といった不良がみられた。
以上のことから、本発明の半導体装置の製造方法であれば、大面積・薄型の基板を封止した場合でも反りを抑制することができ、フリップチップ実装された半導体素子のアンダーフィルが十分に行われ、かつ封止層のボイドや未充填がなく、耐熱、耐湿信頼性等の封止性能にも優れた半導体装置を製造できることが示された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…基材付封止材、 ２…基材、 ３…熱硬化性樹脂層、 ３´…封止層
４…半導体素子搭載基板、 ５…半導体素子、 ６…バンプ、 ７…基板、
８…一体化基板、 ９…封止後半導体素子搭載基板、 １０…半導体装置

Claims (4)

  1. 基材と該基材の一方の表面に形成された熱硬化性樹脂層とを有する基材付封止材を用いて、フリップチップ実装により半導体素子が搭載された半導体素子搭載基板の素子搭載面を一括封止する封止工程を含む半導体装置の製造方法であって、
    前記封止工程は、
    真空度１０ｋＰａ以下の減圧条件下で、前記半導体素子搭載基板と前記基材付封止材を一体化する一体化段階と、
    前記一体化した基板を０．２ＭＰａ以上の圧力で圧縮成形機を用いて加圧する加圧段階と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記一体化段階は、８０℃〜２００℃の温度範囲で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記加圧段階は、８０℃〜２００℃の温度範囲で行うことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記封止工程後に、前記半導体素子搭載基板を封止して得られた封止後半導体素子搭載基板をダイシングして個片化する個片化工程をさらに含むことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
JP2014234396A 2014-11-19 2014-11-19 半導体装置の製造方法 Active JP6356581B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014234396A JP6356581B2 (ja) 2014-11-19 2014-11-19 半導体装置の製造方法
US14/922,826 US20160141268A1 (en) 2014-11-19 2015-10-26 Method for manufacturing semiconductor apparatus and semiconductor apparatus
TW104137735A TWI667737B (zh) 2014-11-19 2015-11-16 Semiconductor device manufacturing method and semiconductor device
KR1020150160131A KR102372595B1 (ko) 2014-11-19 2015-11-16 반도체 장치의 제조 방법 및 반도체 장치
CN201510802639.6A CN105609429A (zh) 2014-11-19 2015-11-19 半导体装置的制造方法及半导体装置
US15/390,217 US20170110415A1 (en) 2014-11-19 2016-12-23 Method for manufacturing semiconductor apparatus and semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014234396A JP6356581B2 (ja) 2014-11-19 2014-11-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016100389A JP2016100389A (ja) 2016-05-30
JP6356581B2 true JP6356581B2 (ja) 2018-07-11

Family

ID=55962374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014234396A Active JP6356581B2 (ja) 2014-11-19 2014-11-19 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US20160141268A1 (ja)
JP (1) JP6356581B2 (ja)
KR (1) KR102372595B1 (ja)
CN (1) CN105609429A (ja)
TW (1) TWI667737B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030262A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 モジュール部品の製造方法
JP2018142611A (ja) * 2017-02-27 2018-09-13 信越化学工業株式会社 半導体装置の製造方法
KR102446861B1 (ko) * 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
EP3706164A4 (en) * 2017-10-31 2021-08-11 Nagase ChemteX Corporation PROCESS FOR PRODUCING A PACKAGING STRUCTURE AND SHEET USED THEREIN
CN109950172A (zh) * 2017-12-20 2019-06-28 海太半导体（无锡）有限公司 一种半导体的固化方法
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
KR102579748B1 (ko) * 2019-05-08 2023-09-19 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈 몰딩 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192646B2 (ja) * 2006-01-16 2013-05-08 Ｔｏｗａ株式会社 光素子の樹脂封止方法、その樹脂封止装置、および、その製造方法
JP5435685B2 (ja) * 2007-02-28 2014-03-05 ナミックス株式会社 封止用樹脂フィルム
WO2009150985A1 (ja) * 2008-06-12 2009-12-17 住友ベークライト株式会社 半導体素子搭載基板
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP5256185B2 (ja) 2009-12-22 2013-08-07 パナソニック株式会社 エポキシ樹脂組成物及び半導体装置
JP5617495B2 (ja) 2010-09-29 2014-11-05 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103257A (ja) * 2012-11-20 2014-06-05 Nitto Denko Corp 電子部品装置の製造方法、及び、電子部品装置
JP2014127574A (ja) * 2012-12-26 2014-07-07 Nitto Denko Corp 封止シート
JP2014127575A (ja) * 2012-12-26 2014-07-07 Nitto Denko Corp 封止シート

Also Published As

Publication number Publication date
KR20160059964A (ko) 2016-05-27
TWI667737B (zh) 2019-08-01
KR102372595B1 (ko) 2022-03-10
JP2016100389A (ja) 2016-05-30
US20170110415A1 (en) 2017-04-20
CN105609429A (zh) 2016-05-25
US20160141268A1 (en) 2016-05-19
TW201630120A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
JP6356581B2 (ja) 半導体装置の製造方法
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
JP5851824B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5354753B2 (ja) アンダーフィル材及び半導体装置
KR20180099531A (ko) 반도체 장치의 제조방법
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
JP5977717B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP5934078B2 (ja) 繊維含有樹脂基板及び半導体装置の製造方法
JP6603174B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2014103176A (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6463662B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP5770662B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015133526A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180614

R150 Certificate of patent or registration of utility model

Ref document number: 6356581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150