CN105609429A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN105609429A
CN105609429A CN201510802639.6A CN201510802639A CN105609429A CN 105609429 A CN105609429 A CN 105609429A CN 201510802639 A CN201510802639 A CN 201510802639A CN 105609429 A CN105609429 A CN 105609429A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor
base
base material
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510802639.6A
Other languages
English (en)
Inventor
中村朋阳
秋叶秀树
塩原利夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN105609429A publication Critical patent/CN105609429A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/12—Unsaturated polyimide precursors
    • C08G73/128—Unsaturated polyimide precursors the unsaturated precursors containing heterocyclic moieties in the main chain
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D161/00—Coating compositions based on condensation polymers of aldehydes or ketones; Coating compositions based on derivatives of such polymers
    • C09D161/04—Condensation polymers of aldehydes or ketones with phenols only
    • C09D161/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置的制造方法，其在将大面积、薄型的基板密封时也能够抑制翘曲，并获得一种倒装构装后的半导体元件已充分进行底部填充且密封层没有空隙或未填充情况的，耐热、耐湿可靠性等密封性能优良的半导体装置。其特征在于，包括密封工序，使用附有基材的密封材料来将半导体元件安装基板的元件安装面总括地密封，附有基材的密封材料具有基材和热固化性树脂层，热固化性树脂层形成在基材的一个表面，半导体元件安装基板通过倒装构装来安装半导体元件而成，密封工序包括：一体化阶段，在真空度10kPa以下的减压条件，将半导体元件安装基板与附有基材的密封材料一体化；加压阶段，以0.2MPa以上的压力对一体化后的基板加压。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明涉及一种使用附有基材的密封材料的半导体装置的制造方法，另外，本发明是涉及一种半导体装置，其是通过该半导体装置的制造方法来制得。
背景技术
近年来，随着电子机器的小型化、轻量化、高性能化，半导体装置的高集成化、薄型化正在进展，而半导体装置正在朝向球栅阵列(BGA)所代表的区域构装型半导体装置转移。在制造这些半导体装置时，从生产性方面来看，有对大面积、薄型基板进行总括地成型的倾向，但是成型后的基板的翘曲问题正在变明显。
半导体的构装方法的主流，也渐渐从插针型变成表面构装，然后变成裸芯片(barechip)构装。裸芯片构装中的一种有倒装(flipchip)构装。倒装是在半导体元件上形成有称为凸块的电极端子。倒装虽然也能够直接构装在主机板，但是大部分的情况，被固定地封装在印刷配线基板(载板(interposer)等)，并经由设置在封装体的外部连接用端子(也称为外部焊料球(outerball)或外部凸块(outerbump))来构装在主机板。要与载板接合的半导体元件上的凸块是称为内部凸块，会与载板上的称为衬垫的许多微小的接合面电性连接。内部凸块与衬垫间的接合部，因为较微小所以在力学方面的性质较弱，而以树脂来密封强化所述接合部。为了将倒装接合后的半导体装置密封，先前主流的方法是下述方法：在预先将内部凸块与衬垫熔融接合后，在半导体装置与载板间的间隙中注入液状的强化材料来进行底部填充(也称为毛细管流动)后，以液状环氧树脂或环氧模塑化合物等在加热下进行加压成型，而对半导体元件进行包覆成型(overmolding)。
然而，已提出上述方法会有下述问题：在密封树脂强化材料中会产生空隙(void)、或密封强化很麻烦这样的问题；或因为底部填充树脂与半导体元件密封树脂部不同，所以在树脂界面会产生压力，而成为可靠性降低的原因等。
现在正在开发转移成型底部填充和压缩成型底部填充，来作为用来解决上述这样的问题的方法，这些方法是用来将包覆成型和底部填充总括地进行(专利文献1及专利文献2)。
然而，上述这样的方法，为了确保底部填充渗入性及包覆成型的可靠性，树脂组合物中的无机填充剂量会受到限制，而树脂组成的自由度低。所以，当将大面积、薄型的基板密封时，很难使低翘曲、与将包覆成型和底部填充总括地进行双方同时存在，而有制造半导体装置时不能充分提高生产性的问题。
并且，当倒装构装型半导体装置的半导体元件的尺寸大且间距尺寸小时，上述转移成型底部填充和压缩成型底部填充等方法，有不能充分进行底部填充的疑虑。
[现有技术文献]
(专利文献)
专利文献1：日本特开2012-74613号公报；
专利文献2：日本特开2011-132268号公报。
发明内容
本发明是为了解决上述问题而做出的，其目的在于，提供一种半导体装置的制造方法，其即便在将大面积、薄型的基板密封时也能够抑制翘曲，而能够获得一种耐热、耐湿可靠性等密封性能优良的半导体装置，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置的密封层没有空隙或未填充情况。
为了解决上述问题，本发明提供一种半导体装置的制造方法，其特征在于，其包括密封工序，所述密封工序是使用附有基材的密封材料来将半导体元件安装基板的元件安装面总括地密封，所述附有基材的密封材料具有基材和热固化性树脂层，所述热固化性树脂层是形成在该基材的其中一个表面，所述半导体元件安装基板是通过倒装构装来安装半导体元件而成，并且，
前述密封工序包括下述阶段：
一体化阶段，该一体化阶段是在真空度10kPa以下的减压条件下，将前述半导体元件安装基板与前述附有基材的密封材料一体化；及，
加压阶段，该加压阶段是以0.2MPa以上的压力来对前述一体化后的基板加压。
如果是这样的半导体装置的制造方法，即便在将大面积、薄型的基板密封时也能够抑制翘曲，而能够获得一种耐热、耐湿可靠性等密封性能也优良的半导体装置，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置的密封层没有空隙或未填充情况。
另外，这时优选是：前述一体化阶段是在80～200℃的温度范围内进行。
如果是这样的一体化阶段，就能够使用上述附有基材的密封材料的热固化性树脂层，来对倒装构装后的半导体元件进行良好的底部填充。
另外，这时优选是：前述加压阶段是在80～200℃的温度范围内进行。
如果是这样的加压阶段，就能够使用上述附有基材的密封材料的热固化性树脂层，来将通过倒装构装来安装半导体元件而成的半导体元件安装基板良好的密封，而能够获得一种耐热、耐湿可靠性等密封性能也更优良的半导体装置，所述半导体装置的密封层没有空隙或未填充情况。
另外，本发明的半导体装置的制造方法，可在前述密封工序后，进一步包括单片化工序，所述单片化工序是将前述半导体元件安装基板密封后所得到的密封后半导元件安装基板切割来进行单片化。
如果是这样的半导体装置的制造方法，就能够获得一种半导体装置，其将上述密封后半导体元件安装基板切割来进行单片化。
并且，本发明提供一种半导体装置，其是通过上述半导体装置的制造方法来制得。
如果是通过本发明的半导体装置的制造方法来制得的半导体装置，即便在将大面积、薄型的基板密封时也能够抑制翘曲，而能够获得一种耐热、耐湿可靠性等密封性能也优良的半导体装置，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置的密封层没有空隙或未填充情况。
像上述这样，如果是本发明的半导体装置的制造方法，就能够通过附有基材的密封材料的基材来抑制固化密封时热固化性树脂层的收缩应力，所以即便在将大面积、薄型的基板密封时也能够抑制翘曲，并且，本发明的半导体装置的制造方法通过包含上述一体化阶段及加压阶段，就能够制造一种耐热、耐湿可靠性等密封性能也优良的半导体装置，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置的密封层没有空隙或未填充情况。
附图说明
图1是显示本发明的半导体装置的制造方法的一个实例的流程图。
图2是显示本发明的半导体装置的一个实例的概略剖面图。
图3是显示在耐回焊性测定中所使用的红外线回焊装置的温度分布的图表。
具体实施方式
像上述这样，先前一直寻求开发一种耐热、耐湿可靠性等密封性能也优良的半导体装置，所述半导体装置即便在将大面积、薄型的基板密封时也能够抑制翘曲，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置的密封层没有空隙或未填充情况。
本发明人针对上述问题而反复致力进行研究后，结果发现设为一种半导体装置的制造方法，就能够获得可靠性高的半导体装置，而完成本发明，所述半导体装置的制造方法，即便在将大面积、薄型的基板密封时也能够抑制翘曲，能够使用附有基材的密封材料并通过其基材来抑制密封时的收缩应力而抑制翘曲，并且，所述半导体装置的制造方法包括下述阶段：一体化阶段，是在真空度10kPa以下的减压条件下，将前述半导体元件安装基板与前述附有基材的密封材料一体化；及，加压阶段，是以0.2MPa以上的压力来对前述一体化后的基板加压，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置没有空隙。
以下，详细说明本发明，但是本发明并不受这些所限定。
[半导体装置]
首先，说明通过本发明的半导体装置的制造方法来制造的半导体装置。图2是显示本发明的半导体装置的一个实例的概略剖面图。图2中，半导体装置10是由下述所构成：基材2；密封层3’，是通过将热固化性树脂层加热、固化来形成；半导体元件5；凸块6；及，基板7。半导体元件5是经由复数个凸块6来安装在基板7上。用来将此半导体元件5密封的密封层3’，是形成在基材2与基板7之间。
本发明的半导体装置，是通过以下详细说明的本发明的半导体装置的制造方法来制造。如果是这样的半导体装置，即便在将大面积、薄型的基板密封时也能够抑制翘曲，而会成为耐热、耐湿可靠性等密封性能也优良的半导体装置，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置的密封层没有空隙或未填充情况。
[半导体装置的制造方法]
其次，说明本发明的半导体装置的制造方法。本发明的半导体装置的制造方法包括密封工序，所述密封工序是使用附有基材的密封材料来将半导体元件安装基板的元件安装面总括地密封，所述附有基材的密封材料具有基材和热固化性树脂层，所述热固化性树脂层是形成在该基材的其中一个表面，所述半导体元件安装基板是通过倒装构装来安装半导体元件而成，并且，
前述密封工序包括下述阶段：
一体化阶段，是在真空度10kPa以下的减压条件下，将前述半导体元件安装基板与前述附有基材的密封材料一体化；及，
加压阶段，是以0.2MPa以上的压力来对前述一体化后的基板加压。
[附有基材的密封材料]
以下说明本发明的半导体装置的制造方法中所使用的附有基材的密封材料。像图1所示这样，本发明的半导体装置的制造方法中所使用的附有基材的密封材料1，是由基材2及热固化性树脂层3所构成，所述热固化性树脂层3是形成在基材2的其中一个表面。
<基材>
本发明中，能够作为用来构成附有基材的密封材料1的基材2使用的基材，没有特别限定，能够根据成为要密封的对象的半导体元件搭载基板等来使用：无机基板、金属基板、或有机树脂基板。另外，尤其是当使用有机树脂基板时，也能够使用含纤维的有机树脂基板。
无机基板可举例如：陶瓷基板、玻璃基板、硅晶片等，金属基板可举例如：表面已进行绝缘处理的铜或铝基板等。有机树脂基板可举例如：使热固化性树脂或填料等含浸在纤维基材中而成的树脂含浸纤维基材、进一步使热固化性树脂半固化或固化而成的树脂含浸纤维基材、或将热固化性树脂等成型为基板状而成的树脂基板。具有代表性的基板可举例如：双马来酰亚胺-三嗪(BT)树脂基板、玻璃环氧基板、纤维强化塑料(FRP)基板等。
能够作为有机树脂基板中所使用的纤维基材使用的基材可举例如：碳纤维、玻璃纤维、石英玻璃纤维、金属纤维等无机纤维；芳香族聚酰胺纤维、聚酰亚胺纤维、聚酰胺酰亚胺纤维等有机纤维；及，碳化硅纤维、碳化钛纤维、硼纤维、氧化铝纤维等，也能够根据制品特性来使用任何基材。另外，最优选的纤维基材可例示如：玻璃纤维、石英纤维、碳纤维等。其中，纤维基材优选是：绝缘性高的玻璃纤维或石英玻璃纤维。
有机树脂基板中所使用的热固化性树脂没有特别限定，可举例如：BT树脂、环氧树脂等；及，通常将半导体元件密封时所使用的像下述例示这样的环氧树脂、硅酮树脂、由环氧树脂及硅酮树脂所组成的混成树脂、以及氰酸酯树脂等。
当使用树脂含浸纤维基材或使环氧树脂含浸后使其半固化而成的基材，且所述树脂含浸纤维基材是使用热固化性环氧树脂来作为含浸在纤维基材中的热固化性树脂时，基材的其中一个表面所形成的热固化性树脂层中所使用的热固化性树脂，也优选是环氧树脂。像上述这样，如果含浸在基材中的热固化性树脂与基材的其中一个表面所形成的热固化性树脂层中所使用的热固化性树脂是同一种，在将半导体元件安装基板的元件安装面总括地密封时能够使这些树脂同时固化，由此能够达成更加强力的密封功能，所以较优选。
当基材2是无机基板、金属基板、或有机树脂基板中的任一种时，厚度都优选是20μm～1mm，较优选是30μm～500μm。如果厚度是20μm以上，就能够抑制厚度过薄而容易变形的情况，所以较优选，并且，如果厚度是1mm以下，就能够抑制半导体装置本身变厚，所以较优选。
基材2，重要的是用来：减少在将半导体元件安装基板的元件安装面总括地密封后发生翘曲的情况，来强化将一个以上的半导体元件排列、粘着后的基板。所以，优选是较硬且坚硬的基材。
<热固化性树脂层>
用来构成本发明中所使用的附有基材的密封材料的热固化性树脂层3，是形成在基材2的单面上，且是由未固化或半固化的热固化性树脂层所构成。此热固化性树脂层3，会成为一种树脂层，是用来对倒装构装后的半导体元件进行底部填充及包覆成型。
热固化性树脂层3的厚度优选是20μm以上且2000μm以下。如果厚度是20μm以上，就足以将安装半导体元件后的各种基板的半导体元件安装面密封，而能够抑制因过薄而产生填充性不良的情况，所以较优选，如果厚度是2000μm以下，就能够抑制密封而成的半导体装置过厚，所以较优选。
热固化性树脂层3中所使用的树脂没有特别限定，优选是将半导体元件密封时通常使用的下述树脂：液状环氧树脂或固态环氧树脂、硅酮树脂、或由环氧树脂及硅酮树脂所组成的混成树脂、氰酸酯树脂等热固化性树脂。热固化性树脂层，尤其优选是含有在未达50℃会形成为固态并且在50℃以上且150℃以下会熔融的下述树脂之中的任一种：环氧树脂、硅酮树脂、及环氧/硅酮混成树脂、氰酸酯树脂。
《环氧树脂》
本发明中，热固化性树脂层中能够使用的环氧树脂没有特别限定，可举例如下述在室温为液状或固体的周知的环氧树脂：像双酚A型环氧树脂、双酚F型环氧树脂、3,3’,5,5’-四甲基-4,4’-双酚型环氧树脂或4,4’-双酚型环氧树脂这样的双酚型环氧树脂；苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、萘二酚型环氧树脂、三酚甲烷型环氧树脂、四酚乙烷型环氧树脂及苯酚双环戊二烯酚醛清漆型环氧树脂等对芳香环进行氢化而成的环氧树脂、脂环式环氧树脂等。另外，能够根据需要并根据目的来将一定量的上述以外的环氧树脂并用。
在由环氧树脂所构成的热固化性树脂层中，能够含有环氧树脂的固化剂。这样的固化剂能够使用：酚类酚醛清漆树脂、各种胺衍生物、使酸酐或酸酐基中的一部分开环来使其生成羧酸而得的化合物等。其中，为了确保通过本发明的方法所制造的半导体装置的可靠性，优选是使用酚类酚醛清漆树脂。尤其优选是：以使环氧基与酚性羟基的比例成为1：0.8～1.3的方式将环氧树脂与酚类酚醛清漆树脂混合。
进一步，亦可为了促进环氧树脂与固化剂进行反应，而使用下述化合物作为反应促进剂(催化剂)：咪唑衍生物、膦衍生物、胺衍生物；有机铝化合物等金属化合物等。
由环氧树脂所构成的热固化性树脂层中，能够进一步根据需要来调配各种添加剂。例如能够为了改善树脂的性质的目的并根据目的来适当添加调配下述添加剂：各种热塑性树脂、热塑性弹性体、有机合成橡胶、硅酮系等的低应力剂、蜡类、卤素捕集剂等。
《硅酮树脂》
本发明中，热固化性树脂层中能够使用的环氧树脂没有特别限定，能够使用例如：热固化性、UV固化性硅酮树脂等。尤其是，由硅酮树脂所构成的热固化性树脂层，优选是包含加成固化型硅酮树脂组合物。加成固化型硅酮树脂组合物，尤其优选是以下述成分作为必要成分：(A)具有非共轭双键的有机硅化合物(例如含烯基的二有机聚硅氧烷)、(B)有机氢聚硅氧烷、及(C)铂系催化剂。以下说明这些(A)～(C)成分。
(A)成分：具有非共轭双键的有机硅化合物
(A)成分的具有非共轭双键的有机硅化合物，可例示如下述通式(1)所示的直链状二有机聚硅氧烷等有机聚硅氧烷，所述直链状二有机聚硅氧烷的分子链两末端已被含脂肪族不饱和基的三有机硅烷氧基所封闭。
R11R12R13SiO-(R14R15SiO)a-(R16R17SiO)b-SiR11R12R13(1)
式(1)中，R11表示含非共轭双键的一价烃基，R12～R17分别表示相同或不同的一价烃基，a及b是满足0≤a≤500、0≤b≤250且0≤a+b≤500的整数。
上述通式(1)中，R11是含非共轭双键的一价烃基，优选是碳数2～8的烯基所代表的具有脂肪族不饱和键的含非共轭双键的一价烃基，尤其优选是碳数2～6的烯基。
上述通式(1)中，R12～R17分别是相同或不同的一价烃基，可举例如：优选是碳数1～20的烷基、烯基、芳基、芳烷基等，尤其优选是碳数1～10的烷基、烯基、芳基、芳烷基等。另外，其中，R14～R17较优选是将脂肪族不饱和键去除的一价烃基，尤其优选是烯基等不具有脂肪族不饱和键的烷基、芳基、芳烷基等。并且，其中，R16、R17优选是芳香族一价烃基，尤其优选是苯基或甲苯基等碳数6～12的芳基等。
上述通式(1)中，a及b是满足0≤a≤500、0≤b≤250且0≤a+b≤500的整数，a优选是10≤a≤500，b优选是0≤b≤150，且a+b优选是满足10≤a+b≤500。
上述通式(1)所示的有机聚硅氧烷，能够通过例如使环状二有机聚硅氧烷与二硅氧烷进行碱平衡反应来获得，所述环状二有机聚硅氧烷是环状二苯基聚硅氧烷、环状甲基苯基聚硅氧烷等，所述二硅氧烷是构成末端基的二苯基四乙烯基二硅氧烷、二乙烯基四苯基二硅氧烷等，此时，在通过碱性催化剂(特别是KOH等强碱性催化剂)来进行平衡反应时，因为聚合会因少量的催化剂而以不可逆反应的方式进行，所以以定量的方式仅使开环聚合进行，末端封闭率也较高，所以通常不含硅烷醇基及氯份。
上述通式(1)所示的有机聚硅氧烷，具体来说可例示如下述。
上述式中，k、m是满足0≤k≤500、0≤m≤250且0≤k+m≤500的整数，优选是满足5≤k+m≤250且0≤m/(k+m)≤0.5的整数。
(A)成分，除了上述通式(1)所示的具有直链结构的有机聚硅氧烷以外，也能够根据需要来并用具有三维网目结构的有机聚硅氧烷，所述具有三维网目结构的有机聚硅氧烷含有下述单元：3官能性硅氧烷单元、4官能性硅氧烷单元等。这样的具有非共轭双键的有机硅化合物，可单独使用1种、或混合使用2种以上。
(A)成分的具有非共轭双键的有机硅化合物中，在所有一价烃基(与Si原子键结的所有一价烃基)中，具有非共轭双键的基(例如烯基等与Si原子键结且具有双键的一价烃基)的量，优选是0.1～20摩尔％为佳，较优选是0.2～10摩尔％，尤其优选是0.2～5摩尔％。如果具有非共轭双键的基的量是0.1摩尔％以上，固化后就能够获得良好的固化物，如果具有非共轭双键的基的量是20摩尔％以下，固化后机械特性就会良好，所以较优选。
另外，(A)成分的具有非共轭双键的有机硅化合物，优选是具有芳香族一价烃基(与Si原子键结的芳香族一价烃基)，且在所有一价烃基(与Si原子键结的所有一价烃基)中，芳香族一价烃基的含量，优选是0～95摩尔％，较优选是10～90摩尔％，尤其优选是20～80摩尔％。在树脂中含有适量的芳香族一价烃基，就会具有固化后的机械特性良好且也容易制造的优点。
(B)成分：有机氢聚硅氧烷
(B)成分优选是一种有机氢聚硅氧烷，是一分子中具有2个以上的与硅原子键结的氢原子(SiH基)。如果是一分子中具有2个以上的与硅原子键结的氢原子(SiH基)的有机氢聚硅氧烷，就能够通过作为交联剂产生作用而使(B)成分中的SiH基与(A)成分的乙烯基、其它烯基等含非共轭双键基进行加成反应，来形成固化物。
另外，(B)成分的有机氢聚硅氧烷，优选是具有芳香族一价烃基。如果是像这样具有芳香族一价烃基的有机氢聚硅氧烷，就能够提高上述(A)成份的相溶性。这样的有机氢聚硅氧烷，可单独使用1种、或混合使用2种以上，例如能够含有具有芳香族烃基的有机氢聚硅氧烷，来作为(B)成分的一部分或全部。
(B)成分的有机氢聚硅氧烷可举例如：1,1,3,3-四甲基二硅氧烷、1,3,5,7-四甲基环四硅氧烷、三(二甲基氢硅烷氧基)甲基硅烷、三(二甲基氢硅烷氧基)苯基硅烷、1-缩水甘油氧基丙基-1,3,5,7-四甲基环四硅氧烷、1,5-缩水甘油氧基丙基-1,3,5,7-四甲基环四硅氧烷、1-缩水甘油氧基丙基-5-三甲氧基硅烷基乙基-1,3,5,7-四甲基环四硅氧烷、两末端被三甲基硅烷氧基封闭的甲基氢聚硅氧烷、两末端被三甲基硅烷氧基封闭的二甲基硅氧烷-甲基氢硅氧烷共聚物、两末端被二甲基氢硅烷氧基封闭的二甲基聚硅氧烷、两末端被二甲基氢硅烷氧基封闭的二甲基硅氧烷-甲基氢硅氧烷共聚物、两末端被三甲基硅烷氧基封闭的甲基氢硅氧烷-二苯基硅氧烷共聚物、两末端被三甲基硅烷氧基封闭的甲基氢硅氧烷-二苯基硅氧烷-二甲基硅氧烷共聚物、三甲氧基硅烷聚合物、由(CH3)2HSiO1/2单元及SiO4/2单元所构成的共聚物、由(CH3)2HSiO1/2单元、SiO4/2单元及(C6H5)SiO3/2单元所构成的共聚物等，但是并不限于这些。
另外，也能够使用一种有机氢聚硅氧烷，是使用下述结构所示的单元来获得。
(B)成分的有机氢聚硅氧烷的分子结构，可为直链状、环状、分枝状、三维网状结构中的任一种，一分子中的硅原子数(或当是聚合物时是聚合度)优选是2以上，较优选是3～500左右，尤其优选是4～300左右。
(B)成分的有机氢聚硅氧烷的调配量，优选是(B)成分中的与硅原子键结的氢原子(SiH基)相对于(A)成分的每1个烯基等具有非共轭双键的基会成为0.7～3.0个的量，尤其优选是成为1.0～2.0个的量。
(C)成分：铂系催化剂
(C)成分的铂系催化剂可举例如：氯铂酸、醇类改性氯铂酸、具有螯合结构的铂络合物等。这些铂系催化剂，可单独使用1种、或组合使用2种以上。
(C)成分的铂系催化剂的调配量，只要是固化有效量且是所谓的催化剂量就好，通常，相对于(A)成分及(B)成分的总质量每100质量份，以铂族金属的质量来换算，优选是0.1～500ppm，尤其优选是在0.5～100ppm的范围内。
《由环氧树脂及硅酮树脂所组成的混成树脂》
本发明中，热固化性树脂层中能够使用的由环氧树脂及硅酮树脂所组成的混成树脂没有特别限定，可举例如：使用前述环氧树脂及前述硅酮树脂而得的树脂。
《氰酸酯树脂》
本发明中，热固化性树脂层中能够使用的氰酸酯树脂没有特别限定，可举例如一种树脂组合物，是调配有例如：氰酸酯化合物或其低聚物；以及作为固化剂的酚类化合物及二羟基萘中的任一种或两种。
(氰酸酯化合物或其低聚物)
作为氰酸酯化合物或其低聚物使用的成分，是如下述通式(2)所示。
式(2)中，R1及R2表示氢原子或碳数1～4的烷基，R3是下述式中的任一种；R4是氢原子或甲基，n＝0或30的整数。
这里，氰酸酯化合物，是1分子中具有2个以上的氰酸基的化合物，具体来说是多芳香环的二元酚的氰酸酯及多元酚的多氰酸酯，所述多芳香环的二元酚的氰酸酯可举例如：双(3,5-二甲基-4-氰酸基苯基)甲烷、双(4-氰酸基苯基)甲烷、双(3-甲基-4-氰酸基苯基)甲烷、双(3-乙基-4-氰酸基苯基)甲烷、双(4-氰酸基苯基)-1,1-乙烷、双(4-氰酸基苯基)-2,2-丙烷、二(4-氰酸基苯基)醚、二(4-氰酸基苯基)硫醚等，所述多元酚的多氰酸酯可举例如：苯酚酚醛清漆型氰酸酯、甲酚酚醛清漆型氰酸酯、苯基芳烷基型氰酸酯、联苯芳烷基型氰酸酯、萘芳烷基型氰酸酯等。
前述氰酸酯化合物，能够通过下述方式来获得：在碱存在下使酚类与氯化氰进行反应。上述氰酸酯化合物，其结构，能够配合用途来从下述化合物中适当选择：从软化点是106℃的固态的化合物至在常温是液状的化合物为止的具有广范围的特性的化合物。
其中，氰酸基的当量较小、也就是官能基间分子量较小的化合物，固化收缩会较小，而能够获得低热膨胀、高玻璃转移温度的固化物。氰酸基当量较大的化合物，玻璃转移温度(Tg)会稍微降低，但是三嗪交联间隔会变成可弯曲，而能够期待低弹性化、高强韧化、低吸水化。
而且，键结或残留在氰酸酯化合物中的氯，优选是50ppm以下、较优选是200ppm以下。如果氯是50ppm以下，下述情况的可能性就会较低：长时间高温保存时，受到热分解而游离出的氯或氯离子会使氧化后的Cu架或Cu线、Ag镀层腐蚀，而造成剥离或电性不良。另外，树脂的绝缘性也会良好。
(固化剂)
一般，氰酸酯化合物的固化剂或固化催化剂，是使用金属盐、金属络合物或具有活性氢的酚性羟基或一般胺类等，尤其适合使用酚类化合物或二羟基萘。
上述氰酸酯树脂中能够使用的酚类化合物没有特别限定，可例示如下述通式(3)所示化合物。
式(3)中，R5及R6表示氢原子或碳数1～4的烷基，R7是下述式中的任一种；R4是氢原子或甲基，p＝0或30的整数。
这里，酚类化合物可举例如：1分子中具有2个以上的酚性羟基的酚树脂、双酚F型树脂、双酚A型树脂、酚类酚醛清漆树脂、酚芳烷基型树脂、联苯芳烷基型树脂、萘芳烷基型树脂，这些酚类化合物中，可单独使用1种，且也可并用2种以上。
酚类化合物中，酚性羟基当量较小的化合物、例如羟基当量是120以下的化合物，与氰酸基的反应性会较高，而固化反应即便是在120℃以下的低温也能够进行。这时，只要降低羟基相对于氰酸基的摩尔比就好。适合的范围是：相对于氰酸基1摩尔，羟基是0.05～0.11摩尔。这时，固化收缩会较小，而能够获得低热膨胀且高Tg的固化物。
另一方面，酚性羟基当量较大的化合物、例如羟基当量是175以上的化合物，与氰酸基的反应会受到抑制，而能够获得一种组合物，其保存性良好且流动性良好。适合的范围是：相对于氰酸基1摩尔，羟基是0.1～0.4摩尔。这时，虽然Tg会稍微降低，但是能够获得吸水率低的固化物。为了获得希望的固化物特性及固化性，这些酚树脂也能够并用2种以上。
上述氰酸酯树脂中能够使用的二羟基萘，是如下述通式(4)所示。
这里，二羟基萘可举例如：1,2-二羟基萘、1,3-二羟基萘、1,4-二羟基萘、1,5-二羟基萘、1,6-二羟基萘、1,7-二羟基萘、2,6-二羟基萘、2,7-二羟基萘等。这些中，熔点是130℃的1,2-二羟基萘、1,3-二羟基萘、1,6-二羟基萘，反应性非常高，且以少量就能够促进氰酸基的环化反应。熔点是200℃以上的1,5-二羟基萘、2,6-二羟基萘，反应比较会受到抑制。
当单独使用这些二羟基萘时，官能基间分子量会较小，且因为结构较坚硬所以固化收缩会较小，而能够获得高Tg的固化物。另外，也能够通过与羟基当量大的1分子中具有2个以上的羟基的酚类化合物并用，来调整固化性。
上述酚类化合物及二羟基萘中，卤素元素或碱金属等，优选是在120℃、2大气压下提取出10ppm以下，尤其优选是提取出5ppm以下。
《无机填充剂》
热固化性树脂层3中能够调配无机填充剂。所调配的无机填充剂可举例如：熔融氧化硅、结晶性氧化硅等氧化硅类；氧化铝、氮化硅、氮化铝、硅酸铝、氮化硼、玻璃纤维、三氧化锑等。
尤其是当热固化性树脂层3是由环氧树脂所构成时，因为会增强环氧树脂与无机填充剂间的键结强度，所以可调配已预先以偶合剂来进行表面处理的无机填充剂来作为所添加的无机填充剂，所述偶合剂是硅烷偶合剂、钛酸酯偶合剂等。
上述这样的偶合剂，优选是使用例如：γ-缩水甘油氧基丙基三甲氧基硅烷、γ-缩水甘油氧基丙基甲基二乙氧基硅烷、β-(3,4-环氧环己基)乙基三甲氧基硅烷等环氧基官能性烷氧基硅烷；N-(β-胺基乙基)-γ-胺基丙基三甲氧基硅烷、γ-胺基丙基三乙氧基硅烷、N-苯基-γ-胺基丙基三甲氧基硅烷等胺基官能性烷氧基硅烷；γ-巯基丙基三甲氧基硅烷等巯基官能性烷氧基硅烷等。而且，表面处理时所使用的偶合剂的调配量及表面处理方法，并没有特别限定。
上述无机填充剂，平均粒径优选是0.1～5μm，较优选是0.5～2μm，且优选是：无机填充剂整体的0.1质量％以下是一种无机填充剂，其粒径相对于倒装构装后的半导体元件与基板间的间隙尺寸是1/2以上。
如果平均粒径是0.1μm以上，热固化性树脂层的粘度就会良好，如果平均粒径是5μm以下，就没有卡在间隙中而发生未填充情况的疑虑，所以较优选。尤其优选是使用一种无机填充剂，其平均粒径相对于间隙尺寸是1/10以下、最大粒径相对于间隙尺寸是1/3以下。
另外，如果无机填充剂整体的0.1质量％以下是一种无机填充剂，其粒径相对于间隙尺寸是1/2以上，就没有发生未填充情况的疑虑。例如间隙尺寸是20μm的窄间隙型的半导体元件安装基板，优选是使用一种无机填充剂，其10μm以上的粒径的比例是无机填充剂整体的0.1质量％以下。如果10μm以上的粒径是0.1质量％以下，就不会卡在凸块间而发生未填充情况或产生空隙。
这里，粒径相对于间隙尺寸是1/2以上的无机填充剂的测定方法，能够使用例如一种粒径检查方法，是以1：9(质量)的比例来将无机填充剂与纯水混合，并进行超音波处理来使凝集物充分崩裂后，使用间隙尺寸的1/2网孔的过滤器来筛选，并秤量在筛上的残留量。
无机填充剂的量，优选是附有基材的密封材料的热固化性树脂层中的树脂组合物整体的50～90质量％，尤其优选是附有基材的密封材料的热固化性树脂层中的树脂组合物整体的60～85质量％。将无机填充剂的量设为50质量％以上，就能够抑制强度或耐湿可靠性等降低的情况，将无机填充剂的量设为90质量％以下，就能够抑制因粘度上升而降低底部填充渗入性的情况。
<附有基材的密封材料的制作方法>
本发明中所使用的附有基材的密封材料，能够以下述方式制作：在基材的其中一个表面形成热固化性树脂层。热固化性树脂层能够以下述各种方法来形成：将未固化或半固化的热固化性树脂以薄片状或薄膜状来叠层在基材的其中一个表面并使用真空叠层或高温真空加压、热辊等来形成的方法；在减压或真空下以印刷或分配法等来涂布液状环氧树脂或硅酮树脂等固化性树脂并加热的方法；以及对未固化或半固化的热固化性树脂进行加压成型的方法等。
本发明的半导体装置的制造方法，因为使用上述这样的附有基材的密封材料，就能够抑制固化密封时的未固化或半固化的树脂层的收缩应力，所以即便在将大面积、薄型的基板密封时，能够抑制翘曲。
以下，参照图1来具体说明本发明的半导体装置的制造方法。本发明的半导体装置的制造方法，能够通过下述工序来制造半导体装置10，例如：通过上述附有基材的密封材料1的热固化性树脂层3来包覆半导体元件安装基板4的元件安装面，并将热固化性树脂层3加热、固化，而将半导体元件安装面总括地密封(密封工序，(A)～(C))，将半导体元件安装基板4密封后所得到的密封后半导元件安装基板9切割来进行单片化(单片化工序，(D)～(F))。本发明中，密封工序包括下述阶段：一体化阶段(A)～(B)，是在真空度10kPa以下的减压条件下，使半导体元件安装基板4与附有基材的密封材料1一体化；及，加压阶段(C)，是以0.2MPa以上的压力来对一体化后的基板8加压。以下说明各工序，但是本发明并不限定于这些工序。
[密封工序]
图1的半导体元件安装基板4，是经由复数个凸块6来对基板7安装半导体元件5而成。图1中，半导体元件安装基板4的元件安装面，是要被附有基材的密封材料1的热固化性树脂层3所包覆并总括地密封(A)～(C)。这时所使用的附有基材的密封材料，可举例如上述材料。
[一体化阶段]
本发明的半导体装置的制造方法中，密封工序包括一体化阶段(A)～(B)，所述一体化阶段是在真空度10kPa以下的减压下，使半导体元件安装基板4与附有基材的密封材料1一体化。这个一体化阶段是用来对半导体元件5进行底部填充。
如果像这样在真空度10kPa以下的减压下，将半导体元件安装基板与附有基材的密封材料一体化，就能够在不发生未填充情况的情况下通过附有基材的密封材料的热固化性树脂层来对半导体元件进行良好的底部填充，而该一体化阶段中不会产生空隙。如果真空度超过10kPa，就无法进行良好的底部填充而会发生未填充情况，也会容易产生空隙，而会成为可靠性降低的原因。
另外，上述一体化阶段，优选是在80℃～200℃的温度范围内进行，较优选是在120℃～180℃的温度范围内进行。通过像这样在80℃～200℃的温度范围内进行一体化阶段，就能够对半导体元件进行更良好的底部填充。如果温度是80℃以上，就能够使热固化性树脂层充分熔融，而流动性会良好，所以能够进行更良好的底部填充。如果温度是200℃以下，热固化性树脂层的固化速度就不会变的过快，而当对大面积的半导体元件进行底部填充时树脂也不会失去流动性，所以能够在不发生未填充情况的情况下进行底部填充。
用来进行上述一体化阶段的装置，能够使用真空叠层装置等，所述真空叠层装置一直是用来将阻焊膜或各种绝缘膜等叠层。叠层的方式也能够使用：辊叠层或隔板(diaphragm)式真空叠层、空气加压式叠层等中的任一种方式。
另外，上述一体化阶段中，也可在进行后面的加压阶段前，暂时将环境从减压状态开放到大气压中。通过从减压状态开放到大气压中，底部填充性就会更加良好。
[加压阶段]
其次，说明加压阶段。本发明的半导体装置的制造方法中，密封工序包括加压阶段(C)，所述加压阶段是以0.2MPa以上的压力来对上述一体化阶段中一体化后的基板(一体化基板8)加压。通过这个加压阶段，就能够对上述一体化阶段中进行底部填充后的一体化基板8进行包覆成型。
像这样以0.2MPa以上的压力来对一体化基板加压，就能够通过附有基材的密封材料的热固化性树脂层来进行良好的包覆成型。如果压力低于0.2MPa，就会因热固化性树脂层的挥发成分而产生空隙，而成为可靠性降低的原因。
另外，上述加压阶段，优选是在80～200℃的温度范围内进行，较优选是在120℃～180℃的温度范围内进行。如果温度是80℃以上，就能够使热固化性树脂层充分熔融，而流动性会良好，所以密封层不会发生未填充情况。并且，因为固化不会费时，所以能够生产性良好地制造半导体装置。另外，如果温度是200℃以下，树脂的固化速度就不会变的过快，而流动性会良好，所以密封层不会发生未填充情况。
进行上述加压阶段的装置，能够使用先前周知的加压装置，能够使用例如压缩成型装置。
另外，上述加压阶段，也能够在减压环境中进行，通过在减压环境中进行，就能够进一步防止产生空隙或未填充情况等不良情况。
当在减压环境中进行上述加压阶段时，能够与上述一体化阶段使用同一装置来连续或同时进行。
用来在减压环境中进行上述加压阶段的装置，能够使用真空压缩成型装置、真空叠层装置等，其中，优选是将真空叠层与空气加压式并用。
[单片化工序]
本发明的半导体装置的制造方法，可在上述密封工序后进一步包括单片化工序(D)～(F)，所述单片化工序是将半导体元件安装基板密封后所得到的密封后半导元件安装基板切割来进行单片化。
密封后半导元件安装基板9，是通过附有基材的密封材料1的热固化性树脂层3来对半导体元件5进行底部填充，并将热固化性树脂层3加热、固化来制作成密封层3'，而将半导体元件安装基板4总括地密封而得。单片化工序中，将上述密封后半导元件安装基板9切割来进行单片化，就能够获得已单片化的半导体装置10。
像上述这样，如果是本发明的半导体装置的制造方法，就能够通过附有基材的密封材料的基材来抑制固化密封时的未固化或半固化的树脂层的收缩应力，所以即便在将大面积、薄型的基板密封时也能够抑制翘曲，且能够制造一种耐热、耐湿可靠性等密封性能也优良的半导体装置，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置的密封层没有空隙或未填充情况。
[实施例]
以下，使用实施例及比较例来说明本发明，但是本发明并不受这些实施例及比较例所限定。
(实施例1)
[基材的准备]
准备厚度50μm、66mm×232mm的BT(双马来酰亚胺-三嗪)树脂基板(玻璃转移温度是185℃)，来作为基材。
[热固化性树脂层的树脂组合物的制作]
使用高速混合装置，来将甲酚酚醛清漆型环氧树脂60质量份、苯酚酚醛清漆树脂30质量份、平均粒径1.2μm的球状氧化硅400质量份、催化剂的三苯膦(TPP)0.2质量份、硅烷偶合剂(KBM403，信越化学工业制)0.5质量份、黑色颜料3质量份充分混合后，使用连续揉合装置来加热揉合并制作成薄片后，冷却。将薄片粉碎来制作成颗粒状的粉末，而获得环氧树脂组合物。
[附有基材的密封材料的制作]
使上述环氧树脂组合物的颗粒粉末均匀分散在上述基材的单侧。将上下方的模具温度设为80℃，在上方模具设置涂布氟树脂后的聚对苯二甲酸乙二酯(PET)薄膜(剥离薄膜)，并将模具内减压至真空级后，以使树脂厚度成为200μm的方式压缩成型3分钟，而形成热固化性树脂层。像上述这样进行来制作附有基材的密封材料。
[半导体元件安装基板]
以使间隙尺寸成为约30μm的方式，将64个厚度100μm、10×10mm的Si芯片安装在厚度100μm、74×240mm的BT基板，而准备基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度50Pa的条件下，使上述附有基材的密封材料与上述半导体元件安装基板一体化。使用压缩成型装置，在175℃以5MPa的压力来对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化(postcure)4小时，而获得半导体装置。
(实施例2)
与实施例1同样地准备附有基材的密封材料、半导体元件安装基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度100Pa的条件下，使上述附有基材的密封材料与上述半导体元件安装基板一体化。使用压缩成型装置，在175℃以5MPa的压力来对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
(实施例3)
与实施例1同样地准备附有基材的密封材料、半导体元件安装基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度100Pa的条件下，使上述附有基材的密封材料与上述半导体元件安装基板一体化。使用压缩成型装置，在175℃以3MPa的压力来对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
(实施例4)
与实施例1同样地准备附有基材的密封材料、半导体元件安装基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度50Pa的条件下，使上述附有基材的密封材料与上述半导体元件安装基板一体化。使用压缩成型装置，在175℃以1MPa的压力来对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
(实施例5)
与实施例1同样地准备附有基材的密封材料。
[半导体元件安装基板]
以使间隙尺寸成为约30μm的方式，将30个厚度100μm、20×20mm的Si芯片安装在厚度100μm、74×240mm的BT基板，而准备基板。
[半导体装置的制造]
以与实施例1同样的方法来获得半导体装置。
(实施例6)
与实施例1同样地准备附有基材的密封材料。
[半导体元件安装基板]
以使间隙尺寸成为约20μm的方式，将30个厚度100μm、20×20mm的Si芯片安装在厚度100μm、74×240mm的BT基板，而准备基板。
[半导体装置的制造]
以与实施例1同样的方法来获得半导体装置。
(实施例7)
与实施例1同样地准备附有基材的密封材料、半导体元件安装基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度100Pa的条件下，使上述附有基材的密封材料与上述半导体元件安装基板一体化，然后，在相同装置的相同条件下以5MPa的压力来加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
(比较例1)
与实施例1同样地准备热固化性树脂层的树脂组合物、半导体元件安装基板。
[半导体装置的制造]
将上述树脂组合物的颗粒配置在上述半导体元件安装基板的半导体元件安装面，并使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度50Pa的条件下，使这些一体化。使用压缩成型装置，在温度175℃以5MPa的压力来对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
(比较例2)
与实施例1同样地准备附有基材的密封材料、半导体元件安装基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在不减压的情况下在温度150℃使上述附有基材的密封材料与上述半导体元件安装基板一体化。使用压缩成型装置，在温度175℃以5MPa的压力来对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
(比较例3)
与实施例1同样地准备附有基材的密封材料、半导体元件安装基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度20kPa的条件下，使上述附有基材的密封材料与上述半导体元件安装基板一体化。使用压缩成型装置，在温度175℃以5MPa的压力来对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
(比较例4)
与实施例1同样地准备附有基材的密封材料、半导体元件安装基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度20kPa的条件下，使上述附有基材的密封材料与上述半导体元件安装基板一体化。在不加压的情况下在温度175℃对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
(比较例5)
与实施例1同样地准备附有基材的密封材料、半导体元件安装基板。
[半导体装置的制造]
使用真空叠层装置(Nikko-Materials公司制)，在温度150℃、真空度50Pa的条件下，使上述附有基材的密封材料与上述半导体元件安装基板一体化。使用压缩成型装置，在温度175℃以0.15MPa的压力来对这个一体化后的基板加压3分钟，而进行固化密封。固化密封后，在180℃后固化4小时，而获得半导体装置。
评估实施例1～7及比较例1～5中所得到的半导体装置的特性。评估结果是如表1、表2所示。
<封装体翘曲量>
使用激光三维测定机，来对各半导体装置的对角线方向测定高度的位移后，将位移差设为翘曲量。
<底部填充渗入性>
通过超音波检伤装置、及观察将半导体装置的半导体元件部分切割而得的剖面，来调查各半导体装置的底部填充部的空隙、未填充情况，如果没有这些不良情况，就设为渗入性良好。
<密封层填充性>
通过超音波检伤装置、及观察将半导体装置切割而得的剖面，来调查各半导体装置的密封层的空隙、未填充情况，如果没有这些不良情况，就设为良好。
<耐回焊>
通过切割，来分别将由实施例及比较例所得到的半导体装置单片化，并在85℃/60％RH的恒温恒湿器中放置168小时使其吸湿后，使用红外线(IR)回焊装置并通过图3所示的红外线回焊条件3次后，进行红外线回焊处理(260℃，依照JEDEC-Level12条件)。通过超音波检伤装置、及观察将半导体装置切割而得的剖面，来观察内部破裂的发生状况及剥离发生状况。计算在合计20个封装体中能够确认破裂或剥离的封装体数。
[表1]
[表2]
像表1、表2所示这样，通过本发明的半导体装置的制造方法来获得的半导体装置，基板的翘曲明显受到抑制，而倒装构装后的半导体元件的底部填充部及密封层没有空隙或未填充情况，且红外线回焊处理后也几乎没有破裂或剥离。
另一方面，没有使用附有基材的密封材料的比较例1中，翘曲没有受到抑制，而能够观察到红外线回焊处理后发生破裂或剥离的情况很多。另外，在一体化阶段中没有减压的比较例2、及真空度高于10kPa的比较例3，虽然封装体翘曲小且密封层填充性也良好，但是在底部填充渗入性方面能够观察到不良。另外，真空度高于10kPa且没有对一体化基板加压的比较例4、及在加压阶段中以低于0.2MPa的压力来加压的比较例5中，虽然封装体翘曲小，但是在底部填充渗入性、密封层填充性方面能够观察到像空隙或未填充情况这样的不良情况。
由上述可知，如果是本发明的半导体装置的制造方法，即便在将大面积、薄型的基板密封时也能够抑制翘曲，且能够制造耐热、耐湿可靠性等密封性能也优良的半导体装置，所述半导体装置的倒装构装后的半导体元件已充分进行底部填充，且所述半导体装置的密封层没有空隙或未填充情况。
而且，本发明并不限定于上述实施方式。上述实施方式只是例示，只要与本发明的权利要求书中所记载的技术思想具有实质上相同的构成且产生相同的作用效果，不论是何种，都包含在本发明的技术范围内。

Claims (7)

1.一种半导体装置的制造方法，其特征在于，其包括密封工序，所述密封工序是使用附有基材的密封材料来将半导体元件安装基板的元件安装面总括地密封，所述附有基材的密封材料具有基材和热固化性树脂层，所述热固化性树脂层是形成在该基材的一个表面，所述半导体元件安装基板是通过倒装构装来安装半导体元件而成，并且，
前述密封工序包括下述阶段：
一体化阶段，该一体化阶段是在真空度10kPa以下的减压条件下，将前述半导体元件安装基板与前述附有基材的密封材料一体化；及，
加压阶段，该加压阶段是以0.2MPa以上的压力来对前述一体化后的基板加压。
2.如权利要求1所述的半导体装置的制造方法，其中，前述一体化阶段是在80～200℃的温度范围内进行。
3.如权利要求1所述的半导体装置的制造方法，其中，前述加压阶段是在80～200℃的温度范围内进行。
4.如权利要求2所述的半导体装置的制造方法，其中，前述加压阶段是在80～200℃的温度范围内进行。
5.如权利要求1至4中任一项所述的半导体装置的制造方法，其中，在前述密封工序后，进一步包括单片化工序，所述单片化工序是将前述半导体元件安装基板密封后所得到的密封后半导元件安装基板切割来进行单片化。
6.一种半导体装置，其特征在于，其是通过权利要求1至4中任一项所述的半导体装置的制造方法来制得。
7.一种半导体装置，其特征在于，其是通过权利要求5所述的半导体装置的制造方法来制得。
CN201510802639.6A 2014-11-19 2015-11-19 半导体装置的制造方法及半导体装置 Pending CN105609429A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-234396 2014-11-19
JP2014234396A JP6356581B2 (ja) 2014-11-19 2014-11-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN105609429A true CN105609429A (zh) 2016-05-25

Family

ID=55962374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510802639.6A Pending CN105609429A (zh) 2014-11-19 2015-11-19 半导体装置的制造方法及半导体装置

Country Status (5)

Country Link
US (2) US20160141268A1 (zh)
JP (1) JP6356581B2 (zh)
KR (1) KR102372595B1 (zh)
CN (1) CN105609429A (zh)
TW (1) TWI667737B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111279472A (zh) * 2017-10-31 2020-06-12 长濑化成株式会社 安装结构体的制造方法及其中使用的片材

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030262A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 モジュール部品の製造方法
JP2018142611A (ja) * 2017-02-27 2018-09-13 信越化学工業株式会社 半導体装置の製造方法
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
CN109950172A (zh) * 2017-12-20 2019-06-28 海太半导体（无锡）有限公司 一种半导体的固化方法
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
KR102579748B1 (ko) 2019-05-08 2023-09-19 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈 몰딩 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218496A (ja) * 2007-02-28 2008-09-18 Namics Corp 封止用樹脂フィルム
US20140138857A1 (en) * 2012-11-16 2014-05-22 Shin-Etsu Chemical Co., Ltd. Encapsulant equipped with supporting substrate, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
CN103904042A (zh) * 2012-12-26 2014-07-02 日东电工株式会社 封装片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192646B2 (ja) * 2006-01-16 2013-05-08 Ｔｏｗａ株式会社 光素子の樹脂封止方法、その樹脂封止装置、および、その製造方法
CN103094133B (zh) * 2008-06-12 2015-10-28 住友电木株式会社 搭载半导体元件的基板
JP2010263199A (ja) * 2009-04-07 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP5256185B2 (ja) 2009-12-22 2013-08-07 パナソニック株式会社 エポキシ樹脂組成物及び半導体装置
JP5617495B2 (ja) 2010-09-29 2014-11-05 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2014103257A (ja) * 2012-11-20 2014-06-05 Nitto Denko Corp 電子部品装置の製造方法、及び、電子部品装置
JP2014127574A (ja) * 2012-12-26 2014-07-07 Nitto Denko Corp 封止シート

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218496A (ja) * 2007-02-28 2008-09-18 Namics Corp 封止用樹脂フィルム
US20140138857A1 (en) * 2012-11-16 2014-05-22 Shin-Etsu Chemical Co., Ltd. Encapsulant equipped with supporting substrate, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
CN103904042A (zh) * 2012-12-26 2014-07-02 日东电工株式会社 封装片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111279472A (zh) * 2017-10-31 2020-06-12 长濑化成株式会社 安装结构体的制造方法及其中使用的片材
CN111279472B (zh) * 2017-10-31 2023-06-30 长濑化成株式会社 安装结构体的制造方法及其中使用的片材

Also Published As

Publication number Publication date
KR20160059964A (ko) 2016-05-27
TWI667737B (zh) 2019-08-01
JP2016100389A (ja) 2016-05-30
KR102372595B1 (ko) 2022-03-10
JP6356581B2 (ja) 2018-07-11
US20160141268A1 (en) 2016-05-19
US20170110415A1 (en) 2017-04-20
TW201630120A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
CN105609429A (zh) 半导体装置的制造方法及半导体装置
CN104851826A (zh) 真空层压装置及半导体装置的制造方法
CN102543900B (zh) 含纤维树脂基板、半导体元件搭载基板及半导体元件形成晶片、半导体装置及其制造方法
JP6254509B2 (ja) 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
KR101313671B1 (ko) 반도체 소자 및 이의 제조방법
CN103715105B (zh) 半导体装置的制造方法和半导体装置
EP2099867B1 (en) Curable silicone composition and electronic component
CN104347530B (zh) 带半导体密封用基体材料的密封材料、半导体装置及半导体装置的制造方法
JP2018142611A (ja) 半導体装置の製造方法
CN102898781A (zh) 半导体封装用环氧树脂组合物和使用所述组合物的半导体装置
JP2014103176A (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
CN103311135A (zh) 半导体装置及其制造方法
CN105593296A (zh) 半导体密封用环氧树脂组合物、半导体安装结构体及其制造方法
CN105103285B (zh) 密封片、密封片的制造方法以及电子部件封装体的制造方法
US7479449B2 (en) Underfill and mold compounds including siloxane-based aromatic diamines
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
CN104934382A (zh) 附半导体密封用基材的密封材料、半导体装置、及半导体装置的制造方法
JP4775993B2 (ja) 半導体素子封止剤、半導体装置および半導体装置の実装方法
JP2008115373A (ja) 樹脂組成物の流れ率の測定方法、封止用エポキシ樹脂組成物及び電子部品装置
JP2013162042A (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
TWI743630B (zh) 錠化環氧樹脂組合物和用其包封的半導體裝置
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160525