KR101313671B1 - 반도체 소자 및 이의 제조방법 - Google Patents

반도체 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR101313671B1
KR101313671B1 KR1020067012535A KR20067012535A KR101313671B1 KR 101313671 B1 KR101313671 B1 KR 101313671B1 KR 1020067012535 A KR1020067012535 A KR 1020067012535A KR 20067012535 A KR20067012535 A KR 20067012535A KR 101313671 B1 KR101313671 B1 KR 101313671B1
Authority
KR
South Korea
Prior art keywords
component
semiconductor device
mold
sealed
composition
Prior art date
Application number
KR1020067012535A
Other languages
English (en)
Other versions
KR20070003800A (ko
Inventor
요시쓰구 모리타
가쓰토시 미네
준지 나카니시
히로지 에나미
Original Assignee
다우 코닝 도레이 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 도레이 캄파니 리미티드 filed Critical 다우 코닝 도레이 캄파니 리미티드
Publication of KR20070003800A publication Critical patent/KR20070003800A/ko
Application granted granted Critical
Publication of KR101313671B1 publication Critical patent/KR101313671B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/20—Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, 반도체 소자를 금형 내에 위치시키고, 금형과 반도체 소자 사이의 공간을 충전시키는 경화성 실리콘 조성물[여기서, 경화성 실리콘 조성물은 분자당 2개 이상의 알케닐 그룹을 갖는 오가노폴리실록산(A), 분자당 2개 이상의 규소 결합된 수소원자를 갖는 오가노폴리실록산(B), 백금형 촉매(C) 및 충전제(D)를 포함하며, 이때 성분(A)와 성분(B) 중의 하나 이상이 T 단위 실록산 및/또는 Q 단위 실록산을 함유한다]을 압축 성형시킨, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법에 관한 것이다. 이러한 방법을 사용함으로써, 밀봉된 반도체 소자는 밀봉 물질에서 공극을 포함하지 않으며, 실리콘 경화물의 두께를 조절할 수 있다.
반도체 소자, 금형, 경화성 실리콘 조성물, 오가노폴리실록산, 백금형 촉매, 충전제, 압축 성형, 실리콘 경화물, 밀봉.

Description

반도체 소자 및 이의 제조방법{Semiconductor device and method of manufacturing thereof}
기술분야
본 발명은 반도체 소자의 제조방법 및 당해 방법에 의해 제조된 반도체 소자에 관한 것이다.
배경 기술
반도체 소자의 밀봉은 금속 금형을 사용하는 트랜스퍼 성형법, 액상 밀봉 수지를 사용하는 포팅법(potting), 또는 액상 밀봉 수지를 사용하는 스크린 프린팅법(screen-printing)을 사용하여 수행한다. 반도체 소자 소형화에 대한 최근의 경향은, 전자 소자가 소형화 및 박형화되어 패키지의 수지 밀봉을 500㎛ 이하로 얇게 하는 것이 요구된다.
트랜스퍼 성형법은, 박형 패키지의 수지 밀봉에 사용되는 경우, 밀봉 수지의 두께를 정확하게 조절할 수 있는 반면, 액상 밀봉 수지의 유동시 반도체 칩의 수직 변위가 발생하거나, 액상 밀봉 수지의 유동시 압력의 영향으로 반도체 칩에 접속되어 있는 결합 와이어들이 변형되기 때문에 와이어들의 파괴와 와이어들 간의 접촉이 발생하는 문제점들이 있다.
한편, 액상 밀봉 수지를 사용하는 포팅법 또는 스크린 프링팅법이 결합 와이어들을 파괴와 상호 접촉으로부터 어느 정도는 보호하지만, 이러한 방법들은 밀봉 수지 피복물의 정확한 조절을 보다 어렵게 하여 공극을 쉽게 형성하도록 한다.
밀봉되지 않은 반도체 소자를 금형 내에 위치시키고, 반도체 소자와 금형 사이의 공간을 성형가능한 수지로 충전시킨 다음, 압축 성형[참조: 일본 공개특허공보 제(평)8-244064호, 제(평)11-77733호 및 제2000-277551호]을 사용하여 수지를 경화시킴으로써, 상기 문제점들을 해결하고 수지 밀봉된 반도체 소자를 제조하는 것이 제안되었다.
그러나, 반도체 부재(element)의 소형화와 함께 발생하는 반도체 칩의 박형화로 인해, 이들 방법들은 반도체 칩과 인쇄 회로판의 요곡(warping)을 증가시켜 반도체 소자를 손상시키고 성능을 악화시킬 수 있다.
본 발명의 목적은, 밀봉 물질에서 공극 형성을 방지하고, 소자를 밀봉시키는 실리콘 경화물의 두께를 정확히 조절하고, 결합 와이어들을 단선 및 바람직하지 않은 접촉으로부터 보호하며, 반도체 칩과 인쇄 회로판의 요곡을 감소시키는, 밀봉된 반도체 소자의 효율적인 제조방법을 제공하는 것이다. 특히, 본 발명의 목적은, 반도체 칩과 인쇄 회로판의 요곡을 감소시키기 위해 요구되는 비교적 저온에서 경화성 실리콘 조성물을 압축 성형시키는, 밀봉된 반도체 소자의 효율적인 제조방법을 제공하는 것이다. 본 발명의 또 다른 목적은 상기한 특성을 갖는 밀봉된 반도체 소자를 제공하는 것이다.
발명의 상세한 설명
상기한 목적들은, 반도체 소자를 금형 내에 위치시키고, 금형과 반도체 소자 사이의 공간을 충전시키는 경화성 실리콘 조성물[여기서, 경화성 실리콘 조성물은 분자당 2개 이상의 알케닐 그룹을 갖는 오가노폴리실록산(A), 분자당 2개 이상의 규소 결합된 수소원자를 갖는 오가노폴리실록산(B), 백금형 촉매(C) 및 충전제(D)를 포함하며, 이때 성분(A)이 화학식 RSiO3/2의 실록산 단위(여기서, R은 1가 탄화수소 그룹이다) 및/또는 화학식 SiO4/2의 실록산 단위를 함유하거나; 성분(B)이 화학식 R'SiO3/2의 실록산 단위(여기서, R'는 수소원자이거나, 지방족 불포화 탄소-탄소 결합을 포함하지 않는 1가 탄화수소이다) 및/또는 화학식 SiO4/2의 실록산 단위를 함유하거나; 또는 성분(A) 및 성분(B) 모두가 상기 실록산 단위들을 함유한다]을 압축 성형시킴을 포함하는, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법을 제공하는 본 발명의 방법에 의해 성취된다.
또한, 본 발명은 상기한 방법에 의해 제조된 반도체 소자도 제공한다.
발명의 효과
본 발명의 방법은, 밀봉 물질에서 공극 형성을 방지하고, 소자를 밀봉시키는 실리콘 경화물의 두께를 정확히 조절하고, 결합 와이어들을 단선 및 바람직하지 않은 접촉으로부터 보호하며, 반도체 칩과 인쇄 회로판의 요곡을 감소시키는, 밀봉된 반도체 소자의 효율적인 제조방법을 제공한다. 특히, 본 발명의 목적은, 반도체 칩과 인쇄 회로판의 요곡을 감소시키기 위해 요구되는 비교적 저온에서 경화성 실리콘 조성물을 압축 성형시키는, 밀봉된 반도체 소자의 효율적인 제조방법을 제공하는 것이다. 또한, 본 발명은 상기한 특성을 갖는 밀봉된 반도체 소자를 제공하는 것이다.
삭제
도 1은 본 발명의 방법을 실행하기에 적합한 압축 성형기의 주요 구조 유니트를 도시한 것이다.
도 2는 본 발명의 방법을 실행하기 위해 사용한 압축 성형기에 의해 밀봉된 반도체 소자의 밀봉 상태를 도시한 것이다.
도 3은 실시예 1 및 2에 따라 제조된 반도체 소자의 단면도이다.
도 4는 본 발명의 반도체 소자의 단면도이다.
도 5는 본 발명의 반도체 소자의 또 다른 단면도이다.
도 6은 본 발명의 방법을 실행하기에 적합한 압축 성형기의 또 다른 구조를 도시한 것이다.
도 7은 본 발명의 반도체 소자의 3차원 사시도의 예이다.
참조 번호들
10: 반도체 칩
12: 인쇄 회로판
16: 반도체 소자
20: 고정식 플래튼(fixed platen)
22: 하부 베이스(lower base)
23: 하부 금형
24: 가열기
26: 하부 클램프 스토퍼(lower clamp stopper)
30: 이동식 플래튼
32: 상부 베이스
33: 상부 홀더(upper holder)
34: 상부 금형
34a: 공동의 오목부(recess of the cavity)
36: 클램퍼
36a, 36b: 에어 포트(air port)
37: 스프링(spring)
38: 가열기
39: 상부 클램프 스토퍼
40a, 40b: 박리 필름
42a, 42b: 공급 롤러
44a, 44b: 권취 롤러
46: 가이드 롤러(guide roller)
48: 정전기 제거기
50: 경화성 실리콘 조성물
70: 실리콘 경화물로 밀봉된 반도체 소자
72: 실리콘 경화물
발명의 상세한 설명
먼저, 밀봉된 반도체 소자를 제조하기 위한 본 발명의 방법이 보다 상세히 고려된다.
본 발명의 방법은, 밀봉되지 않은 반도체 소자를 금형 내에 위치시키는 단계(1), 금형과 반도체 소자 사이의 공간을 경화성 실리콘 조성물로 충전시키는 단계(2), 및 상기한 경화성 실리콘 조성물을 압축 성형시키는 단계(3)를 포함한다. 당해 방법을 실행하기에 적합한 금형을 갖춘 가압 성형기는, 상기한 반도체 소자를 수용하고 경화성 실리콘 조성물로 충전시키기 위한 금형 공동을 형성하는 상부 금형과 하부 금형, 가압용 클램퍼, 및 상기한 경화성 실리콘 조성물을 가열에 의해 경화시키기 위한 가열기를 포함하는 통상의 압축 성형기일 수 있다. 이러한 가압 성형기의 예는 일본 공개특허공보 제(평)8-244064호, 제(평)11-77733호 및 제2000-277551호에 기재되어 있다. 이들 특허문헌 중에서, 제2000-277551호에 기재되어 있는 가압 성형기가 매우 간단한 구조를 갖기 때문에 가장 바람직하다.
보다 구체적으로, 일본 공개특허공보 제2000-277551호의 압축 성형기에서, 밀봉되지 않은 반도체 소자를 하부 금형에 위치시킨 다음, 경화성 실리콘 조성물을 상부 금형과 반도체 소자 사이의 공간에 공급하고, 반도체 소자를 상부 금형과 하부 금형 사이에 클램핑시킨 다음, 경화성 실리콘 조성물을 압축 성형시킨다. 상기한 압축 성형기는, 상부 금형의 측면을 둘러싸는 프레임형 바디 내에 형성되어 있으며 상기한 측면을 따라 개방 방향과 밀폐 방향으로 상하로 미끄러질 수 있어서, 금형이 개방되고 클램퍼의 하부 말단이 상부 금형의 하부 수지 성형면으로부터 아래쪽으로 돌출되는 경우, 항상 아래쪽으로 기울어지는(baised) 클램퍼를 갖추고 있다. 상부 금형과 하부 금형이 경화성 실리콘 조성물과 직접 접촉하는 경우, 금형의 작업면은 불소형 수지로 피복시키는 것이 바람직하다. 특히, 이러한 압축 성형기는 금형과 실리콘 경화물로부터 박리가능한 필름을 상부 금형의 작업 위치에 공급하기 위한 공급 장치를 갖추고 있다. 상기한 압축 성형기에서 반도체 소자가 박리 필름에 의해 밀봉되기 때문에, 어떠한 수지도 금형의 수지 성형면 위에 부착하지 않고, 수지 성형 공간은 박리 필름에 의해 안전하게 밀봉되며, 성형은 수지 플래쉬(resin flash)의 형성 없이 수행될 수 있다.
압축 성형기는, 금형과 실리콘 경화물로부터 박리가능한 필름을 공급하여, 밀봉되지 않은 반도체 소자를 지지할 하부 금형의 표면을 차폐하기 위한, 상기한 박리 필름을 위한 또 다른 박리 필름 공급 장치도 갖추고 있다. 압축 성형기는, 공기 흡입에 의해 클램퍼의 하부 말단면 위에 박리 필름을 고정시키고, 상부 금형의 작업면에 의해 한정된 금형 공간의 내부면과 클램퍼의 내부면 위에 박리 필름을 고정시키는 박리 필름 흡입기를 갖추고 있다. 이는, 수지 밀봉 영역의 내부 하부면으로부터의 공기 흡입에 의해 성취된다. 이러한 배열은 금형의 작업면 위에 박리 필름을 확실하게 고정시킨다. 박리 필름 흡입기는 클램퍼의 하부 말단면 내의 에어 포트 개구부와 클램퍼의 내부면 내의 에어 포트 개구부를 추가로 포함하며, 에어 포트 개구부는 클램퍼의 내부면과 상부 금형의 측면 사이에 형성된 에어 채널과 이어져 있다. 개별적인 공기 흡입 장치를 갖춘 상기한 각각의 에어 포트를 갖출 수도 있다. 상부 금형의 작업면은 반도체 소자 위의 반도체 칩의 위치에 상응하는 별도의 부재를 성형하기 위한 공동을 가질 수 있다. 유사하게는, 하부 금형의 작업면도 반도체 소자 위의 반도체 칩의 위치에 상응하는 별도의 부재를 성형하기 위한 공동을 가질 수 있다. 상부 금형은 금형 개방 방향 및 밀폐 방향으로 이동할 수 있으며, 하부 금형으로 기울어진다. 하부 금형은, 반도체 소자를 밀봉시키는 경우, 작업면 내에 수지 성형 공간으로부터 유출되는 경화성 실리콘 조성물을 축적시키기 위한 유출 공동을 갖는다. 압축 성형기는 반도체 소자에 대해 압축된 클램퍼의 클램핑 표면에서 유출 공동과 밀봉 영역을 접속시키는 게이트 채널을 갖추고 있다.
작업시, 밀봉되지 않은 반도체 소자를 하부 금형 내에 위치시키고, 경화성 실리콘 조성물을 상부 금형과 상기한 반도체 소자 사이의 공간 내로 공급한 다음, 수지 성형 영역을 금형과 실리콘 경화물로부터 박리가능한 필름으로 피복시키고, 경화성 실리콘 조성물과 함께 반도체 소자를 상부 금형과 하부 금형 사이에서 클램핑시킨다. 이때, 클램퍼는 성형 영역의 측면을 따라 금형 개방 방향 및 밀폐 방향으로 이동하고, 상부 금형의 수지 성형면 아래로 이의 하부 말단을 돌출시키기 위해 상부 금형에 대해 아래쪽으로 기울어진다. 이후, 클램퍼를 반도체 소자와 접촉시키고, 밀봉 영역의 주변을 밀봉시키고, 상부 금형과 하부 금형이 서로를 향하여 점진적으로 이동하는 동안, 경화성 실리콘 조성물은 금형 공간을 충전시킨다. 클램퍼는 클램핑 작업 동안 수지 성형 공간을 프레임형 방식으로 둘러싼다. 상부 금형과 하부 금형의 이동은 클램핑 위치에서 정지되어, 그 결과, 성형 공간은 경화성 실리콘 조성물로 완전히 충전되고, 반도체 소자의 밀봉이 완결된다.
도 1은 본 발명의 방법을 실행하기에 적합한 압축 성형기의 주요 구조 유니트를 도시한 것이다. 이러한 도면에서, 참조번호(20)는 고정식 플래튼을 나타내고, 참조번호(30)는 이동식 플래튼이다. 플래튼 둘 다는 가압 장치에 접속되어 있으며 가압 장치에 의해 지지된다. 가압 장치는 전기식 또는 수압식으로 구동될 수 있으며, 이동식 플레튼(30)이 수직 방향으로 이동함으로써 밀봉 작업을 수행한다.
참조번호(22)는 고정식 플래튼(20)에 접속되어 있는 하부 베이스를 나타낸다. 설정부는 하부 금형(23)의 상부면에 형성된다. 본 발명의 방법에 의해 밀봉될 밀봉되지 않은 반도체 소자(16)는 인쇄 회로판(12)과, 서로 일정 간격으로 배치되어 있으며 인쇄 회로판(12) 위에 가로와 세로의 방향으로 배열되어 있는 복수의 반도체 칩(10)을 포함한다. 밀봉되지 않은 반도체 소자(16)를 하부 금형(23) 내에 위치시킨다. 참조번호(24)는 하부 베이스(22)에 부착되어 있는 가열기를 나타낸다. 가열기(24)는 하부 금형(23)을 가열하고, 밀봉되지 않은 반도체 소자(16)는 하부 금형(23) 내에 설치한다. 참조번호(26)는 하부 베이스(22)에 설치하고 상부 금형(34)과 하부 금형(23)의 클래핑 위치를 제한하는 하부 클램프 스토퍼를 나타낸다.
상부 베이스(32)는 이동식 플래튼(30)에 고정되어 있다. 당해 성형기는 상부 베이스(32)에 고정되어 있는 하부 홀더(33)를 포함한다. 상부 금형(34)은 상부 홀더(33)에 고정되어 있다. 본 발명의 방법의 본 양태에서, 인쇄 회로판(12)의 한쪽 면에 반도체 칩(10)을 마련하고, 인쇄 회로판(12) 내의 반도체 칩(10)을 밀봉하고, 밀봉면 위에서 편평하도록 한다. 이를 위해, 상부 금형(34)의 작업면도 밀봉 영역의 전체면에 걸쳐 편평하도록 한다. 당해 소자에 제공된 클램퍼(36)는 프레임형 배열로 형성되며 상부 금형(34)과 상부 홀더(33)의 측면을 둘러싼다. 클램퍼(36)는 상부 베이스(32)에 부착되어 있으며, 이에 대해 수직으로 이동시킬 수 있다. 일반적으로, 클램퍼(36)는 스프링(37)에 의해 하부 금형(23) 쪽으로 기울어진다. 상부 금형(34)의 작업면이 클램퍼(36)의 가장자리로부터 약간 들어가 있어서, 밀봉 영역은 금형의 밀폐 위치에서 클램퍼(36)의 내부면과 상부 금형(34)의 작업면 사이에 형성된다. 클램퍼(36)는 스프링(37) 이외의 수단, 예를 들면, 에어 실린더 등에 의해 기울어질 수 있다.
참조번호(38)는 상부 베이스(32)에 부착되어 있는 가열기를 나타낸다. 가열기(38)는 상부 금형(34)과 상부 홀더(33)를 가열하여, 반도체 소자(16)는 금형이 닫힐 때 가열된다. 당해 성형기는 상부 베이스(32) 내에 설치되어 있는 상부 클램프 스토퍼(39)를 갖추고 있다. 상부 클램프 스토퍼(39)와 하부 클램프 스토퍼(26)가 서로 일직선으로 배열되어 있어서, 금형이 닫힐 때 스토퍼들의 접착 말단면(mating end faces)이 서로 접촉하게 된다. 이동식 플래튼(30)이 가압 장치에 의해 아래쪽으로 이동하는 경우, 상부 클램프 스토퍼(39)는 금형의 클래핑 위치에서 하부 클램프 스토퍼(26)와 접촉한다. 밀봉 영역에서 실리콘 경화물 층의 두께는 상기한 클래핑 위치에 의해 한정된다.
참조번호(40a 및 40b)는 상부 금형(34)과 하부 금형(23)의 작업 영역을 차폐하기에 적합한 너비를 갖는 긴 벨트로서 형성된 박리 필름들을 나타낸다. 박리 필름들은 금형의 작업면과 경화성 실리콘 조성물의 직접 접촉을 차단하기 위해 작업 영역의 밀봉면을 피복시키는데 사용된다. 박리 필름(40a 및 40b)은 균일한 강도를 갖는 연성 물질로 제조되며, 쉽게 변형가능하여 금형의 작업면 위에 오목부와 돌출부를 차폐한다. 동시에, 필름의 재료는 성형 온도를 견디기에 충분한 내열성을 가져야 하며, 실리콘 경화물과 금형으로부터 쉽게 박리가능해야 한다. 이러한 필름의 예에는 폴리테트라플루오로에틸렌(PTFE) 수지, 에틸렌과 테트라플루오로에틸렌(ETFE)과의 공중합체, 테트라플루오로에틸렌과 퍼플루오로프로필렌(FEP)과의 공중합체, 폴리비닐리덴 플루오라이드 수지로부터 제조된 필름 또는 유사한 플루오로 수지 필름; 폴리에틸렌 테레프탈레이트(PET) 수지 필름; 및 폴리프로필렌 필름(PP)이 있다.
인쇄 회로판(12)의 단지 한 면만이 본 발명의 방법에 의해 밀봉되는 경우, 경화성 실리콘 조성물과 접촉되는 필름은 상부 금형(34)에 공급되는 박리 필름(40a)이다. 박리 필름(40b)을 하부 금형(23)의 작업면으로 추가로 공급함으로써, 밀봉 신뢰성을 개선시키며, 박리 필름(40b)의 압축성과 탄성으로 인해, 인쇄 회로판(12) 두께의 불균일성을 효과적으로 흡수시켜 플래쉬의 형성을 차단한다. 그러나, 일반적으로, 밀봉은 박리 필름(40a)을 상부 금형(34)에만 공급하면서 수행될 수 있다.
참조번호(42a 및 42b)는 박리 필름(40a 및 40b)을 공급하기 위한 공급 롤러를 나타내는 한편, 박리 필름(40a 및 40b)은 박리 필름(40a 및 40b)에 대한 권취 롤러를 나타낸다. 도면에 나타낸 바와 같이, 필름 공급 롤러(42a 및 42b)와 필름 권취 롤러(44a 및 44b)는 금형의 반대쪽 면에 위치하고 있다. 상부 금형의 필름 공급 롤러(42a)와 권취 롤러(44a)는 이동식 플래튼(30)에 부착되어 있는 반면, 필름 공급 롤러(42b)와 필름 권취 롤러(44b)는 고정식 플래튼(20)에 부착되어 있다. 이러한 배열에서, 박리 필름(40a 및 40b)은 금형의 한 면으로부터 다른 면으로 이동한다. 상부 금형의 필름 공급 롤러(42a)와 권취 롤러(44a)는 이동식 플래튼(30)과 함께 수직으로 이동한다. 참조번호(46)는 가이드 롤러를 나타내고, 참조번호(48)는 박리 필름(40a 및 40b)으로부터 정전기를 제거하는 정전기 제거기, 즉 이오나이져(ionizer)를 나타낸다.
상부 금형(34)에 공급된 박리 필름(40a)은 상부 금형(34) 위에 고정되고, 공기 흡입에 의해 유지된다. 클램퍼(36)는 클램퍼(36)의 하부 말단면에서 개방되어 있는 에어 포트(36a)와, 클램퍼(36)의 내부 측면에서 개방되어 있는 에어 포트(36b)를 갖는다. 에어 포트(36a)는 금형의 외부에 위치한 흡입 장치에 접속되어 있다. 밀봉 링은, 공기가 에어 포트(36b)를 통해 흡입되는 경우, 누출을 방지하기 위해, 클램퍼의 슬라이딩 내부면 위에 상부 홀더(33) 내에 설치한다. 상부 금형(34)의 측면, 상부 홀더(33)의 측면 및 에어 채널용 클램퍼(36)의 내부면 사이에 공간을 형성하고, 에어 포트(36b)를 통한 공기 흡입 영향 하에, 박리 필름(40a)을 상부 금형(34)과 클램퍼(36)에 의해 형성되는 성형 영역의 내부면 위에 적용하여 고정시킬 수 있다. 흡입 작용 이외에, 에어 포트(36a 및 36b)에 접속된 흡입 장치는 압축 공기를 발생시킬 수 있다. 압축 공기를 에어 포트(36a 및 36b)에 공급함으로써, 금형의 작업면으로부터 박리 필름(40a)이 용이하게 분리될 것이다.
상기한 금형을 사용하여 반도체 소자를 밀봉시키기 위한 본 발명의 방법은 이하에 기재되어 있다. 도 1에서, 중심 라인(CL)으로부터 왼쪽까지의 금형의 측면에서, 이동식 플래튼(30)은 개방 상태로 나타내고, 성형기의 가장 높은 위치에 위치한다. 이러한 상태에서, 박리 필름(40a 및 40b)은 금형의 작업면 위에 새로 공급되는 한편, 반도체 소자(16)는 하부 금형(23) 내에 위치한다. 반도체 소자(16)는 하부 금형(23)의 표면을 차폐하는 박리 필름(40b) 위에 설치한다.
도 1에서, 중심 라인(CL)으로부터 오른쪽까지의 금형의 측면은 박리 필름(40a)이 흡입에 의해 상부 금형(34)과 클램퍼(36)의 하부 말단면에 부착되어 있는 상태를 나타낸다. 박리 필름(40a)을 금형의 작업면에 공급하고, 공기를 에어 포트(36a 및 36b)를 통해 흡입시키며, 박리 필름(40a)을 클램퍼(36)의 하부 말단면 위에 설치 및 고정시키고, 동시에 박리 필름(40a)을 클램퍼(36)의 내부면과 상부 금형(34)의 작업면 위에 설치 및 고정시킨다. 박리 필름(40a)이 충분히 연성이며 신축성이기 때문에, 흡입 영향에 의해 클램퍼(36)의 내부면과 상부 금형(34)의 작업면 위에서 오목부에 단단하게 설치할 수 있다. 클램퍼(36)의 말단면 위의 에어 포트(36a)는 소정의 거리에서 서로 일정 간격으로 배치되어 있으며 상부 금형(34)의 주변에 분포되어 있다.
박리 필름(40a)은 공기 흡입에 의해 상부 금형(34)에 고정된다. 경화성 실리콘 조성물(50)은 반도체 소자(16)의 인쇄 회로판(12) 위에 공급한다. 경화성 실리콘 조성물은 분배기 또는 유사한 투여 장치를 사용하여 밀봉 공간의 내부 부피에 상응하는 양으로 공급하는 것이 바람직하다.
도 2는 반도체 소자(16)가 상부 금형(34)과 하부 금형(23) 사이에 클램핑되어 있는 상태의 금형을 도시한 것이다. 중심 라인(CL)으로부터 왼쪽까지의 도면을 나타내는 금형의 부분은 상부 금형(34)이 아래쪽으로 이동하고 클램퍼(36)의 하부 말단면이 반도체 소자(16)의 인쇄 회로판(12)에 대해 압축되는 상태를 나타낸다. 상부 금형(34)은 완전한 클래핑 위치에 도달하지 못했지만, 성형 공간의 주변이 클램프(36)에 의해 닫혀 있고 밀봉되어 있기 때문에, 경화성 실리콘 조성물(50)은 상부 금형(34)에 의해 압축되어 성형 공간을 충전하기 시작한다. 도 2에서, 중심 라인(CL)으로부터 오른쪽 면에 대한 부분은 최종 클램핑 위치까지 아래로 이동한 상부 금형(34)을 나타낸다. 이러한 위치에서, 상부 클램프 스토퍼(39)의 말단면은 하부 클램프 스토퍼(26)의 말단면과 접촉한다. 클램핑 힘은 스프링(37)의 탄성에 대해 클램퍼(36)를 위쪽으로 이동시켜, 성형 공간 내의 경화성 실리콘 조성물(50)은 소정의 높이를 획득한다.
상부 금형(34)을 클램핑 위치까지 아래로 이동시킴으로써, 성형 공간을 목적하는 높이로 감소시키고, 밀봉용 경화성 실리콘 조성물(50)은 전체 성형 공간을 충전시킨다. 도 2에 나타낸 바와 같이, 중심 라인(CL)으로부터 왼쪽에서, 작은 갭(gap)이 박리 필름(40a)과 상부 금형(34)의 모퉁이 사이에 여전히 존재한다. 그러나, 이러한 갭은, 상부 금형(34)이 가장 낮은 위치까지 내려와서 경화성 실리콘 조성물(50)이 전체 성형 공간을 완전히 충전시키는 경우 사라진다.
성형 공간의 주변이 박리 필름(40a)을 통해 클램퍼(36)에 의해 닫히고 완전히 밀봉되기 때문에, 성형 공간으로부터의 어떠한 누출도 발생하지 않는다. 작은 단(step)들이, 예를 들면, 와이어 패턴들에 의해 인쇄 회로판(12)의 표면 위에 형성되는 경우, 이들 작은 돌출부들은 박리 필름(40a)을 통해 압축시켜 흡수될 수 있어서, 금형이 클램핑된 상태로 존재하는 경우 어떠한 경화성 실리콘 조성물도 성형 공간 밖으로 누출되지 않는다. 두께 방향의 탄성으로 인해, 인쇄 회로판(12)의 하부면 위의 박리 필름(40b)은 반도체 소자(16)의 두께 편차를 흡수할 수 있고, 따라서 밀봉의 신뢰도에 추가로 기여할 수 있다.
금형을 닫고, 경화성 실리콘 조성물(50)을 경화시킨 후에, 금형을 개방하고, 밀봉된 반도체 소자(70)를 금형으로부터 제거한다. 박리 필름을 통해 밀봉이 수행되기 때문에, 경화성 실리콘 조성물(50)은 금형의 작업면에 부착하지 않는다. 박리 필름(40a 및 40b)은 금형으로부터 쉽게 박리 제거될 수 있어서, 밀봉된 반도체 소자(70)는 개방 금형으로부터 쉽게 제거될 수 있다. 박리 필름(40a)은 에어 포트(36a 및 36b)를 통해 공기를 취입시킴으로써 금형의 작업면으로부터 용이하게 분리될 수 있다. 금형을 개방시킨 후에, 공급 롤러(42a 및 42b)와 권취 롤러(44a 및 44b)를 활성화시키고, 박리 필름(40a 및 40b)을 밀봉된 반도체 소자(70)와 함께 금형으로부터 제거한다.
본 발명의 방법에 의해 밀봉된 반도체 소자(70)를 도 3, 4 및 5에 나타낸다. 상부 금형(34)의 작업면이 편평하기 때문에, 밀봉된 제품의 상부면도 편평해진다. 개별적인 밀봉된 반도체 소자는 인접한 반도체 칩(10)들 사이에 도시된 중심 라인을 따라 인쇄 회로판을 절단함으로써 수득한다. 절단은 다이싱 톱(dicing saw), 레이저 절단기 등을 사용하여 수행할 수 있다.
도 6에 나타낸 바와 같이, 본 발명의 방법에 따라, 인쇄 회로판(12) 위의 각각의 반도체 칩(10)의 위치에 상응하는 복수의 공동(34a)은 상부 금형(34)의 작업면 내에 형성된다. 환언하면, 각각의 반도체 칩(10)은 개별적인 공동(34a)에서 밀봉될 수 있다.
상기 방법에 의해 실리콘 경화물(70)로 밀봉된 반도체 칩을 도 7에 나타낸다. 이러한 반도체 소자(70)도 또한 인접 반도체 칩들 사이의 라인을 따라 실리콘 경화물(72)과 인쇄 회로판을 절단함으로써 개별적인 제품으로 분리될 수 있다. 절단은 다이싱 톱, 레이저 절단기 등을 사용하여 수행할 수 있다.
본 발명의 방법에 사용된 경화성 실리콘 조성물은, 분자당 2개 이상의 알케닐 그룹을 갖는 오가노폴리실록산(A), 분자당 2개 이상의 규소 결합된 수소원자를 갖는 오가노폴리실록산(B), 백금형 촉매(C) 및 충전제(D)를 포함하는데, 이때 성분(A)이 화학식 RSiO3/2의 실록산 단위(여기서, R은 1가 탄화수소 그룹이다) 및/또는 화학식 SiO4/2의 실록산 단위를 함유하거나; 성분(B)이 화학식 R'SiO3/2의 실록산 단위(여기서, R'는 수소원자이거나, 지방족 불포화 탄소-탄소 결합을 포함하지 않는 1가 탄화수소이다) 및/또는 화학식 SiO4/2의 실록산 단위를 함유하거나; 또는 성분(A) 및 성분(B) 모두가 상기 실록산 단위들을 함유한다.
상기 조성물의 성분(A)은 분자당 2개 이상의 알케닐 그룹을 함유하는 오가노폴리실록산이다. 성분(A)의 알케닐 그룹은 비닐 그룹, 알릴 그룹, 부테닐 그룹, 펜테닐 그룹, 헥세닐 그룹 및 헵테닐 그룹으로 나타낼 수 있으며, 이 중에서 비닐 그룹이 가장 바람직하다. 성분(A)에서 알케닐 그룹의 결합 위치는 분자 말단 및/또는 분자 측쇄에 위치할 수 있다. 성분(A)에 함유될 수 있는 알케닐 이외의 규소 결합된 그룹은 메틸 그룹, 에틸 그룹, 프로필 그룹, 부틸 그룹, 펜틸 그룹, 헥실 그룹, 헵틸 그룹 또는 유사한 알킬 그룹; 페닐 그룹, 톨릴 그룹, 크실릴 그룹, 나프틸 그룹 또는 유사한 아릴 그룹; 벤질 그룹, 펜에틸 그룹 또는 유사한 아르알킬 그룹; 클로로메틸 그룹, 3-클로로프로필 그룹, 3,3,3-트리플루오로프로필 그룹 또는 유사한 할로겐화 알킬 그룹으로 이루어질 수 있다. 이들 중에서, 메틸 그룹과 페닐 그룹이 가장 바람직하다. 성분(A)은 선형, 분지형, 사이클형, 망상형 또는 부분적으로 분지된 선형 구조를 가질 수 있다. 화학식 RSiO3/2의 실록산 단위(T 단위 실록산) 및/또는 화학식 SiO4/2의 실록산 단위(Q 단위 실록산)를 갖는 분지된 선형 또는 부분적으로 분지된 선형 구조를 갖는 것이 바람직하다. 이들 화학식에서, R은 1가 탄화수소 그룹을 나타내며, 보다 구체적인 예로는 상기한 알킬 그룹, 알케닐 그룹, 아릴 그룹, 아르알킬 그룹 및 할로겐화 알킬 그룹이 있다. 25℃에서의 성분(A)의 점도는 특별한 제한이 없다. 그러나, 실리콘 경화물의 기계적 강도와 경화성 실리콘 조성물의 취급 조건을 더 우수하게 하기 위해, 점도는 50 내지 500,000mPaㆍs, 바람직하게는 400 내지 100,000mPaㆍs의 범위인 것이 바람직하다. 성분(A)이 화학식 RSiO3/2의 실록산 단위 및/또는 화학식 SiO4/2의 실록산 단위로 이루어지는 경우, 표준 폴리스티렌 환산 중량 평균 분자량은 1,500 이상이어야 한다.
상기한 성분(A)은 다음 화합물들을 예로 들 수 있다:
분자의 양 말단이 트리메틸실록시 그룹으로 캡핑된(capped) 메틸비닐실록산과 디메틸실록산의 공중합체, 분자의 양 말단이 트리메틸실록시 그룹으로 캡핑된 메틸비닐폴리실록산, 분자의 양 말단이 트리메틸실록시 그룹으로 캡핑된 메틸페닐실록산, 메틸비닐실록산 및 디메틸실록산의 공중합체, 분자의 양 말단이 디메틸비닐실록시 그룹으로 캡핑된 디메틸폴리실록산, 분자의 양 말단이 디메틸비닐실록시 그룹으로 캡핑된 메틸비닐폴리실록산, 분자의 양 말단이 디메틸비닐실록시 그룹으로 캡핑된 메틸비닐실록산과 디메틸실록산의 공중합체, 분자의 양 말단이 디메틸비닐실록시 그룹으로 캡핑된 메틸페닐실록산, 메틸비닐실록산 및 디메틸실록산의 공중합체, 화학식 R1 3SiO1/2, R1 2R2SiO1/2 및 SiO4/2로 나타낸 실록산 단위로 이루어진 오가노폴리실록산 공중합체, 화학식 R1 2R2SiO1/2 및 SiO4/2로 나타낸 실록산 단위로 이루어진 오가노폴리실록산 공중합체, 화학식 R1R2SiO2/2 및 R1SiO3/2로 나타낸 실록산 단위로 이루어진 오가노폴리실록산 공중합체, 화학식 R1R2SiO2/2 및 R2SiO3/2로 나타낸 실록산 단위로 이루어진 오가노폴리실록산 공중합체 또는 상기한 오가노폴리실록산 2개 이상의 혼합물. 위의 화학식에서, Rl은 알케닐 그룹 이외에, 1가 탄화수소 그룹, 예를 들면, 상기한 알킬 그룹, 아릴 그룹, 아르알킬 그룹 및 할로겐화 알킬 그룹일 수 있다. 또한, 위의 화학식에서, R2는 위에 기재되어 있는 그룹과 유사한 알케닐 그룹일 수 있다.
성분(B)은 분자당 2개 이상의 규소 결합된 수소원자를 갖는 오가노폴리실록산이다. 성분(B)에서 규소 결합된 수소원자의 결합 위치는 분자 말단 및/또는 분자 측쇄에 위치할 수 있다. 성분(B)의 규소 결합된 그룹의 예로는 지방족 불포화 탄소-탄소 결합을 갖지 않는 1가 탄화수소 그룹, 예를 들면, 상기한 알킬 그룹, 아릴 그룹, 아르알킬 그룹 및 할로겐화 알킬 그룹이 있다. 메틸 그룹과 페닐 그룹이 가장 바람직하다. 성분(B)은 선형, 분지형, 사이클형, 망상형 구조 또는 부분적으로 분지된 선형 분자 쇄 구조를 가질 수 있다. 화학식 R'SiO3/2의 실록산 단위(T 단위 실록산) 및/또는 화학식 SiO4/2의 실록산 단위(Q 단위 실록산)로 이루어진 분지된 선형 또는 부분적으로 분지된 선형 구조가 가장 바람직하다. 위의 화학식에서, R'는 수소원자 또는 지방족 불포화 탄소-탄소 결합을 갖지 않는 1가 탄화수소 그룹, 예를 들면, 상기한 알킬 그룹, 아릴 그룹, 아르알킬 그룹 및 할로겐화 알킬 그룹을 나타낸다. 성분(A)이 화학식 RSiO3/2의 실록산 단위 및/또는 화학식 SiO4/2의 실록산 단위로 이루어지는 경우, 성분(B)은 바람직하게는 선형 또는 부분적으로 분지된 선형 분자 쇄 구조를 가져야 한다. 25℃에서의 성분(B)의 점도는 특별한 제한이 없다. 그러나, 실리콘 경화물의 기계적 강도와 경화성 실리콘 조성물의 취급 상태를 더 우수하게 하기 위해, 점도는 5 내지 100,000mPaㆍs의 범위인 것이 바람직하다. 성분(B)이 화학식 R'SiO3/2의 실록산 단위 및/또는 화학식 SiO4/2의 실록산 단위로 이루어지는 경우, 표준 폴리스티렌 환산 중량 평균 분자량은 1,500 이상이어야 한다.
상기한 성분(B)은 다음 화합물들을 예로 들 수 있다:
분자의 양 말단이 트리메틸실록시 그룹으로 캡핑된 메틸하이드로겐폴리실록산, 분자의 양 말단이 트리메틸실록시 그룹으로 캡핑된 메틸하이드로겐폴리실록산과 디메틸실록산의 공중합체, 분자의 양 말단이 트리메틸실록시 그룹으로 캡핑된 메틸페닐실록산, 메틸하이드로겐실록산 및 디메틸실록산의 공중합체, 분자의 양 말단이 디메틸하이드로겐실록시 그룹으로 캡핑된 디메틸폴리실록산, 분자의 양 말단이 디메틸하이드로겐실록시 그룹으로 캡핑된 메틸페닐실록산과 디메틸실록산의 공중합체, 분자의 양 말단이 디메틸하이드로겐실록시 그룹으로 캡핑된 메틸페닐폴리실록산, 화학식 R1 3SiO1/2, R1 2HSiO1/2 및 SiO4/2로 나타낸 실록산 단위로 이루어진 오가노폴리실록산 공중합체, 화학식 R1 2HSiO1/2 및 SiO4/2로 나타낸 실록산 단위로 이루어진 오가노폴리실록산 공중합체, 화학식 R1HSiO2/2 및 R1SiO3/2로 나타낸 실록산 단위로 이루어진 오가노폴리실록산 공중합체, 화학식 R1HSiO2/2 및 HSiO3/2로 나타낸 실록산 단위로 이루어진 오가노폴리실록산 공중합체 또는 상기한 오가노폴리실록산 2개 이상의 혼합물. 위의 화학식에서, Rl은 알케닐 그룹 이외에, 1가 탄화수소 그룹, 예를 들면, 위에서 언급한 그룹을 나타낼 수 있다.
본 발명의 조성물에서, 성분(B)은 조성물을 경화시키기에 충분한 양으로 사용해야 한다. 기계적 강도의 감소 없이 충분한 경화를 보장하기 위해, 성분(B)은 성분(A) 100중량부당 0.1 내지 100중량부의 양으로 사용해야 한다.
성분(C)은 본 발명의 조성물의 경화를 촉진시키는 백금형 촉매이다. 이러한 촉매의 특정 예는 다음과 같다: 백금 미세 분말, 백금 블랙, 실리카 캐리어 상의 백금 미세 분말, 활성탄 상의 백금 미세 분말, 클로로백금산, 백금 사염화물, 클로로백금산의 알콜 용액, 백금-올레핀 착물, 백금-알케닐실록산 착물, 및 이들 백금형 촉매를 함유하고 입자 크기가 10㎛를 초과하지 않는 열가소성 수지 분말. 열가소성 수지들의 예로는 폴리스티렌 수지, 나일론 수지, 폴리카보네이트 수지 및 실리콘 수지가 있다.
본 발명의 조성물에서, 성분(C)은 조성물의 경화를 촉진시키기에 충분한 양으로 사용해야 한다. 특히, 본 발명의 조성물에서, 이러한 성분에 함유되어 있는 금속 백금의 양은 중량 단위로서 0.1 내지 500ppm의 범위, 보다 바람직하게는 1 내지 50ppm의 범위인 양으로 사용하는 것이 바람직하다.
성분(D)은 실리콘 경화물의 기계적 강도와 물성을 개선시키기 위해 조성물에 첨가하는 충전제이다. 이러한 충전제는 훈증 실리카, 침강 실리카, 이산화티탄 또는 유사한 강화 충전제; 알루미나, 석영 분말, 질화규소, 질화붕소, 질화알루미늄 또는 유사한 열전도성 충전제; 금, 은, 구리 금속 도금된 수지 분말 또는 유사한 전도성 충전제; 유리 섬유, 탄소 섬유, 티탄 휘스커(titanium whiskers) 또는 유사한 섬유형 충전제; 실리콘 수지 분말, 나일론 수지 분말, 아크릴 수지 분말, 또는 유기 수지로부터 제조된 유사한 충전제; 또는 유기알콕시실란, 유기클로로실란, 유기실라잔 등과 같은 유기규소 화합물로 표면 처리된 상기한 충전제로 이루어질 수 있다.
성분(D)을 본 발명의 조성물에 사용해야 하는 양은 특별한 제한이 없다. 본 발명의 조성물로부터 수득한 실리콘 경화물의 충분한 기계적 강도 또는 물성의 관점에서, 성분(D)은 60중량% 이상의 양으로 첨가하는 것이 바람직하다.
저장 안정성과 조성물 취급 조건을 개선시키기 위해 요구될 수 있는 몇몇 임의의 경화 억제제를 조성물에 혼입시킬 수 있다. 이러한 억제제는 2-메틸-3-부틴-2-올, 3,5-디메틸-1-헥신올, 2-페닐-3-부틴-2-올 또는 유사한 알킨 알콜; 3-메틸-3-펜텐-1-인, 3,5-디메틸-3-헥센-1-인 또는 유사한 엔-인 화합물; 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐사이클로테트라실록산, 1,3,5,7-테트라메틸-1,3,5,7-테트라헥세닐사이클로테트라실록산, 벤조트리아졸 등일 수 있다. 본 발명의 조성물에서, 상기한 경화 억제제는 중량 단위로서 10 내지 50,000ppm의 양으로 사용되어야 한다.
조성물의 접착성을 개선시키기 위해, 접착 촉진제를 혼입시킬 수 있다. 이러한 접착 촉진제는 성분(A) 및 성분(B)와 상이하며 분자당 1개 이상의 규소 결합된 알콕시 그룹을 갖는 유기규소 화합물로 이루어질 수 있다. 상기한 알콕시 그룹은 메톡시 그룹, 에톡시 그룹, 프로폭시 그룹, 부톡시 그룹 및 메톡시에톡시 그룹일 수 있으며, 메톡시 그룹이 가장 바람직하다. 또한, 접착 촉진제는 상기한 유기규소 화합물의 규소 결합된 알콕시 그룹 이외의 그룹들, 예를 들면, 치환되거나 치환되지 않은 1가 탄화수소 그룹, 예를 들면, 상기한 알킬 그룹, 알케닐 그룹, 아릴 그룹, 아르알킬 그룹, 할로겐화 알킬 그룹 등; 3-글리시독시프로필 그룹, 4-글리시독시부틸 그룹 또는 유사한 글리시독시알킬 그룹; 2-(3,4-에폭시사이클로헥실)에틸 그룹, 3-(3,4-에폭시사이클로헥실)프로필 또는 유사한 에폭시사이클로헥실알킬 그룹; 4-옥시실라닐부틸 그룹, 8-옥시실라닐옥틸 그룹 또는 유사한 옥시실라닐알킬 그룹, 또는 기타 에폭시 함유 1가 유기 그룹; 3-메타크릴옥시프로필 그룹 또는 유사한 아크릴 그룹 함유 1가 유기 그룹; 또는 수소원자를 함유할 수 있다. 상기한 접착 촉진제에서, 분자당 1개 이상의 그룹은 상기한 에폭시 함유 1가 탄화수소 그룹 또는 아크릴 그룹 함유 1가 유기 그룹으로 이루어진다. 상기한 유기규소 화합물은 성분(A) 및 성분(B)과 반응성인 그룹을 갖는 것이 바람직하다. 보다 구체적으로, 유기규소 화합물은 규소 결합된 알케닐 그룹 또는 규소 결합된 수소원자일 수 있다. 각종 기판에 더 잘 부착시키기 위해, 상기한 유기규소 화합물은 분자당 1개 이상의 에폭시 그룹을 갖는 1가 유기 그룹을 함유하는 화합물로부터 선택하는 것이 바람직하다. 이러한 유기규소 화합물의 예는 유기실란 화합물 및 유기실록산 올리고머가 있다. 이러한 유기실록산 올리고머는 선형, 부분적으로 분지된 선형, 분지형, 사이클형 또는 망상형 분자 쇄 구조를 가질 수 있다. 선형, 분지형 및 망상형 분자 쇄 구조가 바람직하다. 상기한 유기규소 화합물로는 3-글리시독시프로필트리메톡시실란, 2-(3,4-에폭시사이클로헥실)에틸트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란 또는 유사한 실란 화합물; 한 분자에 1개 이상의 규소 결합된 알케닐 그룹, 규소 결합된 수소원자 또는 규소 결합된 알콕시 그룹을 함유하는 실록산 화합물; 1개 이상의 규소 결합된 알콕시 그룹을 갖는 실란 화합물과 한 분자에 1개 이상의 규소 결합된 하이드록시 그룹 및 규소 결합된 알케닐 그룹을 갖는 실록산 화합물의 혼합물; 화학식
Figure 112009064392434-pct00001
의 실록산 화합물(여기서, "a", "b" 및 "c"는 양수이다) 및 화학식
Figure 112009064392434-pct00002
의 실록산 화합물을 예로 들 수 있다.
접착 촉진제를 사용할 수 있는 양은 특별한 제한이 없지만, 당해 촉진제는 성분(A) 100중량부당 0.01 내지 10중량부의 양으로 사용하는 것이 바람직하다.
본 발명의 목적에 해롭지 않은 범위 내에서, 조성물은 기타 임의의 성분, 예를 들면, 카본 블랙 또는 유사한 안료; 산화철 또는 유사한 내열제, 염료, 난연제, 윤활제 등과 함께 혼합할 수 있다.
조성물은 일액형 또는 이액형 혼합물로 이루어질 수 있지만, 경화성과 저온에서의 경화성을 더 우수하게 하기 위해, 성분(B) 부재하에 주성분으로서 성분(A), 성분(C) 및 성분(D)을 포함하는 조성물과, 성분(C) 부재하에 주성분으로서 성분(B) 및 성분(D)을 포함하는 또 다른 조성물로 이루어진 이액형을 제조하는 것이 바람직하다. 이러한 이액형 조성물은 사용 동안 또는 사용 직전에 혼합하는 2가지 개별적인 액체로서 저장하는 것이 바람직하다.
조성물이 이액형으로 이루어진 경우, 액체는 유성식 혼합기(planetary mixer), 롤러 혼합기, 치과용 혼합기 또는 또 다른 혼합 장치를 사용하여 사용 직전에 혼합할 수 있다. 사용 동안 2가지 액체의 연속 혼합은 고정식 혼합기(static mixer)를 사용하여 수행할 수 있다.
본 발명의 경화성 실리콘 조성물은 반도체 칩과 배선(wiring)을 보호하기 위한 보호제로서 뿐만 아니라, 반도체 칩과 인쇄 회로판에 대한 절연 층으로서 또는 반도체 칩과 인쇄 회로판에 대한 충격 흡수층으로서 사용될 수 있다. 실리콘 경화물 형태는 특별한 제한이 없고, 이들은 연질 고무, 경질 고무, 수지 등의 형태로 제조될 수 있다. 특히, 복소 탄성률은 1GPa를 초과하지 않는 것이 바람직하다.
본 발명의 방법에 의해 실리콘 경화물로 밀봉될 수 있는 반도체 소자로는 반도체 칩 탑재된 인쇄 회로판, 전기 상호접속 전의 반도체 칩 또는 개별적인 반도체 소자로 절단하기 전의 반도체 웨이퍼를 예로 들 수 있다. 이러한 반도체 소자의 예를 도 3 및 도 4에 나타내는데, 각각은 인쇄 회로판 위에 반도체 칩으로 이루어진 반도체 소자와, 와이어 결합된 반도체 칩과 복수의 리드 와이어를 갖는 인쇄 회로판으로 이루어진 반도체 소자를 도시한 것이다. 도 3의 양태에서, 반도체 소자는, 반도체 칩을 폴리이미드 수지, 에폭시 수지, BT 수지 또는 세라믹으로부터 제조된 인쇄 회로판(12) 위에 결합제에 의해 고정시킨 후에, 반도체 칩(10)을 금 또는 알루미늄으로 제조된 결합 와이어와 와이어 결합시킴으로써 형성된다. 도 4의 반도체 소자의 양태에 있어서, 반도체 칩은 납땜 볼(solder ball) 또는 전도성 범프를 통해 인쇄 회로판에 전기적으로 상호접속한다. 보강을 위해, 납땜 볼 또는 전도성 범프에 하부충전제(underfill agent)를 혼입시킬 수 있다. 이러한 하부충전제는 경화성 에폭시 수지 조성물 또는 경화성 실리콘 조성물로 이루어질 수 있다. 도 3 및 도 4의 반도체 소자에서, 밀봉시킨 후의 반도체 소자들을 다른 인쇄 회로판들에 접속시키기 위해, 반도체 소자를 지지하는 인쇄 회로판(12)에는, 인쇄 회로판의 배면에 형성된 외부 전극들(예: 납땜 볼)이 칩의 반대쪽 면에 제공되어 있다. 반도체 소자가 인쇄 회로판의 상부면에 배열되어 동시 밀봉된 복수의 반도체 칩으로 이루어진 경우, 패캐지는 절단(sawing) 또는 펀칭(punching)에 의해 개별적인 밀봉된 반도체 소자로 분할할 수 있다. 도 5는 웨이퍼 레벨 칩 스케일 패키지(wafer level Chip Scale Package), 즉 CSP의 예를 나타낸다.
상기한 압축 성형기에서 본 발명의 방법에 의해 반도체 소자를 실리콘 경화물로 밀봉시키는 동안, 경화성 실리콘 조성물이 금형과 직접 접촉하는 경우, 이들 표면들에 부착되는 점액성 물질은 금형의 성형면에 남는다. 따라서, 압축 밀봉은 상기한 박리 필름을 통해 수행하는 것이 바람직하다. 이러한 필름을 사용함으로써, 수지로 연속 밀봉시키고, 금형 세정 작업들 사이의 시간 간격을 연장시켜, 생산 효율을 증가시킬 수 있다.
압축 성형 조건은 특별한 제한이 없다. 그러나, 회로 인쇄판과 반도체 칩의 응력을 감소시키기 위해, 가열 온도는 60 내지 130℃의 범위 내로 유지하는 것이 바람직하다. 또한, 금형의 예열은 압축 성형 주기 시간을 개선시킬 수 있다. 경화성 실리콘 조성물의 전착(spreading)은 조성물의 유형에 좌우된다. 그러나, 전착은 하부 금형으로부터 가열에 의해 예열된 인쇄 회로판에 조성물을 적하 도포함으로써 조절할 수 있다.
실시예
본 발명의 반도체 소자의 제조방법 및 반도체 소자는 이제 실시예와 비교 실시예를 참조하여 보다 상세히 기술한다. 반도체 소자의 특성을 평가하기 위해 사용한 절차는 다음에 기재한다.
[외관 및 충전성]
실리콘 경화물 또는 에폭시 수지 경화물로 밀봉된 반도체 소자의 표면을 육안으로 관찰하여, 다음에 나타낸 기준에 기초하여 평가하였다: 표면이 완전히 충전되고 매끄러움 - O; 표면이 부분적으로 매끄럽지 않음 - △; 표면 전체가 매끄럽지 않음 - X; 가장자리 부분이 충전되지 않음 - XX.
[요곡]
개별적인 반도체 소자로 절단하기 전에, 실리콘 경화물 또는 에폭시 수지 경화물에 의해 밀봉된 반도체 소자 어셈블리의 한쪽 장변면을 단단하게 고정시킨 다음, 고정된 면의 위치에 대한 다른 장변면의 높이를 측정하여 요곡을 측정하였다.
[절단성(Cuttability)]
이러한 특성은 실리콘 경화물로 밀봉된 인쇄 회로판 위에 반도체 소자를 갖는 어셈블리를 개별적인 밀봉된 반도체 소자로 절단하여 평가하였다. 절단은 톱 기계(sawing machine)(Disco Corporation 제품; CS 절단기, 15,000rpm)를 사용하여 수행하였다. 다음 기준을 사용하여 평가하였다: 끝말림(burr)이 10㎛를 초과하지 않음 - O; 끝말림이 10 내지 25㎛의 범위 내에 있음 - △; 끝말림이 25㎛를 초과함 - X; 복수의 끝말림이 25㎛를 초과함 - XX.
이하에 기재된 성분들을 갖는 하이드로실란 경화성 실리콘 고무 조성물은 실시예에 사용하기 위해 제조하였다. 제조된 실리콘 고무 조성물의 점도와 경화도를 측정하기 위해 사용한 방법들과, 복소 탄성률과 열팽창률을 측정하기 위해 사용한 방법들도 다음에 기재한다.
[실리콘 고무 조성물을 제조하기 위한 출발 물질]
오가노폴리실록산(A-1): 표준 폴리스티렌 환산 중량 평균 분자량이 4,600이고 평균 조성식이
Figure 112009064392434-pct00003
인 실리콘 수지;
오가노폴리실록산(A-2): 표준 폴리스티렌 환산 중량 평균 분자량이 1,100이고 평균 조성식이
Figure 112009064392434-pct00004
인 실리콘 수지;
오가노폴리실록산(A-3): 분자의 양 말단이 디메틸비닐실록시 그룹으로 캡핑된, 점도 40의 디메틸폴리실록산;
오가노폴리실록산(A-4): 분자의 양 말단이 디메틸비닐실록시 그룹으로 캡핑된, 점도 2,100의 디메틸폴리실록산;
오가노폴리실록산(B-1): 분자의 양 말단이 트리메틸실록시 그룹으로 캡핑된, 점도 40의 메틸하이드로겐폴리실록산;
백금형 촉매(C-1): 백금 1,3-디비닐-1,1,3,3-테트라메틸디실록산 착물의 1,3-디비닐-1,1,3,3-테트라메틸디실록산 용액;
충전제(D-1): 평균 입자 직경이 0.5㎛인 구형 미세 실리카 분말;
충전제(D-2): 평균 입자 직경이 8㎛인 구형 미세 실리카 분말;
충전제(D-3): 평균 입자 직경이 10㎛인 구형 미세 실리카 분말;
충전제(D-4): BET 비표면적이 200m2/g인 훈증 실리카;
경화 억제제: 2-페닐-3-부틴-2-올;
접착 촉진제: 평균 단위식이
Figure 112009064392434-pct00005
인 실록산 화합물
안료: 카본 블랙.
[실리콘 고무 조성물의 점도]
25℃에서의 실리콘 고무 조성물의 점도는 BS형 회전 점도계(Tokimec Co. 제품; 모델 BS; Rotor No. 7; 회전수: 2.5rpm)를 사용하여 측정하였다.
[실리콘 고무 조성물의 경화도]
실리콘 고무 조성물의 경화도는 큐라스토미터(curastometer)(JSR company 제품)를 사용하여 여러 측정 온도(80℃, 100℃ 및 120℃)에서 측정하였다. 금형이 닫힌 후에 가교결합으로부터 생성된 토크(torque)가 나타나기 시작하는 시간을 IP 값(초)으로서 측정하였고, 토크가 최종 경화에 도달할 수 있는 토크의 90%일 때의 시간을 T90 값(초)으로서 측정하였다.
[실리콘 고무의 복소 탄성률]
실리콘 고무는 실리콘 고무 조성물을 30kgf/cm2의 하중하에 120℃에서 5분 동안 압축 성형시킨 다음, 당해 생성물을 오븐에서 120℃에서 1시간 동안 다시 열 처리하여 제조하였다. 복소 탄성률은 점탄성 측정기(전단 파수 1Hz, 변형률 0.5%)를 사용하여 측정하였다.
[실리콘 고무의 열팽창률]
상기한 방법에 의해 제조된 실리콘 고무의 열팽창률은 50 내지 150℃ 범위 내의 측정 온도에서 열기계적 분석기(TMA)를 사용하여 측정하였다.
[실시예 1]
본 실시예에서, 도 3에 나타낸 유형의 반도체 소자를 사용하였다. 보다 구체적으로, 35㎛ 두께의 에폭시 수지 다이 결합제 층을 통해 반도체 칩(8mm × 14mm)을 폴리이미드 수지 인쇄 회로판(70mm × 160mm)에 고정시켰다. 인쇄 회로판은 17㎛ 두께의 에폭시 수지 접착제 층을 통해 18㎛ 두께의 구리 호일을 75㎛ 두께의 폴리이미드 수지 필름 위에 도포시킴으로써 형성된 적층 구조물로 이루어졌다. 이후, 회로 패턴을 상기한 호일로부터 제조하였다. 회로 패턴의 와이어 결합을 위해 요구되는 부분을 제거하고, 인쇄 회로판의 표면을 감광성 납땜 마스크로 피복하였다. 반도체 소자의 회로 패턴과 칩 범프는 전기적으로 상호접속시키고, 48개의 금 결합 와이어들을 통해 와이어 결합하였다. 전체로, 18개 칩의 세개 블록으로 각각 분할된 54개의 반도체 칩은 인쇄 회로판에 고정하고, 와이어 결합에 의해 개별적인 와이어 패턴 내에 형성하였다.
표 1에 나타낸 성분들을 갖는 이액형 실리콘 고무 조성물의 액체(A)와 액체(B)를 1:1 중량 비로 혼합하여 제조된 실리콘 고무 조성물(I)을 실온에서 20g의 양으로 폴리이미드 수지 회로판 위의 소정의 장소에 도포하였다. 상기한 액체 성분들을 고정식 혼합기 핸드건(handgun)으로 혼합하였다. 이후, 인쇄 회로판을 도 1에 나타낸 유형의 압축 성형기의 하부 금형 내에 위치시켰다. 상기한 성형기의 상부 금형과 하부 금형을 테트라플루오로에틸렌 수지로부터 제조된 박리 필름으로 피복시키고, 필름을 공기 흡입에 의해 밀봉 표면에 압축시켰다. 50kgf/cm2의 하중하에 80℃에서 2분 동안 인쇄 회로판을 클램핑한 상태에서 성형을 수행하였다. 이후, 금형을 개방하고, 제품을 금형으로부터 제거한 다음, 오븐에서 120℃에서 1시간 동안 열 처리하였다. 그 결과, 반도체 칩의 표면들 위에 500㎛ 두께의 실리콘 고무 층을 갖는 밀봉된 반도체 소자가 제조되었다. 수득한 반도체 소자의 특성들을 표 4에 나타낸다.
[실시예 2]
실리콘 고무 조성물(I) 대신에, 표 1에 나타낸 성분들을 갖는 이액형 실리콘 고무 조성물의 액체(A)와 액체(B)를 1:1 중량 비로 혼합하여 제조된 실리콘 고무 조성물(II)을 사용하는 것을 제외하고는, 반도체 소자를 실시예 1에서와 동일한 방식으로 제조하였다. 수득한 반도체 소자의 특성들을 표 4에 나타낸다.
Figure 112009064392434-pct00015
[실시예 3]
실리콘 고무 조성물(I) 대신에, 표 2에 나타낸 성분들을 갖는 일액형 실리콘 고무 조성물(III)을 사용하고, 50kgf/cm2의 압력하에 120℃에서 4분 동안 압축 성형 시킨 후에, 생성물을 오븐에서 120℃에서 1시간 동안 추가로 열 처리하는 것을 제외하고는, 반도체 소자를 실시예 1에서와 동일한 방식으로 제조하였다. 수득한 반도체 소자의 특성들을 표 4에 나타낸다.
[비교 실시예 1]
실리콘 고무 조성물(I) 대신에, 표 2에 나타낸 성분들을 갖는 일액형 실리콘 고무 조성물(IV)을 사용하고, 50kgf/cm2의 압력하에 120℃에서 4분 동안 압축 성형 시킨 후에, 조성물을 오븐에서 120℃에서 1시간 동안 추가로 열 처리하는 것을 제외하고는, 반도체 소자를 실시예 1에서와 동일한 방식으로 제조하였다. 수득한 반도체 소자의 특성들을 표 4에 나타낸다.
[비교 실시예 2]
실리콘 고무 조성물(I) 대신에, 표 2에 나타낸 성분들을 갖는 일액형 실리콘 고무 조성물(V)을 사용하고, 50kgf/cm2의 압력하에 120℃에서 4분 동안 압축 성형 시킨 후에, 조성물을 오븐에서 120℃에서 1시간 동안 추가로 열 처리하는 것을 제외하고는, 반도체 소자를 실시예 1에서와 동일한 방식으로 제조하였다. 수득한 반도체 소자의 특성들을 표 4에 나타낸다.
Figure 112009064392434-pct00016
[비교 실시예 3]
실리콘 고무 조성물(I) 대신에, 표 3에 나타낸 특성들을 갖는 액상 에폭시 수지 조성물(Hitachi Chemical Co., Ltd의 CEL-C-7400)을 사용하고, 50kgf/cm2의 하중하에 170℃에서 5분 동안 압축 성형 시킨 후에, 생성물을 오븐에서 150℃에서 1시간 동안 추가로 열 처리하는 것을 제외하고는, 반도체 소자를 실시예 1에서와 동일한 방식으로, 반도체 칩을 400㎛ 두께의 에폭시 수지 경화물로 밀봉시켜 제조하였다. 수득한 반도체 소자의 특성들을 표 4에 나타낸다.
특성 액상 경화성 에폭시 수지 조성물
경화 전
외관
검정색 페이스트
점도(Paㆍs) 30
경화 후
외관
검정색
경도[A형 듀로미터(Durometer)] 〉90
복소 탄성률(GPa) 7
열팽창률(ppm/℃) 6(실온 내지 90℃)
25℃에서의 액상 경화성 실리콘 조성물의 점도는 BS형 회전 점도계(Tokimec Co. 제품, rotor No. 7, 회전수 10rpm)를 사용하여 측정하였다..
에폭시 수지 경화물은 액상 경화성 에폭시 수지 조성물을 50kgf/cm2의 하중하에 170℃의 온도에서 5분 동안 압축 성형시킨 다음, 생성물을 오븐에서 150℃에서 1시간 동안 열 처리하여 형성하였다. 경도는 JIS K 6253에 따라 A형 듀로미터를 사용하여 측정하였다. 25℃에서의 복소 탄성률은 점탄성 측정기(전단 파수 1Hz, 변형률 0.5%)를 사용하여 측정하였다. 열팽창률은 실온 내지 90℃의 온도 범위 내에서 열기계적 분석기(TMA)를 사용하여 측정하였다.
실시예 비교 실시예
1 2 3 1 2 3
외관 및 충전성 O O O △ △ O
요곡(mm) 0.2 0.3 0.5 0.6 0.8 5
절단성 O O △ XX XX O
[산업상이용가능성]
본 발명의 방법은, 밀봉 물질에서 공극 형성을 방지하고, 소자를 밀봉시키는 실리콘 경화물의 두께를 정확히 조절하고, 결합 와이어들을 단선 및 바람직하지 않은 접촉으로부터 보호하며, 반도체 칩과 인쇄 회로판의 요곡을 감소시키는, 밀봉된 반도체 소자의 효율적인 제조방법을 제공한다. 특히, 본 발명은, 반도체 칩과 인쇄 회로판의 요곡을 감소시키기 위해 요구되는 비교적 저온에서 경화성 실리콘 조성물을 압축 성형시키는, 밀봉된 반도체 소자의 상기 제조방법을 제공한다. 따라서, 본 발명의 방법은 전자 장치의 소형화 및 박형화에 적합하다.

Claims (12)

  1. 반도체 소자를 금형 내에 위치시키고, 금형과 반도체 소자 사이의 공간에 충전된 경화성 실리콘 조성물[여기서, 경화성 실리콘 조성물은 분자당 2개 이상의 알케닐 그룹을 갖는 오가노폴리실록산(A), 분자당 2개 이상의 규소 결합된 수소원자를 갖는 오가노폴리실록산(B), 백금형 촉매(C) 및 충전제(D)를 포함하며, 이때 성분(A)이 화학식 RSiO3/2의 실록산 단위(여기서, R은 1가 탄화수소 그룹이다) 및/또는 화학식 SiO4/2의 실록산 단위를 함유하거나; 성분(B)이 화학식 R'SiO3/2의 실록산 단위(여기서, R'는 수소원자이거나, 지방족 불포화 탄소-탄소 결합을 포함하지 않는 1가 탄화수소이다) 및/또는 화학식 SiO4/2의 실록산 단위를 함유하거나; 또는 성분(A) 및 성분(B) 모두가 상기 실록산 단위들을 함유한다]을 압축 성형시킴을 포함하는, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 성분(A)이 화학식 RSiO3/2의 실록산 단위(여기서, R은 1가 탄화수소 그룹이다) 및/또는 화학식 SiO4/2의 실록산 단위를 함유하고, 표준 폴리스티렌 환산 중량 평균 분자량이 1500 이상이거나; 성분(B)이 화학식 R'SiO3/2의 실록산 단위(여기서, R'는 수소원자이거나, 지방족 불포화 탄소-탄소 결합을 포함하지 않는 1가 탄화수소이다) 및/또는 화학식 SiO4/2의 실록산 단위를 함유하고, 표준 폴리스티렌 환산 중량 평균 분자량이 1500 이상이거나; 또는 성분(A) 및 성분(B) 모두가 상기 실록산들을 함유하고, 표준 폴리스티렌 환산 중량 평균 분자량이 1500 이상인, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  3. 제1항에 있어서, 경화성 실리콘 조성물 중에서 성분(D)의 양이 60중량% 이상인, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 경화성 실리콘 조성물이 성분(B) 부재하에 주성분으로서 성분(A), 성분(C) 및 성분(D)을 포함하는 조성물과, 성분(C) 부재하에 주성분으로서 성분(B) 및 성분(D)을 포함하는 또 다른 조성물로 이루어진 이액형 조성물인, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  5. 제1항에 있어서, 반도체 소자를 하부 금형 내에 위치시키고, 경화성 실리콘 조성물을 상부 금형과 반도체 소자 사이의 공간에 공급한 다음, 반도체 소자를 상부 금형과 하부 금형 사이에 클램핑시키고, 경화성 실리콘 조성물을 압축 성형시키는, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  6. 제1항에 있어서, 실리콘 경화물의 복소 탄성률이 1GPa 이하인, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 2개 이상의 반도체 소자를 밀봉시킨 다음, 수득한 밀봉된 어셈블리를 개별적인 밀봉된 반도체 소자로 절단하는, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  8. 제1항에 있어서, 밀봉되지 않은 반도체 소자가, 결합 와이어들을 통해 전기적으로 상호접속된 인쇄 회로판 위의 반도체 칩들을 포함하는, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제8항에 있어서, 경화성 실리콘 조성물을 인쇄 회로판 위의 반도체 칩에 공급하고, 반도체 칩들과 결합 와이어들 사이의 접속부를 실리콘 경화물로 밀봉하는, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  10. 제1항에 있어서, 금형의 내부면이 부착성 박리 필름으로 피복되는, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제10항에 있어서, 상기 박리 필름이 공기 흡입에 의해 금형의 내부면에 부착되는, 실리콘 경화물로 밀봉된 반도체 소자의 제조방법.
  12. 제1항 내지 제11항 중의 어느 한 항에 따르는 방법에 의해 제조된 반도체 소자.
KR1020067012535A 2003-12-22 2004-12-07 반도체 소자 및 이의 제조방법 KR101313671B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00424821 2003-12-22
JP2003424821A JP5101788B2 (ja) 2003-12-22 2003-12-22 半導体装置の製造方法および半導体装置
PCT/JP2004/018548 WO2005062368A1 (en) 2003-12-22 2004-12-07 Semiconductor device and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20070003800A KR20070003800A (ko) 2007-01-05
KR101313671B1 true KR101313671B1 (ko) 2013-10-02

Family

ID=34708797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067012535A KR101313671B1 (ko) 2003-12-22 2004-12-07 반도체 소자 및 이의 제조방법

Country Status (7)

Country Link
US (1) US7651958B2 (ko)
EP (1) EP1709673B1 (ko)
JP (1) JP5101788B2 (ko)
KR (1) KR101313671B1 (ko)
CN (1) CN100409420C (ko)
TW (1) TWI354336B (ko)
WO (1) WO2005062368A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210051221A (ko) * 2019-10-30 2021-05-10 주식회사 엘지화학 열전도성을 갖는 실리콘 수지 조성물

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931366B2 (ja) 2005-04-27 2012-05-16 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
JP5392805B2 (ja) * 2005-06-28 2014-01-22 東レ・ダウコーニング株式会社 硬化性オルガノポリシロキサン樹脂組成物および光学部材
JP5207591B2 (ja) 2006-02-23 2013-06-12 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP5285846B2 (ja) 2006-09-11 2013-09-11 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
TWI361205B (en) * 2006-10-16 2012-04-01 Rohm & Haas Heat stable aryl polysiloxane compositions
JP4623322B2 (ja) * 2007-12-26 2011-02-02 信越化学工業株式会社 光半導体ケース形成用白色熱硬化性シリコーン樹脂組成物並びに光半導体ケース及びその成形方法
JP6088138B2 (ja) * 2008-06-06 2017-03-01 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． シリコーンラバー状材料を含むパターンが形成されたスタンプ層の製造方法、スタンプ層、及びスタンプ層を含む印刷デバイス
US7829004B2 (en) * 2008-07-15 2010-11-09 Asm Technology Singapore Pte Ltd Transfer molding method and system for electronic devices
JP4911143B2 (ja) * 2008-08-15 2012-04-04 信越化学工業株式会社 高温耐性接着剤組成物、基板の接着方法、及び３次元半導体装置
JP2010153095A (ja) * 2008-12-24 2010-07-08 Showa Shinku:Kk イオンガン
US8427269B1 (en) * 2009-06-29 2013-04-23 VI Chip, Inc. Encapsulation method and apparatus for electronic modules
DE102010047454A1 (de) * 2010-10-04 2012-04-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Silikonfolie, Silikonfolie und optoelektronisches Halbleiterbauteil mit einer Silikonfolie
EP2577727B1 (en) * 2011-09-02 2016-03-16 SanDisk Semiconductor (Shanghai) Co., Ltd. Method for forming color images on memory devices
US8875978B2 (en) * 2012-02-11 2014-11-04 International Business Machines Corporation Forming constant diameter spherical metal balls
JP2013232580A (ja) * 2012-05-01 2013-11-14 Dow Corning Toray Co Ltd 熱硬化性フィルム状シリコーン封止材
JPWO2013183671A1 (ja) * 2012-06-08 2016-02-01 日立化成株式会社 半導体装置の製造方法
JP2014082284A (ja) 2012-10-15 2014-05-08 Dow Corning Toray Co Ltd 凸状硬化物及び基材を備える一体化物の製造方法
US9470395B2 (en) 2013-03-15 2016-10-18 Abl Ip Holding Llc Optic for a light source
US10807329B2 (en) 2013-05-10 2020-10-20 Abl Ip Holding Llc Silicone optics
JP6298719B2 (ja) * 2014-06-09 2018-03-20 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
JP6412776B2 (ja) * 2014-11-19 2018-10-24 アピックヤマダ株式会社 樹脂モールド装置
CN106449513B (zh) * 2016-11-11 2023-04-21 华南理工大学 一种防过热csp荧光膜片模压装置及方法
TWI742840B (zh) * 2020-09-08 2021-10-11 友厚新科技股份有限公司 晶片貼膠方法及其裝置
CN114400189B (zh) * 2022-03-25 2022-06-21 深圳市铨天科技有限公司 一种存储芯片的固化封装设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064027A (en) * 1973-09-28 1977-12-20 Dow Corning Corporation UV curable composition
US20020015748A1 (en) 1999-03-26 2002-02-07 Fumio Miyajima Resin molding machine and method of resin molding
US6509423B1 (en) * 2001-08-21 2003-01-21 Dow Corning Corporation Silicone composition and cured silicone product

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55110155A (en) * 1979-02-16 1980-08-25 Toray Silicone Co Ltd Organopolysiloxane composition forming releasable film
JPH06145525A (ja) * 1992-11-05 1994-05-24 Toray Dow Corning Silicone Co Ltd 硬化性オルガノポリシロキサン組成物
JP2739407B2 (ja) * 1993-02-09 1998-04-15 信越化学工業株式会社 低弾性率シリコーンゲル組成物及びそのゲル状硬化物
JP3516764B2 (ja) 1995-03-08 2004-04-05 アピックヤマダ株式会社 リリースフィルムを用いる樹脂モールド装置及び樹脂モールド方法
JP3592825B2 (ja) 1996-02-07 2004-11-24 東レ・ダウコーニング・シリコーン株式会社 硬化性エポキシ樹脂組成物および電子部品
JPH1177733A (ja) 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JP2002265786A (ja) * 2001-03-09 2002-09-18 Dow Corning Toray Silicone Co Ltd 硬化性オルガノポリシロキサン組成物、および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064027A (en) * 1973-09-28 1977-12-20 Dow Corning Corporation UV curable composition
US20020015748A1 (en) 1999-03-26 2002-02-07 Fumio Miyajima Resin molding machine and method of resin molding
US6509423B1 (en) * 2001-08-21 2003-01-21 Dow Corning Corporation Silicone composition and cured silicone product

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210051221A (ko) * 2019-10-30 2021-05-10 주식회사 엘지화학 열전도성을 갖는 실리콘 수지 조성물
KR102522180B1 (ko) * 2019-10-30 2023-04-14 주식회사 엘지화학 열전도성을 갖는 실리콘 수지 조성물

Also Published As

Publication number Publication date
TWI354336B (en) 2011-12-11
KR20070003800A (ko) 2007-01-05
EP1709673A1 (en) 2006-10-11
US20070216021A1 (en) 2007-09-20
TW200536026A (en) 2005-11-01
CN100409420C (zh) 2008-08-06
CN1898786A (zh) 2007-01-17
WO2005062368A1 (en) 2005-07-07
JP2005183788A (ja) 2005-07-07
US7651958B2 (en) 2010-01-26
EP1709673B1 (en) 2013-03-13
JP5101788B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
KR101313671B1 (ko) 반도체 소자 및 이의 제조방법
KR101349619B1 (ko) 반도체 장치의 제조방법 및 이로부터 제조한 반도체 장치
EP1812972B1 (en) Method of manufacturing an optical semiconductor device
JP4607429B2 (ja) 半導体装置の製造方法および半導体装置
EP1231242A1 (en) Curable organosiloxane compositions and semiconductor devices
KR101168861B1 (ko) 반도체 장치 및 이의 제조방법
CN104851826A (zh) 真空层压装置及半导体装置的制造方法
KR20170052649A (ko) 경화성 실리콘 조성물, 그 경화물 및 광 반도체 장치
JPH11181289A (ja) 硬化性シリコーン組成物および電子部品
JP2004043814A (ja) シリコーン系接着性シート、半導体チップと該チップ取付部の接着方法、および半導体装置
EP2305755A1 (en) Resin composition
CN105609429A (zh) 半导体装置的制造方法及半导体装置
KR100637611B1 (ko) 접착제 및 반도체 장치
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP4775993B2 (ja) 半導体素子封止剤、半導体装置および半導体装置の実装方法
KR20240051216A (ko) 경화성 실리콘 조성물, 그의 경화물, 및 그의 제조방법
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120530

Effective date: 20130720

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 7