JP4775993B2 - 半導体素子封止剤、半導体装置および半導体装置の実装方法 - Google Patents
半導体素子封止剤、半導体装置および半導体装置の実装方法 Download PDFInfo
- Publication number
- JP4775993B2 JP4775993B2 JP2004105620A JP2004105620A JP4775993B2 JP 4775993 B2 JP4775993 B2 JP 4775993B2 JP 2004105620 A JP2004105620 A JP 2004105620A JP 2004105620 A JP2004105620 A JP 2004105620A JP 4775993 B2 JP4775993 B2 JP 4775993B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- component
- group
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、常温で液状ないしペースト状の熱硬化性シリコーン組成物である、半田付けで実装される半導体装置内の半導体素子封止剤；少なくとも半導体素子とボンデイングワイヤが該半導体素子封止剤の加熱硬化物で封止されており、搭載基板へハンダ付けにより実装される半導体装置；特には半田ボールもしくはバンプを具備しているＢＧＡ型もしくはＣＳＰ型半導体装置；少なくとも半導体素子とボンデイングワイヤが前記半導体素子封止剤の加熱硬化物で封止されており、半田ボールもしくはバンプを具備しているＢＧＡ型もしくはＣＳＰ型半導体装置；および、ハンダリフローにより搭載基板への実装を行うＢＧＡ型もしくはＣＳＰ型半導体装置の実装方法に関する。
半導体素子封止剤は、半導体素子を電気的、機械的および化学的に保護し、またエポキシ樹脂やフェノール樹脂等のモールド樹脂からの不純物イオンや水分の移行を防止し、さらにモールド樹脂から半導体素子への応力集中によるアルミニウム，金，銅等のボンディングワイヤの切断やパッシベーションクラックを防止するために半導体素子の表面やその周辺に施される。
従来、このような半導体素子封止剤としては、加熱下での硬化が迅速であり、半導体素子に対する密着性が良好であり、応力緩和性が優れ、吸水率が低く、電気絶縁性が優れていることからヒドロシリル化反応硬化性シリコーン組成物が一般に使用されており、これを用いた半導体装置が多数提案されている（例、特許第２６０８４０７号公報、特許第３２０７９２９号公報参照）。
これらの半導体素子封止剤であるヒドロシリル化反応硬化性シリコーン組成物中のヒドロシリル化反応触媒は、塩化白金酸、塩化白金酸と１，３‐ジビニルテトラメチルジシロキサンの錯体、あるいは１，３‐ジビニルテトラメチルジシロキサンの白金錯体が一般的である。かかる白金系触媒を含有するヒドロシリル化反応硬化性シリコーン組成物は、加熱下では迅速に硬化するが、硬化開始温度が約１００℃というように低いため、特開平８−３４０１６４号公報に開示されているようなＢＧＡ型半導体装置やＣＳＰ型半導体装置の半導体素子のモールド、封止に使用すると、これら半導体装置を半田付けやソルダーリフローにより搭載用基板に実装するときに、硬化のための加熱温度と、半田付け温度やソルダーリフロー温度（約２４０〜２６５℃）との温度差がきわめて大きい。そのため半田付けやソルダーリフロー時に半導体封止剤の加熱硬化物に発生する内部応力が大きくなり、半導体素子、例えばシリコンチップや、ハンダボールにクラックが発生する、ボンデイングワイヤが断線するといった問題があることに気付いた。その対策としてヒドロシリル化反応硬化性シリコーン組成物中のヒドロシリル化触媒量を減らし、硬化遅延剤を添加することにより、硬化開始温度を低くするという方法があり得るが、硬化反応が迅速に終了せず、そのために封止された半導体素子が半田付け温度やハンダリフロー温度まで昇温した際に該封止剤内に発生する内部応力が大きくなり、同様の問題が発生することに気付いた。
そこで、本発明者らは、上記問題点を解決するために鋭意研究した結果、本発明に到達した。すなわち、本発明の目的は、少なくとも半導体素子とボンデイングワイヤを封止した半導体素子封止剤の加熱硬化物が、半田付け温度やハンダリフロー時の高温に曝されても発生する内部応力が小さく、シリコンチップのような半導体素子やボンデイングワイヤが断線するといった問題がない半導体素子封止剤を提供することにある。さらには、少なくとも半導体素子とボンデイングワイヤを封止した封止剤の加熱硬化物が半田付け温度やハンダリフロー時の高温に曝されても発生する内部応力が小さく、シリコンチップのような半導体素子にクラックが発生する、ボンデイングワイヤが断線するといった問題がない半導体装置、特にはＢＧＡ型もしくはＣＳＰ型半導体装置およびその実装方法を提供することにある。
本発明は、(1)（Ａ）常温で液状であり一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサン １００重量部、（Ｂ）一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノポリシロキサン｛（Ｂ）成分は、（Ａ）成分中のアルケニル基１個に対して、（Ｂ）成分中のケイ素原子結合水素原子が０．５〜１０個となる量である。｝、（Ｃ）触媒量の白金(II)ビス（アセチルアセトナート）、（Ｄ）充填剤 ０〜４００重量部および（Ｅ）有機ケイ素化合物系接着促進剤 ０〜１０重量部からなり、常温で液状ないしペースト状であり熱硬化性である、半田付けで実装される半導体装置内の半導体素子封止剤。
(2) 少なくとも半導体素子とボンデイングワイヤが(1)記載の半導体素子封止剤の加熱硬化物で封止されており、搭載基板へハンダ付けにより実装されるものであることを特徴とする、半導体装置。
(3) 少なくとも半導体素子とボンデイングワイヤが(1)記載の半導体素子封止剤の加熱硬化物で封止されており、半田ボールもしくはバンプを具備していることを特徴とする、半田付けで実装されるＢＧＡ型もしくはＣＳＰ型半導体装置。
(4) ハンダリフローにより搭載基板への実装を行うことを特徴とする、(3)記載のＢＧＡ型もしくはＣＳＰ型半導体装置の実装方法。；に関する。
(2) 少なくとも半導体素子とボンデイングワイヤが(1)記載の半導体素子封止剤の加熱硬化物で封止されており、搭載基板へハンダ付けにより実装されるものであることを特徴とする、半導体装置。
(3) 少なくとも半導体素子とボンデイングワイヤが(1)記載の半導体素子封止剤の加熱硬化物で封止されており、半田ボールもしくはバンプを具備していることを特徴とする、半田付けで実装されるＢＧＡ型もしくはＣＳＰ型半導体装置。
(4) ハンダリフローにより搭載基板への実装を行うことを特徴とする、(3)記載のＢＧＡ型もしくはＣＳＰ型半導体装置の実装方法。；に関する。
本発明の半導体素子封止剤は、常温で液状ないしペースト状の熱硬化性シリコーン組成物であり、硬化開始温度が高く、かつ硬化反応が迅速に完了するので、半導体素子封止剤の加熱硬化物が半田付け時の温度やハンダリフロー温度まで昇温しても発生する内部応力が小さいという長所がある。本発明の半導体装置、特にはＢＧＡ型もしくはＣＳＰ型半導体装置は、少なくとも半導体素子とボンデイングワイヤが該半導体素子封止剤の加熱硬化物で封止されているので、半導体素子封止剤の加熱硬化物が半田付け時の温度やハンダリフロー温度まで昇温しても発生する内部応力が小さく、信頼性に優れているという長所がある。本発明の半導体装置、特にはBGA型もしくはＣＳＰ型半導体装置の実装方法によると、半導体装置、特にはＢＧＡ型もしくはＣＳＰ型半導体装置を効率と信頼性よく搭載基板に実装することができる。
本発明の半導体素子封止剤において、（Ａ）成分である常温で液状であり一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサンは、その主剤であり、そのケイ素原子結合アルケニル基は（Ｂ）成分中のケイ素原子結合水素原子とヒドロシリル化反応して架橋し、硬化する。このような（Ａ）成分の分子構造は特に限定されず、直鎖状、一部分岐を有する直鎖状、分岐状、網状、３次元状が例示される。直鎖状や、一部分岐を有する直鎖状であるものは硬化するとエラストマー状になる。分岐状や網状、３次元状であるものはオルガノポリシロキサンレジンと称され、硬化すると硬いエラストマー状〜硬質の固体状になる。
（Ａ）成分中のケイ素原子結合アルケニル基は一分子中に少なくとも２個あればよく、その結合位置は限定されず、例えば、分子鎖末端、分子鎖側鎖、分子鎖末端と分子鎖側鎖が挙げられる。（Ａ）成分中のケイ素原子結合アルケニル基としては、具体的には、ビニル基，アリル基，ブテニル基，ペンテニル基，ヘキセニル基が例示される。また（Ａ）成分中のアルケニル基以外の基としては、一価飽和脂肪族炭化水素基および一価芳香族炭化水素基が例示され、具体的には、メチル基，エチル基，プロピル基等のアルキル基；フェニル基，トリル基等のアリール基；ベンジル基，フェネチル基等のアラルキル基；３‐クロロプロピル基，３，３，３‐トリフロロプロピル基等のハロアルキル基が例示されるが、メチル基、ついでフェニル基が好ましい。
（Ａ）成分中のケイ素原子結合アルケニル基は一分子中に少なくとも２個あればよく、その結合位置は限定されず、例えば、分子鎖末端、分子鎖側鎖、分子鎖末端と分子鎖側鎖が挙げられる。（Ａ）成分中のケイ素原子結合アルケニル基としては、具体的には、ビニル基，アリル基，ブテニル基，ペンテニル基，ヘキセニル基が例示される。また（Ａ）成分中のアルケニル基以外の基としては、一価飽和脂肪族炭化水素基および一価芳香族炭化水素基が例示され、具体的には、メチル基，エチル基，プロピル基等のアルキル基；フェニル基，トリル基等のアリール基；ベンジル基，フェネチル基等のアラルキル基；３‐クロロプロピル基，３，３，３‐トリフロロプロピル基等のハロアルキル基が例示されるが、メチル基、ついでフェニル基が好ましい。
（Ａ）成分は、常温において液状である。その粘度は、通常、２５℃において５０〜５００，０００ｍＰａ・ｓの範囲内であることが好ましく、４００〜１００，０００ｍＰａ・ｓの範囲内にあることがより好ましい。かかる（Ａ）成分の具体例として、両末端がジメチルビニルシロキシ基で封鎖されたジメチルポリシロキサン、ジメチルシロキサン・メチルビニルシロキサンコポリマー、メチルフェニルポリシロキサン、メチル（３，３，３‐トリフロロプロピル）ポリシロキサン；両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサンコポリマー；ジメチルシロキサン単位とビニルシロキサン単位とからなるメチルビニルポリシロキサンレジン、トリメチルシロキサン単位とジメチルビニルシロキサン単位とＳｉＯ4/2単位とからなるメチルビニルポリシロキサンレジンがある。これら（Ａ）成分は２種以上を併用してもよい。
かかる（Ａ）成分は、平衡化重合方法や共加水分解法のような従来周知の方法により製造することができるが、通常、未反応原料や副生成物として、オクタメチルテトラシクロシロキサン，デカメチルペンタシクロシロキサン，ドデカメチルヘキサシクロシロキサン等の２００℃で１０mmHg以上の蒸気圧を有する低分子ジメチルシロキサンオリゴマーを約２〜７重量％含有しているので、これらを除去することが好ましい。除去方法としては、例えば、従来周知の製造方法により製造されたオルガノポリシロキサンを薄膜化して、０．５mmHg以下の減圧下で１８０〜３００℃に加熱して低分子シロキサンを留去する方法、オルガノポリシロキサンにメタノール，エタノール，プロパノール，ブタノールあるいはアセトン等の有機溶剤を加えて低分子シロキサンを抽出し除去する方法がある。
（Ｂ）成分である一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノポリシロキサンは、そのケイ素原子結合水素原子が（Ａ）成分のケイ素原子結合アルケニル基に付加して（Ａ）成分を架橋硬化させる。（Ｂ）成分の分子構造は特に限定されず、直鎖状、一部分岐を有する直鎖状、分枝状、環状、網状が例示される。
ケイ素原子結合水素原子は一分子中に少なくとも２個あればよいが、（Ａ）成分中のアルケニル基が２個のときは３個以上ある必要がある。ケイ素原子結合水素原子の結合位置は特に限定されず、例えば、分子鎖末端、分子鎖側鎖、分子鎖末端と分子鎖側鎖が例示される。（Ｂ）成分中のケイ素原子結合水素原子以外の基としては、アルケニル基以外の一価炭化水素基が挙げられ、具体的には、メチル基，エチル基，プロピル基等のアルキル基；フェニル基，トリル基等のアリール基；ベンジル基，フェネチル基等のアラルキル基；３−クロロプロピル基，３，３，３−トリフロロプロピル基等のハロアルキル基が例示される。（Ｂ）成分の粘度は特に限定されず、通常、２５℃において１〜１０，０００ｍＰａ・ｓの範囲内であることが好ましく、さらに５〜１，０００ｍＰａ・ｓの範囲内にあることがより好ましい。（Ｂ）成分の具体例として、両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサンコポリマー、環状メチルハイドロジェンシロキサンオリゴマー、メチルトリス（ジメチルハイドロジェンシロキシ）シラン、テトラ（ジメチルハイドロジェンシロキシ）シランがある。これら（Ｂ）成分は２種以上を併用してもよい。
ケイ素原子結合水素原子は一分子中に少なくとも２個あればよいが、（Ａ）成分中のアルケニル基が２個のときは３個以上ある必要がある。ケイ素原子結合水素原子の結合位置は特に限定されず、例えば、分子鎖末端、分子鎖側鎖、分子鎖末端と分子鎖側鎖が例示される。（Ｂ）成分中のケイ素原子結合水素原子以外の基としては、アルケニル基以外の一価炭化水素基が挙げられ、具体的には、メチル基，エチル基，プロピル基等のアルキル基；フェニル基，トリル基等のアリール基；ベンジル基，フェネチル基等のアラルキル基；３−クロロプロピル基，３，３，３−トリフロロプロピル基等のハロアルキル基が例示される。（Ｂ）成分の粘度は特に限定されず、通常、２５℃において１〜１０，０００ｍＰａ・ｓの範囲内であることが好ましく、さらに５〜１，０００ｍＰａ・ｓの範囲内にあることがより好ましい。（Ｂ）成分の具体例として、両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサンコポリマー、環状メチルハイドロジェンシロキサンオリゴマー、メチルトリス（ジメチルハイドロジェンシロキシ）シラン、テトラ（ジメチルハイドロジェンシロキシ）シランがある。これら（Ｂ）成分は２種以上を併用してもよい。
（Ｂ）成分の配合量は、（Ａ）成分中のアルケニル基１個に対して、（Ｂ）成分中のケイ素原子結合水素原子が０．５〜１０個となる量であり、好ましくは０．５〜５個となる量であり、より好ましくは０．７〜２個となる量である。（Ｂ）成分の配合量は、通常、（Ａ）成分の５重量％以下である。かかる（Ｂ）成分も（Ａ）成分と同様にメチルシロキサンオリゴマーを含有しているため、例えば、０．５mmHg以下の減圧下で１８０〜３００℃に加熱してメチルシロキサンオリゴマーを留去することが好ましい。
（Ｃ）成分である白金(II)ビス（アセチルアセトナート）は、本発明の半導体素子封止剤の特徴ある成分であり、（Ａ）成分のケイ素原子結合アルケニル基と（Ｂ）成分のケイ素原子結合水素原子間の付加反応、すなわち、ヒドロシリル化反応の触媒であり、本発明の半導体素子被覆剤を硬化させる作用をする。白金(II)ビス（アセチルアセトナート）は、例えば塩化白金酸の炭化水素溶媒溶液にアセチルアセトンを投入して撹拌し、該炭化水素溶媒を留去することにより容易に製造することができるが、添加量が微量なので、炭化水素溶剤に溶解して使用することが好ましい。なお、（Ｃ）成分の添加量は触媒量であり、所望の硬化速度が得られるように適宣調節すればよいが、良好な硬化物を得るために、（Ａ）成分１００重量部に対して、（Ｃ）成分中の白金金属量として１〜１００重量ｐｐｍの範囲であることが好ましい。
（Ｄ）成分である充填剤は、半導体素子封止剤を粘ちょうにし、硬化物に適当な硬度と強度を与えための任意成分である。（Ｄ）成分は、（Ａ）成分と（Ｂ）成分のヒドロシリル化反応を阻害しないものであれば、特に限定されないが、通常、半導体素子のα線によるソフトエラーを抑えるために、ウラン、トリウム等の含有量の少ない充填剤が好ましく、具体的には、ヒュ−ムドシリカ，疎水化処理したヒュ−ムドシリカ，疎水化処理した沈降性シリカのような補強性シリカ；石英粉末、球状シリカ粉末が好ましい。酸化マグネシウム粉末、炭酸カルシウム粉末、二酸化チタン粉末，アルミナ粉末等の増量充填剤であってもよい。（Ｄ）成分の配合量は（Ａ）成分１００重量部当たり０〜４００重量部であるが、その増粘性、補強性、比重、電気特性等を考慮して適切な量を選ぶとよい。補強性シリカは増粘性が大きいので、通常０〜３０重量部であり、増量充填剤は通常０〜２００重量部である。（Ｄ）成分は、２種以上を併用してもよい。
（Ｅ）成分である有機ケイ素化合物系接着促進剤は、半導体素子封止剤が硬化するときの半導体素子等への接着性を向上させるための任意成分である。代表例として、アルケニル基、メタクリロキシアルキル基、グリシドキシアルキル基およびケイ素原子結合水素原子からなる群から選択される基とケイ素原子結合アルコキシ基とを有する有機ケイ素化合物がある。有機ケイ素化合物は、シラン、シロキサンオリゴマー、ポリシロキサンのいずれであってもよい。このような（Ｅ）成分の有機ケイ素化合物系接着促進剤として、具体的には、式：ＣＨ2＝ＣＨ‐Ｓｉ（ＯＣＨ3）3、ＣＨ2＝ＣＨ‐ＣＨ2‐Ｓｉ（ＯＣ2Ｈ5）3で例示されるアルケニル基とケイ素原子結合アルコキシ基とを有するオルガノシラン、アルケニル基とケイ素原子結合アルコキシ基とを有するオルガノシロキサンオリゴマー
；式： ＣＨ2＝ＣＨ（ＣＨ３）ＣＯＯ‐（ＣＨ2）３‐Ｓｉ（ＯＣ2Ｈ5）3
で示されるメタクリロキシアルキル基とケイ素原子結合アルコキシ基とを有するオルガノシラン、メタクリロキシアルキル基とケイ素原子結合アルコキシ基とを有するオルガノシロキサンオリゴマー；
式：３‐グリシドキシプロピルトリメトキシシランで例示されるケイ素原子結合アルコキシ基とエポキシ基とを有するオルガノシラン、３‐グリシドキシプロピル基とケイ素原子結合アルコキシ基を有するオルガノシロキサンオリゴマー；
式：ＨＳｉ（ＯＣ2Ｈ5）3で例示されるケイ素原子結合水素原子とケイ素原子結合アルコキシ基とを有する有機ケイ素化合物、ケイ素原子結合水素原子とケイ素原子結合アルコキシ基とを有するオルガノシロキサンオリゴマー；
シロキサン単位式：(ViMeSiO2/2)a(MeO1/2)b(GSiO3/2)c
（式中、Viはビニル基、Meはメチル基、Gはグリシジドキシプロピル基、ａ、ｂおよびｃは1以下の正数であり合計１である。）で示されるオルガノシロキサンオリゴマー、
シロキサン単位式：(ViMeSiO2/2)a(MeO1/2)b(GSiO3/2)c(Me2SiO2/2)d
（式中、ｄは正数であり、他は上記どおりである。）で示されるオルガノシロキサンオリゴマーが例示される。（Ｅ）成分は低粘度液状であることが好ましく、２５℃において１〜５００mPa・sの範囲内であることが好ましい。
（Ｅ）成分の配合量は、（Ａ）成分１００重量部に対して、０〜１０重量部の範囲であり、好ましくは０．１〜３．０重量部の範囲である。
；式： ＣＨ2＝ＣＨ（ＣＨ３）ＣＯＯ‐（ＣＨ2）３‐Ｓｉ（ＯＣ2Ｈ5）3
で示されるメタクリロキシアルキル基とケイ素原子結合アルコキシ基とを有するオルガノシラン、メタクリロキシアルキル基とケイ素原子結合アルコキシ基とを有するオルガノシロキサンオリゴマー；
式：３‐グリシドキシプロピルトリメトキシシランで例示されるケイ素原子結合アルコキシ基とエポキシ基とを有するオルガノシラン、３‐グリシドキシプロピル基とケイ素原子結合アルコキシ基を有するオルガノシロキサンオリゴマー；
式：ＨＳｉ（ＯＣ2Ｈ5）3で例示されるケイ素原子結合水素原子とケイ素原子結合アルコキシ基とを有する有機ケイ素化合物、ケイ素原子結合水素原子とケイ素原子結合アルコキシ基とを有するオルガノシロキサンオリゴマー；
シロキサン単位式：(ViMeSiO2/2)a(MeO1/2)b(GSiO3/2)c
（式中、Viはビニル基、Meはメチル基、Gはグリシジドキシプロピル基、ａ、ｂおよびｃは1以下の正数であり合計１である。）で示されるオルガノシロキサンオリゴマー、
シロキサン単位式：(ViMeSiO2/2)a(MeO1/2)b(GSiO3/2)c(Me2SiO2/2)d
（式中、ｄは正数であり、他は上記どおりである。）で示されるオルガノシロキサンオリゴマーが例示される。（Ｅ）成分は低粘度液状であることが好ましく、２５℃において１〜５００mPa・sの範囲内であることが好ましい。
（Ｅ）成分の配合量は、（Ａ）成分１００重量部に対して、０〜１０重量部の範囲であり、好ましくは０．１〜３．０重量部の範囲である。
本発明の半導体素子封止剤は、上記（Ａ）成分〜（Ｃ）成分、（Ａ）成分〜（Ｄ）成分、あるいは（Ａ）成分〜（Ｅ）成分を均一に混合することにより製造することができる。（Ａ）成分〜（Ｅ）成分以外の成分として、常温での硬化を防止し加熱時の硬化速度を調節するための付加反応抑制剤、顔料、耐熱剤、イオン捕捉剤等を配合してもよい。
付加反応抑制剤として、３−メチル−１−ブチン−３−オール、３,５−ジメチル−１−ヘキシン−３−オール、フェニルブチノール等のアルキンアルコール；３−メチル−３−ペンテン−１−イン、３,５−ジメチル−３−ヘキセン−１−イン等のエンイン化合物；１,３,５,７−テトラメチル−１,３,５,７−テトラビニルシクロテトラシロキサン、１,３,５,７−テトラメチル−１,３,５,７−テトラヘキセニルシクロテトラシロキサン、ベンゾトリアゾールが例示される。付加反応抑制剤の配合量は、組成物の常温での硬化を防止し加熱時に硬化可能となる量であればよいが、目安として(Ａ)成分１００重量部当たり０.０００１〜５重量部の範囲内である。
（Ａ）成分〜（Ｃ）成分、（Ａ）成分〜（Ｄ）成分、あるいは（Ａ）成分〜（Ｅ）成分を均一に混合すると硬化反応が室温でも徐々に進行するので、貯蔵安定性を確保するため、例えば、（Ａ）成分と（Ｂ）成分の均一混合物と、（Ａ）成分と（Ｃ）成分の均一混合物とをそれぞれ調製し、使用直前にこれらの混合物を均一に混合する方法を採ってもよい。その際（Ｄ）成分と（Ｅ）成分は、一方または両方の混合物に配合してもよい。
本発明の半導体素子封止剤は、（Ｄ）成分を含有しないときは常温で液状であり、（Ｄ）成分を含有するときは常温でペースト状であり、（Ｄ）成分の配合量が大きくなるにしたがって粘ちょうになる。粘度が大きすぎると半導体素子を封止しにくくなるので、２５℃において１５０Ｐａ・ｓ以下であることが好ましい。本発明の半導体素子封止剤は、硬化触媒が（Ｃ）白金(II) ビス（アセチルアセトナート）であるので、通常のヒドロシリル化反応硬化型シリコーン組成物からなる半導体素子封止剤と違って、約１７５℃以下では硬化せず、約１７５℃から硬化し始め，急速に硬化するという特徴がある。
付加反応抑制剤として、３−メチル−１−ブチン−３−オール、３,５−ジメチル−１−ヘキシン−３−オール、フェニルブチノール等のアルキンアルコール；３−メチル−３−ペンテン−１−イン、３,５−ジメチル−３−ヘキセン−１−イン等のエンイン化合物；１,３,５,７−テトラメチル−１,３,５,７−テトラビニルシクロテトラシロキサン、１,３,５,７−テトラメチル−１,３,５,７−テトラヘキセニルシクロテトラシロキサン、ベンゾトリアゾールが例示される。付加反応抑制剤の配合量は、組成物の常温での硬化を防止し加熱時に硬化可能となる量であればよいが、目安として(Ａ)成分１００重量部当たり０.０００１〜５重量部の範囲内である。
（Ａ）成分〜（Ｃ）成分、（Ａ）成分〜（Ｄ）成分、あるいは（Ａ）成分〜（Ｅ）成分を均一に混合すると硬化反応が室温でも徐々に進行するので、貯蔵安定性を確保するため、例えば、（Ａ）成分と（Ｂ）成分の均一混合物と、（Ａ）成分と（Ｃ）成分の均一混合物とをそれぞれ調製し、使用直前にこれらの混合物を均一に混合する方法を採ってもよい。その際（Ｄ）成分と（Ｅ）成分は、一方または両方の混合物に配合してもよい。
本発明の半導体素子封止剤は、（Ｄ）成分を含有しないときは常温で液状であり、（Ｄ）成分を含有するときは常温でペースト状であり、（Ｄ）成分の配合量が大きくなるにしたがって粘ちょうになる。粘度が大きすぎると半導体素子を封止しにくくなるので、２５℃において１５０Ｐａ・ｓ以下であることが好ましい。本発明の半導体素子封止剤は、硬化触媒が（Ｃ）白金(II) ビス（アセチルアセトナート）であるので、通常のヒドロシリル化反応硬化型シリコーン組成物からなる半導体素子封止剤と違って、約１７５℃以下では硬化せず、約１７５℃から硬化し始め，急速に硬化するという特徴がある。
本発明の半導体素子封止剤は、常温で液状またはペースト状であるので、ディスペンサー、マイクロシリンジ等から容易に吐出したり、押出すことができ、半導体素子の封止に極めて有用である。半導体素子封止剤が半導体素子の上面、側面、下面、上面と側面あるいは下面と側面に接した状態で加熱されると硬化してゲル状、ゴム状または硬質固体状となり、該半導体素子は該半導体素子封止剤の加熱硬化物で封止されることになる。半導体素子は、ボンデイングワイヤによりリードフレームや導電性回路に接続しているので、リードフレームや導電性回路のボンデイングワイヤ取り付け部も該半導体素子封止剤の加熱硬化物で封止されることが好ましい。該半導体素子封止剤の加熱硬化物の厚さは特に限定されず、数μm以上であることが好ましく、通常５０〜５００μm位であり、極端に厚くても差し支えない。
本発明の半導体装置は、基板（例、放熱板、プリント配線基板）に搭載された半導体素子と該半導体素子から延出したボンデイングワイヤとが上記半導体素子封止剤の加熱硬化物で封止されており、好ましくはリードフレーム上のボンデイングパッドやプリント配線（導電性回路）上のボンデイングパッドも該半導体素子封止剤の加熱硬化物で封止されている。この封止物は、さらにエポキシ樹脂やフェノール樹脂等の熱硬化性有機樹脂により樹脂封止されたり、セラミックパッケーシや金属製キャン等により気密封止されていてもよい。本発明の半導体装置は、ソルダーリフローにより搭載基板（実装用基板、マザー基板、マザーボードともいう）に実装できるように、半導体素子が載置された基板や回路基板、プリント配線基板に半田ボールや半田バンプが多数接合されているもの、いわゆるＢＧＡ型半導体装置やＣＳＰ型半導体装置が好ましい。ＢＧＡ型半導体装置は、半導体素子表面が実装用の搭載基板と同一方向を向くフェースアップタイプだけでなく、半導体素子表面が実装用の搭載基板と向かい合うフェースダウンタイプ、いわゆるキャビテイＢＧＡ型半導体装置であってもよい。フェースアップタイプの場合は、半田ボールや半田バンプは通常基板や回路基板、プリント配線基板の裏面に多数接合されている。フェースダウンタイプの場合は、半田ボールや半田バンプは通常回路基板（例、プリント配線基板、多層の回路基板）下面に多数接合されている。半田ボールや半田バンプは、通常格子状に配置されている。ＣＳＰ型半導体装置も上記同様である。なお、回路基板裏面の半田ボールや半田バンプ以外の箇所は、ソルダーレジストにより被覆されていることが好ましい。
しかし、リード線を搭載基板のスルーホールに挿入して半田付けするのであれば、半導体素子が載置された基板（例、放熱板、プリント配線基板）の裏面または表面にリード線が立設されたものであってもよい。また、半導体素子が載置された基板（例、放熱板、プリント配線基板）の裏面を搭載基板に半田付けして実装するものであれば、半導体素子が載置された基板（例、放熱板、プリント配線基板）の裏面や表面にリード線も半田ボールや半田バンプも存在しないものであってもよい。
しかし、リード線を搭載基板のスルーホールに挿入して半田付けするのであれば、半導体素子が載置された基板（例、放熱板、プリント配線基板）の裏面または表面にリード線が立設されたものであってもよい。また、半導体素子が載置された基板（例、放熱板、プリント配線基板）の裏面を搭載基板に半田付けして実装するものであれば、半導体素子が載置された基板（例、放熱板、プリント配線基板）の裏面や表面にリード線も半田ボールや半田バンプも存在しないものであってもよい。
本発明の半導体装置のうちＢＧＡ型もしくはＣＳＰ型半導体装置は、半田ボールもしくはバンプを具備しているので、ソルダーリフローにより搭載基板（実装用基板、マザー基板、マザーボードともいう）に実装できる。ソルダーリフロー時の温度は、鉛含有ソルダーであれば通常２４０〜２５０℃であり、鉛不含有ソルダーであれば通常２５０〜２６５℃である。本発明の半導体装置のうち、半導体素子が載置された基板（例、放熱板、プリント配線基板）の裏面もしくは表面にリード線を有する半導体装置は、該リード線を搭載基板の穴に挿入してハンダ付けすることにより搭載基板に実装できる。本発明の半導体装置のうち、半田ボールもしくはバンプを具備せず、リード線も有しないものは、基板（例、放熱板、プリント配線基板）裏面を搭載基板にハンダ付けすることにより搭載基板に実装できる。
本発明を実施例により詳細に説明する。実施例と比較例中、粘度は２５℃において、スピンドル付き回転式粘度計（Ｖ型回転粘度計）により、スピンドル回転数３０ｒｐｍで測定した。
半導体素子封止剤の加熱硬化特性は、CURELASTOMETER(ＪＳＲ株式会社製)により測定した。
半導体素子封止剤の加熱硬化物の硬さは、金型（キャビティサイズ：縦１０ｍｍＸ横５０ｍｍＸ深さ１ｍｍ）のキャビティに半導体素子封止剤１ｇを流し込み、荷重２ｋｇｆ／ｃｍ２で加圧しながら１８０℃で１時間加熱して硬化させることにより得たゴム状シートについてＪＩＳ Ｋ６２５３に従いＡ型硬度計を使用して測定した。
半導体素子封止剤の封止性能は、図１に示すＢＧＡ型半導体装置Ｂを下記のとおりに作製して導通試験を行って評価した。
半導体素子封止剤の加熱硬化特性は、CURELASTOMETER(ＪＳＲ株式会社製)により測定した。
半導体素子封止剤の加熱硬化物の硬さは、金型（キャビティサイズ：縦１０ｍｍＸ横５０ｍｍＸ深さ１ｍｍ）のキャビティに半導体素子封止剤１ｇを流し込み、荷重２ｋｇｆ／ｃｍ２で加圧しながら１８０℃で１時間加熱して硬化させることにより得たゴム状シートについてＪＩＳ Ｋ６２５３に従いＡ型硬度計を使用して測定した。
半導体素子封止剤の封止性能は、図１に示すＢＧＡ型半導体装置Ｂを下記のとおりに作製して導通試験を行って評価した。
[導通試験]
図２に示す、平面視にて正方形の熱伝導性絶縁基板１の下面に耐熱性樹脂製多層回路基板２が密着しており、耐熱性樹脂製多層回路基板２の中央部には平面視にて正方形の凹部３が開口しており、凹部３の内壁は段付であり、段下面には導電性回路４が形成されており、凹部３の天井にはシリコンチップ５が液状エポキシ樹脂系ダイボンド剤６により固着しており、シリコンチップ５の下面の側端部近くのボンディングパッド(図示せず)と導電性回路４上のボンディングパッド(図示せず)とが複数の金製ボンディングワイヤ７で電気的に接続されており、耐熱性樹脂製多層回路基板２の下面に５００個の半田ボール８が固着しており、凹部３の周囲の耐熱性樹脂製多層回路基板２上に平面視にて枠状のダム９が取り付けられており、耐熱性樹脂製多層回路基板２の下面の半田ボール８とダム９以外の表面はソルダーレジスト[２液性現像型ソルダーレジストインキPSR4000（太陽インキ株式会社製、ベース：アクリレート系樹脂類、硬化剤：エポキシ樹脂類組成物）]１０により被覆されている半導体装置前駆体Ａをひっくり返して、凹部３に半導体素子封止剤を流し込み、１８０℃で１時間加熱して硬化させることにより、シリコンチップ５とボンディングワイヤ７とボンディングパッド(図示せず)とが半導体素子封止剤の加熱硬化物１１により封止されたＢＧＡ型半導体装置Ｂ(図１参照)を作製した。このＢＧＡ型半導体装置Ｂをひっくり返して、半田ボール８に対応する個所にハンダペーストを塗布した搭載基板（マザーボード）に搭載し、２６０℃のリフロー炉内を１０秒間かけて通過させた。常温に戻した後、このＢＧＡ型半導体装置Ｂ搭載基板（マザーボード）の特定電極間に電流を流して電流値を測定した。合計２０個のＢＧＡ型半導体装置Ｂ搭載基板について上記導通試験を行い、リーク電流の増加および導通不良のあったＢＧＡ型半導体装置を不良品としてその数を数えた。
図２に示す、平面視にて正方形の熱伝導性絶縁基板１の下面に耐熱性樹脂製多層回路基板２が密着しており、耐熱性樹脂製多層回路基板２の中央部には平面視にて正方形の凹部３が開口しており、凹部３の内壁は段付であり、段下面には導電性回路４が形成されており、凹部３の天井にはシリコンチップ５が液状エポキシ樹脂系ダイボンド剤６により固着しており、シリコンチップ５の下面の側端部近くのボンディングパッド(図示せず)と導電性回路４上のボンディングパッド(図示せず)とが複数の金製ボンディングワイヤ７で電気的に接続されており、耐熱性樹脂製多層回路基板２の下面に５００個の半田ボール８が固着しており、凹部３の周囲の耐熱性樹脂製多層回路基板２上に平面視にて枠状のダム９が取り付けられており、耐熱性樹脂製多層回路基板２の下面の半田ボール８とダム９以外の表面はソルダーレジスト[２液性現像型ソルダーレジストインキPSR4000（太陽インキ株式会社製、ベース：アクリレート系樹脂類、硬化剤：エポキシ樹脂類組成物）]１０により被覆されている半導体装置前駆体Ａをひっくり返して、凹部３に半導体素子封止剤を流し込み、１８０℃で１時間加熱して硬化させることにより、シリコンチップ５とボンディングワイヤ７とボンディングパッド(図示せず)とが半導体素子封止剤の加熱硬化物１１により封止されたＢＧＡ型半導体装置Ｂ(図１参照)を作製した。このＢＧＡ型半導体装置Ｂをひっくり返して、半田ボール８に対応する個所にハンダペーストを塗布した搭載基板（マザーボード）に搭載し、２６０℃のリフロー炉内を１０秒間かけて通過させた。常温に戻した後、このＢＧＡ型半導体装置Ｂ搭載基板（マザーボード）の特定電極間に電流を流して電流値を測定した。合計２０個のＢＧＡ型半導体装置Ｂ搭載基板について上記導通試験を行い、リーク電流の増加および導通不良のあったＢＧＡ型半導体装置を不良品としてその数を数えた。
半導体素子封止剤が硬化により発生する応力をポリイミドフィルムの反り試験により評価した。
[反り試験]
厚さ１２５μｍのポリイミドフィルム上に底なしの金枠（キャビティサイズ：縦１０ｍｍ×横５０ｍｍ×深さ１ｍｍ）を載置し、半導体素子封止剤１ｇをキャビティに流し込み、荷重２ｋｇｆ／ｃｍ２でプレスしながら１８０℃で１時間加熱して硬化させ、２６０℃まで昇温した。金枠をはづしてポリイミドフィルム上に半導体素子封止剤の硬化物が積層された試験片のポリイミドフィルムの耳を切除して室温に戻し、その反りを計測した。すなわち、短尺方向１端部の２点を固定し、反対側端部の反り上がり程度を定規により測定した。
[反り試験]
厚さ１２５μｍのポリイミドフィルム上に底なしの金枠（キャビティサイズ：縦１０ｍｍ×横５０ｍｍ×深さ１ｍｍ）を載置し、半導体素子封止剤１ｇをキャビティに流し込み、荷重２ｋｇｆ／ｃｍ２でプレスしながら１８０℃で１時間加熱して硬化させ、２６０℃まで昇温した。金枠をはづしてポリイミドフィルム上に半導体素子封止剤の硬化物が積層された試験片のポリイミドフィルムの耳を切除して室温に戻し、その反りを計測した。すなわち、短尺方向１端部の２点を固定し、反対側端部の反り上がり程度を定規により測定した。
[実施例１]
攪拌羽付き混合装置に粘度２０００ｍＰａ・ｓの両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン（ビニル基含有量＝０．２４重量％）２５ｇ、粘度１００００ｍＰａ・ｓの両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン（ビニル基含有量＝０．１２重量％）１４ｇ、粘度５００００ｍＰａ・ｓの両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン（ビニル基含有量＝０．０８重量％）１５ｇ、粘度１８mPa・ｓの両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体（ケイ素原子結合水素原子含有量=１．６重量％）３重量部（ケイ素原子結合水素原子／ケイ素原子結合ビニル基のモル比は１．５である）、平均粒径１．５μｍの真球状シリカ（商品名アドマファインシリカSO-E5/45C、アドマテック株式会社製）４０重量部およびフェニルブチノール０．０５重量部を投入して均一になるまで混合し、ついで白金（II）ビス（アセチルアセトナート）（Ａｌｄｒｉｃｈ社製、黄色結晶、融点２５０〜２５２℃、比重１ｇ/ｃｍ3）０．２重量部およびシロキサン単位式：(ViMeSiO2/2)0.47(MeO1/2)0.35(GSiO3/2)0.18 （式中、Viはビニル基、Meはメチル基、Gはグリシジドキシプロピル基である。）で表される接着促進剤（粘度２０mPa・ｓ）２．７５重量部を投入して均一になるまで混合してペースト状の半導体素子封止剤を得た。半導体素子封止剤の粘度、加熱硬化特性、硬さ、導通不良品数および反りを測定して表１に示した。
攪拌羽付き混合装置に粘度２０００ｍＰａ・ｓの両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン（ビニル基含有量＝０．２４重量％）２５ｇ、粘度１００００ｍＰａ・ｓの両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン（ビニル基含有量＝０．１２重量％）１４ｇ、粘度５００００ｍＰａ・ｓの両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン（ビニル基含有量＝０．０８重量％）１５ｇ、粘度１８mPa・ｓの両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体（ケイ素原子結合水素原子含有量=１．６重量％）３重量部（ケイ素原子結合水素原子／ケイ素原子結合ビニル基のモル比は１．５である）、平均粒径１．５μｍの真球状シリカ（商品名アドマファインシリカSO-E5/45C、アドマテック株式会社製）４０重量部およびフェニルブチノール０．０５重量部を投入して均一になるまで混合し、ついで白金（II）ビス（アセチルアセトナート）（Ａｌｄｒｉｃｈ社製、黄色結晶、融点２５０〜２５２℃、比重１ｇ/ｃｍ3）０．２重量部およびシロキサン単位式：(ViMeSiO2/2)0.47(MeO1/2)0.35(GSiO3/2)0.18 （式中、Viはビニル基、Meはメチル基、Gはグリシジドキシプロピル基である。）で表される接着促進剤（粘度２０mPa・ｓ）２．７５重量部を投入して均一になるまで混合してペースト状の半導体素子封止剤を得た。半導体素子封止剤の粘度、加熱硬化特性、硬さ、導通不良品数および反りを測定して表１に示した。
[比較例１]
実施例１において、白金（II）ビス（アセチルアセトナート）の替わりに塩化白金酸と1，3−ジビニルテトラメチルジシロキサンをイソプロピルアルコールと炭酸ナトリウム存在下で反応させて得られた1，3−ジビニルテトラメチルジシロキサンの白金錯体（白金含有量５０００重量ｐｐｍ）（０．２重量部を使用した以外は同一条件で半導体素子封止剤を調製し、その諸特性を測定して表１に示した。
実施例１において、白金（II）ビス（アセチルアセトナート）の替わりに塩化白金酸と1，3−ジビニルテトラメチルジシロキサンをイソプロピルアルコールと炭酸ナトリウム存在下で反応させて得られた1，3−ジビニルテトラメチルジシロキサンの白金錯体（白金含有量５０００重量ｐｐｍ）（０．２重量部を使用した以外は同一条件で半導体素子封止剤を調製し、その諸特性を測定して表１に示した。
注） Ip：インダクションピリオッド（キュラストチャートでの立ち上がり部分に引いた接線と軸との交わる点）
T10：キュラストチャートでトルクの最大値の１０％の値を示す時間
T90：キュラストチャートでトルクの最大値の９０％の値を示す時間
１ 熱伝導性絶縁基板
２ 耐熱性樹脂製多層回路基板
３ 凹部
４ 導電性回路
５ シリコンチップ
６ 液状エポキシ樹脂系ダイボンド剤
７ ボンディングワイヤ
８ 半田ボール
９ ダム
１０ ソルダーレジスト
１１ 半導体素子封止剤の加熱硬化物
Ａ 半導体装置前駆体
Ｂ ＢＧＡ型半導体装置
２ 耐熱性樹脂製多層回路基板
３ 凹部
４ 導電性回路
５ シリコンチップ
６ 液状エポキシ樹脂系ダイボンド剤
７ ボンディングワイヤ
８ 半田ボール
９ ダム
１０ ソルダーレジスト
１１ 半導体素子封止剤の加熱硬化物
Ａ 半導体装置前駆体
Ｂ ＢＧＡ型半導体装置
Claims (4)
- （Ａ）常温で液状であり一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサン １００重量部、（Ｂ）一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノポリシロキサン｛（Ｂ）成分は、（Ａ）成分中のアルケニル基１個に対して、（Ｂ）成分中のケイ素原子結合水素原子が０．５〜１０個となる量である。｝、（Ｃ）触媒量の白金(II) ビス（アセチルアセトナート）、（Ｄ）充填剤 ０〜４００重量部および（Ｅ）有機ケイ素化合物系接着促進剤 ０〜１０重量部からなり、常温で液状ないしペースト状であり熱硬化性であることを特徴とする、搭載基板へ半田付けで実装されるＢＧＡ型もしくはＣＳＰ型半導体装置内の少なくとも半導体素子とボンデイングワイヤを封止するための半導体素子封止剤。
- 少なくとも半導体素子とボンデイングワイヤが請求項１記載の半導体素子封止剤の加熱硬化物で封止されており、搭載基板へ半田付けにより実装されるものであることを特徴とする、ＢＧＡ型もしくはＣＳＰ型半導体装置。
- 少なくとも半導体素子とボンデイングワイヤが請求項１記載の半導体素子封止剤の加熱硬化物で封止されており、半田ボールもしくはバンプを具備していることを特徴とする、搭載基板へ半田付けで実装されるＢＧＡ型もしくはＣＳＰ型半導体装置。
- ハンダリフローにより搭載基板への実装を行うことを特徴とする、請求項３記載のＢＧＡ型もしくはＣＳＰ型半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004105620A JP4775993B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体素子封止剤、半導体装置および半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004105620A JP4775993B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体素子封止剤、半導体装置および半導体装置の実装方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005294437A JP2005294437A (ja) | 2005-10-20 |
| JP2005294437A5 JP2005294437A5 (ja) | 2007-05-24 |
| JP4775993B2 true JP4775993B2 (ja) | 2011-09-21 |
Family
ID=35327052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004105620A Expired - Fee Related JP4775993B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体素子封止剤、半導体装置および半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4775993B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5259947B2 (ja) * | 2006-11-24 | 2013-08-07 | モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 | 半導体封止用シリコーン組成物および半導体装置 |
| JP5014774B2 (ja) * | 2006-12-26 | 2012-08-29 | モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 | 付加反応硬化型シリコーン組成物および半導体装置 |
| JP5552958B2 (ja) * | 2010-08-17 | 2014-07-16 | Ｔｄｋ株式会社 | 端子構造、プリント配線板、モジュール基板及び電子デバイス |
| JP6524879B2 (ja) * | 2015-10-13 | 2019-06-05 | 信越化学工業株式会社 | 付加一液硬化型熱伝導性シリコーングリース組成物 |
| JP2021075655A (ja) * | 2019-11-12 | 2021-05-20 | 信越化学工業株式会社 | 導電性シリコーン組成物、導電性シリコーン硬化物、導電性シリコーン硬化物の製造方法、及び導電性シリコーン積層体 |
| CN115836112A (zh) * | 2020-06-30 | 2023-03-21 | 陶氏东丽株式会社 | 固化性聚有机硅氧烷组合物及其使用 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3207929B2 (ja) * | 1992-07-16 | 2001-09-10 | 東レ・ダウコーニング・シリコーン株式会社 | 半導体素子被覆剤および半導体装置 |
| JPH11199677A (ja) * | 1997-11-12 | 1999-07-27 | Kanegafuchi Chem Ind Co Ltd | 硬化性組成物及びそれを用いた成形体の作製方法 |
| JP2001089662A (ja) * | 1999-09-22 | 2001-04-03 | Kanegafuchi Chem Ind Co Ltd | 硬化性組成物及びそれを用いた成形体の作製方法 |
| JP4889867B2 (ja) * | 2001-03-13 | 2012-03-07 | 株式会社カネカ | 末端にアルケニル基を有するビニル系重合体の製造方法、ビニル系重合体および硬化性組成物 |
| JP3865639B2 (ja) * | 2002-01-28 | 2007-01-10 | 信越化学工業株式会社 | 半導体封止用シリコーン組成物および半導体装置 |
-
2004
- 2004-03-31 JP JP2004105620A patent/JP4775993B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005294437A (ja) | 2005-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235862B1 (en) | Adhesive silicone sheet, method for the preparation thereof and semiconductor devices | |
| EP0757080B1 (en) | Curable organosiloxane compositions and semiconductor devices | |
| JP4839041B2 (ja) | 絶縁性液状ダイボンディング剤および半導体装置 | |
| JP4773089B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR101313671B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| JP2010001336A (ja) | 硬化性オルガノポリシロキサン組成物及び半導体装置 | |
| JPH11181289A (ja) | 硬化性シリコーン組成物および電子部品 | |
| TWI621664B (zh) | 半導體裝置及半導體元件密封用硬化性聚矽氧組合物 | |
| EP2582214B1 (en) | Method for Forming Conductive Circuit | |
| JP6356581B2 (ja) | 半導体装置の製造方法 | |
| EP2305755B1 (en) | Resin composition | |
| EP3587498B1 (en) | Curable organopolysiloxane composition and semiconductor device | |
| JP3207929B2 (ja) | 半導体素子被覆剤および半導体装置 | |
| JP4775993B2 (ja) | 半導体素子封止剤、半導体装置および半導体装置の実装方法 | |
| JP4393817B2 (ja) | 熱伝導性充填剤、熱伝導性シリコーンエラストマー組成物および半導体装置 | |
| JP3691587B2 (ja) | 硬化性オルガノポリシロキサン組成物および半導体装置 | |
| JP2004346232A (ja) | 液状エポキシ樹脂組成物及びフリップチップ型半導体装置 | |
| JP2015053426A (ja) | 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法 | |
| JP2015154011A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070327 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100301 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100326 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |