JP2005183788A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2005183788A
JP2005183788A JP2003424821A JP2003424821A JP2005183788A JP 2005183788 A JP2005183788 A JP 2005183788A JP 2003424821 A JP2003424821 A JP 2003424821A JP 2003424821 A JP2003424821 A JP 2003424821A JP 2005183788 A JP2005183788 A JP 2005183788A
Authority
JP
Japan
Prior art keywords
semiconductor device
component
mold
formula
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003424821A
Other languages
English (en)
Other versions
JP5101788B2 (ja
Inventor
Yoshiji Morita
好次 森田
Katsutoshi Mine
勝利 峰
Junji Nakanishi
淳二 中西
Hiroshi Enami
博司 江南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003424821A priority Critical patent/JP5101788B2/ja
Application filed by Dow Corning Toray Silicone Co Ltd filed Critical Dow Corning Toray Silicone Co Ltd
Priority to EP04801693A priority patent/EP1709673B1/en
Priority to PCT/JP2004/018548 priority patent/WO2005062368A1/en
Priority to CNB2004800385140A priority patent/CN100409420C/zh
Priority to US10/584,032 priority patent/US7651958B2/en
Priority to KR1020067012535A priority patent/KR101313671B1/ko
Priority to TW093137977A priority patent/TWI354336B/zh
Publication of JP2005183788A publication Critical patent/JP2005183788A/ja
Application granted granted Critical
Publication of JP5101788B2 publication Critical patent/JP5101788B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/20—Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置を封止する際、ボイドの混入がなく、厚さを精度良くコントロールすることができ、ボンディングワイヤーの断線や接触がなく、半導体チップや回路基板の反りが小さい半導体装置を効率よく製造する方法を提供する。
【解決手段】 半導体装置を金型中に載置して、該金型と該半導体装置との間に供給した硬化性シリコーン組成物を圧縮成形することによりシリコーン硬化物で封止した半導体装置を製造する方法であって、前記硬化性シリコーン組成物が、（Ａ）一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサン、（Ｂ）一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノポリシロキサン、（Ｃ）白金系触媒、および（Ｄ）充填剤から少なくともなり、前記（Ａ）成分と前記（Ｂ）成分の少なくとも一方がＴ単位シロキサンおよび／またはＱ単位シロキサンを有することを特徴とする、半導体装置の製造方法。
【選択図】 図１

Description

本発明は、半導体装置の製造方法、およびその方法により製造された半導体装置に関するものである。
半導体装置を樹脂封止するために、金型を用いたトランスファーモールド、液状の封止用樹脂によるポッティングあるいはスクリーン印刷等が行われている。近年、半導体素子の微細化にともない、電子機器の小型化、薄型化が要求され、５００μｍ厚以下の薄型パッケージを樹脂封止する必要がでてきた。
薄型パッケージを樹脂封止する場合、トランスファーモールドによれば、封止樹脂の厚さを精度良くコントロールすることができるものの、封止用樹脂の流動中に半導体チップが上下に移動したり、半導体チップに接続しているボンディングワイヤーが封止用樹脂の流動圧力により変形して、断線や接触等を起こすという問題があった。
一方、液状の封止用樹脂によるポッティングあるいはスクリーン印刷では、ボンディングワイヤーの断線や接触は生じにくくなるものの、封止樹脂の厚さを精度良くコントロールすることが困難であったり、封止樹脂にボイドが混入しやすいという問題があった。
これらの問題を解決するため、金型中に半導体装置を載置し、金型と半導体装置との間に封止用樹脂を供給して圧縮成形することにより、樹脂封止した半導体装置を製造する方法が提案されている（特許文献１〜３参照）。
しかし、これらの方法では、半導体素子の微細化にともなう半導体チップの薄型化、回路基板の薄型化などにより、半導体チップや回路基板の反りが大きくなり、内部応力により半導体装置の破壊や動作不良等を生じやすいという問題があった。
特開平８−２４４０６４号公報 特開平１１−７７７３３号公報 特開２０００−２７７５５１号公報
本発明の目的は、半導体装置を封止する際、ボイドの混入がなく、シリコーン硬化物の厚さを精度良くコントロールすることができ、ボンディングワイヤーの断線や接触がなく、半導体チップや回路基板の反りが小さい半導体装置を効率よく製造する方法、特には、半導体チップや回路基板の反りをより小さくするために、比較的低温で硬化性シリコーン組成物を圧縮成形することのできる半導体装置の製造方法、およびこのような特長を有する半導体装置を提供することにある。
本発明の半導体装置の製造方法は、半導体装置を金型中に載置して、該金型と該半導体装置との間に供給した硬化性シリコーン組成物を圧縮成形することによりシリコーン硬化物で封止した半導体装置を製造する方法であって、前記硬化性シリコーン組成物が、（Ａ）一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサン、（Ｂ）一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノポリシロキサン、（Ｃ）白金系触媒、および（Ｄ）充填剤から少なくともなり、前記（Ａ）成分が、式：ＲＳｉＯ3/2（式中、Ｒは一価炭化水素基である。）で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有するか、前記（Ｂ）成分が、式：Ｒ'ＳｉＯ3/2（式中、Ｒ'は脂肪族不飽和炭素−炭素結合を有さない一価炭化水素基または水素原子である。）で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有するか、または前記（Ａ）と前記（Ｂ）成分のいずれもが前記シロキサン単位を有することを特徴とする。
また、本発明の半導体装置は、上記の方法により製造されたことを特徴とする。
本発明の半導体装置の製造方法によれば、半導体装置を封止する際、ボイドの混入がなく、シリコーン硬化物の厚さを精度良くコントロールすることができ、ボンディングワイヤーの断線や接触がなく、半導体チップや回路基板の反りが小さい半導体装置を効率よく製造することができ、特には、半導体チップや回路基板の反りをより小さくするために、比較的低温で硬化性シリコーン組成物を圧縮成形することができ、また、本発明の半導体装置はこのような特長を有する。
はじめに、本発明の半導体装置の製造方法を詳細に説明する。
本方法では、半導体装置を金型中に載置して、該金型と該半導体装置との間に供給した硬化性シリコーン組成物を圧縮成形することにより、半導体装置をシリコーン硬化物で封止する。このような金型を有する圧縮成形機としては、一般に使用されている圧縮成形機を用いることができ、半導体装置を挟持して、金型と半導体装置のキャビティに供給された硬化性シリコーン組成物を圧縮成形することのできる上型と下型、これらを加圧するためのクランプ、硬化性シリコーン組成物を加熱により硬化させるためのヒーター等を備えていればよい。このような圧縮成形機としては、特開平８−２４４０６４号公報、特開平１１−７７７３３号公報、あるいは特開２０００−２７７５５１号公報に記載されている圧縮成形機が例示され、特に、装置が簡単であることから、特開２０００−２７７５５１号公報により記載されている圧縮成形機であることが好ましい。
すなわち、特開２０００−２７７５５１号公報に記載されている圧縮成形機は、下型に半導体装置を載置して、上型と半導体装置との間に硬化性シリコーン組成物を供給した後、上型と下型とで半導体装置を挟持して硬化性シリコーン組成物を圧縮成形することができる。この圧縮成形機においては、上型の封止領域の側面を囲む枠状に形成され、この側面に沿って型開閉方向に昇降自在に支持されるとともに、型開き時に上型の成形面よりも下端面を突出させ下型に向け付勢して設けられたクランパを有する。上型あるいは下型が硬化性シリコーン組成物に直接接触する場合には、これらの金型の成形面をフッ素樹脂によりコーティングしておくことが好ましい。特に、この圧縮成形機は、金型およびシリコーン硬化物に対して剥離性を有するフィルムを、上型の封止領域を被覆する位置に供給する剥離性フィルムの供給機構とを備えている。このような圧縮成形機によれば、この剥離性フィルムを介して半導体装置を封止することにより、シリコーン硬化物が金型の成形面に付着したりすることを防止し、剥離性フィルムにより封止領域が確実に封止され、ばり等を発生させずに確実に封止することができる。
この圧縮成形機は、金型およびシリコーン硬化物に対して剥離性を有するフィルムを、下型の半導体装置を載置する金型面を覆って供給する剥離性フィルムの供給機構を設けていることが好ましい。また、クランパの下端面に剥離性フィルムをエア吸着するとともに、上型の樹脂成形面とクランパの内側面とによって構成される樹脂封止領域の内底面側からエア吸引して封止領域の内面に剥離性フィルムをエア吸着する剥離性フィルムの吸着機構を設けることにより、剥離性フィルムが確実に金型面に支持されて封止することができる。また、剥離性フィルムの吸着機構としては、クランパの下端面で開口するエア孔と、クランパの内側面と上型の側面との間に形成されるエア流路に連通してクランパの内側面に開口するエア孔とを設け、これらのエア孔にエア吸引操作をなすエア機構を接続していることが好ましい。また、上型が、成形面に半導体装置上の半導体チップの搭載位置に対応して独立の成形部を成形するキャビティ凹部が設けられていてもよい。また、下型が、成形面に半導体装置上の半導体チップの搭載位置に対応して独立の成形部を成形するキャビティ凹部が設けられていてもよい。また、上型が、型開閉方向に可動に支持されるとともに、下型に向けて付勢して支持されていてもよい。また、下型の金型面に、半導体装置を封止する際に封止領域からオーバーフローする硬化性シリコーン組成物を溜めるオーバーフローキャビティが設けられ、半導体装置を押接するクランパのクランプ面に封止領域とオーバーフローキャビティとを連絡するゲート路が設けられていてもよい。
また、下型に半導体装置を載置し、上型と半導体装置との間に硬化性シリコーン組成物を供給し、金型およびシリコーン硬化物との剥離性を有するフィルムにより封止領域を被覆し、上型と下型とで硬化性シリコーン組成物とともに半導体装置を狭持して封止する場合、半導体装置を狭持する際に、上型の封止領域の側面を囲む枠状に形成され、この側面に沿って型開閉方向に昇降自在に支持されるとともに、上型の成形面よりも下端面を突出させて下型に向け付勢して設けられたクランパを半導体装置に当接して、封止領域の周囲を封止し、徐々に上型と下型を近づけて封止領域内に硬化性シリコーン組成物を充填するとともに、上型と下型とを型締め位置で停止させ、封止領域内に硬化性シリコーン組成物を充填させて半導体装置を封止することが好ましい。
図１は本方法に好適に用いられる圧縮成形機の主要構成部分を示している。２０は固定プラテン、３０は可動プラテンであり、各々プレス装置に連繋して支持されている。プレス装置は、電動プレス装置、油圧プレス装置のどちらも使用でき、プレス装置により可動プラテン３０が昇降駆動されて所要の樹脂封止がなされる。
２２は固定プラテン２０に固設した下型ベースであり、２３は下型ベース２２に固定した下型である。下型２３の上面には半導体装置１６を載置するセット部を設ける。本方法で用いる半導体装置１６は回路基板１２上に複数個の半導体チップ１０を縦横に等間隔で配置したものであってもよい。半導体装置１６は半導体チップ１０を上向きにして下型２３に載置される。２４は下型ベース２２に取り付けたヒータである。ヒータ２４により下型２３が加熱され、下型２３に載置された半導体装置１６が加温される。２６は上型と下型とのクランプ位置を規制する下クランプストッパであり、下型ベース２２に立設されている。
３２は可動プラテン３０に固設した上型ベース、３３は上型ベース３２に固定した上型ホルダ、３４は上型ホルダ３３に固定した上型である。本方法では回路基板１２に半導体チップ１０を実装した片面側を平板状に封止する。そのため、上型３４の成形面を封止領域にわたって平坦面に形成している。３６は上型３４および上型ホルダ３３の側面を囲む枠状に形成したクランパであり、上型ベース３２に昇降自在に支持するとともにスプリング３７により下型２３に向けて常時付勢して設ける。上型３４の成形面はクランパ３６の端面よりも後退した位置にあり、封止領域は型締め時にクランパ３６の内側面と上型３４の成形面によって包囲された領域となる。なお、クランパ３６を付勢する方法はスプリング３７による他にエアシリンダ等の他の付勢手段を利用してもよい。
３８は上型ベース３２に取り付けたヒータである。ヒータ３８により上型ホルダ３３、上型３４が加熱され、型締め時に半導体装置１６が加熱される。３９は上型ベース３２に立設した上クランプストッパである。上クランプストッパ３９と下クランプストッパ２６とは型締め時に端面が互いに当接するよう上型側と下型側に対向して配置される。プレス装置により可動プラテン３０が降下した際に、上クランプストッパ３９と下クランプストッパ２６とが当接した位置が型締め位置であり、この型締め位置によって封止領域の封止樹脂厚が規定されることになる。
４０ａ、４０ｂは上型３４と下型２３の成形面を被覆する幅寸法に形成された長尺体の剥離性フィルムである。剥離性フィルム４０ａ、４０ｂは封止時に硬化性シリコーン組成物が成形面に直に接しないように封止領域を被覆する目的で設けるものである。剥離性フィルム４０ａ、４０ｂは封止領域での成形面の凹凸にならって変形できるよう柔軟でかつ一定の強度を有するとともに、金型温度に耐える耐熱性、シリコーン硬化物および金型と容易に剥離できるフィルム材が好適に用いられる。このようなフィルムとしては、ポリテトラフルオロエチレン樹脂（ＰＴＦＥ）フィルム、エチレン−テトラフルオロエチレン共重合樹脂（ＥＴＦＥ）フィルム、テトラフルオロエチレン−ペルフルオロプロピレン共重合樹脂（ＦＥＰ）フィルム、ポリビニリデンフルオライド樹脂（ＰＢＤＦ）フィルム等のフッ素樹脂フィルム；ポリエチレンテレフタレート樹脂（ＰＥＴ）フィルム、ポリプロピレン樹脂（ＰＰ）フィルムが例示される。
本方法では、回路基板１２の片面側のみ封止する場合には、硬化性シリコーン組成物に接する剥離性フィルムは上型３４に供給する剥離性フィルム４０ａである。下型２３の金型面を覆うように剥離性フィルム４０ｂを供給するのは、剥離性フィルム４０ｂの圧縮性、弾性を利用して回路基板１２の厚さのばらつきを効果的に吸収できるようにし、これによってばり等を生じさせることなく確実に封止できるようにするためである。もちろん、上型３４側にのみ剥離性フィルム４０ａを供給して封止することも可能である。
４２ａ、４２ｂは剥離性フィルム４０ａ、４０ｂの供給ロールであり、４４ａ、４４ｂは剥離性フィルム４０ａ、４０ｂの巻取りロールである。図のように、供給ロール４２ａ、４２ｂと巻取りロール４４ａ、４４ｂは金型を挟んだ一方側と他方側に各々配置され、上型側の供給ロール４２ａと巻取りロール４４ａは可動プラテン３０に取り付けられ、下型側の供給ロール４２ｂと巻取りロール４４ｂは固定プラテン２０に取り付けられている。これによって、剥離性フィルム４０ａ、４０ｂは金型の一方側から他方側へ金型内を通過して搬送される。上型側の供給ロール４２ａと巻取りロール４４ａは可動プラテン３０とともに昇降する。４６はガイドローラ、４８は剥離性フィルム４０ａ、４０ｂの静電防止のための静電除去装置（イオナイザー）である。
上型３４側に供給する剥離性フィルム４０ａはエア吸着により金型面に吸着して支持する。クランパ３６にはクランパ３６の端面で開口するエア孔３６ａと、クランパ３６の内側面で開口するエア孔３６ｂとを設け、これらエア孔３６ａ、３６ｂを金型外のエア機構に連絡する。上型ホルダ３３にはクランパ３６の内側面との摺動面にＯリングを設け、エア孔３６ｂからエア吸引する際にエア漏れしないようにしている。上型３４の側面および上型ホルダ３３の側面とクランパ３６の内側面との間はエアを流通するエア流路となっており、エア孔３６ｂからエア吸引することにより、上型３４とクランパ３６とによって形成された封止領域の内面に剥離性フィルム４０ａがエア吸着されるようになる。なお、エア孔３６ａ、３６ｂに連絡するエア機構はエアの吸引作用の他にエアの圧送作用を備えることも可能である。エア機構からエア孔３６ａ、３６ｂにエアを圧送することによって剥離性フィルム４０ａを金型面から容易に剥離させることができる。
本方法では、上述した構成において、次に示す方法により半導体装置を樹脂封止することができる。図１で中心線ＣＬの左半部は、可動プラテン３０が上位置にある型開き状態を示す。この型開き状態で新しく金型面上に剥離性フィルム４０ａ、４０ｂを供給し、下型２３に半導体装置１６を載置する。半導体装置１６は下型２３の金型面を被覆する剥離性フィルム４０ｂの上で位置決めして載置される。
図１で中心線ＣＬの右半部はエア機構を作動させて剥離性フィルム４０ａを上型３４とクランパ３６の端面にエア吸着した状態である。剥離性フィルム４０ａを金型面に近接して搬送し、エア孔３６ａ、３６ｂからエア吸引することによってクランパ３６の端面に剥離性フィルム４０ａがエア吸着されるとともに、上型３４の成形面とクランパ３６の内側面に沿って剥離性フィルム４０ａがエア吸着される。剥離性フィルム４０ａは十分な柔軟性と伸展性を有しているから上型３４とクランパ３６とによって形成される凹部形状にならってエア吸着される。なお、クランパ３６の端面に設けるエア孔３６ａは上型３４の周方向に所定間隔をあけて複数配置される。
剥離性フィルム４０ａを上型側の金型面にエア吸着する一方、下型２３に載置した半導体装置１６の回路基板１２上に硬化性シリコーン組成物５０を供給する。硬化性シリコーン組成物５０は封止領域の内容積に合わせて必要量だけ供給するもので、ディスペンサー等により定量吐出して供給することが好ましい。
図２は上型３４と下型２３とで半導体装置１６を狭持した状態を示す。同図で中心線ＣＬの左半部は上型３４を降下させてクランパ３６の端面が半導体装置１６の回路基板１２を押接している状態である。上型３４はクランプ位置までは完全に降り切っておらず、クランパ３６によって封止領域の周囲が閉止された状態で上型３４により硬化性シリコーン組成物５０が押されるようにして充填開始される。図２で中心線ＣＬの右半部は、上型３４が型締め位置まで降下した状態である。この型締め位置は、下クランプストッパ２６と上クランプストッパ３９の端面が当接した状態であり、型締め力によりスプリング３７の付勢力に抗してクランパ３６が上動し、樹脂封止領域が所定の厚さになる。
上型３４が型締め位置まで降下することによって、封止領域が所定の厚さにまで押し込められ、封止領域に完全に硬化性シリコーン組成物５０が充填されることになる。図２に示すように、中心線ＣＬの左半部では剥離性フィルム４０ａと上型３４のコーナー部に若干の隙間が形成されているが、上型３４が型締め位置まで降下することによって上型３４と剥離性フィルム４０ａとの隙間はなくなり、硬化性シリコーン組成物５０が完全に封止領域を充填している。
半導体装置１６の封止面については、剥離性フィルム４０ａを介して狭持することにより、クランパ３６によって封止領域の周囲部分が確実に閉止され、もれを生じさせずに封止することができる。回路基板１２の表面に回路パターンが形成されていて表面に僅かに段差が形成されているといったような場合でも剥離性フィルム４０ａを介して狭持することにより、段差部分が吸収され、型締め時に樹脂封止領域の外側に樹脂が流出することを防止することができる。また、回路基板１２の下面に配置される剥離性フィルム４０ｂも、厚さ方向の弾性により半導体装置の厚さのばらつきを吸収して、確実な封止を可能にすることができる。
型締めし、硬化性シリコーン組成物５０が加熱されて硬化した後、型開きしてシリコーン硬化物で封止した半導体装置を取り出す。剥離性フィルム４０ａ、４０ｂを介して封止しているから、シリコーン硬化物が成形面に付着することがなく、剥離性フィルム４０ａ、４０ｂが金型から簡単に剥離することから、型開き操作と半導体装置の取り出し操作はきわめて容易である。エア孔３６ａ、３６ｂからエアを吹き出して剥離性フィルム４０ａを金型面から分離するようにしてもよい。型開きして、供給ロール４２ａ、４２ｂと巻取りロール４４ａ、４４ｂを作動させ、剥離性フィルム４０ａ、４０ｂとともに封止した半導体装置を金型外に搬送する。
図３、図４、および図５は本方法により封止した半導体装置である。上型３４は成形面を平坦面に形成したものであるから成形部の上面は平坦面に形成されて得られる。図のように隣接する半導体チップ１０の中間位置でシリコーン硬化物と回路基板とを切断することによって個片の半導体装置とすることもできる。この切断には、ダイシングソー、レーザー等を用いることができる。
また、本方法では、図６で示されるように、上型３４の成形面に、回路基板１２上に実装されている各々の半導体チップ１０の実装位置に対応したキャビティ凹部３４ａを設け、各キャビティ凹部３４ａで半導体チップ１０を独立させて樹脂封止することもできる。このような方法で得られるシリコーン硬化物７２で封止した半導体装置７０を図７に示した。このような半導体装置についても、隣接する半導体チップ１０の中間位置で封止ゴムと回路基板とを切断することによって個片の半導体装置とすることもできる。この切断には、ダイシングソー、レーザー等を用いることができる。
本方法で用いる硬化性シリコーン組成物は、（Ａ）一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサン、（Ｂ）一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノポリシロキサン、（Ｃ）白金系触媒、および（Ｄ）充填剤から少なくともなり、前記（Ａ）成分が、式：ＲＳｉＯ3/2（式中、Ｒは一価炭化水素基である。）で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有するか、前記（Ｂ）成分が、式：Ｒ'ＳｉＯ3/2（式中、Ｒ'は脂肪族不飽和炭素−炭素結合を有さない一価炭化水素基または水素原子である。）で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有するか、または前記（Ａ）と前記（Ｂ）成分のいずれもが前記シロキサン単位を有することを特徴とする。
（Ａ）成分は一分子中に少なくとも２個のアルケニル基を含有するオルガノポリシロキサンである。（Ａ）成分中のアルケニル基としては、ビニル基、アリル基、ブテニル基、ペンテニル基、ヘキセニル基、ヘプテニル基が例示され、好ましくはビニル基である。（Ａ）成分中のアルケニル基の結合位置としては、分子鎖末端および／または分子鎖側鎖が例示される。（Ａ）成分中のアルケニル基以外のケイ素原子に結合する基としては、メチル基、エチル基、プロピル基、ブチル基、ペンチル基、ヘキシル基、ヘプチル基等のアルキル基；フェニル基、トリル基、キシリル基、ナフチル基等のアリール基；ベンジル基、フェネチル基等のアラルキル基；クロロメチル基、３−クロロプロピル基、３，３，３−トリフロロプロピル基等のハロゲン化アルキル基が例示され、好ましくはメチル基、フェニル基である。このような（Ａ）成分の分子構造としては、直鎖状、分岐鎖状、環状、網状、一部分岐を有する直鎖状が例示され、好ましくは、式：ＲＳｉＯ3/2で示されるシロキサン単位（Ｔ単位シロキサン）および／または式：ＳｉＯ4/2で示されるシロキサン単位（Ｑ単位シロキサン）を有する分岐鎖状あるいは一部分岐を有する直鎖状である。上式中、Ｒは一価炭化水素基であり、前記のアルケニル基、アルケニル基、アリール基、アラルキル基、およびハロゲン化アルキル基が例示される。（Ａ）成分の２５℃における粘度は限定されないが、シリコーン硬化物の機械的強度および硬化性シリコーン組成物の取扱作業性が優れることから、５０〜５００,０００ｍＰａ・ｓの範囲内であることが好ましく、特に、４００〜１００,０００ｍＰａ・ｓの範囲内であることが好ましい。また、（Ａ）成分が式：ＲＳｉＯ3/2で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有する場合には、その標準ポリスチレン換算の重量平均分子量が１,５００以上であることが好ましい。
このような（Ａ）成分としては、分子鎖両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサン共重合体、分子鎖両末端トリメチルシロキシ基封鎖メチルビニルポリシロキサン、分子鎖両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサン・メチルフェニルシロキサン共重合体、分子鎖両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン、分子鎖両末端ジメチルビニルシロキシ基封鎖メチルビニルポリシロキサン、分子鎖両末端ジメチルビニルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサン共重合体、分子鎖両末端ジメチルビニルシロキシ基封鎖ジメチルシロキサン・メチルビニルシロキサン・メチルフェニルシロキサン共重合体、式：Ｒ1 3ＳｉＯ1/2で示されるシロキサン単位と式：Ｒ1 2Ｒ2ＳｉＯ1/2で示されるシロキサン単位と式：ＳｉＯ4/2で示されるシロキサン単位からなるオルガノポリシロキサン共重合体、Ｒ1 2Ｒ2ＳｉＯ1/2で示されるシロキサン単位と式：ＳｉＯ4/2で示されるシロキサン単位からなるオルガノポリシロキサン共重合体、式：Ｒ1Ｒ2ＳｉＯ2/2で示されるシロキサン単位と式：Ｒ1ＳｉＯ3/2で示されるシロキサン単位または式：Ｒ2ＳｉＯ3/2で示されるシロキサン単位からなるオルガノポリシロキサン共重合体、およびこれらのオルガノポリシロキサンの二種以上の混合物が例示される。上式中、Ｒ1はアルケニル基以外の一価炭化水素基であり、前記のアルキル基、アリール基、アラルキル基、およびハロゲン化アルキル基が例示される。また、上式中、Ｒ2はアルケニル基であり、前記のアルケニル基が例示される。
（Ｂ）成分は一分子中に少なくとも２個のケイ素原子結合水素原子を含有するオルガノポリシロキサンである。(Ｂ）成分中のケイ素原子結合水素原子の結合位置としては、分子鎖末端および／または分子鎖側鎖が例示される。（Ｂ）成分中のケイ素原子に結合する基としては、脂肪族不飽和炭素−炭素結合を有さない一価炭化水素基が例示され、具体的には、前記のアルキル基、アリール基、アラルキル基、およびハロゲン化アルキル基が例示され、好ましくはメチル基、フェニル基である。このような（Ｂ）成分の分子構造としては、直鎖状、分岐鎖状、環状、網状、一部分岐を有する直鎖状が例示され、式：Ｒ'ＳｉＯ3/2で示されるシロキサン単位（Ｔ単位シロキサン）および／または式：ＳｉＯ4/2で示されるシロキサン単位（Ｑ単位シロキサン）を有する分岐鎖状あるいは一部分岐を有する直鎖状であってもよい。上式中、Ｒ'は脂肪族不飽和炭素−炭素結合を有さない一価炭化水素基であり、前記のアルケニル基、アルケニル基、アリール基、アラルキル基、およびハロゲン化アルキル基が例示される。（Ａ）成分が式：ＲＳｉＯ3/2で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有する場合には、（Ｂ）成分は直鎖状、あるいは一部分岐を有する直鎖状のものであることが好ましい。（Ｂ）成分の２５℃における粘度は特に限定されないが、シリコーン硬化物の機械的強度および硬化性シリコーン組成物の取扱作業性が優れることから、５〜１００,０００ｍＰａ・ｓの範囲内であることが好ましい。また、（Ｂ）成分が式：Ｒ'ＳｉＯ3/2で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有する場合には、その標準ポリスチレン換算の重量平均分子量が１,５００以上であることが好ましい。
このような（Ｂ）成分としては、分子鎖両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン、分子鎖両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン共重合体、分子鎖両末端トリメチルシロキシ基封鎖ジメチルシロキサン・メチルハイドロジェンシロキサン・メチルフェニルシロキサン共重合体、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルポリシロキサン、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖ジメチルシロキサン・メチルフェニルシロキサン共重合体、分子鎖両末端ジメチルハイドロジェンシロキシ基封鎖メチルフェニルポリシロキサン、式：Ｒ1 3ＳｉＯ1/2で示されるシロキサン単位と式：Ｒ1 2ＨＳｉＯ1/2で示されるシロキサン単位と式：ＳｉＯ4/2で示されるシロキサン単位からなるオルガノポリシロキサン共重合体、式：Ｒ1 2ＨＳｉＯ1/2で示されるシロキサン単位と式：ＳｉＯ4/2で示されるシロキサン単位からなるオルガノポリシロキサン共重合体、式：Ｒ1ＨＳｉＯ2/2で示されるシロキサン単位と式：Ｒ1ＳｉＯ3/2で示されるシロキサン単位または式：ＨＳｉＯ3/2で示されるシロキサン単位からなるオルガノポリシロキサン共重合体、およびこれらのオルガノポリシロキサンの二種以上の混合物が例示される。上式中、Ｒ1はアルケニル基以外の一価炭化水素基であり、前記と同様の基が例示される。
上記組成物において、（Ｂ）成分の含有量は上記組成物を硬化させるに十分な量であり、具体的には、上記組成物を十分に硬化させ、また、シリコーン硬化物の機械的強度を低下させないことから、（Ａ）成分１００重量部に対して、０.１〜１００重量部の範囲内であることが好ましい。
（Ｃ）成分は上記組成物の硬化を促進する白金系触媒であり、具体的には、白金微粉末、白金黒、白金坦持シリカ微粉末、白金坦持活性炭、塩化白金酸、四塩化白金、塩化白金酸のアルコール溶液、白金とオレフィンの錯体、白金とアルケニルシロキサンの錯体、これらの白金系触媒を含有してなるポリスチレン樹脂、ナイロン樹脂、ポリカーボネート樹脂、シリコーン樹脂等の粒子径が１０μｍ未満の熱可塑性樹脂粉末が例示される。
上記組成物において、（Ｃ）成分の含有量は上記組成物の硬化を促進するに十分な量であり、具体的には、上記組成物において（Ｃ）成分中の白金金属が重量単位で０.１〜５００ｐｐｍの範囲内となる量であることが好ましく、特には、１〜５０ｐｐｍの範囲内となる量であることが好ましい。
（Ｄ）成分はシリコーン硬化物に機械的特性あるいは物理的特性を付与するための充填剤であり、具体的には、ヒュームドシリカ、沈降性シリカ、二酸化チタン等の補強性充填剤；アルミナ、石英粉末、窒化ケイ素、窒化ホウ素、窒化アルミニウム等の熱伝導性充填剤；金、銀、銅、金属メッキ有機樹脂粉末等の導電性充填剤；ガラス繊維、炭素繊維、チタンウイスカー等の繊維状充填剤；シリコーンレジン粉末、シリコーンゴム粉末、ナイロン樹脂粉末、アクリル樹脂粉末等の有機樹脂製充填剤、およびこれらの充填剤をオルガノアルコキシシラン、オルガノクロロシラン、オルガノシラザン等の有機ケイ素化合物により表面処理してなる充填剤が例示される。
上記組成物において、（Ｄ）成分の含有量は限定されないが、シリコーン硬化物に十分な機械的特性あるいは物理的特性を付与することができることから、上記組成物の６０重量％以上であることが好ましい。
上記組成物には、その他任意の成分として、貯蔵安定性および取扱作業性を向上させるために硬化抑制剤を含有してもよい。この硬化抑制剤としては、２−メチル−３−ブチン−２−オール、３,５−ジメチル−１−ヘキシン−３−オール、２−フェニル−３−ブチン−２−オール等のアルキンアルコール；３−メチル−３−ペンテン−１−イン、３,５−ジメチル−３−ヘキセン−１−イン等のエンイン化合物；１,３,５,７−テトラメチル−１,３,５,７−テトラビニルシクロテトラシロキサン、１,３,５,７−テトラメチル−１,３,５,７−テトラヘキセニルシクロテトラシロキサン、ベンゾトリアゾールが例示される。この硬化抑制剤の含有量は、上記組成物において重量単位で１０〜５０,０００ｐｐｍの範囲内となる量であることが好ましい。
また、上記組成物には、その接着性を向上させるための接着促進剤を含有していてもよい。この接着促進剤としては、例えば、上記（Ａ）成分あるいは（Ｂ）成分と異なる、ケイ素原子に結合したアルコキシ基を一分子中に少なくとも１個有する有機ケイ素化合物であることが好ましい。このアルコキシ基としては、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基、メトキシエトキシ基が例示され、特に、メトキシ基であることが好ましい。また、この有機ケイ素化合物のケイ素原子に結合するアルコキシ基以外の基としては、前記アルキル基、前記アルケニル基、前記アリール基、前記アラルキル基、前記ハロゲン化アルキル基等の置換もしくは非置換の一価炭化水素基；３−グリシドキシプロピル基、４−グリシドキシブチル基等のグリシドキシアルキル基；２−(３,４−エポキシシクロヘキシル)エチル基、３−(３,４−エポキシシクロヘキシル)プロピル基等のエポキシシクロヘキシルアルキル基；４−オキシラニルブチル基、８−オキシラニルオクチル基等のオキシラニルアルキル基等のエポキシ基含有一価有機基；３−メタクリロキシプロピル基等のアクリル基含有一価有機基；水素原子が例示され、一分子中に少なくとも１個の基は、前記エポキシ基含有一価有機基または前記アクリル基含有一価有機基であることが好ましい。この有機ケイ素化合物は（Ａ）成分または（Ｂ）成分と反応し得る基を有することが好ましく、具体的には、ケイ素原子結合アルケニル基またはケイ素原子結合水素原子を有することが好ましい。また、各種の基材に対して良好な接着性を促進できることから、この有機ケイ素化合物は一分子中に少なくとも１個のエポキシ基含有一価有機基を有するものであることが好ましい。このような有機ケイ素化合物としては、オルガノシラン化合物、オルガノシロキサンオリゴマーが例示される。このオルガノシロキサンオリゴマーの分子構造としては、直鎖状、一部分枝を有する直鎖状、分枝鎖状、環状、網状が例示され、特に、直鎖状、分枝鎖状、網状であることが好ましい。このような有機ケイ素化合物としては、３−グリシドキシプロピルトリメトキシシラン、２−(３,４−エポキシシクロヘキシル)エチルトリメトキシシラン、３−メタクリロキシプロピルトリメトキシシラン等のシラン化合物；一分子中にケイ素原子結合アルケニル基もしくはケイ素原子結合水素原子、およびケイ素原子結合アルコキシ基をそれぞれ少なくとも１個ずつ有するシロキサン化合物、ケイ素原子結合アルコキシ基を少なくとも１個有するシラン化合物またはシロキサン化合物と一分子中にケイ素原子結合ヒドロキシ基とケイ素原子結合アルケニル基をそれぞれ少なくとも１個ずつ有するシロキサン化合物との混合物、式：
Figure 2005183788
 （式中、ａ、ｂ、およびｃは正数である。）
で示されるシロキサン化合物、式：
Figure 2005183788
 （式中、ａ、ｂ、ｃ、およびｄは正数である。）
で示されるシロキサン化合物が例示される。上記組成物において、この接着促進剤の含有量は限定されないが、（Ａ）成分１００重量部に対して０.０１〜１０重量部の範囲内であることが好ましい。
また、本組成物には、本発明の目的を損なわない限り、その他任意の成分として、カーボンブラック等の顔料；酸化鉄等の耐熱剤；その他、染料、難燃性付与剤、溶剤等を含有してもよい。
上記組成物は、一液型のもの、あるいは二液型のものを混合したものであってもいが、硬化性が高く、硬化温度を下げることができることから、（Ａ）成分、（Ｃ）成分、および（Ｄ）成分を主成分とし、（Ｂ）成分を含まない組成物と、（Ｂ）成分、および（Ｄ）成分を主成分とし、（Ｃ）成分を含まない組成物の二液型組成物とすることが好ましい。この二液型組成物は、貯蔵中は二液とし、使用時あるいは使用直前に混合することが好ましい。
上記組成物が二液型である場合、使用直前に二液を混合する場合には、プラネタリーミキサー、ロール、デンタルミキサー等の混合機を用いることが好ましく、使用時に二液を混合する場合には、二液を連続混合できることから、スタティックミキサーを用いることが好ましい。
本方法において用いられる硬化性シリコーン組成物は、半導体チップやその結線部の保護剤という用途の他に、シリコーン硬化物を半導体チップや回路基板の絶縁層、あるいは半導体チップや回路基板の緩衝層として利用することができる。この本方法において、シリコーン硬化物の性状は限定されず、例えば、ゴム状、硬質ゴム状、レジン状が挙げられ、特に、その複素弾性率が１ＧＰａ以下であることが好ましい。
本方法によりシリコーン硬化物で封止した半導体装置としては、半導体チップを実装した回路基板、回路基板に電気的に接続する前の半導体チップ、あるいは個片の半導体半導体装置に切断前の半導体ウェハーが例示される。このような半導体装置としては、半導体チップとその配線基板および複数のリード線が半導体チップと配線基板とをワイヤーボンディングした半導体装置を図３、図４に示した。図３で示される半導体装置は、半導体チップ１０がダイボンド剤によって、ポリイミド樹脂製、エポキシ樹脂製、ＢＴレジン製、あるいはセラミック製の回路基板１２に搭載した後、金線あるいはアルミニウム線からなるボンディングワイヤによって回路基板１２上にワイヤボンディグンされている。また、図４で示される半導体装置は、半導体チップ１０がハンダボールあるいは導電性バンプにより回路基板１２に電気的に接続されている。この半導体装置では、ハンダボールあるいは導電性バンプを補強する目的でアンダーフィル剤が封入されている。このアンダーフィル剤としては、硬化性エポキシ樹脂組成物、硬化性シリコーン組成物が用いられる。図３、図４で示される半導体装置では、シリコーン硬化物で封止した後に、この半導体装置を他の回路基板に接合するために、半導体チップ１０が実装されている回路基板１２の下面に外部電極、例えばハンダボールが形成されている。回路基板上に複数個の半導体チップが同時に封止された場合は、ソーイング若しくは打ち抜きによって個々の半導体装置に切断される。また、ウエハーレベルＣＳＰを図５に示した。
本方法において、上記のような圧縮成形機を用いて半導体装置をシリコーン硬化物により封止する際、硬化性シリコーン組成物が直接金型面に接触すると、金型面にヌメリ感を有する物質が付着することがあるので、前記のような剥離性フィルムを介して圧縮成形することが好ましい。剥離性フィルムを使用することにより、連続的に樹脂封止することが可能となり、金型の清掃等の間隔を伸ばすことができるので、生産効率を高めることができる。
本方法において、圧縮成形の条件は限定されないが、回路基板や半導体チップへの応力を低減させることから、加熱温度は６０℃〜１３０℃の範囲内であることが好ましい。また、金型を予め加熱しておくことにより、圧縮成形のサイクルタイムを向上させることができる。さらに、用いる硬化性シリコーン組成物の種類にもよるが、予め下型により余熱されている回路基板上に硬化性シリコーン組成物を滴下することにより、硬化性シリコーン組成物の広がり性をコントロールすることもできる。
次に、本発明の半導体装置を説明する。
本発明の半導体装置は、上記の方法により製造されたことを特徴とする。このような半導体装置は、封止材にボイドの混入がないので、外観不良や耐湿性の低下を招来することがない。また、本発明の半導体装置は、封止樹脂の厚さが精度良くコントロールされているので、電子機器の小型化、薄型化に対応することができる。
本発明の半導体装置の製造方法および半導体装置を実施例、比較例により詳細に説明する。なお、半導体装置についての評価は次の通りである。
［外観と充填性］
目視により、シリコーン硬化物あるいはエポキシ樹脂硬化物で封止した半導体装置の表面を観察し、完全に充填されて表面が全体的に平滑である場合を○、表面の一部が平滑でない場合を△、表面が全体的に平滑でない場合を×、端部が未充填となった場合を××として示した。
［反り］
半導体装置を個片に切断する前の、シリコーン硬化物あるいはエポキシ樹脂硬化物で封止した回路基板の長辺側を固定した時の他端長辺側の高さを測定し、これを反りとして示した。
［切断性］
シリコーン硬化物で樹脂封止した回路基板を個別の半導体装置に個片化するために、ソーイング装置（ディスコ社製、ＣＳカッター使用、１５,０００ｒｐｍ）で切断した際、バリが１０μｍ以下では○、バリが１０〜２５μｍである時には△、２５μｍ以上のバリが出た場合を×、２５μｍ以上のバリが多数出た場合を××とした。
また、実施例において下記の成分を用いてヒドロシリル化反応硬化型シリコーンゴム組成物を調製した。また、調製したシリコーンゴム組成物の粘度および硬化性、さらに、硬化して得られるシリコーンゴムの複素弾性率および熱膨張率を次のようにして測定した。
［シリコーンゴム組成物の原料］
・オルガノポリシロキサン（Ａ−１）：標準ポリスチレン換算の重量平均分子量が４,６００であり、平均組成式：
[(ＣＨ2＝ＣＨ)(ＣＨ3)2ＳiＯ1/2]0.43[(ＣＨ3)3ＳiＯ1/2]0.02(ＳiＯ4/2)0.55
で表されるシリコーンレンジン
・オルガノポリシロキサン（Ａ−２）：標準ポリスチレン換算の重量平均分子量が１,１００であり、平均組成式：
[(ＣＨ2＝ＣＨ)(ＣＨ3)2ＳiＯ1/2]0.50[(ＣＨ3)3ＳiＯ1/2]0.15(ＳiＯ4/2)0.35
で表されるシリコーンレンジン
・オルガノポリシロキサン（Ａ−３）：粘度４０Ｐａ・ｓの分子鎖両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン
・オルガノポリシロキサン（Ａ−４）：粘度２,１００ｍＰａ・ｓの分子鎖両末端ジメチルビニルシロキシ基封鎖ジメチルポリシロキサン
・オルガノポリシロキサン（Ｂ−１）：粘度４０ｍＰａ・ｓの分子鎖両末端トリメチルシロキシ基封鎖メチルハイドロジェンポリシロキサン
・白金系触媒（Ｃ−１）：白金の１,３−ジビニル−１,１,３,３−テトラメチルジシロキサン錯体の１,３−ジビニル−１,１,３,３−テトラメチルジシロキサン溶液
・充填剤（Ｄ−１）：平均粒子径０.５μｍの球状シリカ微粉末
・充填剤（Ｄ−２）：平均粒子径８μｍの球状シリカ微粉末
・充填剤（Ｄ−３）：平均粒子径１０μｍの球状アルミナ微粉末
・充填剤（Ｄ−４）：ＢＥＴ比表面積が２００ｍ2／ｇであるヒュームドシリカ
・硬化抑制剤：２−フェニル−３−ブチン−２−オール
・接着促進剤：平均単位式：
Figure 2005183788
 で表されるシロキサン化合物
・顔料：カーボンブラック
［シリコーンゴム組成物の粘度］
シリコーンゴム組成物の２５℃における粘度をＢＳ型回転粘度計（株式会社トキメック製のビスコメーター モデルＢＳ、ローター：Ｎｏ.７、回転数：２.５ｒｐｍ）により測定した。
［シリコーンゴム組成物の硬化性］
シリコーンゴム組成物の硬化性をキュラストメーター（ジェイエスアール社製）により各測定温度（８０℃、１００℃、および１２０℃）で測定した。なお、上下金型を閉めた後に架橋によるトルクが検出され始める時間をＩＰ値（秒）とし、最終硬化到達トルクの９０％に当たるトルク値になる時間をＴ９０値（秒）とした。
［シリコーンゴムの複素弾性率］
シリコーンゴム組成物を１２０℃で３０ｋｇｆ／ｃｍ2の荷重を掛けて５分間圧縮成形した後、さらに１２０℃のオーブン中で１時間加熱処理することによりシリコーンゴムを作製した。このシリコーンゴムの２５℃における複素弾性率を、粘弾性測定機（せん断周波数：１Ｈｚ、歪み率：０.５％）により測定した。
［シリコーンゴムの熱膨張率］
上記と同様にして作製したシリコーンゴムの熱膨張率を、サーマルメカニカルアナライザー（ＴＭＡ）により測定した。なお、測定温度範囲は５０〜１５０℃である。
［実施例１］
本実施例において、図３で示した半導体装置を作製した。すなわち、７０ｍｍ×１６０ｍｍサイズのポリイミド樹脂製の回路基板（厚さ７５μｍのポリイミド樹脂フィルムの片面に、厚さ１７μｍのエポキシ樹脂製接着剤層を介して厚さ１８μｍの銅箔が積層されており、この銅箔により回路パターンが形成され、この回路パターンのワイヤボンディングするための部分を除き、回路基板の表面は感光性ソルダーマスクにより被覆されている。）に厚さ３５μｍのエポキシ樹脂製ダイボンド剤層を介して８ｍｍ×１４ｍｍサイズの半導体チップを接合した。次に、この半導体チップのバンプと回路パターンとを電気的に接続するため４８本の金製ボンディングワイヤによりワイヤボンディングした。この回路基板には、合わせて５４個の半導体チップが１８個ずつ３ブロックに分けて実装されており、それぞれ回路パターンにワイヤーボンディングされている。
この半導体チップを実装したポリイミド樹脂製回路基板上の所定の箇所に、表１で示す組成からなる２液型シリコーンゴム組成物のＡ液とＢ液をスタチックミキサハンドガンにより重量比で１：１に混合したシリコーンゴム組成物（Ｉ）２０ｇを室温で塗布した後、この回路基板を図１で示される圧縮成形機の下型に載置した。次に、この圧縮成型機の下型と上型（金型の汚染防止、シリコーンゴムの離型性向上のため、この上型の内側にはテトラフルオロエチレン樹脂製剥離性フィルムがエア吸引により密着している。）を合わせ、回路基板を狭持した状態で、８０℃で５０ｋｇｆ／ｃｍ2の荷重をかけて２分間圧縮成形した。その後、樹脂封止した半導体装置を金型から取り出し、これを１２０℃のオーブンで１時間加熱処理することにより、半導体チップ表面上を厚さ５００μｍのシリコーンゴムで封止した半導体装置を作製した。この半導体装置の特性を表４に示した。
［実施例２］
実施例１において、シリコーンゴム組成物（Ｉ）の代わりに、表１で示す組成からなる２液型シリコーンゴム組成物のＡ液とＢ液をスタチックミキサハンドガンにより重量比で１：１に混合したシリコーンゴム組成物（II）を用いた以外は実施例１と同様にして半導体装置を作製した。この半導体装置の特性を表４に示した。
Figure 2005183788
［実施例３］
実施例１において、シリコーンゴム組成物（Ｉ）の代わりに、表２で示す組成からなる１液型シリコーンゴム組成物（III）を用いて、１２０℃で５０ｋｇｆ／ｃｍ2の荷重をかけて４分間圧縮成形した後、さらに１２０℃のオーブンで１時間加熱処理した以外は実施例１と同様にして半導体装置を作製した。この半導体装置の特性を表４に示した。
［比較例１］
実施例１において、シリコーンゴム組成物（Ｉ）の代わりに、表２で示す組成からなる１液型シリコーンゴム組成物（IV）を用いて、１２０℃で５０ｋｇｆ／ｃｍ2の荷重をかけて４分間圧縮成形した後、さらに１２０℃のオーブンで１時間加熱処理した以外は実施例１と同様にして半導体装置を作製した。この半導体装置の特性を表４に示した。
［比較例２］
実施例１において、シリコーンゴム組成物（Ｉ）の代わりに、表２で示す組成からなる１液型シリコーンゴム組成物（Ｖ）を用いて、１２０℃で５０ｋｇｆ／ｃｍ2の荷重をかけて４分間圧縮成形した後、さらに１２０℃のオーブンで１時間加熱処理した以外は実施例１と同様にして半導体装置を作製した。この半導体装置の特性を表４に示した。
Figure 2005183788
［比較例３］
実施例１において、シリコーンゴム組成物（Ｉ）の代わりに、表３で示す特性を有する液状硬化性エポキシ樹脂組成物（日立化成工業株式会社製のＣＥＬ−Ｃ−７４００）を用いて、１７０℃で５０ｋｇｆ／ｃｍ2の荷重をかけて５分間圧縮成形した後、さらに１５０℃のオーブンで１時間加熱処理した以外は実施例１と同様にして、半導体チップ表面上を厚さ４００μｍのエポキシ樹脂硬化物で封止した半導体装置を作製した。この半導体装置の特性を表４に示した。
Figure 2005183788
なお、液状硬化性エポキシ樹脂組成物の２５℃における粘度は、ＢＳ型回転粘度計（株式会社トキメック製のビスコメーター モデルＢＳ、ローター：Ｎｏ.７、回転数：１０ｒｐｍ）により測定した。
また、エポキシ樹脂硬化物は、液状硬化性エポキシ樹脂組成物を１７０℃で５０ｋｇｆ／ｃｍ2の荷重を掛けて５分間圧縮成形した後、さらに１５０℃のオーブン中で１時間加熱処理することにより作製し、この硬さはＪＩＳ Ｋ ６２５３に規定のタイプＡデュロメータにより測定し、この２５℃における複素弾性率は、粘弾性測定機（せん断周波数：１Ｈｚ、歪み率：０.５％）により測定し、また、この熱膨張率は、サーマルメカニカルアナライザー（ＴＭＡ）により、室温〜９０℃の温度範囲における値を測定した。
Figure 2005183788
本発明の半導体装置の製造方法で用いられる圧縮成形機の構成を示す説明図である。 本発明の半導体装置の製造方法で用いられる圧縮成形機により半導体装置を樹脂封止する状態を示す説明図である。 本発明の実施例１、２で作成した半導体装置の断面図である。 本発明の半導体装置の断面図である。 本発明の半導体装置の断面図である。 本発明の半導体装置の製造方法で用いられる圧縮成形機の構成を示す説明図である。 本発明の半導体装置の斜視図である。
符号の説明
１０ 半導体チップ
１２ 回路基板
１６ 半導体装置
２０ 固定プラテン
２２ 下型ベース
２３ 下型
２４ ヒータ
２６ 下クランプストッパ
３０ 可動プラテン
３２ 上型ベース
３３ 上型ホルダ
３４ 上型
３４ａ キャビティ凹部
３６ クランパ
３６ａ、３６ｂ エア孔
３７ スプリング
３８ ヒータ
３９ 上クランプストッパ
４０ａ、４０ｂ 剥離性フィルム
４２ａ、４２ｂ 供給ロール
４４ａ、４４ｂ 巻取りロール
４６ ガイドローラ
４８ 静電除去装置
５０ 硬化性シリコーン組成物
７０ シリコーン硬化物で封止した半導体装置
７２ シリコーン硬化物

Claims (12)

  1. 半導体装置を金型中に載置して、該金型と該半導体装置との間に供給した硬化性シリコーン組成物を圧縮成形することによりシリコーン硬化物で封止した半導体装置を製造する方法であって、前記硬化性シリコーン組成物が、（Ａ）一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサン、（Ｂ）一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノポリシロキサン、（Ｃ）白金系触媒、および（Ｄ）充填剤から少なくともなり、前記（Ａ）成分が、式：ＲＳｉＯ3/2（式中、Ｒは一価炭化水素基である。）で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有するか、前記（Ｂ）成分が、式：Ｒ'ＳｉＯ3/2（式中、Ｒ'は脂肪族不飽和炭素−炭素結合を有さない一価炭化水素基または水素原子である。）で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有するか、または前記（Ａ）と前記（Ｂ）成分のいずれもが前記シロキサン単位を有することを特徴とする、半導体装置の製造方法。
  2. （Ａ）成分が、式：ＲＳｉＯ3/2（式中、Ｒは一価炭化水素基である。）で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有し、かつ、標準ポリスチレン換算の重量平均分子量が１,５００以上であるか、（Ｂ）成分が、式：Ｒ'ＳｉＯ3/2（式中、Ｒ'は脂肪族不飽和炭素−炭素結合を有さない一価炭化水素基または水素原子である。）で示されるシロキサン単位および／または式：ＳｉＯ4/2で示されるシロキサン単位を有し、かつ、標準ポリスチレン換算の重量平均分子量が１,５００以上であるか、または前記（Ａ）と前記（Ｂ）成分のいずれもが前記シロキサン単位を有し、かつ、標準ポリスチレン換算の重量平均分子量が１,５００以上であることを特徴とする、請求項１記載の製造方法。
  3. （Ｄ）成分の含有量が、硬化性シリコーン組成物中の６０重量％以上であることを特徴とする、請求項１記載の製造方法。
  4. 硬化性シリコーン組成物が、（Ａ）成分、（Ｃ）成分、および（Ｄ）成分を主成分とし、（Ｂ）成分を含まない組成物と、（Ｂ）成分、および（Ｄ）成分を主成分とし、（Ｃ）成分を含まない組成物の二液型組成物を混合したものであることを特徴とする、請求項１記載の製造方法。
  5. 下型に半導体装置を載置して、上型と半導体装置との間に硬化性シリコーン組成物を供給した後、前記上型と前記下型とで前記半導体装置を挟持して前記硬化性シリコーン組成物を圧縮成形することを特徴とする、請求項１記載の製造方法。
  6. シリコーン硬化物の複素弾性率が１ＧＰａ以下であることを特徴とする、請求項１記載の製造方法。
  7. 少なくとも２つの半導体装置をシリコーン硬化物で封止した後、個片の半導体装置に切断することを特徴とする、請求項１記載の製造方法。
  8. 半導体装置が、回路基板上に半導体チップをボンディングワイヤにより電気的に接続したものであることを特徴とする、請求項１記載の製造方法。
  9. 回路基板の半導体チップを搭載した面に硬化性シリコーン組成物を供給して、半導体チップおよび該チップのボンディングワイヤーとの接続部をシリコーン硬化物で封止することを特徴とする、請求項８記載の製造方法。
  10. 金型の内面に剥離性フィルムを密着していることを特徴とする、請求項１記載の製造方法。
  11. 剥離性フィルムがエア吸引により金型の内面に密着していることを特徴とする、請求項１０記載の製造方法。
  12. 請求項１乃至１１のいずれか１項に記載の方法により製造された半導体装置。

JP2003424821A 2003-12-22 2003-12-22 半導体装置の製造方法および半導体装置 Expired - Lifetime JP5101788B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003424821A JP5101788B2 (ja) 2003-12-22 2003-12-22 半導体装置の製造方法および半導体装置
PCT/JP2004/018548 WO2005062368A1 (en) 2003-12-22 2004-12-07 Semiconductor device and method of manufacturing thereof
CNB2004800385140A CN100409420C (zh) 2003-12-22 2004-12-07 半导体器件及其制造方法
US10/584,032 US7651958B2 (en) 2003-12-22 2004-12-07 Semiconductor device and method of manufacturing thereof
EP04801693A EP1709673B1 (en) 2003-12-22 2004-12-07 Semiconductor device and method of manufacturing thereof
KR1020067012535A KR101313671B1 (ko) 2003-12-22 2004-12-07 반도체 소자 및 이의 제조방법
TW093137977A TWI354336B (en) 2003-12-22 2004-12-08 Semiconductor device and method of manufacturing t

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003424821A JP5101788B2 (ja) 2003-12-22 2003-12-22 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2005183788A true JP2005183788A (ja) 2005-07-07
JP5101788B2 JP5101788B2 (ja) 2012-12-19

Family

ID=34708797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003424821A Expired - Lifetime JP5101788B2 (ja) 2003-12-22 2003-12-22 半導体装置の製造方法および半導体装置

Country Status (7)

Country Link
US (1) US7651958B2 (ja)
EP (1) EP1709673B1 (ja)
JP (1) JP5101788B2 (ja)
KR (1) KR101313671B1 (ja)
CN (1) CN100409420C (ja)
TW (1) TWI354336B (ja)
WO (1) WO2005062368A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007224146A (ja) * 2006-02-23 2007-09-06 Dow Corning Toray Co Ltd 半導体装置の製造方法および半導体装置
JP2008063542A (ja) * 2006-09-11 2008-03-21 Dow Corning Toray Co Ltd 硬化性シリコーン組成物および電子部品
KR100943713B1 (ko) * 2006-10-16 2010-02-23 롬 앤드 하아스 컴패니 내열성 아릴 폴리실록산 조성물
US8338527B2 (en) 2005-04-27 2012-12-25 Dow Corning Toray Company, Ltd. Curable silicone composition and electronic components
JP2014241427A (ja) * 2008-06-06 2014-12-25 コーニンクレッカ フィリップス エヌ ヴェ シリコーンラバー状材料及びシリコーンラバー状材料を形成する部分一式
JP2016100375A (ja) * 2014-11-19 2016-05-30 アピックヤマダ株式会社 樹脂モールド装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5392805B2 (ja) * 2005-06-28 2014-01-22 東レ・ダウコーニング株式会社 硬化性オルガノポリシロキサン樹脂組成物および光学部材
JP4623322B2 (ja) * 2007-12-26 2011-02-02 信越化学工業株式会社 光半導体ケース形成用白色熱硬化性シリコーン樹脂組成物並びに光半導体ケース及びその成形方法
US7829004B2 (en) * 2008-07-15 2010-11-09 Asm Technology Singapore Pte Ltd Transfer molding method and system for electronic devices
JP4911143B2 (ja) * 2008-08-15 2012-04-04 信越化学工業株式会社 高温耐性接着剤組成物、基板の接着方法、及び３次元半導体装置
JP2010153095A (ja) * 2008-12-24 2010-07-08 Showa Shinku:Kk イオンガン
US8427269B1 (en) * 2009-06-29 2013-04-23 VI Chip, Inc. Encapsulation method and apparatus for electronic modules
DE102010047454A1 (de) * 2010-10-04 2012-04-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Silikonfolie, Silikonfolie und optoelektronisches Halbleiterbauteil mit einer Silikonfolie
US20140346686A1 (en) * 2011-09-02 2014-11-27 Fu Peng Methods for forming color images on memory devices and memory devices formed thereby
US8875978B2 (en) * 2012-02-11 2014-11-04 International Business Machines Corporation Forming constant diameter spherical metal balls
JP2013232580A (ja) * 2012-05-01 2013-11-14 Dow Corning Toray Co Ltd 熱硬化性フィルム状シリコーン封止材
US10629457B2 (en) * 2012-06-08 2020-04-21 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
JP2014082284A (ja) 2012-10-15 2014-05-08 Dow Corning Toray Co Ltd 凸状硬化物及び基材を備える一体化物の製造方法
US9470395B2 (en) 2013-03-15 2016-10-18 Abl Ip Holding Llc Optic for a light source
CA3015068C (en) 2013-05-10 2019-07-16 Abl Ip Holding Llc Silicone optics
JP6298719B2 (ja) * 2014-06-09 2018-03-20 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
CN106449513B (zh) * 2016-11-11 2023-04-21 华南理工大学 一种防过热csp荧光膜片模压装置及方法
KR102522180B1 (ko) * 2019-10-30 2023-04-14 주식회사 엘지화학 열전도성을 갖는 실리콘 수지 조성물
TWI742840B (zh) * 2020-09-08 2021-10-11 友厚新科技股份有限公司 晶片貼膠方法及其裝置
CN114400189B (zh) * 2022-03-25 2022-06-21 深圳市铨天科技有限公司 一种存储芯片的固化封装设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064027A (en) * 1973-09-28 1977-12-20 Dow Corning Corporation UV curable composition
JPS55110155A (en) * 1979-02-16 1980-08-25 Toray Silicone Co Ltd Organopolysiloxane composition forming releasable film
JPH06145525A (ja) 1992-11-05 1994-05-24 Toray Dow Corning Silicone Co Ltd 硬化性オルガノポリシロキサン組成物
JP2739407B2 (ja) * 1993-02-09 1998-04-15 信越化学工業株式会社 低弾性率シリコーンゲル組成物及びそのゲル状硬化物
JP3516764B2 (ja) 1995-03-08 2004-04-05 アピックヤマダ株式会社 リリースフィルムを用いる樹脂モールド装置及び樹脂モールド方法
JP3592825B2 (ja) * 1996-02-07 2004-11-24 東レ・ダウコーニング・シリコーン株式会社 硬化性エポキシ樹脂組成物および電子部品
JPH1177733A (ja) 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JP3494586B2 (ja) 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
JP2002265786A (ja) * 2001-03-09 2002-09-18 Dow Corning Toray Silicone Co Ltd 硬化性オルガノポリシロキサン組成物、および半導体装置の製造方法
US6509423B1 (en) * 2001-08-21 2003-01-21 Dow Corning Corporation Silicone composition and cured silicone product

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338527B2 (en) 2005-04-27 2012-12-25 Dow Corning Toray Company, Ltd. Curable silicone composition and electronic components
JP2007224146A (ja) * 2006-02-23 2007-09-06 Dow Corning Toray Co Ltd 半導体装置の製造方法および半導体装置
WO2007099823A1 (en) 2006-02-23 2007-09-07 Dow Corning Toray Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device produced thereby
US8802506B2 (en) 2006-02-23 2014-08-12 Dow Corning Toray Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device produced thereby
JP2008063542A (ja) * 2006-09-11 2008-03-21 Dow Corning Toray Co Ltd 硬化性シリコーン組成物および電子部品
US8273815B2 (en) 2006-09-11 2012-09-25 Dow Corning Toray Company, Ltd. Curable silicone composition and electronic component
KR100943713B1 (ko) * 2006-10-16 2010-02-23 롬 앤드 하아스 컴패니 내열성 아릴 폴리실록산 조성물
JP2014241427A (ja) * 2008-06-06 2014-12-25 コーニンクレッカ フィリップス エヌ ヴェ シリコーンラバー状材料及びシリコーンラバー状材料を形成する部分一式
JP2016100375A (ja) * 2014-11-19 2016-05-30 アピックヤマダ株式会社 樹脂モールド装置

Also Published As

Publication number Publication date
EP1709673A1 (en) 2006-10-11
EP1709673B1 (en) 2013-03-13
TW200536026A (en) 2005-11-01
US7651958B2 (en) 2010-01-26
TWI354336B (en) 2011-12-11
KR101313671B1 (ko) 2013-10-02
WO2005062368A1 (en) 2005-07-07
US20070216021A1 (en) 2007-09-20
JP5101788B2 (ja) 2012-12-19
CN100409420C (zh) 2008-08-06
CN1898786A (zh) 2007-01-17
KR20070003800A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
JP5101788B2 (ja) 半導体装置の製造方法および半導体装置
KR101349619B1 (ko) 반도체 장치의 제조방법 및 이로부터 제조한 반도체 장치
JP4676735B2 (ja) 光半導体装置の製造方法および光半導体装置
JP4607429B2 (ja) 半導体装置の製造方法および半導体装置
JP3420473B2 (ja) シリコーン系接着性シート、その製造方法、および半導体装置
JP2004043814A (ja) シリコーン系接着性シート、半導体チップと該チップ取付部の接着方法、および半導体装置
KR101168861B1 (ko) 반도체 장치 및 이의 제조방법
CN111433307A (zh) 有机硅系接着片、含有其的积层体、半导体装置的制造方法
KR20150013761A (ko) 캡슐화된 반도체 소자의 제조 방법 및 캡슐화된 반도체 소자
JP4775993B2 (ja) 半導体素子封止剤、半導体装置および半導体装置の実装方法
KR20240051216A (ko) 경화성 실리콘 조성물, 그의 경화물, 및 그의 제조방법
KR20240046792A (ko) 경화성 실리콘 조성물, 그의 경화물 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5101788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term