JP5617495B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP5617495B2
JP5617495B2 JP2010219570A JP2010219570A JP5617495B2 JP 5617495 B2 JP5617495 B2 JP 5617495B2 JP 2010219570 A JP2010219570 A JP 2010219570A JP 2010219570 A JP2010219570 A JP 2010219570A JP 5617495 B2 JP5617495 B2 JP 5617495B2
Authority
JP
Japan
Prior art keywords
sealing
epoxy resin
substrate
semiconductor device
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010219570A
Other languages
English (en)
Other versions
JP2012074613A (ja
Inventor
作道 慶一
慶一 作道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2010219570A priority Critical patent/JP5617495B2/ja
Publication of JP2012074613A publication Critical patent/JP2012074613A/ja
Application granted granted Critical
Publication of JP5617495B2 publication Critical patent/JP5617495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
近年、電子機器の小型化、軽量化、高機能化の市場動向において、半導体装置の高集積化、薄型化が年々進み、また、半導体装置の表面実装化が促進されるなかで、従来用いてきたリードフレームの代わりに、有機基板やセラミック基板等の基板に半導体素子を搭載し、基板と半導体素子とを接続部材で電気的に接続した後、半導体素子と接続部材とをモールド材により成形封止して得られるエリア実装型半導体装置への移行が進んでいる。エリア実装型半導体装置としては、BGA(ボール・グリッド・アレイ)又は更に小型化を追求したCSP(チップスケールパッケージ)等が代表的なものとして挙げられる。また、エリア実装型半導体装置の製造においては、部材コストの低減と生産性の向上等を目的として、基板に複数の半導体装置に対応する半導体素子を搭載し、半導体素子と接続部材とをモールド材により一括で成形封止した後、切り離しを行って半導体装置とするMAP(モールド・アレイ・パッケージ)成形方式が確立され、成形方式の主流になりつつある。
さらに、高機能化の要求に対しては、IO端子の増加及び高速動作に対応するため、基板と半導体素子との電気的接続を、フェイスアップで搭載された半導体素子上の電極と基板上の電極とをボンディングワイヤを介して行うワイヤーボンディングから、フェイスダウンで搭載された半導体素子上の電極と基板上の電極とを半田バンプを介して行うフリップチップボンディングへの移行が進んできている。フリップチップボンディングした半導体装置の封止には、これまでキャピラリーアンダーフィル材の毛細管現象を利用した充填により、半田バンプ等の接続部材周辺を含む基板と半導体素子との間隙部分を封止した後、実装歩留まりや信頼性の向上等の必要に応じて、モールド材を用いたトランスファー成形により、半導体素子をカバーするオーバーモールドが施されてきた。特に半導体装置の薄型化のために300μm以下の薄型の基板を用いる半導体装置においては、基板自体の剛性不足により半導体装置の反りが大きくなり、実装歩留まりや信頼性の低下を抑えるためにオーバーモールドを施すことが不可欠である。しかしながら、上記生産方式では、封止とオーバーモールドとを別の工程で行う必要があり、生産性が劣るため、モールドアンダーフィル材を用いたトランスファーモールド法により一工程で封止とオーバーモールドとを行う方法又はコンプレッションモールド法により一工程で封止とオーバーモールドとを行う方法が広まっている。この生産方式は、半田バンプ等の接続部材周辺を含む半導体素子と基板との間隙部分の封止とオーバーモールドとを同時に実施できるので、工程の簡略化による大きな生産性の向上が達成できる。
一方、小型化、軽量化の要求に対しては、半導体装置の薄型化の進展が目覚しく、特に携帯電話向けの半導体装置では多機能かつ省スペースである薄型BGAの開発が活発になっている。しかしながら、薄型BGAにおいては、パッケージ反りによる半導体素子への応力及び実装後の温度サイクル性の低下、あるいは、MAP成形方式で製造した際のパネル反りによる生産性の低下等、新たな問題が顕在化してきている。
これまでのBGAパッケージでは、基板の半導体素子搭載面からの封止樹脂硬化体の厚みが1mm前後と厚く、成形時の封止樹脂の収縮が大きいことによるSmile反り(封止面を上にした場合下に凸の反り)の低減が課題であった。このような課題に対しては、フリップチップ実装用のアンダーフィル材として好適な充填性を維持しながら、封止後の基板反り(MAP成形方式で製造した際のパネル反り)及びパッケージ反り(パッケージ
単位に切り離し後の反り)を低減されることを目的として、エポキシ樹脂成形材料のガラス転移温度、曲げ弾性率及び成形収縮率を特定範囲とすることが提案されている(例えば、「特許文献1」参照。)。
しかしながら、BAGにおけるパッケージ反り及びパネル反りの方向は、主な構成要素である基板、半導体装置及び封止樹脂硬化体の厚み、平面上での面積、各要素の諸物性により変わり、基板の厚みが300μm以下であり、かつ基板の半導体素子搭載面からの封止樹脂硬化体の厚みが600μm以下となる薄型BGAにおいては、パッケージ反りの方向が逆になり、Cry反り(封止面を上にした場合上に凸の反り)の低減が課題となってくるため、上述のような従来技術では対応できないものとなっている。このため対応する封止用エポキシ樹脂組成物には、従来のSmile反り対応とは逆の方策となる高収縮化が必要となってくるが、単純に樹脂成分の配合量を増やすのみの方策では、耐湿性等の信頼性の低下を伴う弊害が発生することとなる。特に封止樹脂硬化体の厚みが200μm以上、400μm以下となる極薄型のBGAでは上記弊害が顕著であり、反りと信頼性とを両立できる技術が必要になってきている。
特開2004−307647号公報
本発明の目的は、BGA等のエリア実装型半導体装置において、薄型化と高い信頼性の両立できる半導体装置を提供することにある。
本発明の半導体装置の製造方法は、基板と、前記基板上に搭載された1個以上の半導体素子と、前記基板と前記半導体素子とを電気的に接続する接続部材と、前記半導体素子と前記接続部材とを封止する封止樹脂硬化体とを備え、かつ下記1)〜3)の要件を満たす半導体装置の製造方法であって、前記封止樹脂硬化体が、下記a)、b)の要件を満たす封止用エポキシ樹脂組成物をトランスファーモールド法、コンプレッションモールド法又はインジェクションモールド法で成形することにより得られることを特徴とする半導体装置の製造方法。
1)半導体装置のサイズが20mm×20mm以下である。
2)基板の厚みが300μm以下である。
3)基板の半導体素子搭載面からの封止樹脂硬化体の最大厚みが600μm以下である。a)封止用エポキシ樹脂組成物が無機充填材を含むものであり、前記組成物中における無機充填材含有量が74質量%以上、86質量%以下である。
b)封止用エポキシ樹脂組成物における無機充填材含有量をx(質量%)とし、封止用エポキシ樹脂組成物を175℃、120秒で成形した際の成形収縮率をy(%)としたとき、0.032x+y−2.965の値が0.000〜0.300である。
本発明の半導体装置の製造方法は、前記封止用エポキシ樹脂組成物が下記一般式(1):
Figure 0005617495
(ただし、上記一般式(1)において、Arは炭素数6〜20の芳香族基であり、互いに同じであっても異なっていてもよい。R1は炭素数1〜6の炭化水素基であり、互いに同じであっても異なっていてもよい。R2は炭素数1〜4の炭化水素基で、W1は酸素原子又は硫黄原子である。R3は水素、炭素数1〜4の炭化水素基又は炭素数6〜20の芳香族基であり、互いに同じであっても異なっていてもよい。aは0〜10の整数、bは1〜3の整数である。m、nはモル比を表し、0≦m<1、0<n≦1で、m+n=1、かつ、m/nの平均値は1/10〜1/1である。)
で表される構造を有するエポキシ樹脂を含むものとすることができる。
本発明の半導体装置の製造方法は、前記封止用エポキシ樹脂組成物が硬化剤としてビフェニレン骨格含有フェノールアラルキル樹脂を含むものとすることができる。
本発明の半導体装置の製造方法は、前記封止用エポキシ樹脂組成物が平均粒径1〜20μmの無機充填材を含むものとすることができる。
本発明の半導体装置の製造方法は、前記接続部材が半田バンプであり、前記半田バンプが形成された前記半導体素子をフェイスダウンで前記基板上に搭載し、前記半田バンプと前記基板上の電極とを電気的に接続するものとすることができる。
本発明の半導体装置の製造方法は、前記基板に複数の半導体装置に対応する前記半導体素子を搭載し、前記半導体素子と前期接続部材とを前記封止樹脂硬化体により一括で封止した後、前記半導体装置単位に切り離しを行うことで得られるものとすることができる。
本発明の半導体装置は、上述の半導体装置の製造方法により得られることを特徴とする。
本発明によれば、BGA等のエリア実装型半導体装置において、薄型化と高い信頼性の両立ができる半導体装置が提供される。
実施の形態に係る半導体装置の一例について、断面構造を模式的に示した図である。 実施の形態に係る半導体装置の一例について、断面構造を模式的に示した図である。 実施の形態に係る半導体装置の一例について、断面構造を模式的に示した図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
以下、本発明の半導体装置の製造方法について、好適な実施形態に基づいて説明する。本発明の半導体装置の製造方法は、基板と、基板上に搭載された1個以上の半導体素子と、基板と半導体素子とを電気的に接続する接続部材と、半導体素子と接続部材とを封止する封止樹脂硬化体とを備え、かつ下記1)〜3)の要件を満たす半導体装置の製造方法であって、封止樹脂硬化体が、下記a)、b)の要件を満たす封止用エポキシ樹脂組成物をトランスファーモールド法、コンプレッションモールド法又はインジェクションモールド法で成形することにより得られることを特徴とする。
1)半導体装置のサイズが20mm×20mm以下である。
2)基板の厚みが300μm以下である。
3)基板の半導体素子搭載面からの封止樹脂硬化体の最大厚みが600μm以下である。a)封止用エポキシ樹脂組成物が無機充填材を含むものであり、組成物中における無機充填材含有量が74質量%以上、86質量%以下である。
b)封止用エポキシ樹脂組成物における無機充填材含有量をx(質量%)とし、封止用エポキシ樹脂組成物を175℃、120秒で成形した際の成形収縮率をy(%)としたとき、0.032x+y−2.965の値が0.000〜0.300である。
ここで、要件b)は、無機充填材含有量xとの関係において、成形収縮率yの範囲を規定したものである。封止用エポキシ樹脂組成物の成形収縮率yは、無機充填材含有量xにより変化するため、本パラメータでは無機充填材含有量xを式中に取り込んだうえで、封止用エポキシ樹脂組成物の成形収縮率yの範囲が特定範囲となるように規定を行っている。これにより、エポキシ樹脂−硬化剤の組合せの寄与がより明確に判断でき、反りと信頼性の両立を達成する樹脂系の選択を容易にすることができる。その値は0.000〜0.3000であり、より好ましくは0.059〜0.159である。この値が上記範囲内であれば、信頼性と反りのバランスが高いレベルで保たれ、反り改良に伴う信頼性の低下を最小限に抑えることができる。この値が上記下限値以上であれば、反りと信頼性の両立を図ることができ、上記上限値以下であれば、樹脂が柔らかくなることによるパッケージ強度の低下を生ずる恐れが少ない。
a)、b)の要件を満たす封止用エポキシ樹脂組成物をトランスファーモールド法、コンプレッションモールド法又はインジェクションモールド法で成形して封止樹脂硬化体を得ることにより、半田バンプ等の接続部材周辺を含む基板と半導体素子との間隙部分の封止と、半導体素子をカバーするオーバーモールドとを一工程で行うことができる。また、半導体装置のサイズが20mm×20mm以下であり、基板の厚みが300μm以下であり、かつ基板の半導体素子搭載面からの封止樹脂硬化体の厚みが600μm以下となる薄型BGAにおいて、耐湿性等の信頼性の低下を来たすことなく、パッケージ反りや、MAP成形方式で製造した際のパネル反りを低減することができ、BGA等のエリア実装型半導体装置における薄型化と高い信頼性との両立を図ることができる。尚、封止用エポキシ樹脂組成物がb)の要件を満たすためには、封止用エポキシ樹脂組成物の構成成分であるエポキシ樹脂の種類や配合量、硬化剤の種類や配合量、硬化促進剤の種類や配合量、無機充填材の種類や配合量、ならびに、それらの配合比率を調整すること等によって達成することができる。
尚、封止用エポキシ樹脂組成物の成形収縮率は、JIS K 6911に準じて求めることができ、より具体的には下記のようにして求めることができる。トランスファー成形機を用いて、金型温度175℃、成形圧力9.8MPa、硬化時間120秒の条件下で、直径90mm、厚み5mmの円盤状で、直径80mm部にリブ(高さ3mm、幅2mm)
をもつ試験片を成形し、20℃での金型キャビティのリブ部内径寸法と、20℃での円盤状試験片のリブ部外径寸法とを測定し、下記式で算出する。
成形収縮率(%)={(20℃での金型キャビティのリブ部内径寸法)−(20℃での円盤状試験片のリブ部外径寸法)}/(20℃での金型キャビティのリブ部内径寸法)×100(%)
以下、封止用エポキシ樹脂組成物について詳細に説明する。本発明では、封止用エポキシ樹脂組成物が充填材として、無機充填材を用いる。無機充填材としては、一般に封止用エポキシ樹脂組成物に用いられているものを使用することができ、例えば、溶融シリカ、球状シリカ、結晶シリカ、アルミナ、窒化珪素、窒化アルミ等が挙げられる。無機充填材の平均粒径としては、1μm以上、20μm以下であることが好ましい。平均粒径が上記上限値以下であれば、半田バンプ等の接続部材周辺を含む半導体素子と基板との間隙部分への充填性が低下する恐れが少ない。また、平均粒径が上記下限値以上であれば、増粘によって充填性が低下する恐れが少ない。
また、無機充填材の含有量としては、封止用エポキシ樹脂組成物全体の74質量%以上、86質量%以下が好ましく、より好ましくは74質量%以上、82質量%以下である。無機充填材の含有量の下限値が上記範囲内であると、封止用エポキシ樹脂組成物の硬化物の吸水量が増加して強度が低下することによる耐半田性の低下を引き起こす恐れが少ない。また、無機充填材の含有量の上限値が上記範囲内であると、半導体装置の反り特性が損なわれる不具合の恐れが少ない。
本発明では、封止用エポキシ樹脂組成物の樹脂成分として、エポキシ樹脂を用いることができる。本発明における封止用エポキシ樹脂組成物で用いることができるエポキシ樹脂としては、封止用エポキシ樹脂組成物がa)の要件を満たしつつb)の要件をも満たすように調整できるものであれば、特に制限されるものではなく、例えば、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂;クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂;フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂;トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の3官能型エポキシ樹脂;ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂;トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられる。これらのエポキシ樹脂は、1種類を単独で用いても2種類以上を組み合わせて用いてもよい。
これらのなかでも、封止用エポキシ樹脂組成物がa)の要件を満たしつつb)の要件をも容易に満たすことができるとの観点からは、下記一般式(1)で表される構造を有するエポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂を用いることが好ましく、特に下記一般式(1)で表される構造を有するエポキシ樹脂を用いることが好ましい。これらのエポキシ樹脂は、樹脂自体の収縮が大きく、無機充填材の配合量を過度に減じることなしに封止用エポキシ樹脂組成物の収縮率を大きくすることができる。よって、薄型BGAにおいてBGAの信頼性を保ちつつCry反りへの対応が容易になる。
Figure 0005617495
(ただし、上記一般式(1)において、Arは炭素数6〜20の芳香族基であり、互いに同じであっても異なっていてもよい。R1は炭素数1〜6の炭化水素基であり、互いに同じであっても異なっていてもよい。R2は炭素数1〜4の炭化水素基で、W1は酸素原子又は硫黄原子である。R3は水素、炭素数1〜4の炭化水素基又は炭素数6〜20の芳香族基であり、互いに同じであっても異なっていてもよい。aは0〜10の整数、bは1〜3の整数である。m、nはモル比を表し、0≦m<1、0<n≦1で、m+n=1、かつ、m/nの平均値は1/10〜1/1である。)
複数のエポキシ樹脂を併用する場合、上記5種の好ましいエポキシ樹脂の配合割合の下限値としては、全エポキシ樹脂に対して、30質量%以上であることが好ましく、50質量%以上であることがより好ましく、70質量%以上であることが特に好ましい。配合割合の下限値が上記範囲内であると、無機充填材の配合量を過度に減じることなしに封止用エポキシ樹脂組成物の収縮率を大きくする効果を得ることができる。
エポキシ樹脂全体の配合割合の下限値は、封止用エポキシ樹脂組成物の全量に対して、好ましくは3質量%以上であり、より好ましくは5質量%以上である。下限値が上記範囲内であると、得られる樹脂組成物は良好な流動性を有する。また、エポキシ樹脂全体の配合量の上限値は、封止用エポキシ樹脂組成物の全量に対して、好ましくは15質量%以下であり、より好ましくは13質量%以下である。上限値が上記範囲内であると、得られる樹脂組成物は良好な耐半田性を有する。
本発明では、封止用エポキシ樹脂組成物のエポキシ樹脂を硬化させる成分として、硬化剤を用いることができる。本発明における封止用エポキシ樹脂組成物で用いることができる硬化剤としては、封止用エポキシ樹脂組成物がa)の要件を満たしつつb)の要件をも満たすように調整できるものであれば特に制限されるものではなく、例えば、エチレンジアミン、トリメチレンジアミン、テトラメチレンジアミン、ヘキサメチレンジアミン等の炭素数2〜20の直鎖脂肪族ジアミン、メタフェニレンジアミン、パラフェニレンジアミン、パラキシレンジアミン、4,4’−ジアミノジフェニルメタン、4,4’−ジアミノジフェニルプロパン、4,4’−ジアミノジフェニルエーテル、4,4’−ジアミノジフェニルスルホン、4,4’−ジアミノジシクロヘキサン、ビス(4−アミノフェニル)フェニルメタン、1,5−ジアミノナフタレン、メタキシレンジアミン、パラキシレンジアミン、1,1−ビス(4−アミノフェニル)シクロヘキサン、ジシアノジアミド等のアミノ類;アニリン変性レゾール樹脂やジメチルエーテルレゾール樹脂等のレゾール型フェノール樹脂;フェノールノボラック樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂;フェニレン骨格含有フェノールアラルキル樹脂、ビフェニレン骨格含有フェノールアラルキル樹脂等のフェノールアラルキル樹脂;ナフタレン骨格やアントラセン骨格のような縮合多環構造を有するフェノール樹脂;ポリパラオキシスチレン等のポリオキシスチ
レン;ヘキサヒドロ無水フタル酸(HHPA)、メチルテトラヒドロ無水フタル酸(MTHPA)などの脂環族酸無水物、無水トリメリット酸(TMA)、無水ピロメリット酸(PMDA)、ベンゾフェノンテトラカルボン酸(BTDA)などの芳香族酸無水物などを含む酸無水物等;ポリサルファイド、チオエステル、チオエーテルなどのポリメルカプタン化合物;イソシアネートプレポリマー、ブロック化イソシアネートなどのイソシアネート化合物;カルボン酸含有ポリエステル樹脂などの有機酸類が例示される。これらは1種類を単独で用いても2種類以上を組み合わせて用いてもよい。また、これらのうち、耐湿性、信頼性等の点から、1分子内に少なくとも2個のフェノール性水酸基を有する化合物が好ましく、フェノールノボラック樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂;レゾール型フェノール樹脂;ポリパラオキシスチレン等のポリオキシスチレン;フェニレン骨格含有フェノールアラルキル樹脂、ビフェニレン骨格含有フェノールアラルキル樹脂等が例示される。
さらにこれらのなかでも、封止用エポキシ樹脂組成物がa)の要件を満たしつつb)の要件をも容易に満たすことができるとの観点からは、ビフェニレン骨格含有フェノールアラルキル樹脂、フェニレン骨格含有アラルキル樹脂を用いることが好ましく、特にビフェニレン骨格含有フェノールアラルキル樹脂を用いることが好ましい。これらの硬化剤を一般式(1)で表される構造を有するエポキシ樹脂と組み合わせることにより、BGAの信頼性を保ちつつ薄型化への対応が容易となる。
複数の硬化剤を併用する場合、上記2種の好ましい硬化剤の配合割合の下限値としては、全硬化剤に対して、30質量%以上であることが好ましく、50質量%以上であることがより好ましく、70質量%以上であることが特に好ましい。配合割合の下限値が上記範囲内であると、無機充填材の配合量を過度に減じることなしに封止用エポキシ樹脂組成物の収縮率を大きくする効果を得ることができる。
硬化剤全体の配合割合の下限値については、特に限定されないが、全樹脂組成物中に、1.5質量%以上であることが好ましく3質量%以上であることがより好ましい。配合割合の下限値が上記範囲内であると、充分な流動性を得ることができる。また、硬化剤全体の配合割合の上限値についても、特に限定されないが、全樹脂組成物中に、12質量%以下であることが好ましく、10質量%以下であることがより好ましい。配合割合の上限値が上記範囲内であると、良好な耐半田性を得ることができる。
なお、硬化剤としてフェノール樹脂系硬化剤のみを用いる場合におけるフェノール樹脂系硬化剤とエポキシ樹脂とは、全エポキシ樹脂のエポキシ基数(EP)と、全フェノール樹脂系硬化剤のフェノール性水酸基数(OH)との当量比(EP)/(OH)が、0.5以上、1.5以下となるように配合することが好ましい。当量比が上記範囲内であると、得られる樹脂組成物を成形する際、十分な硬化特性を得ることができる。さらにこれらのなかでも、封止用エポキシ樹脂組成物がa)の要件を満たしつつb)の要件をも容易に満たすことができるとの観点からは、当量比(EP)/(OH)が1.0以上、1.3以下となるように配合することが好ましい。これにより、耐湿性等の信頼性の低下を来たすことが少なく、収縮率を大きくすることが可能となる。
本発明では、封止用エポキシ樹脂組成物に、更に硬化促進剤を用いることができる。硬化促進剤は、エポキシ樹脂と硬化剤との架橋反応を促進する作用を有するものであればよく、一般の封止用エポキシ樹脂組成物に使用されているものを利用することができる。具体例としては、有機ホスフィン、テトラ置換ホスホニウム化合物、ホスホベタイン化合物、ホスフィン化合物とキノン化合物との付加物、ホスホニウム化合物とシラン化合物との付加物等のリン原子含有化合物;1,8−ジアザビシクロ(5,4,0)ウンデセン−7
、ベンジルジメチルアミン、2−メチルイミダゾール等の窒素原子含有化合物等が挙げられる。これらのうち、リン原子含有化合物が好ましく、特に封止用エポキシ樹脂組成物の粘度を低くすることにより流動性を向上させることができること、さらに硬化立ち上がり速度という点を考慮するとテトラ置換ホスホニウム化合物が好ましく、また封止用エポキシ樹脂組成物の硬化物の熱時低弾性率という点を考慮するとホスホベタイン化合物、ホスフィン化合物とキノン化合物との付加物が好ましく、また潜伏的硬化性という点を考慮すると、ホスホニウム化合物とシラン化合物との付加物が好ましい。また、封止用エポキシ樹脂組成物がa)の要件を満たしつつb)の要件をも容易に満たすことができるとの観点からは、ホスホニウム化合物とシラン化合物との付加物、1,8−ジアザビシクロ(5,4,0)ウンデセン−7、ポスフィン化合物とキノン化合物の付加物、有機ホスフィンを用いることが好ましく、特にホスホニウム化合物とシラン化合物との付加物を用いることが好ましい。
ホスホニウム化合物とシラン化合物との付加物としては、下記一般式(2)で表される化合物等が挙げられる。
Figure 0005617495
(ただし、上記一般式(2)において、A1は窒素原子又はリン原子である。Siは珪素原子である。R4、R5、R6及びR7は、それぞれ、芳香環もしくは複素環を有する有機基、又は脂肪族基であり、互いに同一であっても異なっていてもよい。X1は、Y1及びY2と結合する有機基である。X2は、Y3及びY4と結合する有機基である。Y1及びY2は、プロトン供与性置換基がプロトンを放出してなる基であり、それらは互いに同一であっても異なっていてもよく、同一分子内のY1及びY2が珪素原子と結合してキレート構造を形成するものである。Y3及びY4は、プロトン供与性置換基がプロトンを放出してなる基であり、同一分子内のY3及びY4が珪素原子と結合してキレート構造を形成するものである。X1及びX2は互いに同一であっても異なっていてもよく、Y1、Y2、Y3及びY4は互いに同一であっても異なっていてもよい。Z1は芳香環又は複素環を有する有機基或いは脂肪族基である。)
一般式(2)において、R4、R5、R6及びR7としては、例えば、フェニル基、メチルフェニル基、メトキシフェニル基、ヒドロキシフェニル基、ナフチル基、ヒドロキシナフチル基、ベンジル基、メチル基、エチル基、n−ブチル基、n−オクチル基及びシクロヘキシル基等が挙げられ、これらの中でも、フェニル基、メチルフェニル基、メトキシフェニル基、ヒドロキシフェニル基、ヒドロキシナフチル基等の置換基を有する芳香族基もしくは無置換の芳香族基がより好ましい。
また、一般式(2)において、X1は、Y1及びY2と結合する有機基である。同様に、X2は、Y3及びY4と結合する有機基である。Y1及びY2はプロトン供与性置換基がプロトンを放出してなる基であり、同一分子内のY1及びY2が珪素原子と結合してキレート構造を形成するものである。同様にY3及びY4はプロトン供与性置換基がプロトンを放出してなる基であり、同一分子内のY3及びY4が珪素原子と結合してキレート構造を形成するものである。X1及びX2は互いに同一でも異なっていてもよく、Y1、Y
2、Y3及びY4は互いに同一であっても異なっていてもよい。
このような一般式(2)中の−Y1−X1−Y2−及び−Y3−X2−Y4−で表される基は、プロトン供与体が、プロトンを2個放出してなる基で構成されるものであり、プロトン供与体としては、例えば、カテコール、ピロガロール、1,2−ジヒドロキシナフタレン、2,3−ジヒドロキシナフタレン、2,2’−ビフェノール、1,1’−ビ−2−ナフトール、サリチル酸、1−ヒドロキシ−2−ナフトエ酸、3−ヒドロキシ−2−ナフトエ酸、クロラニル酸、タンニン酸、2−ヒドロキシベンジルアルコール、1,2−シクロヘキサンジオール、1,2−プロパンジオール及びグリセリン等が挙げられるが、これらの中でも、カテコール、1,2−ジヒドロキシナフタレン、2,3−ジヒドロキシナフタレンがより好ましい。
また、一般式(2)中のZ1は、芳香環又は複素環を有する有機基又は脂肪族基を表し、これらの具体的な例としては、メチル基、エチル基、プロピル基、ブチル基、ヘキシル基及びオクチル基等の脂肪族基;フェニル基、ベンジル基、ナフチル基及びビフェニル基等の芳香族基;グリシジルオキシプロピル基、メルカプトプロピル基、アミノプロピル基及びビニル基等の反応性置換基を有する有機基などが挙げられるが、これらの中でも、メチル基、エチル基、フェニル基、ナフチル基及びビフェニル基が熱安定性の面からより好ましい。
ホスホニウム化合物とシラン化合物との付加物の製造方法としては、メタノールを入れたフラスコに、フェニルトリメトキシシラン等のシラン化合物、2,3−ジヒドロキシナフタレン等のプロトン供与体を加えて溶かし、次に室温攪拌下ナトリウムメトキシド−メタノール溶液を滴下する。さらにそこへ予め用意したテトラフェニルホスホニウムブロマイド等のテトラ置換ホスホニウムハライドをメタノールに溶かした溶液を室温攪拌下滴下すると結晶が析出する。析出した結晶を濾過、水洗、真空乾燥すると、ホスホニウム化合物とシラン化合物との付加物が得られる。しかし、これに限定されるものではない。
本発明に用いることができる硬化促進剤の配合量は、全封止用エポキシ樹脂組成物中0.1質量%以上、1質量%以下が好ましい。硬化促進剤の配合量の下限値が上記範囲内であると、硬化性の低下を引き起こす恐れが少ない。また、硬化促進剤の配合量の上限値が上記範囲内であると、流動性の低下を引き起こす恐れが少ない。
本発明では、封止用エポキシ樹脂組成物に、更にシランカップリング剤を用いることができる。シランカップリング剤は、エポキシシラン、アミノシラン、ウレイドシラン、メルカプトシラン等が好ましいが、特にこれらに限定されず、エポキシ樹脂と無機充填材との間で反応し、エポキシ樹脂と無機充填材の界面強度を向上させるものであればよい。エポキシシランとしては、例えば、γ−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、β−(3,4エポキシシクロヘキシル)エチルトリメトキシシラン等が挙げられ、アミノシランとしては、例えば、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリメトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジメトキシシラン、N−フェニルγ−アミノプロピルトリエトキシシラン、N−フェニルγ−アミノプロピルトリメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリエトキシシラン、N−6−(アミノヘキシル)3−アミノプロピルトリメトキシシラン、N−(3−(トリメトキシシリルプロピル)−1,3−ベンゼンジメタナン等が挙げられ、ウレイドシランとしては、例えば、γ−ウレイドプロピルトリエトキシシラン、ヘキサメチルジシラザン等が挙げられ、メルカプトシランとしては、例えば、γ−メルカプトプロピルトリメトキシシラン等が挙げられる。これらのシランカップリング剤は1種類を単独で用いても2種類以上を併
用してもよい。
本発明に用いることができるシランカップリング剤の配合量は、全封止用エポキシ樹脂組成物中0.01質量%以上、1質量%以下が好ましく、より好ましくは0.05質量%以上、0.8質量%以下、特に好ましくは0.1質量%以上、0.6質量%以下である。シランカップリング剤の配合量の下限値が上記範囲内であれば、エポキシ樹脂と無機充填材との界面強度が低下することによる半導体装置における耐半田性の低下を引き起こす恐れが少ない。また、シランカップリング剤の配合量の上限値が上記範囲内であれば、封止用エポキシ樹脂組成物の硬化物の吸水性が増大することによる耐半田性の低下も引き起こす恐れが少ない。
本発明では、封止用エポキシ樹脂組成物に、上述の各成分を用いることができるが、更にこれ以外に必要に応じて、カルナバワックス等の天然ワックス、ポリエチレンワックス等の合成ワックス、ステアリン酸やステアリン酸亜鉛等の高級脂肪酸及びその金属塩類若しくはパラフィン等の離型剤;カーボンブラック、ベンガラ等の着色剤;シリコーンオイル、シリコーンゴム等の低応力添加剤;ハイドロタルサイト、酸化ビスマス水和物等の無機イオン交換体;水酸化アルミニウム、水酸化マグネシウム等の金属水酸化物、硼酸亜鉛、モリブデン酸亜鉛、フォスファゼン等の難燃剤等の添加剤を適宜配合してもよい。
本発明では、封止用エポキシ樹脂組成物は、上述の各成分及びその他の添加剤等を、例えば、ミキサー等を用いて常温で均一に混合したもの、更にその後、加熱ロール、ニーダー又は押出機等の混練機を用いて溶融混練し、続いて冷却、粉砕したものなど、必要に応じて適宜分散度や流動性等を調整したものを用いることができる。
本発明では、半導体素子を搭載する基板の厚みが300μm以下のものを対象とする。本発明で用いられる基板は、その厚みが300μm以下のものであれば特に限定されるものではなく、例えば、有機基板やセラミック基板等を用いることができる。有機基板としては、例えば、BT樹脂/銅箔回路基板(ビスマレイミド・トリアジン樹脂/ガラスクロス基板)に代表される硬質回路基板、あるいは、ポリイミド樹脂フィルム/銅箔回路基板に代表されるフレキシブル回路基板等が挙げられる。基板の厚みの上限値については、半導体装置の薄型化という観点から、250μm以下であることがより好ましく、200μm以下であることが特に好ましい。また、基板の厚みの下限値については、基板自体の反りによるチップ実装の歩留まりという観点から、50μm以上であることが好ましく、100μm以上であることがより好ましい。
本発明で基板に搭載される半導体素子としては、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子等が挙げられるが、これらに限定されるものではない。
本発明における半導体装置の形態としては、例えば、ボール・グリッド・アレイ(BGA)、チップ・サイズ・パッケージ(CSP)、マトリクス・アレイ・パッケージ・ボール・グリッド・アレイ(MAPBGA)、チップ・スタックド・チップ・サイズ・パッケージ等が挙げられるが、これらに限定されるものではない。
封止用エポキシ樹脂組成物をトランスファーモールド法、コンプレッションモールド法又はインジェクションモールド法で成形して封止樹脂硬化体とし、半導体素子と接続部材とを封止した半導体装置は、そのまま、あるいは必要に応じて、80℃から200℃程度の温度で、10分から10時間程度の時間をかけて封止樹脂硬化体の硬化度を更に高めた後に、電子機器などに搭載される。
図1は、実施の形態に係る片面封止型の半導体装置の一例であるBGAパッケージについて、断面構造を模式的に示した図である。基板1の表面に、ソルダーレジスト2の層が形成された積層体のソルダーレジスト2上に、ダイボンド材硬化体3を介して半導体素子4がフェイスアップで固定されている。半導体素子4の電極パッドと基板1上の電極パッドとの間はボンディングワイヤ5によって電気的に接続されている。図示していないが、導通をとるため、基板1の電極パッドが露出するよう、電極パッド上のソルダーレジスト2は現像法により除去されている。封止用エポキシ樹脂組成物を成形することで形成される封止樹脂硬化体6によって、半導体素子4とボンディングワイヤ5とを含む、基板1の半導体素子4が搭載された片面側のみが封止されている。基板1上の電極パッドは基板1上の非封止面側の半田ボール7と内部で電気的に接続されている。図1では、半導体装置において、基板1上に半導体素子4が1個搭載されたものを示したが、2個以上が並列又は積層されて搭載されていてもよい。かかる半導体装置は、1)〜3)の要件を満たすものであり、かつ、a)、b)の要件を満たす封止用エポキシ樹脂組成物を成形することにより得られる封止樹脂硬化体6により、半導体素子4とボンディングワイヤ5とが封止されているため、耐湿性等の信頼性の低下を来たすことなく、パッケージ反りを低減することができ、薄型化と高い信頼性の両立ができる半導体装置を経済的に得ることができる。
図2は、実施の形態に係る片面封止型の半導体装置の一例であるFC(フリップチップ)−BGAパッケージについて、断面構造を模式的に示した図である。基板1の表面に、ソルダーレジスト2の層が形成された積層体のソルダーレジスト2上に、半田バンプ8を介して半導体素子4がフェイスダウンで搭載されている。半導体素子4の電極パッドと基板1上の電極パッドとの間は半田バンプ8によって電気的に接続されている。図示していないが、導通をとるため、基板1の電極パッドが露出するよう、電極パッド上のソルダーレジスト2は現像法により除去されている。封止用エポキシ樹脂組成物を成形することで形成される封止樹脂硬化体6によって、半田バンプ周辺を含む基板と半導体素子との間隙部分と、半導体素子4の周辺部分とを含む、基板1の半導体素子4が搭載された片面側のみが封止されている。基板1上の電極パッドは基板1上の非封止面側の半田ボール7と内部で電気的に接続されている。図2では、半導体装置において、基板1上に半導体素子4が1個搭載されたものを示したが、2個以上が並列又は積層されて搭載されていてもよい。かかる半導体装置は、1)〜3)の要件を満たすものであり、かつ、a)、b)の要件を満たす封止用エポキシ樹脂組成物を成形することにより得られる封止樹脂硬化体6により、半田バンプ周辺を含む基板と半導体素子との間隙部分の封止と、半導体素子4のオーバーモールドが形成されているため、耐湿性等の信頼性の低下を来たすことなく、パッケージ反りを低減することができ、薄型化と高い信頼性の両立ができる半導体装置を経済的に得ることができる。
図3は、実施の形態に係る片面封止型の半導体装置の一例であるMAP−BGAパッケージについて、一括封止成形後(個片化前)のパネルの断面構造を模式的に示した図である。基板1の表面に、ソルダーレジスト2の層が形成された積層体のソルダーレジスト2上に、半田バンプ8を介して半導体素子4が複数個(例えば、3×3=9個)、フェイスダウンで搭載されている。半導体素子4の電極パッドと基板1上の電極パッドとの間は半田バンプ8によって電気的に接続されている。図示していないが、導通をとるため、基板1の電極パッドが露出するよう、電極パッド上のソルダーレジスト2は現像法により除去されている。封止用エポキシ樹脂組成物を成形することで形成される封止樹脂硬化体6によって、半田バンプ周辺を含む基板と半導体素子との間隙部分と、半導体素子4の周辺部分とを含む、基板1の半導体素子4が搭載された片面側のみが封止されている。尚、ダイシングライン9に沿ってダイシングすることで、それぞれの半導体装置に個片化される。個片化後、基板1上の非封止面側に半田ボール7を接合する。これにより、基板1上の電極パッドは基板1上の非封止面側の半田ボール7と内部で電気的に接続される。図3では、個片化された後の半導体装置において、基板1上に半導体素子4が1個搭載された形態
のものを示したが、2個以上が並列又は積層されて搭載された形態のものであってもよい。かかる半導体装置は、1)〜3)の要件を満たすものであり、かつ、a)、b)の要件を満たす封止用エポキシ樹脂組成物を成形することにより得られる封止樹脂硬化体6により、半田バンプ周辺を含む基板と半導体素子との間隙部分の封止と、半導体素子4のオーバーモールドが形成されているため、耐湿性等の信頼性の低下を来たすことなく、パネル反りやパッケージ反りを低減することができ、薄型化と高い信頼性の両立ができる半導体装置を経済的に得ることができる。
以下、本発明を実験例にて具体的に説明するが、本発明はこれらの実験例によりなんら限定されるものではない。配合割合は質量部とする。
実験例で用いた封止用エポキシ樹脂組成物の構成成分を以下に示す。
(無機充填材)
無機充填材1:溶融球状シリカ((株)龍森製、MUF−6。篩により24μm以上の粒子を除去したもの。平均粒径6μm、比表面積3.4m/g。)
(エポキシ樹脂)
エポキシ樹脂1:下記式(3)で表される構造を有するエポキシ樹脂(大日本インキ(株)製、EXA−7320。o−クレゾールとホルムアルデヒドと2−メトキシナフタレンを共縮合して得られたフェノール樹脂をエピクロルヒドリンでグリシジルエーテル化したエポキシ樹脂。エポキシ当量251g/eq、軟化点58℃。下記式(3)において、m、nはモル比を表し、m/nの平均値は1/4。)
Figure 0005617495
エポキシ樹脂2:テトラメチルビフェニル型エポキシ樹脂(三菱化学(株)製、YX4000H。エポキシ当量185g/eq、融点107℃。)
エポキシ樹脂3:トリス(ヒドロキシフェニル)メタン型エポキシ樹脂(三菱化学(株)製、1032H60。エポキシ当量170g/eq、軟化点60℃。)
(硬化剤)
硬化剤1:ビフェニレン骨格含有フェノールアラルキル樹脂(日本化薬(株)製、GPH−65、水酸基当量196g/eq、軟化点65℃。)
硬化剤2:フェニレン骨格含有フェノールアラルキル樹脂(三井化学(株)製、XLC−4L。水酸基当量165g/eq、軟化点65℃。)
硬化剤3:フェノールノボラック樹脂(住友ベークライト(株)製、PR−HF−3。水酸基当量104g/eq、軟化点80℃。)
(硬化促進剤)
硬化促進剤1:下記式(4)で表される硬化促進剤
Figure 0005617495
(シランカップリング剤)
シランカップリング剤1:N−フェニル−γ−アミノプロピルトリメトキシシラン(東レ・ダウコーニング(株)製、商品名CF−4083)
(その他の添加剤)
離型剤1:カルナバワックス(日興リカ(株)製、ニッコウカルナバ)
着色剤1:カーボンブラック(三菱化学(株)製、MA600)
(エポキシ樹脂組成物の製造)
表1及び表2の配合に従い、各原料をミキサーで混合した後、表面温度が90℃と45℃の2本ロールを用いて混練し、冷却後粉砕してエポキシ樹脂組成物を得た。得られたエポキシ樹脂組成物を以下の方法で評価した。結果を表1及び表2に示した。
評価方法
スパイラルフロー:低圧トランスファー成形機(コータキ精機(株)製、KTS−15)を用いて、ANSI/ASTM D 3123−72に準じたスパイラルフロー測定用金型に、金型温度175℃、注入圧力6.9MPa、保圧時間120秒の条件でエポキシ
樹脂組成物を注入し、流動長を測定した。単位はcm。スパイラルフローは、流動性のパラメータであり、数値が大きい方が良好な流動性を示す。判定基準は100cm未満を不合格、100cm以上を合格とした。
成形収縮率:低圧トランスファー成形機(コータキ精機(株)製、KTS−15)を用いて、金型温度175℃、成形圧力9.8MPa、硬化時間120秒の条件下で、直径90mm、厚み5mmの円盤状で、直径80mm部にリブ(高さ3mm、幅2mm)をもつ試験片を成形し、20℃での金型キャビティのリブ部内径寸法と、20℃での円盤状試験片のリブ部外径寸法とを測定し、下記式で算出した。
成形収縮率(%)={(20℃での金型キャビティのリブ部内径寸法)−(20℃での円盤状試験片のリブ部外径寸法)}/(20℃での金型キャビティのリブ部内径寸法)×100(%)
パネル反り量(A PKG):低圧トランスファー成形機(TOWA(株)製、Yseries)を用いて、金型温度175℃、注入圧力6.9MPa、硬化時間90秒、注入
時間15秒の条件で脱気成形(17torr)にて50mm×55mm×350μm厚(基板の半導体素子搭載面からの封止樹脂硬化体の最大厚み)のサイズのパネルを成形した。成形に用いた基板(コア:三菱瓦斯化学(株)製、CCL−HL832HS、100μm厚。Cu:12μ厚。レジスト:太陽インキ製造(株)製、PSR−AUS308、12μ厚。)のサイズは55mm×62mmで、あらかじめ10mm×10mm×150μm厚(半田バンプを除く)のフリップチップ(SIN表面、搭載半田バンプ:φ100μmの鉛フリー半田、200μmピッチのフルグリッド)を3×3=9個搭載してある。成
形後、ポストキュアとして175℃で4時間加熱処理し、個片化前のパネルについて、シャドーモアレ方式の反り測定装置(Acrometrix社製、PS−200)を用いて高さ方向の変位を測定し、変位差の最も大きい値をパネル反り量とした。測定温度は25℃。判定基準は、1.2mm以上を不合格、1.2mm未満を合格とした。
パネル反り量(B PKG):基板の半導体素子搭載面からの封止樹脂硬化体の最大厚みを上記パネル反り量(A PKG)より100μm薄くして250μmとした以外は、上記パネル反り量(A PKG)と同様の処理、測定を行った。判定基準は、1.2mm以上を不合格、1.2mm未満を合格とした。
パッケージ反り量(A PKG):低圧トランスファー成形機(TOWA(株)製、Yseries)を用いて、金型温度175℃、注入圧力6.9MPa、硬化時間90秒、
注入時間15秒の条件で脱気成形(17torr)にて50mm×55mm×350μm厚(基板の半導体素子搭載面からの封止樹脂硬化体の最大厚み)のサイズのパネルを成形した。成形に用いた基板(コア:三菱瓦斯化学(株)製、CCL−HL832HS、100μm厚。Cu:12μ厚。レジスト:太陽インキ製造(株)製、PSR−AUS308、12μ厚。)のサイズは55mm×62mmで、あらかじめ10mm×10mm×150μm厚(半田バンプを除く)のフリップチップ(SIN表面、搭載半田バンプ:φ100μmの鉛フリー半田、200μmピッチのフルグリッド)を3×3=9個搭載してある。成形後、ポストキュアとして175℃で4時間加熱処理し、14×14mmのサイズに9個切り出し、テスト用のBGAパッケージを得た。得られたパッケージ9個について、シャドーモアレ方式の反り測定装置(Acrometrix社製、PS−200)を用いて高さ方向の変位を測定し、変位差の最も大きい値をパッケージ反り量とした。測定温度は25℃。判定基準は、50μm以上を不合格、50μm未満を合格とした。
パッケージ反り量(B PKG):基板の半導体素子搭載面からの封止樹脂硬化体の最大厚みを上記パッケージ反り量(A PKG)より100μm薄くして250μmとした以外は、上記パッケージ反り量(A PKG)と同様の処理、測定を行った。判定基準は、同様に、50μm以上を不合格、50μm未満を合格とした。
耐半田リフロー性(A PKG、B PKG):上記パッケージ反り量の評価において作製した、ポストキュア、切断後の14×14mmBGA(A PKG、B PKG)を、処理条件85℃、相対湿度60%で168時間加湿処理した後、IRリフロー処理(260℃、JEDEC・Le1el2条件に従う)を行った。処理後のパッケージ各6個について、内部の剥離及びクラックの有無を超音波探傷機(日立建機ファインテック(株)製、mi−scope10)で観察し、剥離発生率[(剥離発生パッケージ数)/(全パッケージ数)×100]を算出した。単位は%。耐半田性の判断基準は、剥離が発生しなかったものを◎、剥離発生率が20%未満のものを○、剥離発生率が20%以上、40%未満のものを△、剥離発生率が40%以上のものを×とした。
Figure 0005617495
Figure 0005617495
実施例1〜6は、要件a)(無機充填材含有量が74質量%以上、86質量%以下)、及び要件b)(無機充填材含有量xと成形収縮率yとの関係が特定範囲)をともに満たすものであり、エポキシ樹脂の種類、硬化剤の種類、全エポキシ樹脂のエポキシ基数と全フェノール樹脂系硬化剤のフェノール性水酸基数との当量比、ならびに、無機充填材の含有量等を変えたものを含むものであるが、いずれにおいても、薄型のBGAパッケージ及びパネルにおける低反り性と耐半田リフロー性がともに優れる結果が得られた。
一方、比較例1〜7は、要件a)は満たすものの、要件b)を満たさないものであり、薄型のBGAパッケージ及びパネルにおける低反り性及び耐半田リフロー性のいずれか、又は両方において劣る結果となった。
本発明に従うと、BGA等のエリア実装型半導体装置において、薄型化と高い信頼性の両立ができるので、基板の厚みが300μm以下、基板の半導体素子搭載面からの封止樹脂硬化体の最大厚みが600μm以下の半導体装置、とりわけ、封止樹脂硬化体の厚みが200μm以上、400μm以下となる極薄型のBGAパッケージに好適である。
1 基板
2 ソルダーレジスト
3 ダイボンド材硬化体
4 半導体素子
5 ボンディングワイヤ
6 封止樹脂硬化体
7 半田ボール
8 半田バンプ
9 ダイシングライン

Claims (6)

  1. 基板と、前記基板上に搭載された1個以上の半導体素子と、前記基板と前記半導体素子とを電気的に接続する接続部材と、前記半導体素子と前記接続部材とを封止する封止樹脂硬化体とを備え、かつ下記1)〜3)の要件を満たす半導体装置の製造方法であって、
    前記基板に複数の半導体装置に対応する前記半導体素子を搭載し、前記半導体素子と前記接続部材とを前記封止樹脂硬化体により一括で封止した後、前記半導体装置単位に切り離しを行うことで得られ
    前記封止樹脂硬化体が、下記a)、b)の要件を満たす封止用エポキシ樹脂組成物をトランスファーモールド法、コンプレッションモールド法又はインジェクションモールド法で成形することにより得られることを特徴とする半導体装置の製造方法。
    1)半導体装置のサイズが20mm×20mm以下である。
    2)基板の厚みが300μm以下である。
    3)基板の半導体素子搭載面からの封止樹脂硬化体の最大厚みが600μm以下である。a)封止用エポキシ樹脂組成物が無機充填材として溶融シリカを含むものであり、前記組成物中における溶融シリカの含有量が74質量%以上、86質量%以下である。
    b)封止用エポキシ樹脂組成物における溶融シリカの含有量をx(質量%)とし、封止用エポキシ樹脂組成物を175℃、120秒で成形した際の成形収縮率をy(%)としたとき、0.032x+y−2.965の値が0.000〜0.300である。
  2. 前記封止用エポキシ樹脂組成物が下記一般式(1):
    Figure 0005617495
    (ただし、上記一般式(1)において、Arは炭素数6〜20の芳香族基であり、互いに
    同じであっても異なっていてもよい。R1は炭素数1〜6の炭化水素基であり、互いに同じであっても異なっていてもよい。R2は炭素数1〜4の炭化水素基で、W1は酸素原子又は硫黄原子である。R3は水素、炭素数1〜4の炭化水素基又は炭素数6〜20の芳香族基であり、互いに同じであっても異なっていてもよい。aは0〜10の整数、bは1〜3の整数である。m、nはモル比を表し、0≦m<1、0<n≦1で、m+n=1、かつ、m/nの平均値は1/10〜1/1である。)
    で表される構造を有するエポキシ樹脂を含むことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記封止用エポキシ樹脂組成物が硬化剤としてビフェニレン骨格含有フェノールアラルキル樹脂を含むことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記封止用エポキシ樹脂組成物が平均粒径1〜20μmの無機充填材を含むことを特徴とする請求項1ないし3のいずれか1項に記載された半導体装置の製造方法。
  5. 前記接続部材が半田バンプであり、前記半田バンプが形成された前記半導体素子をフェイスダウンで前記基板上に搭載し、前記半田バンプと前記基板上の電極とを電気的に接続することを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置の製造方法。
  6. 請求項1ないし5のいずれか1項に記載の半導体装置の製造方法により得られることを特徴とする半導体装置。
JP2010219570A 2010-09-29 2010-09-29 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP5617495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010219570A JP5617495B2 (ja) 2010-09-29 2010-09-29 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010219570A JP5617495B2 (ja) 2010-09-29 2010-09-29 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2012074613A JP2012074613A (ja) 2012-04-12
JP5617495B2 true JP5617495B2 (ja) 2014-11-05

Family

ID=46170470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010219570A Expired - Fee Related JP5617495B2 (ja) 2010-09-29 2010-09-29 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP5617495B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014152302A (ja) * 2013-02-13 2014-08-25 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物、半導体装置の製造方法及び半導体装置
JP6277043B2 (ja) * 2014-04-02 2018-02-07 株式会社アドマテックス アルミナ粒子の製造方法
JP6379640B2 (ja) * 2014-05-01 2018-08-29 住友ベークライト株式会社 封止用樹脂組成物、半導体装置、および構造体
JP6356581B2 (ja) 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
KR102367126B1 (ko) * 2015-03-23 2022-02-25 스미토모 베이클리트 컴퍼니 리미티드 압축 성형용 몰드 언더필 재료, 반도체 패키지, 구조체 및 반도체 패키지의 제조 방법
JP6735071B2 (ja) * 2015-05-13 2020-08-05 日東電工株式会社 封止樹脂シート
CN110785451A (zh) * 2017-05-31 2020-02-11 日立化成株式会社 密封用液状树脂组合物和电子部件装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396363B2 (ja) * 1995-10-27 2003-04-14 住友ベークライト株式会社 ボール・グリッド・アレイ用樹脂組成物
JP2002110718A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
JP2002194058A (ja) * 2000-12-22 2002-07-10 Sumitomo Bakelite Co Ltd 半導体装置
JP3822556B2 (ja) * 2002-11-12 2006-09-20 日東電工株式会社 半導体装置
JP2004307650A (ja) * 2003-04-07 2004-11-04 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置
JP4418165B2 (ja) * 2003-04-07 2010-02-17 日立化成工業株式会社 封止用エポキシ樹脂成形材料及び半導体装置
JP5228453B2 (ja) * 2007-11-26 2013-07-03 住友ベークライト株式会社 半導体装置及び封止樹脂組成物

Also Published As

Publication number Publication date
JP2012074613A (ja) 2012-04-12

Similar Documents

Publication Publication Date Title
JP5617495B2 (ja) 半導体装置の製造方法及び半導体装置
JP6424819B2 (ja) 半導体装置の製造方法および半導体装置
JP5031403B2 (ja) 封止用エポキシ樹脂組成物、樹脂封止型半導体装置及びその製造方法
US20120126434A1 (en) Liquid resin composition and semiconductor device using the same
JP5028756B2 (ja) 半導体封止用樹脂組成物および半導体装置
JPWO2006009147A1 (ja) 半導体封止用樹脂組成物および半導体装置
TWI839335B (zh) 應用於電子零件裝置密封之環氧樹脂組成物及電子零件裝置
JPWO2011064964A1 (ja) 流動特性測定用金型、流動特性測定方法、半導体封止用樹脂組成物及び半導体装置の製造方法
JP4569137B2 (ja) 半導体封止用樹脂組成物および半導体装置
JP2015067788A (ja) 半導体封止用エポキシ樹脂組成物、半導体実装構造体、およびその製造方法
JP5332094B2 (ja) 半導体封止用樹脂組成物及び半導体装置
JP2024096265A (ja) 樹脂組成物及び電子部品装置
JP2020152844A (ja) 封止用樹脂組成物および電子装置
JP2014133830A (ja) 半導体封止用エポキシ樹脂組成物および片面封止型半導体装置
JP2006152185A (ja) エポキシ樹脂組成物及び半導体装置
JP2013067694A (ja) 半導体封止用エポキシ樹脂組成物および半導体装置
WO2010073559A1 (ja) 液状樹脂組成物および半導体装置
JP4496740B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2020161586A (ja) 半導体装置およびその製造方法
JP4759994B2 (ja) エポキシ樹脂組成物及び半導体装置
JP7434794B2 (ja) 半導体装置の製造方法及び封止用エポキシ樹脂組成物
JP7404725B2 (ja) トランスファー成形用封止材及び電子部品装置
JP4645147B2 (ja) エポキシ樹脂組成物及び半導体装置
JP3956717B2 (ja) 封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP4543638B2 (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5617495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees