CN103094133B - 搭载半导体元件的基板 - Google Patents

搭载半导体元件的基板 Download PDF

Info

Publication number
CN103094133B
CN103094133B CN201310018374.1A CN201310018374A CN103094133B CN 103094133 B CN103094133 B CN 103094133B CN 201310018374 A CN201310018374 A CN 201310018374A CN 103094133 B CN103094133 B CN 103094133B
Authority
CN
China
Prior art keywords
mentioned
semiconductor element
substrate
insulating trip
element mounted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310018374.1A
Other languages
English (en)
Other versions
CN103094133A (zh
Inventor
杉野光生
原英贵
和布浦徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN103094133A publication Critical patent/CN103094133A/zh
Application granted granted Critical
Publication of CN103094133B publication Critical patent/CN103094133B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

搭载半导体元件的基板（10），具有：芯基板（1）、搭载于芯基板（1）的一个面的半导体元件（2）、粘接芯基板（1）和半导体元件（2）的粘接膜（3）、嵌入半导体元件（2）的第一层（4）、设置于芯基板（1）的第一层（4）相反侧的与第一层（4）的材料及组成比率相同的第二层（5）、设置于第一层（4）和第二层（5）的至少一层的表层（6），并且粘接膜（3）25℃时的储能模量是5～1000MPa，表层（6）在玻璃化转变点Tga℃以下按照JISC6481进行检测的面方向上的热膨胀系数是40ppm/℃以下，该玻璃化转变点Tga℃是在20℃以上且按照JIS？C6481进行检测的表层的玻璃化转变点Tga℃。

Description

搭载半导体元件的基板
本申请是申请日为2009年6月3日、申请号为200980121341.1、发明名称为“搭载半导体元件的基板”的申请的分案申请。
技术领域
本发明涉及一种搭载半导体元件的基板。
背景技术
在电子仪器中，搭载有连接IC芯片、电容器等的半导体元件的基板。
近年来，伴随着电子仪器的小型化、高性能化，搭载于一个基板上的半导体元件的数量趋于增大，存在半导体元件的安装面积不足的问题。
为了解决这种问题，通过将半导体元件嵌入多层布线基板内，进行了确保半导体元件的安装面积、实现高密度封装化的尝试（例如，参照专利文献1）。
但是，在如此内置有半导体元件的搭载半导体元件的基板中，其结构形成上下不对称，此外，在物理性质上变得也不对称，因此，存在有在基板上发生翘曲等而导致搭载半导体元件的基板的可靠性降低的问题。
专利文献1：日本特开2005﹣236039号公报
发明内容
本发明的目的在于提供一种搭载半导体元件的基板，其能够防止翘曲的发生，并且能够防止内置的半导体元件从基板上剥离。
上述目的，通过下述（1）～（20）的本发明的技术方案来达成。
（1）一种搭载半导体元件的基板，其特征在于，具有：
基板、
搭载于上述基板的一个面上的半导体元件、
粘接上述基板与上述半导体元件的粘接层、
嵌入有上述半导体元件的第一层、
设置于上述基板的与上述第一层相反一侧的第二层、以及
设置于上述第一层上和上述第二层上的至少一层的表层，
并且，上述粘接层在25℃时的储能模量是5～1000Mpa；
上述表层在玻璃化转变点Tga[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为40ppm/℃以下，该玻璃化转变点Tga[℃]是在20℃以上且按照JIS C6481进行检测的上述表层的玻璃化转变点Tga[℃]。
（2）如上述（1）所述的搭载半导体元件的基板，其中，当上述基板的平均厚度为T1[μm]且上述第一层的平均厚度为T2[μm]时，满足0.5≤T2/T1≤3.0的关系。
（3）如上述（1）或（2）所述的搭载半导体元件的基板，其中，上述粘接层的平均厚度是5～50μm。
（4）如上述（1）至（3）中的任一项所述的搭载半导体元件的基板，其中，当俯视上述第一层时的上述第一层的面积设为100时，俯视上述半导体元件时的上述半导体元件的面积是6～10；
当上述第一层的体积设为100时，上述半导体元件的体积是2～7。
（5）如上述（1）至（4）中的任一项所述的搭载半导体元件的基板，其中，上述粘接层通过粘接剂构成，上述粘接剂由含有（甲基）丙烯酸酯共聚物、环氧树脂、酚醛树脂、无机填充剂的树脂组合物构成。
（6）如上述（1）至（5）中的任一项所述的搭载半导体元件的基板，其中，上述粘接层的玻璃化转变点为0～180℃。
（7）如上述（1）至（6）中的任一项所述的搭载半导体元件的基板，其中，上述第一层在玻璃化转变点Tgb[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为25～50ppm/℃，该玻璃化转变点Tgb[℃]是在20℃以上且按照JIS C6481进行检测的上述第一层的玻璃化转变点Tgb[℃]。
（8）如上述（1）至（7）中的任一项所述的搭载半导体元件的基板，其中，上述第一层的25℃时的杨氏模量是2～10GPa。
（9）如上述（1）至（8）中的任一项所述的搭载半导体元件的基板，其中，按照JIS C6481进行检测的上述第一层的玻璃化转变点Tgb处于100～250℃的范围内。
（10）如上述（1）至（9）中的任一项所述的搭载半导体元件的基板，其中，当上述表层的25℃时的杨氏模量为X[GPa]、上述第一层的25℃时的杨氏模量为Y[GPa]时，满足0.5≤X﹣Y≤13的关系。
（11）如上述（1）至（10）中的任一项所述的搭载半导体元件的基板，其中，上述表层的25℃时的杨氏模量为4～15Gpa。
（12）如上述（1）至（11）中的任一项所述的搭载半导体元件的基板，其中，当上述表层在玻璃化转变点Tga[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为A[ppm/℃]，该玻璃化转变点Tga[℃]是在20℃以上且按照JIS C6481进行检测的上述表层的玻璃化转变点Tga[℃]，并且，上述第一层在玻璃化转变点Tgb[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为B[ppm/℃]，该玻璃化转变点Tgb[℃]是在20℃以上且按照JIS C6481进行检测的上述第一层的玻璃化转变点Tgb[℃]时，满足0.5≤B﹣A≤50的关系。
（13）如上述（1）至（12）中的任一项所述的搭载半导体元件的基板，其中，按照JIS C6481进行检测的上述表层的玻璃化转变点Tga处于100～300℃的范围内。
（14）如上述（1）至（13）中的任一项所述的搭载半导体元件的基板，其中，上述基板的25℃时的杨氏模量为20～50Gpa。
（15）如上述（1）至（14）中的任一项所述的搭载半导体元件的基板，其中，上述基板在玻璃化转变点Tgc[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为13ppm/℃以下，该玻璃化转变点Tgc[℃]是在20℃以上且按照JIS C6481进行检测的上述基板的玻璃化转变点Tgc[℃]。
（16）如上述（1）至（15）中的任一项所述的搭载半导体元件的基板，其中，上述表层主要是由含有氰酸酯树脂的树脂材料和无机填充材料构成。
（17）如上述（16）所述的搭载半导体元件的基板，其中，上述表层中的上述树脂材料的含量是30～70重量%。
（18）如上述（16）或（17）所述的搭载半导体元件的基板，其中，上述表层中的上述无机填充材料的含量是5～40重量%。
（19）如上述（16）至（18）中的任一项所述的搭载半导体元件的基板，其中，上述树脂材料还含有环氧树脂，当上述树脂材料中的上述氰酸酯树脂的含量为C[重量%]且上述树脂材料中的环氧树脂的含量为D[重量%]时，满足0.5≤D/C≤4。
（20）如上述（16）至（19）中的任一项所述的搭载半导体元件的基板，其中，上述树脂材料还含有苯氧基树脂，当上述树脂材料中的上述氰酸酯树脂的含量为C[重量%]且上述树脂材料中的苯氧基树脂的含量为E[重量%]时，满足0.2≤E/C≤2。
附图说明
图1是表示本发明的搭载半导体元件的基板的优选实施方式的纵剖面图。
图2是表示本发明的搭载半导体元件的基板的制造方法的一个实例的图。
图3是表示本发明的搭载半导体元件的基板的制造方法的另一个实例的图。
具体实施方式
下面，针对本发明的搭载半导体元件的基板，基于优选实施方式进行详细说明。
<搭载半导体元件的基板>
图1是表示本发明的搭载半导体元件的基板的优选实施方式的纵剖面图。此外，在以下的说明中，将图1中的上侧称为“上”或“上方”。
如图1所示，搭载半导体元件的基板10，具有：芯基板（基板）1，搭载于芯基板1上侧的半导体元件2，使该半导体元件2接合于芯基板1上的粘接膜（粘接层）3，以嵌入半导体元件2的方式而形成的第一层4，形成于芯基板1下侧的第二层5，以及形成于第一层4与第二层5的表面上的表层6。此外，在芯基板1、第一层4以及第二层5、表层6上，分别形成有布线图案（未图示），分别有电连接而构成。此外，半导体元件2，与表层6上的布线图案电连接。
[芯基板1]
芯基板1，具有支撑所搭载的半导体元件2的功能。
此外，芯基板1由绝缘性高且刚性（杨氏模量）高的材料构成。
芯基板1，可由具有上述特性的任意材料构成，但优选为主要由纤维基材、树脂材料和无机填充材料构成。
作为纤维基材，例如，可以举出：玻璃织布、玻璃无纺布等玻璃纤维基材；以聚酰胺类树脂纤维（聚酰胺树脂纤维、芳香族聚酰胺树脂纤维、全芳香族聚酰胺树脂纤维等）、聚酯类树脂纤维（聚酯树脂纤维、芳香族聚酯树脂纤维、全芳香族聚酯树脂纤维等）、聚酰亚胺树脂纤维、氟树脂纤维等为主要成分的织布或无纺布构成的合成纤维基材；以牛皮纸、棉绒纸、棉短绒与牛皮纸浆的混抄纸等作为主要成分的纸基材等。其中，优选为玻璃纤维基材。由此，能够使芯基板1的刚性更高，还能够使芯基板1变薄。进而，还能够减小芯基板1的热膨胀系数，由此能够更有效地减少搭载半导体元件的基板10的翘曲发生，降低对搭载的半导体元件的应力，能够防止搭载后的半导体元件方面发生不良。
作为构成这种玻璃纤维基材的玻璃，例如，可以举出E玻璃、C玻璃、A玻璃、S玻璃、D玻璃、NE玻璃、T玻璃、H玻璃等。其中，优选为T玻璃。由此，能够减小玻璃纤维基材的热膨胀系数，由此能够进一步减小芯基板1的热膨胀系数。
此外，芯基板1中的纤维基材的含量，优选为30～70重量%，更优选为40～60重量%。由此，能够更有效地减小芯基板1的热膨胀系数。
此外，作为构成芯基板1的树脂材料，只要具有绝缘性就没有特别限定，例如，优选使用与构成后述表层6的树脂材料相同的材料。由此，能够更有效地减小芯基板1的热膨胀系数。
芯基板1中的树脂材料的含量，优选为15～40重量%，更优选为20～35重量%。由此，能够更有效提高芯基板1的刚性。
此外，作为无机填充材料，例如，可举出滑石、氧化铝、玻璃、二氧化硅、云母、氢氧化铝、氢氧化镁等。
芯基板1中的无机填充材料的含量，优选为12～35重量%，更优选为18～30重量%。由此，能够更有效提高芯基板1的刚性。
芯基板1在25℃时的杨氏模量，优选为20～50GPa，更优选为25～40GPa。由此，能够更有效地减少搭载半导体元件的基板10的翘曲发生。
此外，芯基板1在250℃时的杨氏模量，优选为10～45GPa，更优选为13～35GPa。由此，加热时的刚性优良，因此能够更确实地减少搭载半导体元件的基板10的翘曲发生，能够提高搭载半导体元件的基板10的可靠性。
此外，芯基板1在玻璃化转变点Tgc[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数，优选为13ppm/℃以下，更优选为3～11ppm/℃，其中，该玻璃化转变点Tgc[℃]是在20℃以上且按照JIS C6481进行检测的芯基板1的玻璃化转变点Tgc[℃]。由此，能够更有效地减少搭载半导体元件的基板10的翘曲发生，能够降低对搭载的半导体元件的应力。
芯基板1的平均厚度，优选为25～800μm，更优选为40～200μm。
[半导体元件2]
半导体元件2，如图1所示，通过诸如后述的粘接层3而接合于芯基板1。
作为这种半导体元件2，例如，可以举出IC芯片、电容器、二极管、晶体管、晶体闸流管等。
当俯视后述的第一层4时的第一层4的面积设为100时，俯视半导体元件2时的半导体元件2的面积优选为6～10，更优选为7～9。由此，能够更有效地防止常温下的翘曲发生。
此外，当搭载半导体元件的基板具备多个半导体元件的情况下，上述半导体元件的面积，是指俯视各半导体元件时的面积的总和。
此外，当后述的第一层4的体积设为100时，半导体元件2的体积优选为2～7，更优选为3～6。由此，能够更有效地防止常温下的翘曲发生。
此外，当搭载半导体元件的基板具备多个半导体元件的情况下，上述半导体元件的体积，是指各半导体元件的体积的总和。
[粘接膜（粘接层）3]
粘接膜（粘接层）3，具备将如上所述的半导体元件2粘接于芯基板1上的功能。
本发明的搭载半导体元件的基板，其特征在于，粘接层的25℃时的储能模量为5～1000MPa。由于具有该特征，即使在因各层物理性质差别引起尺寸变化等而致使对半导体元件施加外力的情况下，也能够通过具备该特性的粘接层来缓和上述外力。其结果，能够更有效地防止半导体元件从基板（芯基板）上剥离、半导体元件产生裂纹等不良现象发生。此外，还能够根据使用环境中的外部环境温度湿度等的变化而迎合所发生的半导体元件的尺寸变化，能够确实地防止半导体元件从基板（芯基板）上剥离。
此外，在本发明中，粘接层的25℃时的储能模量为5～1000MPa，但优选为8～700MPa，更优选为100～700MPa。由此，能够使本发明的效果更加显著。
该粘接膜3，是具有柔韧性的部件，主要由粘接剂构成。
作为构成粘接膜3的粘接剂，只要具有上述特性就没有特别限定，但优选为含有（甲基）丙烯酸酯共聚物、环氧树脂、酚醛树脂、无机填充剂的树脂组合物来构成的粘接剂。
（甲基）丙烯酸酯共聚物，是（甲基）丙烯酸酯与其它单体之间的共聚物，优选为以丙烯酸及其衍生物作为主要单体的（甲基）丙烯酸类树脂。
作为（甲基）丙烯酸酯，可以举出：丙烯酸甲酯、丙烯酸乙酯等丙烯酸酯，甲基丙烯酸甲酯、甲基丙烯酸乙酯等甲基丙烯酸酯。此外，作为其它单体，可以举出：丙烯酸、甲基丙烯酸、丙烯腈、丙烯酰胺等。
此外，（甲基）丙烯酸酯共聚物，优选为含有具备环氧基、羟基、羧基、腈基等的化合物的丙烯酸共聚物。由此，能够进一步提高半导体元件2对芯基板1的粘附性。作为含有上述官能团的化合物，具体而言，可以举出：含有缩水甘油醚基的缩水甘油基甲基丙烯酸酯、含有羟基的羟基甲基丙烯酸酯、含有羧基的羧基甲基丙烯酸酯、含有腈基的丙烯腈等。
其中，特别是优选使用含有具备羧基的单体单元的（甲基）丙烯酸酯共聚物。由此，粘接膜3的固化得到进一步促进，因此，能够以更短时间制作高玻璃化转变点的固化物。
基于制作高玻璃化转变点的固化物的观点，具备羧基的化合物的含量，例如，优选为（甲基）丙烯酸酯共聚物整体的0.5重量%以上，更优选为1重量%以上。此外，基于更进一步提高粘接膜3的保存性的观点，具备羧基的化合物的含量，例如，优选为（甲基）丙烯酸酯共聚物整体的10重量%以下，更优选为5重量%以下。
（甲基）丙烯酸酯共聚物的重均分子量，优选为10万以上，更优选为15万～100万。
基于抑制粘接膜3的粘接性过度增强而进一步提高加工性的观点，（甲基）丙烯酸酯共聚物的玻璃化转变点，例如，优选为0℃以上，更优选为5℃以上。此外，基于进一步提高低温下的粘接性的观点，（甲基）丙烯酸酯共聚物的玻璃化转变点，例如，优选为30℃以下，更优选为20℃以下。
环氧树脂是指单体、低聚物以及聚合物中的任一种。
作为环氧树脂的具体例子，可举出：苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂等酚醛清漆型环氧树脂；双酚A型环氧树脂、双酚F型环氧树脂等双酚型环氧树脂；对苯二酚型环氧树脂；联苯型环氧树脂；芪型环氧树脂；三酚甲烷型环氧树脂；含有三嗪核的环氧树脂；双环戊二烯改性酚型环氧树脂；萘酚型环氧树脂；以及含有亚苯基和/或联亚苯基骨架的苯酚芳烷基型环氧树脂、含有亚苯基和/或联亚苯基骨架的萘酚芳烷基型环氧树脂等芳烷基型环氧树脂。
其中，优选使用酚醛清漆型环氧树脂、双酚型环氧树脂、联苯型环氧树脂、萘酚型环氧树脂等。例如，通过使用联苯型环氧树脂，能够提高粘接膜3的玻璃化转变点，此外，能够使粘接膜3的弹性模量成为适当的状态。此外，通过使用萘酚型环氧树脂，能够提高粘接膜3的玻璃化转变温度，还能够提高粘接面的粘附性。
对于环氧树脂的软化点，只要具有与丙烯酸酯共聚物的相溶性就没有特别的限制，但基于降低粘接膜3的皱褶（タック）性、提高搭载半导体元件的基板的组装工序中的加工性的观点，优选为40℃以上，更优选为50℃以上。此外，基于抑制熔融粘度的上升及其相随的热压合时的润湿性的降低、进一步使提高粘附性的观点，环氧树脂的软化点，例如，优选设为100℃以下，更优选设为90℃以下。
此外，作为环氧树脂，可组合多个软化点不同的成分进行使用。由此，具有易于更加兼备降低粘接膜3的皱褶性效果以及抑制热压合时的润湿性降低效果的作用。例如，可列举软化点为40℃以上而低于70℃的环氧树脂与软化点为70℃以上、100℃以下的环氧树脂的组合。
酚醛树脂，是指具有能够与上述环氧树脂进行固化反应而形成交联结构的至少2个以上的酚羟基的所有单体、低聚物以及聚合物。
作为酚醛树脂，例如，可以举出：苯酚酚醛清漆树脂、甲酚酚醛清漆树脂、苯酚芳烷基（含有亚苯基、联亚苯基骨架）树脂、萘酚芳烷基树脂、三酚甲烷树脂、双环戊二烯型酚醛树脂等。它们可以单独使用，也可以混合使用。
基于进一步提高粘接膜3的耐热性并且进一步抑制热压合时裂化气的发生的观点，酚醛树脂的软化点，例如，优选为80℃以上，更优选为90℃以上。此外，基于抑制熔融粘度的上升及其相随的热压合时的润湿性的降低、进一步使提高粘附性的观点，酚醛树脂环氧树脂的软化点，例如，优选设为130℃以下，更优选设为120℃以下。
此外，树脂组合物中的上述（甲基）丙烯酸酯共聚物的配制量，以重量为基准，优选为少于上述环氧树脂的配制量与上述酚醛树脂的配制量之间的合计量。由此，能够有效抑制加热处理时的脱气（outgas）发生。因此，由于能够抑制例如粘接时的空隙发生，所以能够提高粘接面的粘附性。此外，能够抑制因脱气发生而引起的对芯基板1等的污染。
此外，在上述环氧树脂以及上述酚醛树脂中，基于进一步减小粘接膜3的热膨胀系数的观点，相对于10重量份上述（甲基）丙烯酸酯共聚物，上述环氧树脂的含量，例如，优选为10重量份以上，更优选为20重量份以上。此外，基于使粘接膜3的韧性进一步提高的观点，相对于10重量份（甲基）丙烯酸酯共聚物，环氧树脂的含量，例如，优选为100重量份以下，更优选为50重量份以下。
此外，对于酚醛树脂的含量而言，环氧树脂的环氧当量与苯酚固化剂即酚醛树脂之间的羟基当量的比值，例如，优选设为0.5以上、1.8以下，更优选设为0.7以上、1.5以下。当该比值过小时，存在耐热性降低的情况；当该比值过大时，存在保存性降低的情况。
无机填充材料，具有减小粘接膜3的热膨胀系数的功能。作为无机填充材料，例如，可以举出银、氧化钛、二氧化硅、云母等。其中，优选为二氧化硅填充剂。通过使用二氧化硅填充剂，能够进一步提高粘接膜3制造时的加工性。对于二氧化硅填充剂的情况，作为形状有破碎二氧化硅和熔融二氧化硅，但优选为熔融二氧化硅。
基于抑制填充剂在粘接膜3内凝集、改善外观的观点，无机填充材料的平均粒径，例如，优选为0.01μm以上，更优选为0.1μm以上。此外，基于进一步确实地抑制二氧化硅填充剂从粘接膜3上突起、在热压合时损坏芯片的观点，无机填充材料的平均粒径，例如，优选为20μm以下，更优选为5μm以下。
对于无机填充材料的含量，没有特别限定，但相对于100重量份除无机填充材料之外的树脂成分，无机填充材料的含量，例如，优选为1重量份以上，更优选为10重量份以上。通过如此操作，能够进一步减小粘接膜3的热膨胀系数，因此，能够进一步减小芯基板1与粘接膜3之间膨胀系数的差。因而，能够进一步降低对热冲击产生的应力并且进一步确实地抑制剥离发生。此外，相对于100重量份除无机填充材料之外的树脂成分，无机填充材料的含量，例如，优选为200重量份以下，更优选为100重量份以下。当无机填充材料的含量过多时，粘接膜3的热膨胀系数减小，另一方面也存在弹性模量过度增加的情况。通过将上述无机填充材料的含量设为上述浓度以下，能够进一步提高粘接膜3的粘附性。
此外，构成粘接膜3的树脂组合物，可以含有上述成分以外的成分。
例如，树脂组合物可以含有偶联剂。由此，能够更进一步提高粘接膜3中的树脂与粘附物之间的粘附性以及粘接膜3中的树脂与二氧化硅之间界面的粘附性。
作为偶联剂，可列举硅烷类、钛类、铝类等，其中优选为硅烷类偶联剂。
作为硅烷偶联剂，例如，可列举：乙烯基三氯硅烷、乙烯基三甲氧基硅烷、乙烯基三乙氧基硅烷、β﹣(3,4-环氧环己基)乙基三甲氧基硅烷、γ﹣环氧丙氧丙基三甲氧基硅烷、γ﹣环氧丙氧丙基甲基二甲氧基硅烷、γ﹣甲基丙烯酰氧基丙基三甲氧基硅烷、γ﹣甲基丙烯酰氧基丙基甲基二乙氧基硅烷、γ﹣甲基丙烯酰氧基丙基三乙氧基硅烷、N﹣β(氨乙基)γ﹣氨丙基甲基二甲氧基硅烷、N﹣β(氨乙基)γ﹣氨丙基三甲氧基硅烷、N﹣β(氨乙基)γ﹣氨丙基三乙氧基硅烷、γ﹣氨丙基三甲氧基硅烷、γ﹣氨丙基三乙氧基硅烷、N﹣苯基﹣γ﹣氨丙基三甲氧基硅烷、γ﹣氯代丙基三甲氧基硅烷、γ﹣巯基丙基三甲氧基硅烷、3﹣异氰酸酯基丙基三乙氧基硅烷、3﹣丙烯酰氧基丙基三甲氧基硅烷。
基于进一步提高粘附性的观点，相对于100重量份的树脂组合物的整体，偶联剂的配制量，例如，优选为0.01重量份以上，更优选为0.1重量份以上。此外，基于抑制裂化气（脱气）、空隙发生的观点，相对于100重量份树脂组合物的整体，偶联剂的配制量，例如，优选为10重量份以下，更优选为5重量份以下。
此外，在构成粘接膜3的树脂组合物中，除上述成分之外还可以含有具有羧基和/或酚羟基的助熔剂活性化合物。
具有羧基和/或酚羟基的助熔剂活性化合物，是指分子中存在羧基和/或酚羟基的至少一个以上的化合物，可以是液体也可以是固体。
作为含羧基的助熔剂活性化合物，可以举出脂肪族酸酐、脂环式酸酐、芳香族酸酐、脂肪族羧酸、芳香族羧酸等。作为含酚羟基的助熔剂活性化合物，可以举出酚类。
作为脂肪族酸酐，可以举出琥珀酸酐、聚己二酸酐、聚壬二酸酐、聚癸二酸酐等。
作为脂环式酸酐，可以举出：甲基四氢苯酐、甲基六氢苯酐、甲基纳迪克酸酐、六氢苯酐、四氢苯酐、三烷基四氢苯酐、甲基环己烯二羧酸酐等。
作为芳香族酸酐，可以举出邻苯二甲酸酐、偏苯三甲酸酐、均苯四甲酸酐、苯酮四羧酸酐、乙二醇二偏苯三酸酯（エチレングリコールビストリメリテート）、丙三醇三偏苯三酸酯（グリセロールトリストリメリテート）等。
作为脂肪族羧酸，可举出HOOC﹣(CH2)n﹣COOH所示的结构式的化合物。n是0以上、20以下的整数。
此外，从助熔剂活性、粘接时的脱气和粘接带的固化后的弹性模量、玻璃化转变温度的平衡的角度出发，上述n优选为3以上、10以下。通过使n设为3以上，能够抑制粘接带固化后的弹性模量的增加，提高被粘接物之间的粘接性。此外，通过使n设为10以下，能够抑制弹性模量的降低，进一步提高连接可靠性。
作为上述结构式所示的化合物，例如，可举出：n=3的戊二酸（HOOC﹣(CH2)3﹣COOH），n=4的己二酸（HOOC﹣(CH2)4﹣COOH），n=5的庚二酸（HOOC﹣(CH2)5﹣COOH），n=8的癸二酸（HOOC﹣(CH2)8﹣COOH）以及n=10的HOOC﹣(CH2)10﹣COOH﹣。
作为其它脂肪族羧酸，可以举出：甲酸、乙酸、丙酸、丁酸、戊酸、新戊酸、己酸、辛酸、十二烷酸、十四烷酸、十六烷酸、硬脂酸、丙烯酸、甲基丙烯酸、巴豆酸、油酸、富马酸、马来酸、草酸、丙二酸、琥珀酸等。
作为芳香族羧酸，可以举出：苯甲酸、邻苯二甲酸、间苯二甲酸、对苯二甲酸、连苯三酸、偏苯三酸、均苯三酸、苯偏四甲酸、连苯四酸、均苯四甲酸、苯六甲酸、甲基苯甲酸、二甲苯甲酸（xylic acid）、2,3﹣二甲基苯甲酸、3,5﹣二甲基苯甲酸、2,3,4﹣三甲苯甲酸、甲苯甲酸、肉桂酸、水杨酸、2,3﹣二羟基苯甲酸、2,4﹣二羟基苯甲酸、龙胆酸（2,5﹣二羟基苯甲酸）、2,6﹣二羟基苯甲酸、3,5﹣二羟基苯甲酸、没食子酸（3,4,5﹣三羟基苯甲酸）、1,4﹣二羟基﹣2﹣萘甲酸、3,5﹣二羟基﹣2﹣萘甲酸等的萘甲酸衍生物；酚酞啉（フェノールフタリン）；二酚酸等。
作为含有酚羟基的助熔剂活性化合物，可以举出：苯酚、邻甲酚、2,6﹣二甲苯酚、对甲酚、间甲酚、邻乙基酚、2,4﹣二甲苯酚、2,5二甲苯酚、间乙基酚、2,3﹣二甲苯酚、2,4,6-三甲苯酚、3,5﹣二甲苯酚、对叔丁基酚、邻苯二酚、对叔戊基酚、间苯二酚、对辛基酚、对苯基酚、双酚A、双酚F、双酚AF、双酚、二烯丙基双酚F、二烯丙基双酚A、三酚、四酚等的含酚羟基的单体类、苯酚酚醛清漆树脂、邻甲酚酚醛清漆树脂、双酚F酚醛清漆树脂、双酚A酚醛清漆树脂等。
助熔剂活性化合物，通过与环氧树脂等的热固性树脂发生反应而纳入三维结构中，因此，优选为在一分子中含有能够加成于环氧树脂中的至少两个酚羟基以及一分子中含有对金属氧化膜显示有助熔剂作用的直接与芳香族结合的至少一个羧基的化合物。作为这种化合物，可以举出：2,3﹣二羟基苯甲酸、2,4﹣二羟基苯甲酸、龙胆酸（2,5﹣二羟基苯甲酸）、2,6﹣二羟基苯甲酸、3,4﹣二羟基苯甲酸、没食子酸（3,4,5﹣三羟基苯甲酸）等的苯甲酸衍生物；1,4﹣二羟基﹣2﹣萘甲酸、3,5﹣二羟基﹣2﹣萘甲酸、3,7﹣二羟基﹣2﹣萘甲酸等的萘甲酸衍生物；酚酞啉以及二酚酸等。
这些助熔剂活性化合物，可以单独使用，也可以组合两种以上使用。
基于提高助熔剂活性的观点，相对于粘接膜的配制成分的总量，助熔剂活性化合物的配制量，优选为1重量%以上，更优选为5重量%以上。此外，助熔剂活性化合物的配制量，优选为30重量%以下，更优选为25重量%以下。
这种粘接膜3在玻璃化转变点Tga[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数，优选为30～300ppm/℃，更优选为500～160ppm/℃，该玻璃化转变点Tga[℃]是在20℃以上按照JIS C6481进行检测的粘接膜3的玻璃化转变点Tga[℃]。由此，粘接膜3根据半导体元件2的尺寸变动，能够进行确实地迎合。其结果，能够更确实地防止半导体元件2从芯基板1上非人所愿地进行剥离。
此外，粘接膜的玻璃化转变点，优选为0～180℃，更优选为10～150℃。由此，能够使粘接膜3的储能模量更适当，并且能够更确实地防止翘曲的发生。其结果，能够更确实地防止半导体元件2的非人所愿的剥离、半导体元件2的裂纹等不良现象的发生。
这种粘接膜（粘接层）3的平均厚度，优选为5～50μm，更优选为10～40μm。由此，能够更有效且良好地缓和施加于半导体元件2的如上所述的外力，能够更确实地防止半导体元件2的非人所愿的剥离、半导体元件2的裂纹等不良现象的发生。
[第一层4和第二层5]
如图1所示，在芯基板1的两面上，形成有由嵌入前述半导体元件2而得以形成的第一层4和第二层5。
所述第一层4和第二层5，优选为具备的物理性质（热膨胀系数、杨氏模量等）相同，更优选为构成材料以及其组成比率相同。由此，能够使外部环境的变化所引发的搭载半导体元件的基板的翘曲变得特别小。
这种第一层4和第二层5，由绝缘性高的树脂材料构成。
作为构成第一层4（第二层5）的树脂材料，只要绝缘性高就没有特别限定，例如，可以使用与构成后述的表层6的树脂材料同样的树脂材料。特别是，当第一层4（第二层5）由与构成后述的表层6的树脂材料相同的树脂材料构成的情况下，与表层6之间的粘附性变得特别高，能够防止界面发生剥离。此外，能够得到与存在于界面上的导线电路材料铜的热膨胀率相近的热膨胀率，因此，能获得降低与由铜构成的导线电路材料的界面上的应力、确保电路导通性的优良效果。
第一层4（第二层5）在玻璃化转变点Tgb[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数，具体而言，优选为25～50ppm/℃，更优选为30～46ppm/℃，该玻璃化转变点Tgb[℃]是在20℃以上且按照JIS C6481进行检测的第一层4（第二层5）的玻璃化转变点Tgb[℃]。由此，能够更有效地防止半导体元件2发生剥离，并且能够更有效地防止搭载半导体元件的基板10发生翘曲。
此外，按照JIS C6481进行检测的第一层4（第二层5）的玻璃化转变点Tgb，优选处于190～300℃的范围内，更优选处于230～280℃的范围。由此，能够减少搭载半导体元件的基板10的翘曲的发生，并且能够更加提高搭载半导体元件的基板10的耐热性。
此外，第一层4（第二层5）的25℃时的杨氏模量，优选为2～10GPa，更优选为3～7GPa。当第一层4（第二层5）的杨氏模量是该范围的值时，在作为搭载半导体元件的基板10的整体趋于发生翘曲的情况下，能够通过第一层4和第二层5对趋于翘曲的力进行缓和、吸收，以能够更有效地减少搭载半导体元件的基板10的翘曲发生。此外，当第一层4的杨氏模量是该范围的值时，即使第一层4存在由外部环境变化所引发的尺寸变化的情况，也能够更加减少对半导体元件2的影响。其结果，能够更有效地防止半导体元件2发生非人所愿的剥离。
此外，当第一层4的平均厚度为T2[μm]、前述芯基板1的平均厚度为T1[μm]时，优选为满足0.5≤T2/T1≤2的关系，更优选为满足1≤T2/T1≤1.5的关系。基于满足上述关系，第一层4的平均厚度成为比较小的值，能够使第一层4的尺寸变化给半导体元件2带来更加小的影响，能够更有效地防止半导体元件2发生非人所愿的剥离。此外，相对于芯基板1，第一层4的厚度变薄，能够通过芯基板1以及表层6来充分抑制第一层4的尺寸变化所带来的对翘曲的影响，能够更有效地减少搭载半导体元件的基板10的翘曲发生。
第一层4（第二层5）的平均厚度，具体而言，优选为30～800μm，更优选为50～200μm。
[表层6]
此外，在第一层4上以及第二层5上，分别形成有表层6。
本发明的搭载半导体元件的基板，还具有下述特征：该表层在玻璃化转变点Tga[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为40ppm/℃以下，该玻璃化转变点Tga[℃]是在20℃以上且按照JIS C6481进行检测的上述表层的玻璃化转变点Tga[℃]。基于具备上述特征，表层难以发生由外部空气的温度、湿度等外部环境变化所引起的尺寸变化，能够抑制搭载半导体元件的基板的结构、各层的物理性质的差别所引发的尺寸变化。其结果，能够防止搭载半导体元件的基板的翘曲发生。此外，半导体元件，通过如上所述的粘接层（粘接膜）与基板（芯基板）进行接合，因此，与表层所具有的特性相配合，能够更有效地防止半导体元件非人所愿地从基板进行剥离。
此外，在本发明中，表层在玻璃化转变点Tga[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为40ppm/℃以下，但更优选为3～30ppm/℃，该玻璃化转变点Tga[℃]是在20℃以上且按照JIS C6481进行检测的上述表层的玻璃化转变点Tga[℃]。由此，能够使得本发明的效果更加显著。对此，表层的上述热膨胀系数过高时，不能够抑制搭载半导体元件的基板的结构、各层的物理性质的差所引发的尺寸变化，不能防止搭载半导体元件的基板的翘曲发生。此外，对于发生翘曲所带来的影响，难以通过如前所述的粘接层来进行缓和，半导体元件会发生非人所愿的剥离、裂纹等，导致搭载半导体元件的基板的可靠性降低。
表层6，优选为比前述第一层4和第二层5硬。基于设置这种比较硬的表层6，能够更确实地抑制搭载半导体元件的基板的结构、各层的物理性质的差所引起的尺寸变化。其结果，能够更确实地防止搭载半导体元件的基板10的翘曲发生。
如上所述，表层6优选为比第一层4（第二层5）硬，具体而言，当表层6的25℃时的杨氏模量为X[GPa]、第一层4的25℃时的杨氏模量为Y[GPa]时，优选为满足0.5≤X﹣Y≤13的关系，更优选为满足3≤X﹣Y≤8的关系。由此，能够使如上所述的效果更加显著。
具体而言，表层6的25℃时的杨氏模量优选为4～20GPa，更优选为5～15GPa。由此，能够更有效地减少搭载半导体元件的基板10的翘曲发生。
此外，当表层6在玻璃化转变点Tga[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为A[ppm/℃]，玻璃化转变点Tga[℃]是在20℃以上且按照JIS C6481进行检测的表层6的玻璃化转变点Tga[℃]，并且，第一层4（第二层5）在玻璃化转变点Tgb[℃]以下按照JIS C6481进行检测的面方向上的热膨胀系数为B[ppm/℃]，该玻璃化转变点Tgb[℃]是在20℃以上且按照JIS C6481进行检测的第一层4的玻璃化转变点Tgb[℃]时，优选为满足0.5≤B﹣A≤50的关系，更优选为满足5≤B﹣A≤40的关系。基于满足这种关系，能够更确实地防止半导体元件2从芯基板1上剥离，并且能够更确实地防止搭载半导体元件的基板10的翘曲发生。
此外，按照JIS C6481进行检测的表层6的玻璃化转变点Tga，优选处于190～300℃的范围内，更优选处于230～280℃的范围。由此，能够减少搭载半导体元件的基板10的翘曲发生，并且能够更加提高搭载半导体元件的基板10的耐热性。
作为构成表层6的树脂材料，没有特别限定，例如优选为含有热固性树脂。由此，能够提高耐热性。
作为热固性树脂，例如，可以举出：苯酚酚醛清漆树脂、甲酚酚醛清漆树脂、双酚A酚醛清漆树脂等的酚醛清漆树脂型酚醛树脂，未改性的甲阶酚醛树脂、油改性（由桐油、亚麻油、核桃油等进行改性）的甲阶酚醛树脂等的甲阶型酚醛树脂等的酚醛树脂；双酚A环氧树脂、双酚F环氧树脂等的双酚型环氧树脂；酚醛清漆环氧树脂、甲酚酚醛清漆环氧树脂等的酚醛清漆型环氧树脂；联苯型环氧树脂等的环氧树脂；氰酸酯树脂、尿素树脂、三聚氰胺树脂等的含有三嗪环的树脂；不饱和聚酯树脂、双马来酰亚胺树脂、聚氨酯树脂、邻苯二甲酸二烯丙基酯树脂、硅酮树脂、含有苯并噁嗪环的树脂、氰酸酯树脂等。
其中，特别优选为氰酸酯树脂。由此，能够减小表层6的热膨胀系数。进而，能够使表层6形成优良的耐热性。
氰酸酯树脂，例如，能够通过使预聚物（通过使卤化氰化物与酚类进行反应，根据需要采用加热等的方法来得到）发生固化来获得。作为氰酸酯树脂，具体而言，可举出酚醛清漆型氰酸酯树脂、双酚A型氰酸酯树脂、双酚E型氰酸酯树脂、四甲基双酚F型氰酸酯树脂等的双酚型氰酸酯树脂等。其中，优选为酚醛清漆型氰酸酯树脂。由此，能够通过交联密度增加而提高耐热性，能够提高树脂组合物等的阻燃性。这是因为氰酸酯树脂含有三嗪环的缘故。进而，酚醛清漆型氰酸酯树脂，其结构上苯环的比率高、易于进行碳化。进而，即使进行表层6薄膜化（厚度35μm以下）的情况下，也能够赋予表层6以优良的刚性。特别是加热时的刚性优良，因此更确实地减少搭载半导体元件的基板10的翘曲发生，能够提高搭载半导体元件的基板10的可靠性。
作为酚醛清漆型氰酸酯树脂的预聚物，例如，能够使用式（I）所示的预聚物。
对于式（I）所示的酚醛清漆树脂型氰酸酯树脂的预聚物的平均重复单元n，没有特别限定，但优选为1～10，特别优选为2～7。当平均重复单元n低于上述下限值时，酚醛清漆型氰酸酯树脂易于形成结晶化，对通用溶剂溶解性比较低，因此存在难以使用的情况。此外，当平均重复单元n超过上述上限值时熔融粘度过于增高，存在表层6的成形性降低的情况。
对于氰酸酯树脂的预聚物的重均分子量，没有特别限定，但重均分子量优选为500～4,500，特别优选为600～3,000。
氰酸酯树脂等的树脂材料、预聚物等的重均分子量，例如，能够采用GPC进行检测。
GPC检测，例如，能够采用下述装置进行检测：東ソー制造的HLC﹣8200GPC，作为柱采用TSK=GEL聚苯乙烯，作为溶剂采用THF（四氢呋喃）。
表层6中的氰酸酯树脂的含量，没有特别限定，但优选为1～20重量%，特别优选为3～15重量%。当含量低于上述下限值时，存在难以形成表层6的情况；当超过上述上限值时，存在表层6的强度降低的情况。
此外，作为热固性树脂使用氰酸酯树脂（特别是酚醛清漆型氰酸酯树脂）的情况下，优选为还含有环氧树脂（实质上不包含卤原子）。
作为环氧树脂，例如，可以举出苯酚酚醛清漆型环氧树脂、双酚型环氧树脂、萘型环氧树脂、芳基亚烷基型环氧树脂等。其中，优选为芳基亚烷基型环氧树脂。由此，能够提高表层6的吸湿焊锡耐热性以及阻燃性。
所述芳基亚烷基型环氧树脂，是指重复单元中含有一个以上的芳基亚烷基的环氧树脂。例如，可以举出亚二苯甲基型环氧树脂、联苯二亚甲基型环氧树脂等。其中，优选为联苯二亚甲基型环氧树脂。联苯二亚甲基型环氧树脂的预聚物，例如，能够以式（II）进行表示。
对于上述式（II）所示的联苯二亚甲基型环氧树脂的预聚物的平均重复单元n，没有特别限定，但优选为1～10，特别优选为2～5。当平均重复单元n低于上述下限值时，联苯二亚甲基型环氧树脂易于形成结晶化，相对于通用溶剂的溶解性比较低，因此，存在难以使用的情况。此外，当平均重复单元n超过上述上限值时，树脂的流动性降低，存在成为成形不良等的原因的情况。
当树脂材料中的氰酸酯树脂的含量为C（重量%）、上述树脂材料中的环氧树脂的含量为D（重量%）时，优选为0.5≤D/C≤4，更优选为1≤D/C≤3。由此，能够提高耐热性，并且能够使热膨胀系数成为特别小的值。
对于表层6中的环氧树脂的含量，没有特别限定，但优选为3～25重量%，特别优选为5～20重量%。当含量为低于上述下限值时，存在氰酸酯树脂的预聚物的反应性降低、所得到的制品的防潮性降低的情况，当超过上述上限值时，存在耐热性降低的情况。
对于环氧树脂的预聚物的重均分子量，没有特别限定，但重均分子量优选为500～20,000，特别优选为800～15,000。
此外，作为热固性树脂使用氰酸酯树脂（特别是酚醛清漆型氰酸酯树脂）的情况下，希望含有实质上不包含卤原子的苯氧基树脂。由此，能够提高制造带有树脂的金属箔、带有基材的绝缘片时的制膜性。在此，所述实质上不包含卤原子，例如，是指苯氧基树脂中的卤原子含量为1重量%以下。
对于上述苯氧基树脂，没有特别限定，例如，可以举出：含有双酚骨架的苯氧基树脂、含有酚醛清漆骨架的苯氧基树脂、含有萘骨架的苯氧基树脂、含有联苯骨架的苯氧基树脂等。此外，还能够使用含有具备多种此类骨架的结构的苯氧基树脂。其中，可以使用包含联苯骨架和双酚S骨架的苯氧基树脂。由此，基于联苯骨架所具备的刚性，能够提高玻璃化转变温度，并且，基于双酚S骨架，能够提高制造多层印刷线路板时的镀金属的附着性。此外，可以使用包含双酚A骨架和双酚F骨架的苯氧基树脂。由此，能够提高制造多层印刷线路板时对内层线路板的粘附性。此外，能够一起合并使用包含上述联苯骨架和双酚S骨架的苯氧基树脂以及包含双酚A骨架和双酚F骨架的苯氧基树脂。由此，能够使这些特性得到平衡性良好的表达。当一起合并使用包含上述双酚A骨架和双酚F骨架的苯氧基树脂（1）以及包含上述联苯骨架和双酚S骨架的苯氧基树脂（2）的情况下，作为其合并使用比率没有特别限定，例如，能够设为（1）:（2）=2:8～9:1。
作为苯氧基树脂的分子量，没有特别限定，但重均分子量优选为5000～50000，更优选为10000～40000。当重均分子量为低于上述下限值时，存在使制膜性提高的效果降低的情况。此外，当超过上述上限值时，存在苯氧基树脂的溶解性降低的情况。
对于表层6中的苯氧基树脂的含量，没有特别限定，但优选为1～30重量%，更优选为3～20重量%。当含量为低于上述下限值时，存在使成膜性提高的效果降低的情况。此外，当超过上述上限值时，存在降低赋予低热膨胀性效果的情况。
当树脂材料中的氰酸酯树脂的含量为C（重量%）、上述树脂材料中的苯氧基树脂的含量为E（重量%）时，优选为0.2≤E/C≤2，更优选为0.3≤E/C≤1.5。由此，能够提高成膜性，并且能够使热膨胀系数成为特别小的值。
进而，当一起组合使用氰酸酯树脂（特别是酚醛清漆型氰酸酯树脂）和苯氧基树脂（包含联苯骨架、双酚S骨架的苯氧基树脂）和环氧树脂（芳基亚烷基型环氧树脂，特别是联苯二亚甲基型环氧树脂）的情况下，能够更显著地发挥本发明的效果。
此外，作为构成表层6的树脂材料，除上述树脂材料之外，还可以合并使用酚醛树脂、聚酰亚胺树脂、聚酰胺﹣酰亚胺树脂、聚苯醚树脂、聚醚砜树脂等的热塑性树脂。
如上所述的树脂材料的表层6中的含量，优选为30～70重量%，更优选为40～60重量%。由此，能够一方面使表层6的耐热性得到提高，而另一方面使表层6的热膨胀系数更加减少。
此外，表层6优选为含有无机填充材料。由此，即使对表层6进行薄膜化（厚度为35μm以下）也能够使强度优良。进而，能够进一步提高表层6的低热膨胀化。
作为无机填充材料，可以使用芯基板1的说明中记载的无机填充材料。上述无机填充材料中优选为二氧化硅，基于低热膨胀性优良的观点，优选为熔融二氧化硅（特别是球状熔融二氧化硅）。
当无机填充材料大致为球形的情况下，对于无机填充材料的平均粒径，没有特别限定，但优选为0.01～5.0μm，特别优选为0.2～2.0μm。
在表层6中的无机填充材料的含量优选为5～40重量%，更优选为10～30重量%。当含量处于上述范围内时，能够更有效地减小表层6的热膨胀系数。其结果，能够更有效地减少搭载半导体元件的基板10的翘曲发生。
此外，在表层6中，优选为除上述成分之外含有对上述芯基板1进行说明的纤维基材。由此，能够使表层6的热膨胀系数成为特别小的值。其结果，能够更有效地减少搭载半导体元件的基板10的翘曲发生。
如上所述的搭载半导体元件的基板10，俯视的形状的纵向和横向的长度比优选为3:2～2:3，优选为纵向和横向的长度基本相等。由此，能够使本发明的效果更加显著。
<搭载半导体元件的基板的制造方法>
接着，针对如上所述的搭载半导体元件的基板的制造方法的一个实例进行说明。
图2是表示搭载半导体元件的基板的制造方法的一个实例的图。
首先，如图2（a）所示，制备芯基板1。
接着，如图2（b）所示，通过粘接膜3搭载半导体元件2于芯基板1的中央部。
另一方面，将如前述的构成第一层4和第二层5的材料制备为片状的绝缘片4′以及绝缘片5′。
接着，分别将该绝缘片4′以及绝缘片5′与芯基板1的半导体元件2侧以及其相反侧的面相叠合。
然后，使绝缘片4′以及绝缘片5′固化，形成第一层4和第二层5，获得半导体元件嵌入形状的基板（参照图2（c））。
另一方面，将如前述的构成表层6的材料，制备为片状的绝缘片6′。
接着，将该绝缘片6′与第一层4和第二层5相叠合。
然后，使绝缘片6′固化，形成表层6，获得搭载半导体元件的基板10（本发明的搭载半导体元件的基板）（参照图2（d））。
接着，针对搭载半导体元件的基板的制造方法另一个实例进行说明。
图3也是表示搭载半导体元件的基板的制造方法的一个实例的图。
首先，如图3（a）所示，制备芯基板1。
接着，如图3（b）所示，通过粘接膜3搭载半导体元件2于芯基板1的中央部。
另一方面，制备使形成为片状的绝缘片4′（由如前述构成第一层4的材料形成）与形成为片状的绝缘片6′（由构成表层6的材料形成）形成为一体的绝缘片7。此外，制备由形成为片状的绝缘片5′（由构成第二层5的材料形成）与上述绝缘片6′形成为一体的绝缘片8。
此外，该绝缘片7和8，当所含组成相同于图1中的构成第一层4和第二层5的材料以及构成绝缘片6的材料的情况下，能够按合计片厚度的厚度进行制作。
此外，该绝缘片7和8，当所含组成相同于图1中的构成第一层4和第二层5的材料以及构成表层6的材料、并且表层6中含有前述玻璃纤维基材那样的纤维基材的情况下，能够以使表层6的纤维基材的两面的厚度不均匀的方式进行制作。
接着，如图3（c）所示，分别将绝缘片7以及绝缘片8与芯基板1的半导体元件2侧以及其相反侧的面相叠合。
然后，使绝缘片7以及绝缘片8固化，形成第一层4、第二层5以及表层6，获得如图1所示的搭载半导体元件的基板10（本发明的搭载半导体元件的基板）。
基于上述方法，能够采用更加简便的方法来制造本发明的搭载半导体元件的基板。在实际生产中，能够适当使用如上所述的制造方法。
以上针对本发明的搭载半导体元件的基板进行了说明，但本发明并不局限于这些。
例如，在前述实施方式中，作为采用膜状的粘接膜形成粘接层的方式进行了说明，但也可以通过将液状粘接剂赋予芯基板上并使之固化来形成。
此外，在前述实施方式中，针对搭载有一个半导体元件2的方式进行了说明，但并不限于此，也可以搭载有两个以上的半导体元件。
此外，在前述实施方式中，对作为表层在两面上分别各形成一层的方式进行了说明，但并不限于此，可以是在两面上形成有两层以上表层的方式。
此外，在前述实施方式中，作为采用形成为片状的构成材料来形成第一层、第二层以及表层的方式进行了说明，但并不限于此，例如，各层可以通过涂敷含有构成各层的材料的液体来形成。
实施例
下面，基于实施例以及比较例，对本发明进行详细说明，但本发明并不限于此。
<1>实施例以及比较例中使用的原材料
实施例和比较例中使用的原材料，如下所述。
（1）氰酸酯树脂A：酚醛清漆型氰酸酯树脂（ロンザ社制造，商品名“プリマセットPT﹣30”，重均分子量为700）
（2）氰酸酯树脂B：酚醛清漆型氰酸酯树脂（ロンザ社制造，商品名“プリマセットPT﹣60”，重均分子量为2600）
（3）环氧树脂：联苯二亚甲基型环氧树脂（日本化药社制造，商品名“NC﹣3000”，环氧当量为275，重均分子量为2000）
（4）苯氧基树脂A：是联苯环氧树脂与双酚S环氧树脂之间的共聚物，末端部具有环氧基的树脂（ジャパンエポキシレジン社制造，商品名“YX﹣8100H30”，重均分子量为30000）
（5）苯氧基树脂B：是双酚A型环氧树脂与双酚F型环氧树脂之间的共聚物，末端部具有环氧基的树脂（ジャパンエポキシレジン社制造，商品名“エピコート4275”，重均分子量为60000）
（6）固化催化剂：咪唑化合物（四国化成工业社制造，商品名“2﹣苯基﹣4,5﹣二羟基甲基咪唑”）
（7）无机填充材料：球状熔融二氧化硅（アドマテックス社制造，商品名“SO﹣25H”，平均粒径为0.5μm）
（8）偶联剂：环氧硅烷偶联剂（日本ユニカー社制造，商品名“A﹣187”）
<2>树脂清漆的配制
在甲乙酮中溶解、分散15重量份的氰酸酯树脂A、10重量份的氰酸酯树脂B、25重量份的环氧树脂、5重量份的苯氧基树脂A、5重量份苯氧基树脂B、0.4重量份的固化催化剂。进而，添加40重量份的无机填充材料和0.2重量份的偶联剂，采用高速搅拌装置搅拌10分钟，制备了固体成分为50重量%的树脂清漆。
<3>绝缘片的制作
（1）带有基材的绝缘片A的制作
采用逗点涂布机装置，在厚度为38μm的PET（聚对苯二甲酸乙二醇酯）膜的单面上，涂布如上所述操作得到的树脂清漆，并使干燥后的绝缘膜厚度为120μm，将其在160℃的干燥装置中干燥10分钟，制造出带有基材的绝缘片A。
（2）带有基材的绝缘片B的制作
将如上所述操作得到的树脂清漆，含浸于玻璃织布（WEA﹣1035，厚度为28μm，日東紡績（日东纺绩）制造）中，在120℃的加热炉中干燥2分钟，得到清漆固体成分（在半固化片中树脂和二氧化硅的所占成分）为约50wt%的半固化片。在厚度为38μm的PET（聚对苯二甲酸乙二醇酯）膜的单面上，采用层叠装置，粘贴该半固化片并使干燥后的绝缘膜的厚度为40μm，将其在160℃的干燥装置中干燥10分钟，制造出带有基材的绝缘片B。
（3）带有基材的绝缘片C的制作
采用逗点涂布机装置，在厚度38μm的PET（聚对苯二甲酸乙二醇酯）膜的单面上，涂布如上所述操作得到的树脂清漆并使干燥后的绝缘膜的厚度为40μm，将其在160℃的干燥装置中干燥10分钟，制造出带有基材的绝缘片C。
（4）带有基材的绝缘片D的制作
采用逗点涂布机装置，在厚度38μm的PET（聚对苯二甲酸乙二醇酯）膜的单面上，涂布如上所述操作得到的树脂清漆并使干燥后的绝缘膜的厚度为160μm，将其在160℃的干燥装置中干燥10分钟，制造出带有基材的绝缘片D。
<4>粘接膜的制作
（1）粘接膜A的制作
通过混合下述物质获得粘接剂：丙烯酸酯共聚物（ナガセケムテックス社制造，商品名“SG﹣708﹣6”），25.0重量份；环氧树脂（日本化药社制造，商品名“EOCN﹣1020﹣80”），16.0重量份、环氧树脂（日本化药社制造，商品名“NC3000P”），24.2重量份；酚醛树脂（住友ベークライト社制造，商品名“PR51470”），17.5重量份；固化催化剂（四国化成社制造，商品名“2PHZ﹣PW”），0.1重量份；粘附助剂（信越化学工业社制造，商品名“KBM403E”），0.4重量份；作为无机填充材料的二氧化硅（アドマテックス社制造，商品名“SE﹣2050LC”），16.7重量份。此外，上述重量份，是指作为固体成分的重量份。
接着，采用逗点涂布机装置，在剥离膜（三菱化学ポリエステルフィルム社制造，商品名“MRX50”）的单面上，涂布所得到的粘接剂，并使干燥后的粘接膜的厚度为25μm，将其在90℃的干燥装置中干燥5分钟，制造出粘接膜A。
（2）粘接膜B的制作
将下述物质进行混合获得粘接剂：丙烯酸酯共聚物（ナガセケムテックス社制造，商品名“SG﹣70L”），11.2重量份；丙烯酸聚合物（东亚合成社制造，商品名“UG﹣4010”），6.8重量份；环氧树脂（日本化药社制造，商品名“EOCN﹣1020﹣80”），17.7重量份；环氧树脂（日本化药社制造，商品名“NC6000”），26.5重量份；酚醛树脂（住友ベークライト社制造，商品名“PR﹣HF﹣3”），11.1重量份；酚醛树脂（明和化成社制造，商品名“MEH8000H”），16.6重量份；固化催化剂（四国化成社制造，商品名“2PHZ﹣PW”），0.1重量份；粘附助剂（信越化学工业社制造，商品名，“KBM403E”），0.1重量份；作为无机填充材料的二氧化硅（アドマテックス社制造，商品名“SE﹣2050LC”），10.0重量份。此外，上述重量份，是指作为固体成分的重量份。
接着，采用逗点涂布机装置，在剥离膜（三菱化学ポリエステルフィルム社制造，商品名“MRX50”）的单面上，涂布所得到的粘接剂并使干燥后的粘接膜的厚度为25μm，将其在90℃的干燥装置中干燥5分钟，制造出粘接膜B。
（3）粘接膜C的制作
将下述物质进行混合获得粘接剂：丙烯酸酯共聚物（ナガセケムテックス社制造，商品名“SG﹣70L”），53.99重量份；环氧树脂（日本化药社制造，商品名“EOCN﹣1020﹣80”），3.73重量份；酚醛树脂（住友ベークライト社制造，商品名“PR53647”），1.91重量份；固化催化剂（四国化成社制造，商品名“2PHZ﹣PW”），0.04重量份；粘附助剂（信越化学工业社制造，商品名“KBM403E”），0.31重量份；作为无机填充材料的二氧化硅（アドマテックス社制造，商品名“SE﹣2050LE”），40.01重量份。此外，上述重量份是指作为固体成分的重量份。
接着，采用逗点涂布机装置，在剥离膜（三菱化学ポリエステルフィルム社制造，商品名“MRX50”）的单面上，涂布所得到的粘接剂并使干燥后的粘接膜的厚度为25μm，将其在90℃的干燥装置中干燥5分钟，制造出粘接膜C。
（4）粘接膜D的制作
将下述物质进行混合获得粘接剂：丙烯酸酯共聚物（ナガセケムテックス社制造，商品名“SG﹣70L”），42.0重量份；环氧树脂（日本化药社制造，商品名“EOCN﹣1020﹣80”），4.53重量份；环氧树脂（日本化药社制造，商品名“NC6000”），6.86重量份；酚醛树脂（住友ベークライト社制造，商品名“PR53647”），5.92重量份；固化催化剂（四国化成社制造，商品名“2PHZ﹣PW”），0.06重量份；粘附助剂（信越化学工业社制造，商品名“KBM403E”），0.63重量份；作为无机填充材料的二氧化硅（アドマテックス社制造，商品名“SE﹣2050LE”），40.0重量份。此外，上述重量份是指作为固体成分的重量份。
接着，采用逗点涂布机装置，在剥离膜（三菱化学ポリエステルフィルム社制造，商品名“MRX50”）的单面上，涂布所得到的粘接剂并使干燥后的粘接膜的厚度为25μm，将其在90℃的干燥装置中干燥5分钟，制造出粘接膜D。
<5>搭载半导体元件的基板的制造
实施例1
对双面覆铜箔层压板（ELC﹣4785GS，住友ベークライト株式会社制造）的铜箔进行蚀刻处理来去除，由此获得厚度为100μm、40mm方形的芯基板。
接着，采用剥离去除了剥离膜的上述粘接膜A，将厚度为75μm、10mm方形的半导体元件（芯片）在130℃下热压合于芯基板的中央部。
接着，以如上所述操作得到的带有基材的绝缘片A的绝缘片层面为内侧，叠合于上述芯基板的芯片搭载侧以及芯片未搭载侧的两侧上，对其采用真空加压式层叠装置以压力为0.8MPa、温度为100℃下进行30秒真空加热加压成型之后，在热风干燥机中以温度为170℃、时间为45分钟使加热固化之后，剥离去除基材，获得嵌入半导体元件的形状的基板。即，形成了第一层和第二层。
然后，以如上所述操作得到的带有基材的绝缘片B的绝缘片层面为内侧，叠合于第一层和第二层上，对其采用真空加压式层叠装置在压力为0.8MPa、温度为80℃下进行30秒真空加热加压成型之后，在热风干燥机中以温度为180℃、时间为45分钟下使加热固化之后，剥离去除基材，以温度为200℃、时间为60分钟进行加热固化，获得评价用的搭载半导体元件的基板。
实施例2
除了采用粘接膜B代替粘接膜A以外，与上述实施例1同样地操作，获得评价用的搭载半导体元件的基板。
实施例3
除了采用粘接膜C代替粘接膜A以外，与上述实施例1同样地操作，获得评价用的搭载半导体元件的基板。
实施例4
以平均厚度为120μm的市售的带有基材的绝缘片E（商品名“ABF﹣GX13”，味の素ファインケミカル株式会社制造）的绝缘片层面为内侧，叠合于与实施例1同样地操作而制作的已搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧的两侧上，对其采用真空加压式层叠装置在压力为1.0MPa、温度为105℃下进行30秒真空加热加压成型之后，剥离去除基材，在热风干燥机中以温度为180℃、时间为90分钟下使加热固化，获得嵌入半导体元件的形状的基板。即，形成了第一层和第二层。
然后，以带有基材的绝缘片B的绝缘片层面为内侧，叠合于第一层和第二层上，将其采用真空加压式层叠装置在压力为0.8MPa、温度为80℃下进行30秒真空加热加压成型之后，在热风干燥机中以温度为180℃、时间为45分钟使加热固化之后，剥离去除基材，以温度为200℃、时间为60分钟进行加热固化，获得评价用的搭载半导体元件的基板。
实施例5
除了采用粘接膜B代替粘接膜A以外，与上述实施例4同样地操作，获得评价用的搭载半导体元件的基板。
实施例6
除了采用粘接膜C代替粘接膜A以外，与上述实施例4同样地操作，获得评价用的搭载半导体元件的基板。
实施例7
以带有基材的绝缘片A的绝缘片层面为内侧，叠合于与实施例1同样地操作而制作的已搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧的两侧上，将其采用真空加压式层叠装置在压力为1.0MPa、温度为105℃下进行30秒真空加热加压成型之后，剥离去除基材，在热风干燥机中以温度为180℃、时间为90分钟下使加热固化，获得嵌入半导体元件的形状的基板。即，形成了第一层和第二层。
然后，以带有基材的绝缘片C的绝缘片层面为内侧，叠合于第一层和第二层上，将其采用真空加压式层叠装置在压力为0.8MPa、温度80℃下进行30秒真空加热加压成型后，在热风干燥机中以温度为180℃、时间45分钟使加热固化之后，剥离去除基材，以温度为200℃、时间为60分钟进行加热固化，获得评价用的搭载半导体元件的基板。
实施例8
除了采用粘接膜B代替粘接膜A以外，与上述实施例7同样地操作，获得评价用的搭载半导体元件的基板。
实施例9
除了采用粘接膜C代替粘接膜A以外，与上述实施例7同样地操作，获得评价用的搭载半导体元件的基板。
实施例10
对双面覆铜箔层压板（ELC﹣4785GS，住友ベークライト株式会社制造）的铜箔进行蚀刻处理来去除，由此获得厚度为100μm、40mm方形的芯基板。
接着，采用剥离去除了剥离膜的上述粘接膜A，将厚度140μm、10mm方形的半导体元件（芯片）在130℃下热压合于芯基板的中央部。
然后，以带有基材的绝缘片D的绝缘片层面为内侧，叠合于上述芯基板的芯片搭载侧以及芯片未搭载侧的两侧上，将其采用真空加压式层叠装置在压力为0.8MPa、温度100℃下进行30秒真空加热加压成型后，在热风干燥机中以温度为170℃、时间45分钟使加热固化之后，剥离去除基材，获得嵌入了半导体元件的形状的基板。即，形成了第一层和第二层。
然后，以带有基材的绝缘片B的绝缘片层面为内侧，叠合于第一层和第二层上，将其采用真空加压式层叠装置在压力为0.8MPa、温度80℃下进行30秒真空加热加压成型后，在热风干燥机中以温度为180℃、时间45分钟使加热固化之后，剥离去除基材，以温度为200℃、时间为60分钟进行加热固化，获得评价用的搭载半导体元件的基板。
实施例11
除了采用粘接膜B代替粘接膜A以外，与上述实施例10同样地操作，获得评价用的搭载半导体元件的基板。
实施例12
除了采用粘接膜C代替粘接膜A以外，与上述实施例10同样地操作，获得评价用的搭载半导体元件的基板。
实施例13
以平均厚度为160μm的市售的带有基材的绝缘片F（商品名“ABF﹣GX13”，味の素ファインケミカル株式会社制造）的绝缘片层面为内侧，叠合于与实施例10同样操作而制作的已搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧的两侧上，将其采用真空加压式层叠装置在压力为1.0MPa、温度为105℃下进行30秒真空加热加压成型后，剥离去除基材，在热风干燥机中以温度为180℃、时间为90分钟使加热固化，获得嵌入半导体元件的形状的基板。即，形成了第一层和第二层。
然后，以带有基材的绝缘片B的绝缘片层面为内侧，叠合于第一层和第二层上，将其采用真空加压式层叠装置在压力为0.8MPa、温度80℃下进行30秒真空加热加压成型后，在热风干燥机中以温度为180℃、时间45分钟使加热固化之后，剥离去除基材，以温度为200℃、时间为60分钟进行加热固化，获得评价用的搭载半导体元件的基板。
实施例14
除了采用粘接膜B代替粘接膜A以外，与上述实施例13同样地操作，获得评价用的搭载半导体元件的基板。
实施例15
除了采用粘接膜C代替粘接膜A以外，与上述实施例13同样地操作，获得评价用的搭载半导体元件的基板。
实施例16
以带有基材的绝缘片D的绝缘片层面为内侧，叠合于与实施例10同样地操作而制作的已搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧的两侧上，将其采用真空加压式层叠装置在压力为1.0MPa、温度为105℃下进行30秒真空加热加压成型后，剥离去除基材，在热风干燥机中以温度为180℃、时间为90分钟使加热固化，获得嵌入半导体元件的形状的基板。即，形成了第一层和第二层。
然后，以与实施例1同样地操作而得到的带有基材的绝缘片C的绝缘片层面为内侧，叠合于第一层和第二层上，将其采用真空加压式层叠装置在压力为0.8MPa、温度80℃下进行30秒真空加热加压成型后，在热风干燥机中以温度为180℃、时间45分钟使加热固化之后，剥离去除基材，以温度为200℃、时间为60分钟进行加热固化，获得评价用的搭载半导体元件的基板。
实施例17
除了采用粘接膜C代替粘接膜A以外，与上述实施例16同样地操作，获得评价用的搭载半导体元件的基板。
比较例1
除了采用粘接膜D代替粘接膜A以外，与上述实施例1同样地操作，获得评价用的搭载半导体元件的基板。
比较例2
除了采用粘接膜D代替粘接膜A以外，与上述实施例4同样地操作，获得评价用的搭载半导体元件的基板。
比较例3
除了采用粘接膜D代替粘接膜A以外，与上述实施例7同样地操作，获得评价用的搭载半导体元件的基板。
比较例4
除了采用粘接膜D代替粘接膜A以外，与上述实施例10同样地操作，获得评价用的搭载半导体元件的基板。
比较例5
除了采用粘接膜D代替粘接膜A以外，与上述实施例13同样地操作，获得评价用的搭载半导体元件的基板。
比较例6
除了采用粘接膜D代替粘接膜A以外，与上述实施例16同样地操作，获得评价用的搭载半导体元件的基板。
比较例7
以平均厚度为120μm的市售的带有基材的绝缘片E（商品名“ABF﹣GX13”，味の素ファインケミカル株式会社制造）的绝缘片层面为内侧，叠合于与实施例1同样地操作而制作的已搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧的两侧上，将其采用真空加压式层叠装置在压力为1.0MPa、温度为105℃下进行30秒真空加热加压成型后，剥离去除基材，在热风干燥机中以温度为180℃、时间为90分钟使加热固化，获得嵌入半导体元件的形状的基板。即，形成了第一层和第二层。
然后，以平均厚度为40μm的市售的带有基材的绝缘片G（商品名“ABF﹣GX13”，味の素ファインケミカル株式会社制造）的绝缘片层面为内侧，叠合于第一层和第二层上，将其采用真空加压式层叠装置在压力为0.8MPa、温度80℃下进行30秒真空加热加压成型后，在热风干燥机中以温度为180℃、时间为45分钟使加热固化之后，剥离去除基材，以温度为200℃、时间为60分钟进行加热固化，获得评价用的搭载半导体元件的基板。
比较例8
以平均厚度为160μm的市售的带有基材的绝缘片F（商品名“ABF﹣GX13”，味の素ファインケミカル株式会社制造）的绝缘片层面为内侧，叠合于与实施例11同样地操作而制作的已搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧的两侧上，将其采用真空加压式层叠装置在压力为1.0MPa、温度为105℃下进行30秒真空加热加压成型后，剥离去除基材，在热风干燥机中以温度为180℃、时间为90分钟使加热固化，获得嵌入半导体元件的形状的基板。即，形成了第一层和第二层。
然后，以平均厚度为40μm的市售的带有基材的绝缘片G（商品名“ABF﹣GX13”，味の素ファインケミカル株式会社制造）的绝缘片层面为内侧，叠合于第一层和第二层上，将其采用真空加压式层叠装置在压力为0.8MPa、温度80℃下进行30秒真空加热加压成型后，在热风干燥机中以温度为180℃、时间45分钟使加热固化之后，剥离去除基材，以温度为200℃、时间为60分钟进行加热固化，获得评价用的搭载半导体元件的基板。
按如下所示进行检测上述各实施例以及各比较例中所得到的搭载半导体元件的基板的表层、第一层（第二层）的杨氏模量、线膨胀系数（热膨胀系数）以及玻璃化转变点，并将这些结果示于表1和表2中。此外，按如下所示进行检测上述各实施例和各比较例所使用的各粘接膜的储能模量，示于表1中。此外，还与下述同样地进行检测各粘接膜和芯基材的杨氏模量、线膨胀系数（热膨胀系数）以及玻璃化转变点，示于表1和表2中。此外，当俯视第一层时的第一层的面积设为100时，俯视半导体元件时的半导体元件的面积（表中显示为S），以及第一层的体积设100时，半导体元件的体积（表中显示为V），示于表2中。此外，芯基板与第一层之间的厚度比示于表2中。
杨氏模量
将上述各实施例和各比较例的搭载半导体元件的基板的表层和第一层（第二层）的形成中所用的两片带有基材的绝缘片，以绝缘片侧均为内侧来进行叠合，将其采用真空挤压装置在压力2MPa、温度为200℃下进行2小时加热加压成型之后，剥离去除基材，获得绝缘片固化物。从所得到的绝缘片固化物提取8mm×35mm的评价用试样，采用DMA装置（DMA2980，TAインスツルメント社制造；检测模式：拉伸；检测长度：20mm；升温速度：5℃/min；检测温度范围：0～350℃；频率：1Hz），检测了25℃时的杨氏模量。
线膨胀系数（热膨胀系数）
将上述各实施例和各比较例的搭载半导体元件的基板的表层和第一层（第二层）的形成中所用的2片带有基材的绝缘片，以绝缘片侧均为内侧来进行叠合，将其采用真空挤压装置在压力为2MPa、温度为200℃下进行2小时加热加压成型之后，剥离去除基材，获得绝缘片固化物。从所得到的绝缘片固化物提取4mm×20mm的评价用试样，采用TMA装置（TMA2940，TAインスツルメント社制造；检测模式：拉伸；检测长度：20mm；升温速度：10℃/min；检测温度范围：0～300℃；检测负荷：5gf），检测了面方向上的热膨胀系数。
玻璃化转变点
将上述各实施例和各比较例的搭载半导体元件的基板的表层和第一层（第二层）的形成中所用的2片带有基材的绝缘片，以绝缘片侧均为内侧来进行叠合，将其采用真空挤压装置在压力为2MPa、温度为200℃进行2小时加热加压成型之后，剥离去除基材，获得绝缘片固化物。从所得到的绝缘片固化物切割出10mm×30mm的评价用试样，采用DMA（DMA2980，TAインスツルメント社制造；检测模式：拉伸；检测长度：20mm；升温速度：5℃/min；检测温度范围：0～350℃；频率：1Hz），按5℃/分钟进行升温，将tanδ的峰位置作为玻璃化转变温度。
粘接膜的评价
（储能模量的检测方法）
将上述各实施例和各比较例所得到的厚度25μm的粘接膜，在175℃下热处理2小时，获得粘接膜固化物。从所得到的粘接膜固化物，提取10mm×25mm的评价用试样，采用DMA（DMS210，セイコーインスツルメンツ社（日本精工株式会社）制造；检测模式：拉伸；检测长度：20mm；升温速度：3℃/min；检测温度范围：﹣65～300℃；频率：10Hz），按3℃/分钟进行升温，计算出25℃时的储能模量（E′）。
（玻璃化转变点、面方向上的热膨胀系数的检测方法）
将上述各实施例和各比较例所得到的厚度25μm的粘接膜，在175℃下热处理2小时，获得粘接膜固化物。从所得到的粘接膜固化物提取3mm×25mm的评价用试样，采用TMA装置（TMA/SS6100，セイコーインスツルメンツ社（日本精工株式会社）制造；检测模式：拉伸；检测长度：10mm；升温速度：5℃/min；检测温度范围：﹣65～300℃；检测负荷：1gf），检测了面方向上的热膨胀系数。通过进一步拉伸时的拐点，求得玻璃化转变温度。
表1
表2
<6>搭载半导体元件的基板的评价
[1]对上述各实施例和各比较例所得到的搭载半导体元件的基板的常温时（25℃）的半导体元件表面部分的翘曲进行检测，示于表3中。
此外，对搭载半导体元件的基板的260℃的半导体元件表面部分的翘曲进行检测，示于表3中；此外，对常温时的翘曲与260℃的翘曲之间的差的绝对值，一起显示于表3中。
[2]采用上述各实施例和各比较例所得到的搭载半导体元件的基板各10片，进行冷热循环试验（在冷却状态为﹣65℃、加热状态为150℃下，1000次循环和3000次循环），比较评价了对半导体元件的保护性能。
在冷热循环处理后，对评价用器件搭载基板进行截面观察，将搭载的半导体元件没有发生裂纹的、搭载的半导体元件与芯基板或第一层之间的界面上没有发生剥离的制品作为合格品进行计数。这些结果示于表3中。
表3
由表3可知，本发明的搭载半导体元件的基板，能防止在常温中发生翘曲、防止半导体元件发生非人所愿的剥离，是一种可靠性高的基板。此外，本发明的搭载半导体元件的基板，能防止由于外部环境的变化而引起的半导体元件的裂纹以及从基板上剥离的问题，此外，能防止发生翘曲。对此，在比较例中并没有得到令人满意的结果。
工业实用性
基于本发明能够提供一种搭载半导体元件的基板，其能够防止翘曲的发生并且能防止内置的半导体元件从基板上剥离。因此，具备工业实用性。

Claims (15)

1.一种搭载半导体元件的基板的制造方法，其是具有搭载于基板的一个面上的半导体元件的搭载半导体元件的基板的制造方法，其特征在于，具有下述工序：
在上述基板的上述一个面上经由平均厚度5～50μm的粘接剂层搭载上述半导体元件的工序；
在上述基板的上述一个面上设置第一绝缘片以填埋上述粘接剂层和上述半导体元件，并且在上述基板的另一个面上设置第二绝缘片的工序；
固化上述第一绝缘片和上述第二绝缘片的工序。
2.如权利要求1所述的搭载半导体元件的基板的制造方法，其中，上述第一绝缘片具有用于填埋上述粘接剂层和上述半导体元件的第一片和纤维基材。
3.如权利要求2所述的搭载半导体元件的基板的制造方法，其中，在设置上述第一绝缘片和上述第二绝缘片的工序之前，还具有在上述第一片上层叠第二片并进行一体化从而制成上述第一绝缘片的工序。
4.如权利要求3所述的搭载半导体元件的基板的制造方法，其中，固化上述第一绝缘片和上述第二绝缘片的工序，包括固化上述第一绝缘片的上述第一片和上述第二片的工序，由此，获得由上述第一片的固化物构成的第一层和由上述第二片的固化物构成的第一表层。
5.如权利要求4所述的搭载半导体元件的基板的制造方法，其中，上述第一表层在玻璃化转变点Tga℃以下按照JIS C 6481进行检测的面方向上的热膨胀系数是40ppm/℃以下，该玻璃化转变点Tga℃是在20℃以上且按照JIS C 6481进行检测的上述第一表层的玻璃化转变点Tga℃。
6.如权利要求3所述的搭载半导体元件的基板的制造方法，其中，上述第一片和上述第二片是通过相同的树脂材料构成，并且上述第二片具有纤维基材。
7.如权利要求1所述的搭载半导体元件的基板的制造方法，其中，上述第二绝缘片具有在上述基板的上述另一个面上配置的第三片和纤维基材。
8.如权利要求7所述的搭载半导体元件的基板的制造方法，其中，在设置上述第一绝缘片和上述第二绝缘片的工序之前，还具有在上述第三片上层叠第四片并进行一体化从而制成上述第二绝缘片的工序。
9.如权利要求8所述的搭载半导体元件的基板的制造方法，其中，固化上述第一绝缘片和上述第二绝缘片的工序，包括固化上述第二绝缘片的上述第三片和上述第四片的工序，由此，获得由上述第三片的固化物构成的第二层和由上述第四片的固化物构成的第二表层。
10.如权利要求9所述的搭载半导体元件的基板的制造方法，其中，上述第二表层在玻璃化转变点Tga℃以下按照JIS C 6481进行检测的面方向上的热膨胀系数是40ppm/℃以下，该玻璃化转变点Tga℃是在20℃以上且按照JIS C 6481进行检测的上述第二表层的玻璃化转变点Tga℃。
11.如权利要求8所述的搭载半导体元件的基板的制造方法，其中，上述第三片和上述第四片是通过相同的树脂材料构成，并且上述第四片具有纤维基材。
12.如权利要求1所述的搭载半导体元件的基板的制造方法，其中，上述半导体元件经由上述粘接剂层搭载在上述基板的上述一个面的中央部。
13.如权利要求1所述的搭载半导体元件的基板的制造方法，其中，在设置上述第一绝缘片和上述第二绝缘片的工序中，在上述基板上同时设置上述第一绝缘片和上述第二绝缘片。
14.如权利要求1所述的搭载半导体元件的基板的制造方法，其中，上述粘接剂层的25℃时的储能模量是5～1000MPa。
15.如权利要求1所述的搭载半导体元件的基板的制造方法，其中，上述粘接剂层通过粘接剂构成，上述粘接剂由含有(甲基)丙烯酸酯共聚物、环氧树脂、酚醛树脂、无机填充剂的树脂组合物构成。
CN201310018374.1A 2008-06-12 2009-06-03 搭载半导体元件的基板 Expired - Fee Related CN103094133B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-154713 2008-06-12
JP2008154713 2008-06-12
CN2009801213411A CN102057484B (zh) 2008-06-12 2009-06-03 搭载半导体元件的基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801213411A Division CN102057484B (zh) 2008-06-12 2009-06-03 搭载半导体元件的基板

Publications (2)

Publication Number Publication Date
CN103094133A CN103094133A (zh) 2013-05-08
CN103094133B true CN103094133B (zh) 2015-10-28

Family

ID=41416694

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801213411A Expired - Fee Related CN102057484B (zh) 2008-06-12 2009-06-03 搭载半导体元件的基板
CN201310018374.1A Expired - Fee Related CN103094133B (zh) 2008-06-12 2009-06-03 搭载半导体元件的基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009801213411A Expired - Fee Related CN102057484B (zh) 2008-06-12 2009-06-03 搭载半导体元件的基板

Country Status (6)

Country Link
US (1) US8598719B2 (zh)
JP (1) JP5408131B2 (zh)
KR (1) KR101549285B1 (zh)
CN (2) CN102057484B (zh)
TW (1) TWI456720B (zh)
WO (1) WO2009150985A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101735562B (zh) * 2009-12-11 2012-09-26 广东生益科技股份有限公司 环氧树脂组合物及其制备方法及采用其制作的层压材料及覆铜箔层压板
JP5593897B2 (ja) * 2010-07-12 2014-09-24 住友ベークライト株式会社 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
WO2013115069A1 (ja) * 2012-01-31 2013-08-08 三菱瓦斯化学株式会社 プリント配線板材料用樹脂組成物、並びにそれを用いたプリプレグ、樹脂シート、金属箔張積層板及びプリント配線板
WO2013173074A1 (en) * 2012-05-15 2013-11-21 Dow Corning Corporation Method of manufacturing an encapsulated semiconductor device and the encapsulated semiconductor device
US9576717B2 (en) * 2012-12-19 2017-02-21 Telefonaktiebolaget L M Ericsson (Publ) Planar transformer
JP6327429B2 (ja) * 2013-08-01 2018-05-23 パナソニックＩｐマネジメント株式会社 樹脂組成物、樹脂ワニス、プリプレグ、金属張積層板、及びプリント配線板
JP6001515B2 (ja) * 2013-09-04 2016-10-05 信越化学工業株式会社 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6410494B2 (ja) * 2014-07-04 2018-10-24 住友ベークライト株式会社 発熱体封止物の製造方法および誘導装置封止物の製造方法
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
WO2017006889A1 (ja) * 2015-07-06 2017-01-12 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ、金属箔張積層板、及びプリント配線板
GB2563206A (en) * 2017-06-02 2018-12-12 Conti Temic Microelectronic Gmbh Electronic arrangement and method for overmolding same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198010A (zh) * 1997-01-23 1998-11-04 东丽株式会社 密封半导体的环氧树脂组合物及树脂密封的半导体器件
CN1868062A (zh) * 2003-09-09 2006-11-22 三洋电机株式会社 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
CN1988120A (zh) * 2005-12-19 2007-06-27 Tdk株式会社 Ic内置基板的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297560A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
JP4503632B2 (ja) 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP2007173862A (ja) 2003-06-24 2007-07-05 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005236039A (ja) 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
KR101009090B1 (ko) * 2005-02-21 2011-01-18 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법
JP4780653B2 (ja) * 2005-02-21 2011-09-28 日東電工株式会社 半導体装置の製造方法
NZ561375A (en) * 2005-06-27 2011-06-30 Biovail Lab Int Srl Bupropion hydrobromide, and crystalline forms, compositions, and uses of this compound
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4072176B2 (ja) 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US8446734B2 (en) * 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
KR101195408B1 (ko) * 2006-09-13 2012-10-29 스미토모 베이클라이트 가부시키가이샤 반도체 장치
JP2007043184A (ja) * 2006-09-15 2007-02-15 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198010A (zh) * 1997-01-23 1998-11-04 东丽株式会社 密封半导体的环氧树脂组合物及树脂密封的半导体器件
CN1868062A (zh) * 2003-09-09 2006-11-22 三洋电机株式会社 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
CN1988120A (zh) * 2005-12-19 2007-06-27 Tdk株式会社 Ic内置基板的制造方法

Also Published As

Publication number Publication date
CN103094133A (zh) 2013-05-08
TWI456720B (zh) 2014-10-11
US8598719B2 (en) 2013-12-03
TW201003872A (en) 2010-01-16
JP5408131B2 (ja) 2014-02-05
CN102057484A (zh) 2011-05-11
KR20110025205A (ko) 2011-03-09
US20110084409A1 (en) 2011-04-14
JPWO2009150985A1 (ja) 2011-11-17
WO2009150985A1 (ja) 2009-12-17
KR101549285B1 (ko) 2015-09-01
CN102057484B (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
CN103094133B (zh) 搭载半导体元件的基板
JP5958518B2 (ja) 樹脂組成物並びにこれを用いたプリプレグ、樹脂付き金属箔、接着フィルム及び金属箔張り積層板
JP5141751B2 (ja) プリプレグ、基板および半導体装置
JP5243715B2 (ja) プリプレグ、基板および半導体装置
WO2012002434A1 (ja) プリプレグ、配線板および半導体装置
JP6410405B2 (ja) 樹脂基板、プリプレグ、プリント配線基板、半導体装置
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP5441954B2 (ja) 回路接続用接着フィルム、これを用いた回路接続構造体及び回路部材の接続方法
JP5157103B2 (ja) プリプレグ、基板および半導体装置
CN101822132B (zh) 搭载半导体元件的基板
JP4983190B2 (ja) プリプレグ、回路基板および半導体装置
WO2008099940A1 (ja) 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
KR20150093730A (ko) 수지층이 형성된 금속층, 적층체, 회로 기판 및 반도체 장치
JP2008244189A (ja) 回路基板および半導体装置
JP6008104B2 (ja) プリプレグおよび金属張積層板
KR100860098B1 (ko) 반도체 패키지용 접착 필름
JP5292847B2 (ja) 半導体素子搭載基板
JP2013057065A (ja) プリプレグ、基板および半導体装置
JP4385555B2 (ja) インターポーザ、半導体パッケージおよびその製造方法
JP2010080609A (ja) 半導体装置
JP5353547B2 (ja) 金属箔付きプリプレグ、積層板およびインターポーザ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151028

Termination date: 20180603