WO2008099940A1 - 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置 - Google Patents

回路基板の製造方法、半導体製造装置、回路基板及び半導体装置 Download PDF

Info

Publication number
WO2008099940A1
WO2008099940A1 PCT/JP2008/052586 JP2008052586W WO2008099940A1 WO 2008099940 A1 WO2008099940 A1 WO 2008099940A1 JP 2008052586 W JP2008052586 W JP 2008052586W WO 2008099940 A1 WO2008099940 A1 WO 2008099940A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
resin
semiconductor element
thickness
semiconductor
Prior art date
Application number
PCT/JP2008/052586
Other languages
English (en)
French (fr)
Other versions
WO2008099940A9 (ja
Inventor
Yoshitaka Okugawa
Keiichi Tsukurimichi
Hitoshi Kawaguchi
Original Assignee
Sumitomo Bakelite Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007036257A external-priority patent/JP5188075B2/ja
Priority claimed from JP2007092209A external-priority patent/JP2008251891A/ja
Application filed by Sumitomo Bakelite Co., Ltd. filed Critical Sumitomo Bakelite Co., Ltd.
Priority to CN2008800051824A priority Critical patent/CN101611490B/zh
Priority to US12/526,631 priority patent/US8592256B2/en
Priority to KR1020097016928A priority patent/KR101409048B1/ko
Publication of WO2008099940A1 publication Critical patent/WO2008099940A1/ja
Publication of WO2008099940A9 publication Critical patent/WO2008099940A9/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Definitions

  • the present invention relates to a circuit board manufacturing method and a semiconductor manufacturing apparatus, and more particularly to a next generation circuit board manufacturing method and a semiconductor manufacturing apparatus.
  • Area-mounted semiconductor devices are assembled in the following process. First, a semiconductor element is mounted on one side of a circuit board, and only the semiconductor element mounting surface, that is, one side of the board is molded and sealed with an epoxy resin composition or the like. After that, a Pb-free solder ball is attached to the surface of the circuit board on which the semiconductor element is not mounted at a temperature of 230 ° C. to 2600 ° C. In addition, electronic devices are manufactured by a process (secondary mounting process) for mounting this area-mounted semiconductor device on a substrate.
  • the circuit board material must have the property of high elasticity during heat in order to improve the mountability during reflow processing. Also, strain due to thermal expansion When this is large, the stress of the substrate becomes high and the characteristic that the thermal expansion coefficient is low is also required. On the other hand, it is necessary to have high rigidity even at a thin substrate at room temperature. That is, the substrate material must have high heat resistance, that is, high glass transition temperature (T g). For this reason, substrate materials that satisfy these characteristics have been developed.
  • T g glass transition temperature
  • An object of the present invention is to provide a circuit board manufacturing method and a semiconductor manufacturing apparatus capable of stably manufacturing a next-generation semiconductor device and improving the yield at the time of secondary mounting processing. It is in. Disclosure of the invention
  • a fiber substrate is impregnated with a resin to produce a circuit board having a thickness of 500 / zm or less, and a semiconductor element is provided on the circuit board. And at least the upper and side surfaces of the mounted semiconductor element are sealed with a sealing resin composition, and the circuit board is lifted to a surface opposite to the surface on which the semiconductor element is mounted.
  • the glass transition temperature after curing of the resin to be impregnated is determined before the soldering.
  • the maximum temperature of the circuit board when heated in the heating step is in a range of not less than the melting point temperature of the solder used at the time of solder ball attachment and not more than the melting point temperature + 80 ° C. Is preferred.
  • the heating step is performed before mounting the semiconductor element.
  • the circuit board is heated using the reflow device in the heating step.
  • a fiber substrate is impregnated with a resin to produce a circuit board having a thickness of 500 ⁇ m or less, and a semiconductor element is provided on the circuit board. And at least the upper and side surfaces of the mounted semiconductor element are sealed with a sealing resin composition, and the circuit board is lifted to a surface opposite to the surface on which the semiconductor element is mounted.
  • the method includes a heating step of heating the circuit board at a temperature higher than a glass transition temperature after curing of the impregnated resin before the solder ball attachment.
  • a semiconductor manufacturing apparatus is provided.
  • a fiber substrate A circuit board having a thickness of 500 / xm or less in the core part, the circuit board, a semiconductor element disposed on one surface of the circuit board, and at least an upper part of the semiconductor element and
  • the circuit board is applied to a semiconductor device comprising a cured product of a sealing resin composition that seals a side surface, and the thickness of the cured product of the sealing resin composition is four times or less the thickness of the circuit board.
  • a circuit board has both ends as reference positions and a convex warp on the surface opposite to the surface on which the semiconductor element is disposed, and the circuit board is placed at 2600 ° C. for 1 minute.
  • a circuit board is provided that maintains the convex warpage at room temperature after heat treatment.
  • a semiconductor device comprising the above circuit board is provided.
  • FIG. 1 is a cross-sectional view of a circuit board manufactured by the manufacturing method according to the first embodiment of the present invention.
  • FIGS. 2A to 2J are diagrams used to explain the manufacturing process of the circuit board of FIG.
  • 3A to 3E are diagrams used for explaining a manufacturing process of a semiconductor device using a circuit board.
  • FIG. 4 is a graph showing the amount of warpage in Comparative Example 1.
  • FIG. 5 is a graph showing the amount of warpage in Example 1.
  • FIG. 6 is a graph showing the amount of warpage in Comparative Example 2.
  • FIG. 7 is a graph showing the amount of warpage in Example 2.
  • FIG. 8 is a graph showing the amount of warpage in Comparative Example 3.
  • FIG. 9 is a graph showing the amount of warpage in Comparative Example 4.
  • FIG. 10 is a graph showing the amount of warpage in Example 3.
  • FIG. 11 is a graph showing the amount of warpage in Comparative Example 5.
  • Figures 12 A and 12 B are diagrams used to explain the warpage of a semiconductor device.
  • Figure 12 A is a case where a smile warp occurs
  • Figure 12 B is a warping warpage. The case where it has occurred is shown.
  • Figure 13 is a graph showing the heating temperature profile during heat treatment.
  • FIG. 14 is a graph showing the amounts of warpage after the PMC treatment and after the heat treatment in Examples 4 and 5 and Comparative Examples 6 and 7.
  • the present inventor manufactured a circuit board having a thickness of 500 / m or less by impregnating a fiber base material with a resin, and mounted a semiconductor element on the circuit board. At least the upper and side surfaces of the mounted semiconductor element are sealed with a sealing resin composition, and soldered using a reflow device on the surface of the circuit board opposite to the surface where the semiconductor element is mounted.
  • the circuit board is heated at a temperature higher than the glass transition temperature after curing of the resin to be impregnated before soldering. It has been found that having a heating process can stably manufacture a next-generation semiconductor device and can improve the yield during the secondary mounting process.
  • the circuit board is a circuit board having a fiber base material in the core portion and having a thickness of 500 ⁇ m or less, and the circuit board and the circuit board.
  • a circuit board applied to a semiconductor device comprising a semiconductor element disposed on one surface and a cured product of a sealing resin composition that seals at least the upper and side surfaces of the semiconductor element
  • the thickness of the cured product of the fat composition is not more than 4 times the thickness of the circuit board.
  • it has a convex warp on the surface opposite to the surface on which the semiconductor element is disposed, and the circuit board is heat-treated at 260 ° C. for 1 minute, and then at room temperature.
  • the warpage on the convex side is maintained, the distortion of the circuit board caused by thermal expansion during solder ball attachment and subsequent secondary mounting processing is small, and the next-generation semiconductor device can be stably manufactured. We found that the yield during the secondary mounting process can be improved.
  • the present invention has been made based on the above findings.
  • FIG. 1 is a cross-sectional view of a circuit board manufactured by a manufacturing method according to an embodiment of the present invention.
  • a circuit board 1 1 includes a prepreg 1 2 as a substrate material, a conductor layer 1 4, and a wiring pattern 1 5, and the total thickness is 2 3 0 ⁇ m. ⁇ .
  • the total thickness of the circuit board 11 is 2300 ⁇ , but the thickness is not limited to this as long as it is a thin board used as a next-generation circuit board.
  • the total thickness of the circuit board 11 is preferably 25 to 500 / zm, and more preferably 60 to 400 / im. When the thickness is within the above range, the effect of reducing warpage by heating the circuit board 11 is particularly excellent.
  • FIGS. 8 to 2 are drawings used to explain the manufacturing process of the circuit board 11 shown in FIG.
  • a resin composition to be impregnated into glass cloth as a fiber base material is prepared.
  • the resin composition impregnated into the glass cloth is not particularly limited as long as it has a high glass transition temperature and appropriate strength, but may be composed of a resin composition containing a thermosetting resin. I like it. As a result, the heat resistance of the pre-preg 12 can be improved.
  • the thermosetting resin include a novolak type phenolic resin such as phenol novolac resin, cresol novolac resin, bisphenol A novolac resin, and unmodified resole. Phenolic resins such as oil-modified resole phenolic resins modified with phenolic resin, tung oil, Amani oil, walnut oil, etc.
  • Phenolic resins such as bisphenol A type epoxy resin, bisphenol F type epoxy resin bisphenol S type epoxy resin Bisphenol E-type epoxy resin Bisphenol M-type epoxy resin, bisphenol t-type P epoxy resin Bisphenol Z-type epoxy resin Bisphenol-type epoxy resin such as phenol novolac type epoxy resin, Crezzo 1 Novolak type epoxy resin such as Renoborak epoxy resin, Bihue Type epoxy resin, biphenyl aralkyl type epoxy resin, aryl alkylene type epoxy resin, naphthalene type epoxy resin, anthracene type epoxy resin, phenoxy type epoxy resin, dicyclopentagen type epoxy resin, Norbornene type epoxy resin, adamantane type epoxy resin, epoxy resin such as fluorene type epoxy resin, resin having triazine ring such as urea (urea) resin, melamine resin, unsaturated polyester resin, Bismalay Examples thereof include a mid resin, a polyurethane resin, a diallyl phthalate resin, a silicone resin,
  • One of these can be used alone, or two or more having different average molecular weights can be used in combination, or one or more can be used in combination with these prepolymers. You can also.
  • cyanate resin (including prepolymers of cyanate resin) is particularly preferable. This makes it possible to reduce the thermal expansion coefficient of the pre-preda 1 2, and further, the pre-preda 1 2 with excellent electrical characteristics (low dielectric constant, low dielectric loss tangent), machine mechanical strength, etc. can do.
  • the cyanate resin can be obtained, for example, by reacting a cyanogen halide compound with phenol and pre-polymerizing it by a method such as heating if necessary.
  • bisphenol type silicate resins such as novolac type cyano resin, bisphenol A type cyano resin, bisphenol E type cyano resin, tetramethyl bisphenol F type cyano resin, etc. Can be mentioned.
  • the novolak type silicate resin is preferred.
  • the heat resistance can be improved by increasing the crosslinking density, and the flame retardancy of the resin composition and the like can be improved.
  • the nopolac type cyanate resin forms a triazine ring after the curing reaction.
  • the novolac type cyanate resin has a high benzene ring ratio due to its structure and is easily carbonized.
  • the pre-preda 1 2 is made to have a thickness of 500 / xm or less, it is possible to give excellent rigidity to the double-sided copper-clad laminate produced by curing the pre-preda 1 2. it can. In particular, since it has excellent rigidity during heating, the reliability of the semiconductor chip 3 1 shown in FIG.
  • novolac type silicate resin for example, a resin represented by the formula (I) can be used.
  • the average repeating unit n of the novolac type cyanate resin represented by the above formula (I) is not particularly limited, but 1 to 10 is preferable, and 2 to 7 is particularly preferable.
  • the average repeating unit n is less than the above lower limit, the novolac type cyanate resin has low heat resistance, and the low-mer may desorb and volatilize when heated.
  • the average repeating unit n exceeds the above upper limit, the melt viscosity becomes too high, and the moldability of the prepreg 12 may decrease.
  • the average molecular weight of the cyanate resin is not particularly limited, but an average molecular weight of 500 to 4,500 is preferable, and in particular, 600 to 3,00 is preferable.
  • an average molecular weight is less than the above lower limit, tackiness may occur when the prepreader 12 is produced, and when the prepreader 12 is brought into contact with each other, it may adhere to each other or transfer of the resin may occur. is there.
  • the average molecular weight exceeds the above actual value, the reaction becomes too fast, and when it is used as the circuit board 11, molding defects may occur or the interlayer peel strength may be lowered.
  • the average molecular weight of the resin can be measured, for example, by GPC (Gel Permeation Chromatography, Standard: Polystyrene equivalent).
  • the above-mentioned cyanate resin can be used alone, or two or more kinds having different average molecular weights can be used in combination, or one or two or more kinds thereof Can also be used together.
  • the content of the thermosetting resin is not particularly limited, but is preferably from 50 to 50% by mass, particularly preferably from 20 to 40% by mass, based on the entire resin composition. If the content is less than the above lower limit value, it may be difficult to form the prepreader 12, and if the content exceeds the above upper limit value, the strength of the prepreader 12 may be reduced.
  • the resin composition preferably includes an inorganic filler. to this Therefore, even if a laminated plate 20 described later is made thin (thickness of 500 / im or less), the strength can be improved. In addition, the low thermal expansion of the laminate 20 can be improved.
  • the inorganic filler examples include talc, calcined clay, unsintered clay, my strength, silicates such as glass, oxides such as titanium oxide, alumina, silica, and molten silica, calcium carbonate , Carbonates such as magnesium carbonate, hydrotalcite, hydroxides such as aluminum hydroxide, magnesium hydroxide, and hydroxide power, sulfates such as barium sulfate, calcium sulfate, calcium sulfite, and sulfites Salts, borates such as zinc borate, barium metaborate, aluminum borate, calcium borate, sodium borate, aluminum nitride, boron nitride, silicon nitride, carbon nitride, etc.
  • titanates such as nitrides, strontium titanate, and barium titanate.
  • the inorganic filler one of these can be used alone, or two or more can be used together.
  • silica is particularly preferable, and molten silica (especially spherical molten silica) is preferable because of its excellent low thermal expansion. There are crushed and spherical shapes, but in order to reduce the melt viscosity of the resin composition in order to ensure the impregnation of the fiber substrate, a method of use that suits the purpose is used, such as using spherical silica. .
  • the average particle diameter of the inorganic filler is not particularly limited, but is preferably 0.11 to 5.O / zm, and particularly preferably 0.1 to 2. ⁇ . If the particle size of the inorganic filler is less than the above lower limit, the viscosity of the varnish will increase, which may affect the workability during the preparation of the prepreg 12. When the above upper limit is exceeded, phenomena such as sedimentation of the inorganic filler may occur in the varnish.
  • This average particle diameter can be measured by, for example, a particle size distribution meter (manufactured by HORIBA, L A—500).
  • the inorganic filler is not particularly limited, but the average particle size is monodisperse.
  • An inorganic filler can be used, or an inorganic filler having a polydisperse average particle size can be used.
  • one or more inorganic fillers having an average particle size of monodisperse and / or polydisperse may be used in combination.
  • spherical silica having an average particle size of 5. ⁇ or less is preferred, and spherical fused silica having an average particle size of 0.01 to 2. ⁇ is particularly preferred.
  • content of the said inorganic filler is not specifically limited, 20-80 mass of the whole resin composition. / 0 is preferred, especially 30 to 70 mass. / 0 is preferred. When the content is within the above range, particularly low thermal expansion and low water absorption can be achieved.
  • cyanate resin particularly, novolak type cyanate resin
  • an epoxy resin substantially free of halogen atoms.
  • the epoxy resin include bisphenol-type epoxy resin, bisphenol F-type epoxy resin, bisphenol E-type epoxy resin, bisphenol S-type epoxy resin, and bisphenol M-type epoxy.
  • bisphenol type epoxy resin such as bisphenol P type epoxy resin, bisphenol Z type epoxy resin, novolac type epoxy resin such as phenol novolac type epoxy resin, cresol novolac epoxy resin, biphenyl Type epoxy resin, xylylene type epoxy resin, arylalkylene type epoxy resin such as bialkylaralkyl type epoxy resin, naphthalene type epoxy resin, anthracene type epoxy resin, phenoxy type epoxy resin, dicyclopentagen type epoxy Resin, norbornene type Carboxymethyl resins, Adamantan type Epoki shea resins and fluorene type epoxy resins and the like.
  • epoxy resin one of these can be used alone, or two or more having different average molecular weights can be used together, or one or two or more can be used. You can also use these pre-polymers together.
  • aryl alkylene type epoxy resins are particularly preferable. As a result, the moisture absorption solder heat resistance and flame retardancy can be improved.
  • the arylalkylene type epoxy resin refers to an epoxy resin having one or more arylalkylene groups in a repeating unit.
  • xylene type epoxy resin, biphenyldimethylene type epoxy resin and the like can be mentioned. Of these, biphenyldimethylene type epoxy resin is preferred.
  • Biphenyldimethylene type epoxy resin can be represented, for example, by the formula (I I).
  • n is an arbitrary integer
  • the average repeating unit n of the bif-di-dimethylene type epoxy resin represented by the above formula (I I) is not particularly limited, but is preferably 110 and particularly preferably 25. If the average repeating unit n is less than the above lower limit, the biphenylindimethylene type epoxy resin is likely to be crystallized, and its solubility in a general-purpose solvent is relatively lowered, which may make handling difficult. In addition, when the average repeat unit n exceeds the above upper limit, the fluidity of the resin is lowered, which may cause molding defects.
  • the content of the epoxy resin is not particularly limited, but the entire resin composition 1-5 5 mass. / 0 is preferable, and 2 to 40% by mass is particularly preferable. If the content is less than the above lower limit, the reactivity of the cyanate resin may be reduced, or the moisture resistance of the resulting product may be reduced. If the content exceeds the upper limit, the heat resistance will be reduced. There is.
  • the average molecular weight of the epoxy resin is not particularly limited, but an average molecular weight of 500 to 20 and 00 is preferable, and 80 to 15 and 00 is particularly preferable. If the average molecular weight is less than the above lower limit, tackiness may occur in the pre-preder 12, and if it exceeds the above upper limit, the impregnation property into the glass fiber will be lowered and uniform during the preparation of the pre-preder 12. May not be available.
  • the average molecular weight of the epoxy resin can be measured, for example, by GPC. When cyanate resin (especially novolac type cyanate resin) is used as the thermosetting resin, it is preferable to use phenol resin.
  • phenol resin examples include novolak type phenol resin, resole type phenol resin, aryl alkylene type phenol resin and the like.
  • phenolic resin one of these can be used alone, or two or more having different average molecular weights can be used together, or one or two or more can be used as a prepolymer. Can be used together.
  • aryl alkylene type phenol resins are particularly preferred. As a result, the heat resistance of the hygroscopic solder can be further improved.
  • aryl alkylene type phenol resin examples include a xylylene type phenol resin and a biphenyldimethylene type phenol resin.
  • the biphenyldimethylene type phenolic resin can be represented, for example, by the formula (III). [Chemical 3]
  • n is an arbitrary integer
  • the repeating unit n of the biphenyldimethylene type phenol resin represented by the above formula (I I I) is not particularly limited, but 1 to 12 is preferable, and 2 to 8 is particularly preferable. If the average repeating unit n is less than the lower limit, the heat resistance may be lowered. If the above upper limit is exceeded, compatibility with other resins may be reduced, and workability may be reduced.
  • cyanate resins especially novolac-type cyanate resins
  • arylalkylene-type phenolic resins control the crosslink density and facilitate reactivity. Can be controlled.
  • the content of the phenol resin is not particularly limited, but is 1 to 55 mass of the entire resin composition. / 0 is preferred, especially 5 to 40 mass. / 0 is preferred. When the content is less than the above lower limit value, the heat resistance may be lowered, and when the content exceeds the above upper limit value, the characteristics of low thermal expansion may be impaired.
  • the average molecular weight of the phenol resin is not particularly limited, but an average molecular weight of 400 to 18 and 0:00 is preferable, and 5500 to: 15 and 00 is particularly preferable. If the average molecular weight is less than the above lower limit value, tackiness may occur in the pre-preder 12 . If the average molecular weight exceeds the above upper limit value, the impregnation property into the glass cloth is reduced during the preparation of the pre-preder 1 2, A uniform product may not be obtained.
  • the average molecular weight of the above funol resin can be measured by GPC, for example.
  • the above-mentioned cyanate resin especially a novolac-type cyanate resin
  • the above-mentioned phenolic resin arylalkylene-type phenolic resin, particularly biphenylethylene-type phenolic resin
  • the above-mentioned epoxy resin realal.
  • Particularly excellent dimensional stability can be obtained when the circuit board 11 is produced by using a combination with a xylene type epoxy resin (especially biphenyldimethylene type epoxy resin).
  • the resin composition is not particularly limited, but it is preferable to use a coupling agent.
  • the above-mentioned coupling agent improves the wettability of the interface between the thermosetting resin and the inorganic filler so that the thermosetting resin and the like and the inorganic filler are uniformly applied to the glass cloth. Fixing can improve heat resistance, especially solder heat resistance after moisture absorption.
  • any of those usually used can be used.
  • epoxy silane coupling agents, cationic silane coupling agents, amino silane coupling agents, titanate-based caps It is preferable to use at least one type of coupling agent selected from among a coupling agent and a silicone oil type coupling agent. As a result, the wettability with the interface of the inorganic filler can be increased, whereby the heat resistance can be further improved.
  • the amount of the cupping agent added is not particularly limited because it depends on the specific surface area of the inorganic filler, but is preferably 0.05 to 3 parts by weight with respect to 100 parts by weight of the inorganic filler. In particular, 0.1 to 2 parts by weight is preferred. If the content is less than the above lower limit value, the effect of improving heat resistance may be reduced because the inorganic filler cannot be coated in plus minutes. If the upper limit value is exceeded, the reaction is affected, bending strength, etc. May decrease.
  • a curing accelerator may be used in the resin composition as necessary. As the curing accelerator, known materials can be used.
  • organic metal salts such as zinc naphthenate, cobalt naphthenate, tin octylate, cobalt octylate, biacetyl acetate toner cobalt (II), triacetyl acetate toner cobalt (III), triethylamine, etc.
  • Tributylamine diazabicyclo [2, 2, 2] octane and other tertiary amines
  • 2 — phenilou 4 methinolemidazole
  • 2 — echinore 1 4 ethylimidazole Zole
  • 2—Phenol / Lae 4-Metinoreid Midazole 2—Phenyl 4-Methyl 1—Hydroxidyl Midazol Nore
  • the curing accelerator one kind including these derivatives can be used alone, or two or more kinds including these derivatives can be used in combination.
  • the content of the curing accelerator is not particularly limited, but is 0.05 to 5 mass of the entire resin composition. / 0 is preferable, and 0.2 to 2% by mass is particularly preferable. If the content is less than the above lower limit value, the effect of promoting curing may not appear, and if the content exceeds the above upper limit value, the preservability of the pre-pre- der 12 may be lowered.
  • a phenoxy resin a polyimide resin, a polyimide resin, a polyphenylene oxide resin, a polyethersulfone resin, a polyester resin, a polyylene resin, a polymer resin.
  • Polystyrene thermoplastic elastomers such as styrene resins, polystyrene thermoplastic elastomers such as styrene monobutadiene copolymer, styrene monoisoprene copolymer, polyolefin thermoplastic elastomer, poly Medium Elastomer, Polyester Eras It is also possible to use a combination of gen- eral elastomers such as a thermoplastic elastomer such as Toma, polybutadiene, epoxy-modified polybutadiene, acrylic-modified polybutadiene, and methacryl-modified polybutadiene.
  • gen- eral elastomers such as a thermoplastic elastomer such as Toma, polybutadiene, epoxy-modified polybutadiene, acrylic-modified polybutadiene, and methacryl-modified polybutadiene.
  • the sd fat composition is impregnated into a glass cloth as a fiber base material to produce a prepreg 12 (FIG. 2A).
  • a prepreg 12 (FIG. 2A)
  • commercially available products include cyanate-based products manufactured by Sumitomo Belit Corporation, and bismaray-triadine-based materials manufactured by Mitsubishi Gas Chemical Co., Ltd.
  • Examples of the glass constituting the glass cross (glass fiber substrate) include E glass, S glass, NE glass,
  • a glass cloth (glass fiber base material) is used.
  • polyamide resin fiber such as wholly aromatic polyamide resin fibers, polyester resin fibers, polyester resin fibers such as aromatic polyester resin fibers, and polyester resin fibers such as wholly aromatic polyester resin fibers
  • Synthetic fiber base materials made of woven or non-woven fabrics mainly composed of resin fibers, fluorine-based resin fibers, etc., craft paper, cotton linter paper, linter and kraft pulp Examples thereof include organic fiber base materials such as paper base materials mainly composed of mixed paper. Of these, glass fiber substrates are preferred.
  • the strength and water absorption rate of the pre-preder 12 can be improved.
  • the thermal expansion coefficient of the pre-pre- der 12 can be reduced.
  • a method of impregnating the glass composition with the resin composition in the present embodiment for example, a method of preparing a resin varnish using the resin composition described above, and immersing the glass cloth in a varnish of varnish, various types Examples include a coating method using a coater and a spraying method. Among these, a method in which glass cloth is immersed in a resin varnish is preferable. Thereby, it is possible to improve the impregnation property of the resin composition with respect to the glass cross. In addition, when dipping glass cloth in a resin varnish, a normal impregnation coating equipment can be used.
  • the solvent used in the resin varnish is desirably good solubility with respect to the resin component in the resin composition, but a poor solvent may be used as long as it does not have an adverse effect.
  • Solvents that exhibit good solubility include, for example, acetate, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, tetrahydrofuran, dimethyl formamide, dimethyl ether.
  • Examples include cetamide, dimethyl sulphonoxide, ethylene glycol, cellosolve, and carbitol.
  • the solid content of the resin varnish is not particularly limited, the solid content of the resin composition is 40 to 80 mass. / 0 is preferred, especially 50 to 65 mass. / 0 is preferred. As a result, the impregnation property of the resin varnish into the glass cloth can be further improved.
  • the pre-preder 12 can be obtained by impregnating the glass composition with the resin composition and drying it at a predetermined temperature, for example, 80 to 200 ° C.
  • laminated plate 2 0 After preparation of the pre-preda 1 2, the copper foil 2 3 is stacked on both sides of the pre-preda 1 2 and then heated and pressed to form a double-sided copper-clad laminate 20 (hereinafter simply referred to as “laminated plate 2 0”). Make it ( Figure 2B). As a result, it is possible to obtain a laminated board having excellent dielectric characteristics, high mechanical and electrical connection reliability at high temperature and high humidity.
  • the laminate plate 20 of the present embodiment uses a single pre-preda 1 2.
  • the copper foils 2 3 are stacked on the upper and lower surfaces, but a metal foil or film other than the copper foils 2 3 may be stacked. It is also possible to stack two or more pre-preders 12.
  • the outermost upper and lower surfaces or one side of the stacked pre-preders 1 2 are made of metal.
  • the heating temperature at the time of producing the laminated plate 20 is not particularly limited, but is preferably 120 to 220 ° C, and particularly 150 to 200 °.
  • the pressure to pressurize is not particularly limited, but 2 to 5 MPa is preferable, and 2.5 to 4 MPa is particularly preferable.
  • Examples of the metal constituting the metal foil include copper foil 23, copper alloy, aluminum and aluminum alloy, silver and silver alloy, gold and gold alloy, zinc and zinc alloy, nickel and Examples include nickel-based alloys, tin and tin-based alloys, iron and iron-based alloys.
  • Examples of the film include polyethylene, polypropylene, polyethylene terephthalate, polyimide, and fluorine-based resin.
  • a through hole 21 is formed in a required portion thereof by using, for example, a mechanical drill (Fig. 2C), and then the inside of the through hole 21 is formed by electroless copper plating.
  • the surface of the copper foil 2 3 is coated with a thin electroless copper 2 4 having a thickness of 1 ⁇ (Fig. 2D).
  • a conductor layer 14 (FIG. 1) is formed.
  • panel plating is performed in which copper 25 is thickened to a thickness of 10 ⁇ or more on electroless copper 24 on the chip mounting surface side, which will be described later, with electrolytic copper plating (FIG. 2E).
  • the thickness of the electroless copper 24 is l 1 um
  • the thickness of the copper 25 is 10 m or more.
  • the present invention is not limited to this.
  • the exposed portion of copper 25 is removed by, for example, wet etching (FIG. 2H), and then the resist 26 is removed. By removing, the required wiring pattern 15 is formed on the chip mounting side of the pre-pre- der 12 (FIG. 21).
  • 3A to 3E are diagrams used for explaining a manufacturing process of a semiconductor device using the circuit board 11.
  • an adhesive 30 such as epoxy resin is applied to the chip mounting area on the wiring pattern 15 of the circuit board 11.
  • the semiconductor chip 3 1 is bonded to the chip mounting area with the adhesive 30, with the back surface of the semiconductor chip 31 to be mounted (the surface opposite to the side where the electrodes are formed) facing down,
  • the electrode of the semiconductor chip 3 1 and the conductive layer 14 are electrically connected, for example, by an Au bonding wire 3 2 through the wiring pattern 15 (FIG. 3B).
  • the sealing resin 3 3 may seal at least the upper and side surfaces of the semiconductor chip 3 1, more specifically, the bonding wire 3 2, as shown in FIG. 3C. It is not limited to the form in which the entire chip mounting surface of the circuit board 11 is sealed.
  • the thickness after curing of the sealing ⁇ 3 3 is 6 0 0 ⁇ ⁇
  • of the circuit board 1 1 is a thickness of 2 3 0 ⁇ ⁇ thickness Mino 2. 6-fold Although it has a thickness, it is not limited to this as long as it is 4 times or less the thickness of the circuit board 11 used in the next-generation semiconductor device.
  • the solder balls 3 4 are joined to the circuit board 11 (FIG. 3D) to manufacture the semiconductor device.
  • the temperature of the riffle opening device is set so that the maximum temperature is 2600 degrees.
  • an electronic device is manufactured.
  • the maximum temperature of the riffle apparatus in the heat treatment of FIG. 2 J is higher than the glass transition temperature after curing of the resin composition impregnated in the glass cloth constituting the prepreg 12.
  • the maximum reflow temperature is not particularly limited, but is preferably 20 degrees or more higher than the glass transition temperature of the cured product of the resin composition impregnated in the glass cloth, and more preferably 40 degrees or more. Is preferred.
  • the glass transition temperature was determined by cutting the cured product of the above resin composition into a 4 mm x 2 O mm sample as an evaluation sample, and using a TMA apparatus (TMA) (TA Instruments Inc.). The temperature is raised at 10 ° C / min.
  • the internal stress of the circuit board 11 can be relaxed.
  • the circuit board 1 1 is thin and has a thickness of less than 50 0 ⁇ . Even in this case, the fluctuation of the warp of the circuit board 11 before and after the reflow process in FIG. 3D can be reduced, and the secondary mounting in FIG. 3E can be performed appropriately.
  • the heating temperature profile of the lift opening device in the heat treatment of Fig. 2 J can use, for example, JEDEC standard J — STD — 0 2 0 C (Ju 1 y 2 0 0 4).
  • the temperature is set according to the melting point of the solder balls 34. Specifically, if the solder balls 3 4 are eutectic solder (melting point 1 83 degrees), 2 25 degrees to 2 40 degrees, and if the solder balls 3 4 are lead free solders (melting point 2 1 In the case of (7 degrees), it may be performed from 2 45 degrees to 2 60 degrees. In other words, it is preferable that the maximum temperature of the circuit board 11 in the heat treatment of FIG.
  • 2 J be in the range of the melting point temperature of the solder balls 34 or more and the melting point temperature +80 degrees or less.
  • the above maximum temperature is below the melting point temperature of the solder ball 34, the warp fluctuation of the circuit board 11 that occurs before and after the reflow treatment is not sufficiently suppressed, and when the melting point temperature of the solder ball 34 is higher than + 8 ° C, The resin composition contained in the circuit board 1 1 is not preferable because it thermally deteriorates.
  • the heat treatment is not limited to the reflow apparatus, and a method using oven heating or hot platen press may be used.
  • a method of placing the substrate in an oven or hot platen press set to a heating temperature, or a method of raising the temperature after placing the substrate in an oven or hot platen press lower than the heating temperature may be used.
  • the heat treatment in FIG. 2J is performed before the mounting of the semiconductor chip 31.
  • the heat treatment is not limited to this if it is performed before the reflow treatment in FIG. 3D.
  • the cured resin of the sealing resin 33 it is possible to prevent cracking due to heating and to ensure the fluctuation of the warping of the circuit board 11 that occurs before and after the reflow treatment of FIG. 3D. Therefore, it is most preferable to perform the process before mounting the semiconductor chip 31 as in the present embodiment. ..
  • the warping of the circuit board 11 after the reflow treatment of FIG. 3D becomes a smile warp. Therefore, during the secondary mounting process of FIG. Yield is improved.
  • the solder balls 3 4 arranged at the end of the circuit board 11 will be replaced with 2 in FIG. 3E.
  • the solder balls 3 4 may be in contact with each other and shoot, which may reduce the yield.
  • the circuit board 1 1 after processing in FIG. 3C has a smile warp, and the circuit board 1 1 with the smile warp is heat-treated at 26 ° C. for 1 minute. Since the smile warp is maintained at room temperature, the distortion of the circuit board 1 1 caused by thermal expansion during the solder ball mounting process shown in Fig. 3D and the secondary mounting process shown in Fig. 3 £ is small. Generation semiconductor devices can be manufactured stably, and the yield during secondary mounting is improved. ⁇ Example ⁇
  • Novolac-type cyanate resin (Lonza Japan Co., Ltd., pre-set PT—30, average molecular weight of about 70,000) 19.7 parts by weight, biphenyldimethylene-type epoxy resin (Nippon Kayaku Co., Ltd.) , NC—300 0 H, Epoxy equivalent 2 7 5) 1 1 part by weight, biphenyldimethylene type phenol resin (Madewa Kasei Co., Ltd., MEH—7 8 5 1-3 H, hydroxyl equivalent 2 3 0) 9 parts by weight, and epoxy silane type coupling agent (GE TOSHIBA A- 1 8 7) 0.3 part by weight is dissolved in methyl ethyl ketone at room temperature, and spherical molten silica (manufactured by Admatechs Co., Ltd., spherical fused silica, SO_25) R, average particle size 0.5 / zm) 60 parts by weight were added and stirred for 10 minutes using a
  • the above resin varnish was impregnated into a glass cloth (thickness 94 ⁇ , Nitto Boseki Co., Ltd., WE A-2 1 1 6) and dried for 2 minutes in a heating furnace at 1550 ° C. As a result, a cyanate-based pre-preda of about 50 mass% was obtained.
  • Laminate with a thickness of 0.2 mm is obtained by stacking 18 / zm copper foil on both sides of the above pre-preder and then heat-pressing it at a pressure of 4 MPa and a temperature of 200 ° C for 2 hours. Got.
  • the glass transition temperature of the cyanate-based pre-preder after the heat curing was 220 °.
  • a Pb-free solder ball (manufactured by Senju Metal Co., Ltd., melting point 2 17 degrees) is placed on the back side of the circuit board, and the heating conditions shown in FIG. Heating reflow treatment was performed. After that, DRY treatment was performed in which secondary mounting was performed and drying was performed at 150 ° C. for 8 hours.
  • the amount of warpage here refers to the height of the sample surface when both ends of the sample are used as reference positions, and was calculated from the average value of five samples.
  • the cyanate-based pre-preparer prepared above was changed to a Bismalay-triadine-based pre-preda (Mitsubishi Gas Chemical's HL832HS), and an experiment similar to Experiment 1 was performed.
  • the glass transition temperature of the above-mentioned heat-cured bismaleimide triazine pre-preda was 1850 degrees.
  • five were heated at a maximum temperature of 2600 degrees with the reflow apparatus in which the heating temperature profile shown in Fig. 13 was set (Example 2). The remaining 5 were not heated (Comparative Example 2).
  • Example 2 As a result of Experiment 2, in Comparative Example 2, it was found that the amount of warpage of the sample that had been warped before PMC treatment became larger after reflow treatment as shown in Fig. 6. . On the other hand, as shown in FIG. 7, it was found that Example 2 was a smile warpage before PMC treatment, and that there was almost no warpage fluctuation before and after each treatment.
  • the thickness of the sealing resin in Experiment 1 was changed to 1.2 mm, and Example 3 was used. Thus, five samples that were subjected to the above heat treatment and five samples that were not subjected to such heat treatment were produced as Comparative Example 3. Similarly, the thickness of the sealing resin in Experiment 2 was changed to 1.2 mm, and five samples were subjected to the above heat treatment as Comparative Example 4 and the heat treatment was conducted as Comparative Example 5. Five samples were prepared.
  • Example 3 has a larger amount of smile warpage than Comparative Example 3 before PMC treatment, but almost no warpage fluctuation occurs before and after each treatment. I understood it.
  • the thickness of the sealing resin is 0.6 mm, either when the pre-preg is of the above-mentioned cyanate type, or when the thickness of the above-mentioned bismale mid-triazine type is used.
  • the amount of warpage and warpage fluctuation can both be reduced by heat treatment before mounting the semiconductor chip.
  • Novolac-type cyanate resin (Lonza Japan Co., Ltd., Primacet PT—30, average molecular weight of about 70,000) 19.7 parts by weight, biphenyldimethylene type epoxy resin (Nippon Kayaku NC-3O 0 0 0 H, Epoxy equivalent 2 7 5) 1 1 parts by weight, biphenyldimethylene type phenolic tree Moonlight (Maywa Kasei Co., Ltd., MEH-7 8 5 1 1 3 H, hydroxyl group equivalent 2 3 0) 9 parts by weight, and epoxy silane type coupling agent (GE Toshiba Silicone Co., Ltd., A— 1 8 7) 0.3 part by weight is dissolved in methylethylketone at room temperature, and spherical molten silica (manufactured by Admatechs Co., Ltd., spherical fused silica, SO-25 5 R, average particle size 0.5) ⁇ ⁇ ) 60 parts by weight was added and stirred for 10 minutes using a high-
  • rosin varnish was impregnated in a glass cloth (thickness 94 ⁇ , Nitto Boseki Co., Ltd., WE A— 2 1 1 6), dried in a heating furnace at 1550 ° C. for 2 minutes, and varnish solid A cyanate pre-predder having a content of about 50% by mass was obtained.
  • Example 5 Five of the circuit boards produced in the same manner as in Experiment 4 were obtained by changing the bismutale imide triazine prepare manufactured by Mitsubishi Gas Chemical Co., Ltd. Heating was performed at a maximum temperature of 2600 degrees using a reflow apparatus in which a heating temperature profile of 3 was set (Example 5), and the remaining 5 pieces were not heated (Comparative Example 7).
  • the glass transition temperature of the above-described heat-cured Bismare-Mia-triazine pre-preda was 1850 degrees.
  • PMC treatment was performed under the same heating conditions as in Experiment 4, the amount of warpage of each sample was measured by laser scanning. As a result, as shown in FIG. 5, it was found that Example 5 had a smile warpage and Comparative Example 7 had a warpage.
  • a circuit board having a thickness of 500 ⁇ m or less manufactured by impregnating a fiber base material with a resin is applied before soldering. Since the resin impregnated above is heated at a temperature higher than the glass transition temperature after curing, the internal stress of the circuit board can be relieved.
  • the circuit board 7) has a thickness of 500 ⁇ m or less. It is possible to reduce the fluctuation of the warping of the rotating substrate that occurs before and after the processing, and to stably manufacture the next generation semiconductor device, and to perform secondary mounting. Yield during processing can be improved.
  • the maximum temperature of the circuit board when heated in the heating step is in the range of not less than the melting point temperature of the solder used for solder ball attachment and not more than the melting point temperature + 80 degrees.
  • the maximum temperature is higher than the melting point temperature of the solder, the glass transition temperature after curing of the resin to be impregnated can be surely exceeded. Variations in substrate warpage can be sufficiently suppressed.
  • the maximum temperature is set to the melting point temperature of solder + 80 ° C. or less, the thermal deterioration of the resin composition contained in the circuit board can be prevented.
  • the heating step is performed before mounting the semiconductor element, cracks or the like due to heating may be generated in the cured product of the sealing resin composition constituting the semiconductor device.
  • it is possible to reliably reduce the fluctuation of the circuit board warpage that occurs before and after the reflow treatment.
  • the circuit board since the circuit board is heated using the lift opening device in the heating step, the circuit board can be easily and reliably heated.
  • a circuit board having a thickness of 500 / zm or less manufactured by impregnating a fiber base material with resin is used as a solder ball. Heating is performed at a temperature lower than the glass transition temperature after curing of the resin to be impregnated before application, so that the internal stress of the circuit board can be relieved.
  • the circuit board has a thickness of 50 Stable manufacturing of next-generation semiconductor devices by minimizing the fluctuations in circuit board warpage that occurs before and after the opening process even if it is as thin as 0 ⁇ or less. It is possible to improve the yield during the secondary mounting process.
  • the thickness of the cured product of the sealing resin composition is not more than 4 times the thickness of the circuit board having a thickness of 500 / m or less.
  • the substrate has a convex warp on the opposite side of the surface where the semiconductor element is disposed, with both ends of the substrate as reference positions, and the circuit board is heat-treated at 2600 ° C. for 1 minute.
  • the convex warp is maintained at room temperature, which stabilizes the next-generation semiconductor device by using the circuit board distortion force zJ caused by thermal expansion during solder pole attachment and subsequent secondary mounting processing. Manufacturing and improving the yield during the primary mounting process.
  • the next-generation semiconductor device can be more reliably stabilized because it has a convex warp of 0 100 ⁇ m on the opposite surface side from the reference position. And the yield during the secondary mounting process can be improved.

Abstract

次世代半導体装置を安定して製造でき、且つ二次実装処理時の歩留まりを向上させることができる回路基板の製造方法を提供する。ガラスクロスに樹脂組成物を含浸させたシアネート系のプリプレグ12を用いて製造された厚さ230μmの回路基板11を、リフロ処理の前に上記樹脂組成部の硬化後のガラス転移温度より高い温度で加熱する。

Description

明 細 書 回路基板の製造方法及び半導体製造装置 技術分野
本発明は、 回路基板の製造方法及び半導体製造装置に関し、 特に次世 代回路基板の製造方法及び半導体製造装置に関する。 背景技術
近年、 環境保護の観点から、 ハロゲンやリ ンを含まないが難燃性を有 し、 且つ P b フ ジ 一半田 との接着が可能な耐熱性の素材が基板材料と し て求められている 。 一方、 電子機器の小型化、 軽量化、 高機能化の市場 動向において、 半導体装置の高集積化、 表面実装化が年々進んでいる。 例えば、 従来 Q F P、 S O Pに代表される表面実装型半導体装置では限 界に近づいている多ピン化 · 高速化 の要求に対応するため、 ボー/レグ リ ッ ドア レイ等のェ リ ァ実装型半導体装置が次世代半導体装置と して新 規に開発されてレ、
エ リ ア実装型半導体装置は以下の工程で組み立てられる。 まず、 回路 基板の片面上に半導体素子を搭載し、 その半導体素子搭載面、 即ち基板 の片面のみをエポキシ樹脂組成物等で成形 · 封止する。 その後、 回路基 板の半導体素子を搭載していない面に 2 3 0度から 2 6 0度の温度で P b フ リ ーの半田ボールを付ける処理 （ リ フ口処理） を行う。 さ らに、 こ のェ リ ァ実装型半導体装置を基板に実装する処理 （二次実装処理） によ り電子機器が製造される。
従って、 回路基板の材料と しては、 リ フロ処理時の実装性をよ く する ため、 熱時高弾性という特性が必要となる。 また、 熱膨張によるひずみ が大き く 生じる と基板の応力が高く なり 、 熱膨張係数が低いという特性 も必要となる。 一方、 室温時には薄い基板であっても高い剛性を有する 必要がある。 すなわち、 基板.材料の特性と しては、 高い耐熱性、 つま り 高いガラス転移温度 （T g ) を有するこ とが必要となる。 このため、 か かる特性を満たす基板材料が開発されている。
一方、 上記半導体素子搭載面をエポキシ樹脂組成物等で成形 · 封止す る際、 回路基板が 5 0 0 μ ΐη以下の薄い基板である とエポキシ樹脂組成 物等の凝固収縮によって大きな反り が発生する。 この反り 量を小さ くす るため、 半導体素子搭載面は低熱膨張係数の樹脂封止層で封止する とい う従来技術が知られている （例えば、 特開 2 0 0 0 — 2 1 6 2 9 9号公 報参照） 。
しかしながら、 上記従来技術ではリ フロ処理前の回路基板の反り 量を 小さ く するこ とはできるが、 リ フロ処理後に生じる反り 量を小さ く する こ とはできない。 このため、 半導体装置の製造を安定して行う こ とがで きないとレ、う問題が生じる。
例えば、 上述の熱時髙弾性、 高 T g を有する基板材料を用いて半導体 装置を製造した場合、 図 1 2 Aに示すよ うに、 リ フロ工程前は両端を基 準位置と して下に凸の反り 、 いわゆるスマイル反り を起こ していた半導 体装置が、 図 1 2 Bに示すよ う に、 リ フロ工程後は反り が反転して両端 を基準位置と して上に凸の反り 、 いわゆるク ライ反り を起こす。 このよ う なク ライ反り が生じている半導体装置を基板に二次実装するのは一般 に難しく 、 二次実装処理時の歩留ま り が低下する という問題が生じる。 本発明の目的は、 次世代半導体装置を安定して製造でき、 且つ二次実 装処理時の歩留ま り を向上させるこ とができ る回路基板の製造方法及び 半導体製造装置を提供する こ とにある。 発明の開示
上記目的を達成するために、 本発明の第 1 の態様によれば、 繊維基材 に樹脂を含浸させて厚さ 5 0 0 /z m以下の回路基板を製造し、 前記回路 基板に半導体素子を実装し、 前記実装された半導体素子の少なく と も上 部及び側面を封止榭脂組成物によ り封止し、 前記回路基板における前記 半導体素子の実装された面と反対の面にリ フ口装置を用いて半田ボール 付けを行って製造される半導体装置に適用される前記回路基板の製造方 法において、 前記半田ボール付けの前に、 前記含浸される樹脂の硬化後 のガラス転移温度よ り高い温度で前記回路基板を加熱する加熱工程を有 する回路基板の製造方法が提供される。
本第 1 の態様において、 前記加熱工程で加熱される際の前記回路基板 の最高温度は、前記半田ボール付け時に用いられる半田の融点温度以上、 当該融点温度 + 8 0度以下の範囲である こ とが好ま しい。
本第 1 の態様において、 前記加熱工程は前記半導体素子の実装の前に 行われるこ とが好ま しい。
本第 1 の態様において、 前記加熱工程では前記リ フロ装置を用いて前 記回路基板を加熱するこ とが好ま しい。
上記目的を達成するために、 本発明の第 2の態様によれば、 繊維基材 に樹脂を含浸させて厚さ 5 0 0 μ m以下の回路基板を製造し、 前記回路 基板に半導体素子を実装し、 前記実装された半導体素子の少なく と も上 部及び側面を封止榭脂組成物によ り封止し、 前記回路基板における前記 半導体素子の実装された面と反対の面に リ フ口装置を用いて半田ボール 付けを行う半導体製造装置において、 前記半田ボール付けの前に、 前記 含浸される樹脂の硬化後のガラス転移温度よ り高い温度で前記回路基板 を加熱する加熱工程を有する半導体製造装置が提供される。
上記目的を達成するために、 本発明の第 3の態様によれば、 繊維基材 をコア部に有する厚さ 5 0 0 /x m以下の回路基板であって、 前記回路基 板と、 前記回路基板の一方の面に配置された半導体素子と、 前記半導体 素子の少なく と も上部および側面を封止する封止樹脂組成物の硬化物と からなる半導体装置に適用され、前記封止樹脂組成物の硬化物の厚みが、 前記回路基板の厚みの 4倍以下であり 、 前記回路基板は、 その両端を基 準位置と して、 前記半導体素子が配置されている面と反対の面側に凸の 反り を有しており 、 かつ前記回路基板を 2 6 0 °Cで、 1 分間熱処理した 後、 室温で前記凸側の反り を維持する回路基板が提供される。
本第 3の態様において、 前記基準位置から前記反対の面側に 0〜 1 0 Ο μ ιηの凸の反り を有するこ とが好ま しレ、。
上記目的を達成するために、 本発明の第 4の態様によれば、 上記回路 基板を備える半導体装置が提供される。 図面の簡単な説明
図 1 は、 本発明の第 1 の実施の形態に係る製造方法によ り製造された 回路基板の断面図である
図 2 Α〜図 2 J は 、 図 1 の回路基板の製造工程を説明するのに用いら れる図である。
図 3 A〜図 3 Eは 、 回路基板を用いた半導体装置の製造工程を説明す るのに用いられる図であ
図 4は、 比較例 1 の反り量を示すグラフである。
図 5 は、 実施例 1 の反り量を示すグラフである。
図 6 は、 比較例 2 の反り量を示すグラフである。
図 7 は、 実施例 2 の反り 量を示すグラフである。
図 8 は、 比較例 3 の反り 量を示すグラフである。
図 9 は、 比較例 4 の反り 量を示すグラフである。 図 1 0 は、 実施例 3の反り量を示すグラフである。
図 1 1 は、 比較例 5 の反り量を示すグラフである。
図 1 2 A及び図 1 2 Bは、 半導体装置の反り を説明するのに用いられ る図であ り 、 図 1 2 Aはスマイル反り が生じている場合、 図 1 2 B はク ライ反り が生じている場合を示す。
図 1 3 は、 加熱処理時の加熱温度プロ ファイルを示すグラフである。 図 1 4 は、 実施例 4 , 5及び比較例 6 , 7の P M C処理後と熱処理後 の反り 量を示すグラフである。 発明を実施するための最良の形態
本発明者は、 上記目的を達成すべく 鋭意研究を行った結果、 繊維基材 に樹脂を含浸させて厚さ 5 0 0 / m以下の回路基板を製造し、 回路基板 に半導体素子を実装し、 実装された半導体素子の少なく と も上部及び側 面を封止樹脂組成物によ り封止し、 回路基板における半導体素子の実装 された面と反対の面にリ フ ロ装置を用いて半田ボール付けを行って製造 される半導体装置に適用される回路基板の製造方法において、 半田ボー ル付けの前に、 含浸される樹脂の硬化後のガラス転移温度よ り 高い温度 で回路基板を加熱する加熱工程を有する と、 次世代半導体装置を安定し て製造でき、 且つ二次実装処理時の歩留ま り を向上させるこ とができる こ と を見出した。
また、 本発明者は、 上記目的を達成すべく鋭意研究を行った結果、 繊 維基材をコア部に有する厚さ 5 0 0 μ m以下の回路基板であって、 回路 基板と、 回路基板の一方の面に配置された半導体素子と、 半導体素子の 少なく と も上部および側面を封止する封止榭脂組成物の硬化物とからな る半導体装置に適用される回路基板において、 封止榭脂組成物の硬化物 の厚みが、 回路基板の厚みの 4倍以下であり 、 回路基板は、 その両端を 基準位置と して、 半導体素子が配置されている面と反対の面側に凸の反 り を有しており 、かつ前記回路基板を 2 6 0 °Cで、 1 分間熱処理した後、 室温でその凸側の反り を維持する と、 半田ボール付け時やその後の二次 実装処理時の熱膨張によ り 生じる回路基板のひずみが小さ く 、 次世代半 導体装置を安定して製造でき、 且つ二次実装処理時の歩留ま り を向上さ せるこ とができるこ と を見出した。
本発明は、 上記知見に基づいてなされたものである。
以下、 本発明の実施の形態を図面を用いて詳述する。
図 1 は、 本発明の実施の形態に係る製造方法によ り製造された回路基 板の断面図である。
図 1 において、 まず、 回路基板 1 1 は、 その基板材料と してのプリ プ レグ 1 2 と、 導体層 1 4 と、 配線パターン 1 5 と を備え、 その全体の厚 みが 2 3 0 μ ιηである。 尚、 本実施の形態では、 回路基板 1 1 の全体の 厚みは 2 3 0 μ πιであるが、 次世代回路基板と して用いられる薄型基板 であればその厚みはこれに限定されない。 具体的には、 回路基板 1 1 の 全体の厚みは、 好ま しく は 2 5 〜 5 0 0 /z mであり 、 よ り好ま しく は 6 0〜 4 0 0 /i mである。 厚さが上記範囲内である と、 特に回路基板 1 1 を加熱するこ と による反りの低減効果に優れる。
図 2 八〜図 2 】 は、 図 1 の回路基板 1 1 の製造工程を説明するのに用 レ、られる図である。
まず、 繊維基材と してのガラスク ロスに含浸させる樹脂組成物を準備 する。
このガラスク ロスに含浸させる樹脂組成物は、 ガラス転移温度が高ぐ 且つ適切な強度を有していれば、 特に限定されないが、 熱硬化性樹脂を 含む樹脂組成物で構成されているこ とが好ま しい。 これによ り 、 プリ プ レグ 1 2 の耐熱性を向上するこ とができる。 上記熱硬化性樹脂と しては、 例えばフ エ ノ ールノボラ ック榭脂、 ク レ ゾ一ルノボラ ック樹脂、 ビス フエノール Aノ ボラ ック樹脂等のノボラ ッ ク型フエノール樹脂、 未変性のレゾールフエノール樹脂、 桐油、 アマ二 油、 クルミ油等で変性した油変性レゾールフエノール樹脂等のレゾール 型フエノール樹脂等のフエノール樹脂 ビスフエノール A型エポキシ樹 脂、 ビスフエ ノール F型エポキシ樹脂 ビス フエノール S型エポキシ樹 脂、 ビス フエ ノール E型エポキシ樹脂 ビスフエノール M型エポキシ樹 脂、 ビスフ tノール P型エポキシ樹脂 ビスフエノール Z型ェポキシ樹 脂等のビスフエノール型エポキシ樹脂 フエノ ールノボラ ック型ェポキ シ榭脂、 ク レゾ一ルノ ボラ ックエポキシ樹脂等のノボラ ック型エポキシ 樹脂、 ビフエニル型エポキシ樹脂、 ビフエニルァラルキル型エポキシ樹 脂、 ァ リ ールアルキレン型エポキシ樹脂、 ナフタ レン型エポキシ樹脂、 アン ト ラセン型エポキシ樹脂、 フエノ キシ型エポキシ榭脂、 ジシク ロべ ンタジェン型エポキシ樹脂、 ノルボルネン型エポキシ樹脂、 ァダマンタ ン型エポキシ樹脂、 フルオレン型エポキシ樹脂等のエポキシ樹脂、 ユリ ァ （尿素） 樹脂、 メ ラ ミ ン樹脂等の ト リ アジン環を有する樹脂、 不飽和 ポリ エステル樹脂、 ビスマ レイ ミ ド樹脂、 ポリ ウ レタン榭脂、 ジァ リル フタ レー ト榭脂、 シリ コーン樹脂、 ベンゾォキサジン環を有する樹脂、 シァネ一 ト樹脂等が挙げられる。
これらの中の 1種類を単独で用いるこ と もできる し、 異なる平均分子 量を有する 2種類以上を併用 したり 、 1 種類または 2種類以上と、 それ らのプレポリ マーを併用 した りする こ と もできる。
またこれらの中でも、 特にシァネー ト樹脂 （シァネー ト樹脂のプレボ リマ一を含む） が好ま しい。 これによ り 、 プリ プレダ 1 2の熱膨張係数 を小さ く するこ とができ、 さ らに、 電気特性 （低誘電率、 低誘電正接） 、 機機械強度等に優れたプリ プレダ 1 2 とするこ とができ る。 上記シァネー ト樹脂は、 例えばハロゲン化シアン化合物と フヱノ ール 類と を反応させ、 必要に応じて加熱等の方法でプレボリ マー化するこ と によ り得るこ とができる。 具体的には、 ノ ボラ ック型シァネー ト樹脂、 ビスフ ノール A型シァネー ト樹脂、 ビスフエノール E型シァネー ト樹 脂、 テ トラメチルビスフエノール F型シァネー ト樹脂等のビスフエノー ル型シァネー ト樹脂等を挙げるこ とができ る。 これらの中でもノボラ ッ ク型シァネー ト榭脂が好ま しい。 これによ り 、 架橋密度増加による耐熱 性向上と、 樹脂組成物等の難燃性を向上する こ とができる。 ノ ポラ ッ ク 型シァネー ト樹脂は、硬化反応後に ト リ アジン環を形成するからである。 さ らに、 ノボラ ック型シァネー ト樹脂は、 その構造上ベンゼン環の割合 が高く 、 炭化しやすいためと考えられる。 さ らに、 プリ プレダ 1 2 を厚 さ 5 0 0 /x m以下にした場合であっても、 プリ プレダ 1 2 を硬化させて 作製した両面銅張積層板に優れた剛性を付与するこ とができる。 特に加 熱時における剛性に優れるので、 後述する図 3 Bの半導体チップ 3 1 実 装時の信頼性にも特に優れる。
上記ノ ボラ ック型シァネー ト樹脂と しては、 例えば式 （ I ) で示され るものを使用するこ とができる。
【化 1 】
Figure imgf000009_0001
上記式 （ I ) で示されるノ ボラ ック型シァネー ト樹脂の平均繰り返し 単位 nは、 特に限定されないが、 1 〜 1 0が好ま しく 、 特に 2〜 7が好 ま しい。 平均繰り返し単位 nが上記下限値未満である と ノ ボラ ック型シ ァネー ト樹脂は耐熱性が低下し、 加熱時に低量体が脱離、 揮発する場合 がある。 また、 平均繰り返し単位 nが上記上限値を超える と溶融粘度が 高く な りすぎ、 プリ プレダ 1 2 の成形性が低下する場合がある。
上記シァネー ト樹脂の平均分子量は、 特に限定されないが、 平均分子 量 5 0 0〜 4， 5 0 0が好ま しく 、特に 6 0 0〜 3 , 0 0 0が好ま しレ、。 平均分子量が上記下限値未満である とプリ プレダ 1 2 を作製した場合に タ ック性が生じ、プリ プレダ 1 2 同士が接触したとき互いに付着したり 、 樹脂の転写が生じた りする場合がある。 また、 平均分子量が上記上現値 を超える と反応が速く な りすぎ、 回路基板 1 1 と した場合に、 成形不良 が生じたり 、 層間ピール強度が低下したりする場合がある。 上記シァネ
— ト榭脂等の平均分子量は、 例えば G P C (ゲルパーミエーシヨ ンク ロ マ トグラフィ一、 標準物質 ： ポリ スチレン換算） で測定するこ とができ る。
また、 特に限定されないが、 上記シァネー ト榭脂は、 1 種類を単独で 用いるこ と もできる し、 異なる平均分子量を有する 2種類以上を併用 し たり 、 1種類または 2種類以上と、 それらのプレボリ マーを併用したり すること もできる。
上記熱硬化性樹脂の含有量は、 特に限定されないが、 上記樹脂組成物 全体の 5〜 5 0質量％が好ま しく 、 特に 2 0〜 4 0質量％が好ま しい。 含有量が上記下限値未満である とプリ プレダ 1 2 を形成するのが困難と なる場合があ り 、 上記上限値を超える とプリ プレダ 1 2 の強度が低下す る場合がある。
また、 上記樹脂組成物は、 '無機充填材を含むこ とが好ま しい。 これに よ り 、 後述の積層板 2 0 を薄膜化 （厚さ 5 0 0 /i m以下） にしても強度 に優れるこ とができる。 さ らに、 積層板 2 0 の低熱膨張化を向上する こ と もできる。
上記無機充填材と しては、例えばタルク、焼成ク レー、未焼成ク レー、 マイ力、 ガラス等のケィ酸塩、 酸化チタン、 アルミナ、 シリ カ、 溶融シ リ カ等の酸化物、 炭酸カルシウム、 炭酸マグネシウム、 ハイ ドロタルサ ィ ト等の炭酸塩、 水酸化アルミ ニウム、 水酸化マグネシウム、 水酸化力 ルシゥム等の水酸化物、 硫酸バリ ゥム、 硫酸カルシウム、 亜硫酸カルシ ゥム等の硫酸塩または亜硫酸塩、 ホウ酸亜鉛、 メ タホウ酸バリ ウム、 ホ ゥ酸アルミ ニウム、ホウ酸カルシウム、ホウ酸ナ ト リ ゥム等のホウ酸塩、 窒化アルミ ニ ウム、 窒化ホウ素、 窒化ケィ素、 窒化炭素等の窒化物、 チ タ ン酸ス ト ロ ンチウム、 チタン酸バリ ゥム等のチタン酸塩等を挙げるこ とができ る。 無機充填材と して、 これらの中の 1種類を単独で fflいるこ ともできる し、 2種類以上を併用 したりするこ と もできる。 これらの中 でも特に、 シリ カが好ま しく 、 溶融シリ カ （特に球状溶融シリ カ） が低 熱膨張性に優れる点で好ま しい。 その形状は破砕状、 球状があるが、 繊 維基材 の含浸性を確保するために樹脂組成物の溶融粘度を下げるには 球状シリ カを使う等、 その目的にあわせた使用方法が採用される。
上記無機充填材の平均粒子径は、特に限定されないが、 0 . 0 1 〜 5 . O /z mが好ま しく 、 特に 0 . 1 〜 2 . Ο μ πιが好ま しい。 無機充填材の 粒径が上記下限値未満である と ワニスの粘度が高く なるため、 プリ プレ グ 1 2作製時の作業性に影響を与える場合がある。 また、 上記上限値を 超える と、 ワニス中で無機充填剤の沈降等の現象が起こる場合がある。 この平均粒子径は、 例えば粒度分布計 （H O R I B A製、 L A— 5 0 0 ) によ り測定するこ とができる。
また上記無機充填材は、 特に限定されないが、 平均粒子径が単分散の 無機充填材を用いるこ と もできる し、 平均粒子径が多分散の無機充填材 を用いる こ とができる。 さ らに平均粒子径が単分散及び/または、 多分 散の無機充填材の 1種類または 2種類以上を併用 した りするこ と もでき る。
更に平均粒子径 5 . Ο μ ιη以下の球状シリ カ （特に球状溶融シリ カ） が好ま しく 、 特に平均粒子径 0 . 0 1 〜 2 . Ο μ ιηの球状溶融シリ カが 好ま しい。これによ り 、無機充填剤の充填性を向上させるこ とができる。 上記無機充填材の含有量は、 特に限定されないが、 榭脂組成物全体の 2 0〜 8 0質量。 /0が好ま しく 、 特に 3 0〜 7 0質量。 /0が好ま しい。 含有 量が上記範囲内であ,る と、 特に低熱膨張、 低吸水とするこ とができる。 上記熱硬化性樹脂と してシァネー ト榭脂 （特にノ ボラ ック型シァネ一 ト'樹脂） を用いる場合は、 エポキシ樹脂 （実質的にハロゲン原子を含ま ない） を用いるこ とが好ま しい。 上記エポキシ樹脂と しては、 例えばビ スフエ ノ ール Α型エポキシ樹脂、 ビスフエノ ール F型エポキシ樹脂、 ビ スフェノール E型エポキシ樹脂、 ビスフエノ一ル S型エポキシ樹脂、 ビ スフエノ一ル M型エポキシ樹脂、 ビスフエノール P型エポキシ樹脂、 ビ スフェノール Z型エポキシ樹脂等のビスフエノ一ル型ェポキシ榭脂、 フ エノールノボラ ック型エポキシ樹脂、 ク レゾールノ ボラ ックエポキシ榭 脂等のノボラ ック型エポキシ樹脂、 ビフヱニル型エポキシ樹脂、 キシリ レン型エポキシ樹脂、 ビフエ二ルァラルキル型エポキシ樹脂等のァ リ ー ルアルキレン型エポキシ樹脂、 ナフタ レン型エポキシ樹脂、 アン トラセ ン型エポキシ樹脂、 フエノ キシ型エポキシ樹脂、 ジシク ロペンタジェン 型エポキシ樹脂、 ノルボルネン型エポキシ樹脂、 ァダマンタン型ェポキ シ樹脂、 フルオレン型エポキシ樹脂等が挙げられる。 エポキシ樹脂と し て、 これらの中の 1 種類を単独で用いるこ と もできる し、 異なる平均分 子量を有する 2種類以上を併用 したり 、 1種類または 2種類以上と、 そ れらのプレボリ マ一を併用 したりする こ と もできる。 これらエポキシ樹 脂の中でも特にァ リ ールアルキレン型エポキシ樹脂が好ま しい。 これに よ り 、 吸湿半田耐熱性および難燃性を向上させるこ とができる。
上記ァ リ ールアルキ レン型エポキシ樹脂とは、 繰り返し単位中に一つ 以上のァ リ ールアルキレン基を有するエポキシ樹脂をいう。 例えばキシ リ レン型エポキシ樹脂、 ビフエ二ルジメチレン型エポキシ樹脂等が挙げ られる。 これらの中でも ビフエ二ルジメチレン型エポキシ樹脂が好ま し い。 ビフエ二ルジメチレン型エポキシ榭脂は、 例えば式 （ I I ) で示す こ とができる。
【化 2 】
Figure imgf000013_0001
nは任意の整数
上記式 （ I I ) で示される ビフ -二ルジメチ レン型エポキシ榭脂の平 均繰り返し単位 nは、 特に限定されないが、 1 1 0が好ま しく 、 特に 2 5が好ま しい。 平均繰り返し単位 nが上記下限値未満である と ビフ ニニルジメチレン型エポキシ榭脂は結晶化しやすく なり 、 汎用溶媒に対 する溶解性が比較的低下するため、 取り扱いが困難となる場合がある。 また、 平均繰り 返し単位 nが上記上限値を超える と樹脂の流動性が低下 し、 成形不良等の原因となる場合がある。
上記エポキシ樹脂の含有量は、 特に限定されないが、 榭脂組成物全体 の 1〜 5 5質量。 /0が好ま しく 、 特に 2〜 4 0質量％が好ま しい。 含有量 が上記下限値未満である と シァネー ト樹脂の反応性が低下したり 、 得ら れる製品の耐湿性が低下したりする場合があ り 、 上記上限値を超える と 耐熱性が低下する場合がある。
上記エポキシ樹脂の平均分子量は、 特に限定されないが、 平均分子量 5 0 0〜 2 0， 0 0 0が好ま しく 、 特に 8 0 0〜 1 5， 0 0 0が好ま し レ、。 平均分子量が上記下限値未満である とプリ プレダ 1 2 にタ ツク性が 生じる場合が有り、 上記上限値を超える とプリ プレダ 1 2作製時、 ガラ スク ロ スへの含浸性が低下し、 均一な製品が得られない場合がある。 上 記エポキシ樹脂の平均分子量は、例えば G P Cで測定する こ とができる。 上記熱硬化性樹脂と してシァネー ト樹脂 （特にノボラ ック型シァネー ト樹脂） を用いる場合は、 フエノール樹脂を用いるこ とが好ま しい。 上 記フエノール樹脂と しては、 例えばノボラ ック型フエノール樹脂、 レゾ —ル型フエノール樹脂、 ァ リ ールアルキレン型フエノール樹脂等が挙げ られる。 フエ ノール樹脂と して、 これらの中の 1種類を単独で用いるこ と もできる し、 異なる平均分子量を有する 2種類以上を併用 したり 、 1 種類または 2種類以上と、 それらのプレボリ マ一を併用 したりするこ と もできる。 これらの中でも特に、 ァ リ ールアルキレン型フエノール樹脂 が好ま しい。 これによ り 、 さ らに吸湿半田耐熱性を向上させるこ とがで さる。
上記ァ リ ールアルキレン型フエノール樹脂と しては、 例えばキシリ レ ン型フヱノール樹脂、 ビフエ二ルジメチレン型フヱノール樹脂等が挙げ られる。 ビフエ二ルジメチレン型フエノール樹脂は、 例えば式 （ I I I ) で示すこ とができる。 【化 3】
Figure imgf000015_0001
nは任意の整数 上記式 （ I I I ) で示される ビフエ二ルジメ チレン型フエノール樹脂 の繰り返し単位 nは、 特に限定されないが、 1 〜 1 2が好ま しく 、 特に 2 〜 8が好ま しい。 平均繰り返し単位 nが上記下限値未満である と耐熱 性が低下する場合がある。 また、 上記上限値を超える と他の樹脂との相 溶性が低下し、 作業性が低下する場合がある。
前述のシァネー ト樹脂 （特にノボラ ック型シァネー ト樹脂） とァ リ ー ルアルキ レン型フヱ ノ ール樹脂と の組合せによ り 、 架橋密度をコ ン ト ロ ールし、 反応性を容易に制御でき る。
上記フ -ノ ール樹脂の含有量は、 特に限定されないが、 樹脂組成物全 体の 1 〜 5 5質量。 /0が好ま しく 、 特に 5〜 4 0質量。 /0が好ま しい。 含有 量が上記下限値未満である と耐熱性が低下する場合があり 、 上記上限値 を超える と低熱膨張の特性が損なわれる場合がある。
上記フエノール樹脂の平均分子量は、 特に限定されないが、 平均分子 量 4 0 0〜 1 8， 0 0 0が好ま しく 、 特に 5 0 0〜 ： 1 5 , 0 0 0が好ま しい。 平均分子量が上記下限値未満であるとプリ プレダ 1 2 にタ ック性 が生じる場合が有り 、 上記上限値を超える とプリ プレダ 1 2作製時、 ガ ラスク ロ スへの含浸性が低下し、 均一な製品が得られない場合がある。 上記フュノール樹脂の平均分子量は、 例えば G P Cで測定するこ とがで きる。
更に、 上記シァネー ト樹脂 （特にノ ボラ ック型シァネー ト樹脂） と上 記フヱノール樹脂 （ァ リ ールアルキレン型フエノール樹脂、 特にビフエ 二ルジメ チレン型フエノ一ル榭脂） と上記エポキシ樹脂 （ァ リ ールアル キレン型エポキシ樹脂、 特にビフエ二ルジメチ レン型エポキシ樹脂） と の組合せを用いて回路基板 1 1 を作製した場合、 特に優れた寸法安定性 を得る こ とが出来る。
上記樹脂組成物は、 特に限定されないが、 カ ップリ ング剤を用いるこ とが好ま しい。 上記カ ップリ ング剤は、 上記熱硬化性樹脂と、 上記無機 充填材との界面の濡れ性を向上させるこ とによ り 、 ガラスク ロスに対し て熱硬化性樹脂等および無機充填材を均一に定着させ、 耐熱性、 特に吸 湿後の半田耐熱性を改良するこ とができる。
上記力 ップリ ング剤と しては、 通常用いられる ものなら何でも使用で きるが、 具体的にはエポキシシランカ ップリ ング剤、 カチォニック シラ ンカ ップリ ング剤、 アミ ノ シランカ ップリ ング剤、 チタネー ト系カ ップ リ ング剤およびシリ コーンオイル型カ ツプリ ング剤の中から選ばれる 1 種以上のカ ップリ ング剤を使用するこ とが好ま しい。 これによ り 、 無機 充填材の界面との濡れ性を高く するこ とができ、 それによつて耐熱性を よ り 向上させる こ とできる。
上記カ ップ y ング剤の添加量は、 上記無機充填材の比表面積に依存す るので特に限定されないが、 無機充填材 1 0 0重量部に対して 0 . 0 5 〜 3重量部が好ま しく 、 特に 0 . 1 〜 2重量部が好ま しい。 含有量が上 記下限値未満であると無機充填材を+分に被覆できないため耐熱性を向 上する効果が低下する場合があり 、 上記上限値を超える と反応に影響を 与え、 曲げ強度等が低下する場合がある。 上記樹脂組成物には、 必要に応じて硬化促進剤を用いても良い。 上記 硬化促進剤と しては公知の物を用いるこ とが出来る。 例えばナフテン酸 亜鉛、 ナフテン酸コバル ト、 ォクチル酸スズ、 ォクチル酸コバル ト、 ビ スァセチルァセ トナー ト コバル ト （ I I ) 、 ト リ スァセチルァセ トナー ト コバル ト （ I I I ) 等の有機金属塩、 ト リ ェチルァ ミ ン、 ト リ ブチル ァ ミ ン、 ジァザビシク ロ [ 2， 2 , 2 ] オク タ ン等の 3級ァ ミ ン類、 2 —フエ二ルー 4 —メ チノレイ ミ ダゾール、 2 —ェチノレ一 4 —ェチルイ ミ ダ ゾール、 2 —フエ二/レー 4 ーメチノレイ ミ ダゾール、 2 —フエニル一 4 一 メ チル一 5 — ヒ ドロ キシイ ミ ダゾ一ノレ、 2 —フエ二ルー 4， 5 —ジヒ ド ロ キシイ ミ ダゾール等のイ ミ ダゾール類、 フエノール、 ビスフエ ノ ール A、 ノ ユルフェ ノール等のフエ ノ ール化合物、 齚酸、 安息香酸、 サ リ チ ル酸、 パラ トルエンスルホン酸等の有機酸等、 またはこの混合物が挙げ られる。 硬化促進剤と して、 これらの中の誘導体も含めて 1種類を単独 で用いるこ と もできる し、 これらの誘導体も含めて 2種類以上を併用 し たりするこ と もでき る。
上記硬化促進剤の含有量は、 特に限定されないが、 上記樹脂組成物全 体の 0 . 0 5〜 5質量。 /0が好ま しく 、特に 0 . 2〜 2質量％が好ま しい。 含有量が上記下限値未満である と硬化を促進する効果が現れない場合が あり 、 上記上限値を超える とプリ プレダ 1 2の保存性が低下する場合が ある。
上記樹脂組成物では、 フエノ キシ樹脂、 ポリ イ ミ ド樹脂、 ポリ ア ミ ド イ ミ ド榭脂、 ポリ フヱニ レンオキサイ ド樹脂、 ポリエーテルスルホン樹 脂、 ポ リ エステル樹脂、 ポ リ エチ レン樹脂、 ポ リ スチレン樹脂等の熱可 塑性樹脂、 スチレン一ブタジエン共重合体、 スチレン一イ ソプレン共重 合体等のポリ スチレン系熱可塑性エラス トマ一、 ポリ オレフ イ ン系熱可 塑性エラス トマ一、 ポ リ ア ミ ド系エラス トマ一、 ポ リ エステル系エラス トマ一等の熱可塑性エラス トマ一、 ポリ ブタジエン、 エポキシ変性ポリ ブタジエン、 ァク リ ル変性ポリ ブタジエン、 メ タク リル変性ポリ ブタジ ェン等のジェン系エラス トマ一を併用 しても良い。
また、 上記樹脂組成物には 、 に応じて、 顔料、 染料 、 消泡剤、 レ ベリ ング剤、 紫外線吸収剤、 発泡剤 、 酸化防止剤、 難燃剤 、 ィオン捕捉 剤等の上記成分以外の添加物を添加しても良い。
本樹脂組成物の準備の後、 上 sd 脂組成物を繊維基材と してのガラス ク ロ スに含浸させて、 プリ プレグ 1 2 を作製する （図 2 A ) 。 これによ り 、 誘電特性、 高温多湿下での機械的 、 電気的接続信頼性等の各種特性 に優れた半導体装置を製造するのに好適なプリ プレダ 1 2 を得る こ とが できる。 このよ うなプリ プレグ 1 2 と しては、 市販のものでは、 住友べ 一ク ライ ト社製のシァネー ト系のものや三菱瓦斯化学製のビスマ レイ ミ ド ト リ アジン系のものがある また 、 ガラスク ロス （ガラス繊維基材） を構成するガラスと しては、 例えば Eガラス、 Sガラス、 N Eガラス、
Tガラスなどが挙げられる。
尚、 本実施の形態ではガラスク 口ス (ガラス繊維基材） が用いられて いるがこれに限定されるわけでなく 、 例えば、 ポリ ア ミ ド榭脂繊維、 芳 香族ポリ ア ミ ド樹脂繊維、 全芳香族ポリ ア ミ ド樹脂繊維等のポリ ア ミ ド 系樹脂繊維、 ポ リ エステル樹脂繊維、 芳香族ポリ エステル樹脂繊維、 全 芳香族ポリ エステル樹脂繊維等のポ リ エステル系樹脂繊維、 ポリ イ ミ ド 樹脂繊維、 フ ッ素榭脂繊維等を主成分とする織布または不織布で構成さ れる合成繊維基材、 クラフ ト紙、 コ ッ ト ンリ ンター紙、 リ ンターと ク ラ フ トパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げ られる。 これらの中でもガラス繊維基材が好ま しい。 これによ り 、 プリ プレダ 1 2の強度、 吸水率を向上するこ とができる。 また、 プリ プレダ 1 2の熱膨張係数を小さ く するこ とができる。 本実施の形態における樹脂組成物をガラスク ロ スに含浸させる方法と して、 例えば、 上述の樹脂組成物を用いて樹脂ワニスを調製し、 ガラス ク ロ スを榭脂ワニスに浸漬する方法、各種コ一タ一による塗布する方法、 スプレーによる吹き付ける方法等が挙げられる。 これらの中でも、 ガラ スク ロ スを樹脂ワニスに浸漬する方法が好ま しい。 これによ り 、 ガラス ク ロスに対する樹脂組成物の含浸性を向上する こ とができる。 なお、 ガ ラス ク ロスを樹脂ワニスに浸漬する場合、 通常の含浸塗布設備を使用す るこ とができる。
上記樹脂ワニスに用いられる溶媒は、 上記樹脂組成物中の樹脂成分に 対して良好な溶解性を示すこ とが望ま しいが、 悪影響を及ぼさない範囲 で貧溶媒を使用 しても構わない。 良好な溶解性を示す溶媒と しては、 例 えばアセ ト ン、 メ チルェチルケ ト ン、 メ チルイ ソブチルケ ト ン、 シク ロ へキサノ ン、 テ ト ラ ヒ ドロ フラ ン、 ジメ チルホルムア ミ ド、 ジメ チルァ セ トア ミ ド、 ジメ チルスノレホキシ ド、 エチレングリ コール、 セルソルブ 系、 カルビ トール系等が挙げられる。
上記樹脂ワニスの固形分は、 特に限定されないが、 上記樹脂組成物の 固形分 4 0〜 8 0質量。 /0が好ま しく 、 特に 5 0〜 6 5質量。 /0 が好ま し レ、。 これによ り 、 樹脂ワニスのガラスク ロスへの含浸性を更に向上でき る。 上記ガラスク ロ スに上記樹脂組成物を含浸させ、 所定温度、 例えば 8 0〜 2 0 0 °C等で乾燥させるこ とによ り プリ プレダ 1 2 を得るこ とが 出来る。
プリ プレダ 1 2 の作製後、 プリ プレダ 1 2 の両面に銅箔 2 3 を重ねた 後加熱 ' 加圧して、 両面銅張積層板 2 0 (以下単に 「積層板 2 0」 とい う。 ) を作製する （図 2 B ) 。 これによ り 、 誘電特性、 高温多湿化での 機械的、 電気的接続信頼性に優れた積層板を得るこ とができ る。
こ こで、 本実施の形態の積層板 2 0 は、 1枚のプリ プレダ 1 2 を用い て、 その上下両面に銅箔 2 3 を重ねたが、 銅箔 2 3以外の金属箔あるい はフ ィルムを重ねてもよい。 また、 プリ プレダ 1 2 を 2枚以上積層する こ と もできる„ プリ プレダ 1 2 を 2枚以上積層する と きは、 積層 したプ リ プレダ 1 2の最も外側の上下両面も しく は片面に金属箔あるいはフィ ルムを重ねる。 また、 上記積層板 2 0作製時の加熱温度は、 特に限定さ れないが、 1 2 0〜 2 2 0 °Cが好ま しく 、 特に 1 5 0〜 2 0 0 °Cが好ま しレ、。 また、 その加圧する圧力も、 特に限定されないが、 2〜 5 M P a が好ま しく 、 特に 2. 5〜 4 M P a が好ま しい。
上記金属箔を構成する金属と しては、銅箔 2 3の他、例えば銅系合金、 アルミ及びアルミ系合金、 銀及び銀系合金、 金及び金系合金、 亜鉛及び 亜鉛系合金、 ニッケル及びニッケル系合金、 錫及び錫系合金、 鉄および 鉄系合金等が挙げられる。 また、 フ ィルムと しては、 例えばポリ エチレ ン、 ポ リ プロ ピ レン、 ポリ エチレンテ レフタ レ一 ト、 ポ リ イ ミ ド、 フ ッ 素系樹脂等を挙げるこ とができる。
積層板 2 0の作製後、その所要箇所に、例えば機械的 ドリルを用いて、 スルーホール 2 1 を形成した後 （図 2 C ) 、 無電解銅めつきでスル一ホ ール 2 1 内部と銅箔 2 3表面に 1 μ ιη厚の薄い無電解銅 2 4 を被膜する (図 2 D) 。 これによ り 、 導体層 1 4 (図 1 ) を形成する。 更に、 電解 銅めつきで後述のチップ搭载面側の無電解銅 2 4の上に 1 0 μ πι以上の 厚みで銅 2 5 を厚付けするパネルメ ツキを行う （図 2 E ) 。 尚、 本実施 の形態では、 無電解銅 2 4 の厚みは l 1u m、 銅 2 5の厚みは 1 0 m以 上の厚みと したが、 これに限定されるものではない。
次に、 銅 2 5の表面にレジス ト 2 6塗布をした後、 回路パターンのマ スク 2 7 を重ねて U V露光を行う （図 2 F ) 。 例えば、 レジス ト 2 6 が ポジ型である と きは、 有機溶剤を含む現像液を用いて現像するこ とによ り 、 レジス ト 2 6の U V照射されなかった部分 （非露光部分） が配線パ ターンと して残る （図 2 G) 。
その後、 パターニングされたレジス ト 2 6 をマスクにして、 例えばゥ エツ トエッチングによ り 、 露出している部分の銅 2 5 を除去した後 （図 2 H) 、 レジス ト 2 6 を剥離して除去するこ とで、 プリ プレダ 1 2のチ ップ搭載側に所要の配線パターン 1 5 を形成する （図 2 1 ) 。
その後、 後述する図 3 Dのリ フ口に用いられる リ フ ロ装置を用いて加 熱処理を行う こ とで （図 2 J ) 、 図 1 の回路基板 1 1 を形成する。 これ によ り 、 回路基板 1 1 を簡便かつ確実に加熱する こ とができる。
図 3 A〜図 3 Eは、 回路基板 1 1 を用いた半導体装置の製造工程を説 明するのに用いられる図である。
図 3 Aにおいて、 まず、 回路基板 1 1 の配線パターン 1 5上のチップ 搭載領域にエポキシ系樹脂等の接着剤 3 0を塗布する。 その後、 搭載す べき半導体チップ 3 1 の裏面 （電極が形成されている側と反対側の面） を下にして、 接着剤 3 0 によ り上記チップ搭載領域に半導体チップ 3 1 を接着後、 半導体チップ 3 1 の電極と導電層 1 4 と を、 配線パターン 1 5 を介して、 例えば A uのボンディ ングワイヤ 3 2 によ り電気的に接続 する （図 3 B ) 。
次に、 半導体チップ 3 1及びボンディ ングワイヤ 3 2 を封止樹脂 3 3 によ り封止し、その後加熱するこ とによ り封止樹脂 3 3 を硬化させる（図 3 C ) 。 こ こで、 封止榭脂 3 3は半導体チップ 3 1 の少なく と も上部及 び側面、 よ り具体的にはボンディ ングワイヤ 3 2 を封止すればよく 、 図 3 Cに示すよ う に、 回路基板 1 1 のチップ搭載面全面を封止する形態に 限定されるものではない。 尚、 本実施の形態では、 封止榭脂 3 3の硬化 後の厚みは 6 0 0 μ πιであり 、 厚さ 2 3 0 μ ιηである回路基板 1 1 の厚 みの 2. 6倍の厚みを有するが、 次世代半導体装置に用いう る回路基板 1 1 の厚みの 4倍以下の厚みであればこれに限定されない。 この封止榭脂 3 3の硬化後の回路基板 1 1 について、 その両端を基準 位置と したと きの反り を測定する と、 半導体チップ 3 1 が配置されてい る面と反対の面側に凸の反り 、 いわゆるスマイル反り が生じていた。 さ らに、 このスマイル反り の生じている回路基板 1 1 を 2 6 0 °Cで、 1分 間熱処理した後、 室温で上記スマイル反り を維持するこ とがわかった。 また、 このスマイル反り は、 0〜 1 0 0 μ πιの反り であり 、 これによ り 、 半田ボール付け時やその後の二次実装処理時の熱膨張によ り生じる回路 基板のひずみを確実に小さ く するこ とができる。
その後、 回路基板 1 1 のチップ搭載面と反対側に P b フ リ ーの半田ボ ール 3 4 (融点 ： 2 1 7度） を載せ、 リ フ口装置を用いて リ フロ処理を 行う こ と によ り回路基板 1 1 に半田ボール 3 4 を接合して （図 3 D) 、 半導体装置が製造される。 この リ フ ロ処理において、 リ フ口装置は、 最 高温度が 2 6 0度となるよ う に温度設定される。
さ らに、 上記半導体装置を基板 3 5 に二次実装するこ とによ り （図 3 E ) 、 電子機器が製造される。
ここで、 図 2 J の加熱処理における リ フ口装置の最高温度は、 プリ プ レグ 1 2 を構成するガラスク ロ スに含浸される樹脂組成物の硬化後のガ ラス転移温度よ り高い温度に設定する。 リ フロ温度の最高温度は、 特に 限定されないが、 ガラスク ロスに含浸される樹脂組成物の硬化物のガラ ス転移温度よ り 2 0度以上高いこ とが好ま しく 、 特に 4 0度以上高いこ とが好ま しい。 尚、 このガラス転移温度は、 上記榭脂組成物の硬化物を 4 mm X 2 O mmの大き さに切り出 して評価用試料と し、 TMA装置（ T MA) ( T Aイ ンスツルメ ン ト社製） を用いて、 1 0 °C/分で昇温して 測定するこ とによ り行われる。
これによ り 、 回路基板 1 1 の内部応力を緩和するこ とができる。 その 結果、 回路基板 1 1 のよ う に厚さ 5 0 0 μ ιη以下のよ う な薄型のもので あっても、 図 3 Dのリ フロ処理の前後で生じる回路基板 1 1 の反り の変 動を小さ くするこ とができ、 図 3 Eの二次実装を適切に行う こ とができ る。
また、 図 2 J の加熱処理における リ フ口装置の加熱温度プロフ ァイル は、 例えば J E D E C規格 J — S T D— 0 2 0 C ( J u 1 y 2 0 0 4 ) を用いるこ とができ、 その最高温度は半田ボール 3 4の融点に応じて設 定される。 具体的には、 半田ボール 3 4が共晶半田の場合 （融点 1 8 3 度） は 2 2 5度から 2 4 0度、 半田ボール 3 4が鉛フ リ ー半田の場合（融 点 2 1 7度） の場合は 2 4 5度から 2 6 0度で行えばよい。 すなわち、 図 2 J の加熱処理における回路基板 1 1 の最高温度は半田ボール 3 4 の 融点温度以上、当該融点温度 + 8 0度以下の範囲にする こ とが好ま しレ、。 上記最高温度が半田ボール 3 4の融点温度以下ではリ フロ処理の前後で 生じる回路基板 1 1 の反り変動が充分に抑制されず、 半田ボール 3 4 の 融点温度 + 8 ◦度以上の高温では、 回路基板 1 1 に含まれる樹脂組成物 が熱劣化するため好ま しく ない。
加熱処理はリ フ ロ装置に限定されず、 オーブン加熱や熱盤プレスによ る方法でも良い。 加熱温度にセッ ト したオーブンや熱盤プレスに基板を 入れる方法や、 加熱温度よ り低温のオーブンや熱盤プレスに基板を入れ 'た後に昇温する方法でもよい。
また、 本実施の形態では、 図 2 J の加熱処理は半導体チップ 3 1 の実 装の前に行ったが、 図 3 Dの リ フロ処理前に行えば、 これに限定される ものではない。 但し、 封止樹脂 3 3の硬化物において、 加熱によるク ラ ック等を発生するこ とを防止でき、 且つ図 3 Dのリ フロ処理前後で生じ る回路基板 1 1 の反り の変動を確実に小さ く するこ とができるので、 本 実施の形態のよ う に半導体チップ 3 1 の実装の前に行うのが最も好ま し い。 . . 本実施の形態によれば、 図 2 J の加熱処理を行う事によって、 図 3 D のリ フロ処理後の回路基板 1 1 の反り がスマイル反り になるので、 図 3 Eの 2次実装処理時の歩留ま り が向上する。 こ こで、 図 3 Dのリ フロ処 理後の回路基板 1 1 の反り がク ライ反り である と、 回路基板 1 1 の端部 に配置された半田ボール 3 4が、 図 3 Eの 2次実装処理時に、 隣接する 半田ボール 3 4 と接触してショ ー ト してしまい、 歩留ま りが低下する場 合がある。
また、 本実施の形態によれば、 図 3 Cの処理によ り 半導体チップ 3 1 及びボンディ ングワイヤ 3 2 を封止する封止樹脂 3 3の硬化物の厚み力 回路基板 1 1 の厚みの 4倍以下であって、 図 3 Cの処理後の回路基板 1 1 にはスマイル反り が生じており 、 かつそのスマイル反り の生じた回路 基板 1 1 を 2 6 0 °Cで、 1 分間熱処理した後、 室温でそのスマイル反 り を維持するので、 図 3 Dの半田ボール付け処理時や図 3 £の 2次実装処 理時の熱膨張によ り生じる回路基板 1 1 のひずみが小さ く 、 次世代半導 体装置を安定して製造でき、且つ二次実装処理時の歩留ま りが向上する。 【実施例】
次に、 本発明を実施例及び比較例によ り説明するが、 本発明はこれに 限定されるものではない。
(実験 1 )
( 1 ) 榭脂ワニスの調製
ノボラ ック型シァネー ト樹脂 （ロ ンザジャパン株式会社製、 プリ マセ ッ ト P T— 3 0、 平均分子量約 7 0 0 ) 1 9. 7重量部、 ビフヱニルジ メ チレン型エポキシ樹脂 （日本化薬株式会社製、 N C— 3 0 0 0 H、 ェ ポキシ当量 2 7 5 ) 1 1 重量部、 ビフエ二ルジメチレン型フエノール樹 脂 （明和化成株式会社製、 M E H— 7 8 5 1 - 3 H、 水酸基当量 2 3 0 ) 9重量部、 およびエポキシシラン型カ ップリ ング剤 （G E東芝シリ コー ン株式会社製、 A— 1 8 7 ) 0. 3重量部をメチルェチルケ ト ンに常温 で溶解し、 球状溶融シリ カ （株式会社ア ドマテ ッ クス社製、 球状溶融シ リ カ、 S O _ 2 5 R、 平均粒径 0. 5 /z m) 6 0重量部を添加し、 高速 攪拌機を用いて 1 0分攪拌して、 樹脂ワニスを得た。
( 2 ) プリ プレダの製造
上述の樹脂ワニスをガラスク ロ ス （厚さ 9 4 μ ιη、 日東紡績製、 WE A - 2 1 1 6 ) に含浸し、 1 5 0 °Cの加熱炉で 2分間乾燥して、 ワニス 固形分が約 5 0質量％のシァネー ト系のプリ プレダを得た。
( 3 ) 積層板の製造
上述のプリ プレダの両面に 1 8 /z mの銅箔を重ねて、 圧力 4 M P a 、 温度 2 0 0 °Cで 2時間加熱加圧成形するこ とによって、 厚さ 0. 2 mm の積層板を得た。 この加熱硬化後の上記シァネー ト系のプリ プレダのガ ラス転移温度は 2 2 0度であった。
( 4 ) 回路基板の作製
上記方法によ り製造された積層板を用いて配線パターンを有する回路 基板を 1 0個作製した。 このと き作製された回路基板の う ち、 5個は図 1 3 に示すよ う な加熱温度プロファイルが設定された リ フ 口装置 （H E L L E R社製 1 8 1 2 E X L— S ) で最高温度 2 6 0度で加熱し （実 施例 1 ) 、 残り 5個はかかる加熱を行わなかった （比較例 1 ) 。
その後、 実施例 1 、 比較例 1 の回路基板の夫々に半導体チップをマウ ン ト し、 ボンディ ングワイヤで接続した後、 封止樹脂で半導体チップ及 びボンディ ングワイヤを 0. 6 mmの厚みで封止し、 1 7 5度で 4時間 加熱して硬化させるポス トモール ドキュア （以下 「 PMC」 とレ、う。 ） 処理を行った。
次に、 P b フ リ ーの半田ボール （千住金属株式会社製、 融点 2 1 7度） を回路基板の裏側に載せて、 上記リ フ 口装置で上記図 1 3 の加熱条件で 加熱する リ フロ処理を行った。 その後、 二次実装して 1 5 0度で 8時間 乾燥させる D R Y処理を行った。
上記 P MC処理前後、 リ フロ処理後、 D R Y処理後において、 各サン プルの反り量をレーザスキャンによ り測定した。 ここで反り量とは、 サ ンプルの両端を基準位置と したと きのサンプル表面の高さをいい、 5個 のサンプルの平均値から算出した。
この結果、 比較例 1 は、 図 4に示すよ う にスマイ ル反り が生じていた のに対して、 リ フロ処理後はクライ反り が生じており 、 リ フロ処理前後 で大きな反り 変動が生じる こ とがわかった。これに対して、実施例 1 は、 図 5 に示すよ う に各処理の前後での反り変動はほとんど生じず、 スマイ ル反り の状態を維持するこ とがわかった。
(実験 2 )
上記作製したシァネー ト系のプリ プレダをビスマ レイ ミ ド ト リ アジン 系のプリ プレダ （三菱瓦斯化学製 H L 8 3 2 H S ) に変更し、 実験 1 と同様の実験を行った。 上述の加熱硬化後のビスマレイ ミ ド ト リ アジン 系のプリ プレダのガラス転移温度は 1 8 5度であった。 この実験におい て作製された回路基板の う ち、 5個は上述の図 1 3の加熱温度プロファ ィルが設定されたリ フロ装置で最高温度 2 6 0度で加熱し（実施例 2 )、 残り 5個はかかる加熱を行わなかった （比較例 2 ) 。
実験 2の結果、 比較例 2 では、 図 6 に示すよ う に P M C処理前からク ライ反り が生じていたサンプルの反り 量が、 リ フロ処理の後さ らに大き く なるこ とがわかった。 これに対して、 実施例 2 は、 図 7に示すよ うに P MC処理前からスマイ ル反りであり 、 且つ各処理の前後での反り変動 はほとんど生じないこ とがわかった。
(実験 3 )
実験 1 の封止樹脂の厚みを 1 . 2 mmの厚みに変更し、 実施例 3 と し て上記加熱処理を行ったサンプルを 5個、 比較例 3 と してかかる加熱処 理を行っていないサンプルを 5個作製した。 同様に、 実験 · 2の封止樹脂 の厚みを 1 . 2 mmの厚みに変更し、 比較例 4 と して上記加熱処理を行 つたサンプルを 5個、 比較例 5 と してかかる加熱処理を行つていなぃサ ンプルを 5個作製した。
この結果、 比較例 3は、 図 8 に示すよ う に、 P MC処理前からスマイ ル反り であつたが、 その反り量はリ フロ処理の前後で大き く 変動するこ とがわかった。 これに対して、 実施例 3は、 図 1 0に示すよ う に、 P M C処理前から比較例 3 よ り スマイル反り の反り量は大きいが、 各処理の 前後での反り 変動はほとんど生じなく なるこ とがわかった。
一方、 比較例 4 , 5は、 図 9 , 1 1 に示すよ うに上記加熱処理の有無 に関係なく 、 各処理の前後で反り変動が生じるこ とがわかった。
以上の結果から、 封止樹脂の厚みが 0. 6 mmである ときは、 プリ プ レグが上記シァネー ト系ものである場合、 上記ビスマレイ ミ ド ト リ アジ ン系のものである場合のいずれについても、 半導体チップのマウン ト前 に加熱処理を行う こ とで反り量、 反り 変動を共に小さ く できる こ とがわ かった。
また、 封止樹脂の厚みが 1 . 2 mmである と きは、 プリ プレダがシァ ネー ト系のものである と きのみ、 加熱処理をするこ とで反り 変動を小さ く できるこ とがわかった。 、 (実験 4 )
( 1 ) 樹脂ワニスの調製
ノボラ ック型シァネー ト樹脂 （ロ ンザジャパン株式会社製、 プリ マセ ッ ト P T— 3 0、 平均分子量約 7 0 0 ) 1 9. 7重量部、 ビフェニルジ メ チレン型エポキシ榭脂 （日本化薬株式会社製、 N C— 3 0 0 0 H、 ェ ポキシ当量 2 7 5 ) 1 1 重量部、 ビフエ二ルジメチレン型フエノール樹 月旨 （明和化成株式会社製、 M E H— 7 8 5 1 一 3 H、 水酸基当量 2 3 0 ) 9重量部、 およびエポキシシラン型カ ップリ ング剤 （G E東芝シリ コー ン株式会社製、 A— 1 8 7 ) 0. 3重量部をメ チルェチルケ トンに常温 で溶解し、 球状溶融シリ カ （株式会社ア ドマテ ッ クス社製、 球状溶融シ リ カ、 S O— 2 5 R、 平均粒径 0. 5 μ ιη) 6 0重量部を添加し、 高速 攪拌機を用いて 1 0分攪拌して、 樹脂ワニスを得た。
( 2 ) プリ プレダの製造
上述の榭脂ワニスをガラスク ロ ス （厚さ 9 4 μ ιη、 日東紡績製、 WE A— 2 1 1 6 ) に含浸し、 1 5 0 °Cの加熱炉で 2分間乾燥して、 ワニス 固形分が約 5 0質量％のシァネー ト系プリ プレダを得た。
( 3 ) 積層板の製造
上述のプリ プレダの両面に 1 8 μ ΐηの銅箔を重ねて、 圧力 4 Μ Ρ a 、 温度 2 0 0 °Cで 2時間加熱加圧成形することによって、 厚さ 0. 2 3 m mの積層板を得た。 この加熱硬化後の上記シァネー ト系のプリ プレダの ガラス転移温度は 2 2 0度であった。
( 4 ) 回路基板の作製
上記方法によ り製造された積層板を用いて配線パターンを有する回路 基板を 1 0個作製した。 このとき作製された回路基板の う ち、 5個は図 1 3 に示すよ う な加熱温度プロフ ァイルが設定された リ フ口装置 （H E L L E R社製 1 8 1 2 E X L— S ) で最高温度 2 6 0度で加熱し （実 施例 4 ) 、 残り 5個はかかる加熱を行わなかった （比較例 6 ) 。
その後、 実施例 4 、 比較例 6の回路基板の夫々に半導体チップをマウ ン ト し、 ボンディ ングワイヤで接続した後、 封止樹脂で半導体チップ及 びボンディ ングワイ ヤを 0. 6 m mの厚みで封止し、 1 7 5度で 4時間 加熱して硬化させるポス トモール ドキュア （以下 「 P MC」 とレ、 う。 ） 処理を行った。 この P M C処理後、 各サンプル （回路基板） の反り量をレーザスキヤ ンによ り 測定した。 こ こで反り量とは、 サンプルの両端を基準位置と し たと きのサンプル表面の高さをいい、 5個のサンプルの平均値から算出 した。 その結果、 実施例 4 、 比較例 6共に、 図 1 4に示すよ う にスマイ ル反り が生じることがわかった。
次に、 上記リ フ ロ装置で P M C処理後の各サンプルを裏側から 2 6 0 °Cで、 1 分間熱処理した。 その結果、 比較例 6 は、 図 1 4に示すよ う に、 本処理後はクライ反り が生じるこ とがわかった。 これに対して、 実 施例 4は、 図 1 4に示すよ う に、 熱処理前後でスマイル反り の状態を維 持するこ とがわかった。
(実験 5 )
上記作製したシァネー ト系のプリ プレダを三菱瓦斯化学製のビスマレ イ ミ ド ト リ アジン系のプリ プレダを変更し、 実験 4 と同様に作製された 回路基板のう ち、 5個は上述の図 1 3の加熱温度プロ ファイルが設定さ れた リ フロ装置で最高温度 2 6 0度で加熱し （実施例 5 ) 、 残り 5個は かかる加熱を行わなかった （比較例 7 ) 。 上述の加熱硬化後のビスマ レ イ ミ ド ト リ アジン系のプリ プレダのガラス転移温度は 1 8 5度であった。 次に、 実験 4 と同一の加熱条件で P M C処理を行った後、 各サンプル の反り 量をレーザスキャンによ り測定した。 その結果、 図 5 に示すよ う に、 実施例 5 はスマイ ル反り 、 比較例 7 はク ライ反り が生じるこ とがわ かった。
次に、 上記 リ フ ロ装置で P M C処理後の各サンプルを裏側から 2 6 〇 °Cで、 1 分間熱処理した。 その結果、 比較例 7は、 図 1 4に示すよ う に、 熱処理前後でいずれもク ライ反り が生じていた。 これに対して、 実 施例 5 は、 図 1 4に示すよ う に、 熱処理前後でスマイ ル反り の状態を維 持する こ とがわかった。 産業上の利用可能性
本発明の第 1 の態様に係る回路基板の製造方法によれば、 繊維基材に 樹脂を含浸させて製造された厚さ 5 0 0 μ πι以下の回路基板を、 半田ボ ール付けの前に上記含浸される樹脂の硬化後のガラス転移温度よ り 高い 温度で加熱するので、回路基板の内部応力を緩和するこ とができ、例え、 回路基板 7)、厚さ 5 0 0 μ m以下のよ う な薄型のものでめつてち y フ口 処理の前後で生じる回踌基板の反り の変動を小さ く する こ とができ 、 次 世代半導体装置を安定して製造でき 、 且つ二次実装処理時の歩留ま り を 向上させるこ とができる。
本第 1 の態様によれば、 加熱工程で加熱される際の回路基板の最 度は、 半田ボール付け時に用いられる半田の融点温度以上、 当該融点温 度 + 8 0度以下の範囲である。 これによ り 、 上記最高温度が該半田の融 点温度よ り高ければ、 上記含浸される樹脂の硬化後のガラス転移温度を 確実に上回る こ とができるので、 リ フロ処理の前後で生じる回路基板の 反り の変動を充分に抑制するこ とができる。 一方、 上記最高温度を半田 の融点温度 + 8 0度以下とするので回路基板に含まれる樹脂組成物の熱 劣化を防止するこ とができる。
本第 1 の態様によれば、 加熱工程は半導体素子の実装の前に行われる ので、 半導体装置を構成する封止樹脂組成物の硬化物において、 加熱に よるク ラ ック等を発生させる こ となく 、 リ フロ処理の前後で生じる回路 基板の反り の変動を確実に小さ く するこ とができる。
本第 1 の態様によれば、 加熱工程ではリ フ口装置を用いて回路基板を 加熱するので、 回路基板を簡便かつ確実に加熱する こ とができる。
本発明の第 2の 様に係る半導体製造装置によれば、 繊維基材に樹脂 を含浸させて製造された厚さ 5 0 0 /z m以下の回路基板を、 半田ボール 付けの前に上記含浸される樹脂の硬化後のガラス転移温度よ り 咼レ、温度 で加熱するので 、 回路基板の内部応力を緩和する こ とができ、 例え 、 回 路基板が厚さ 5 0 0 μ πι以下のよ う な薄型のものであっても、 フ 口処 理の前後で生じる回路基板の反り の変動を小さ < するこ とがでさ 、 次世 代半導体装置を安定して製造でき、 且つ二次実装処理時の歩留ま Ό を向 上させるこ とがでさる。
本発明の第 3 の態様に係る回路基板によれば 、 封止樹脂組成物の硬化 物の厚みが、 厚さ 5 0 0 / m以下である回路基板の厚みの 4倍以下であ り 、 回路基板の両端を基準位置と して、 半導体素子が配置されている面 と反対の面側に凸の反り を有しており 、 かつ回路基板を 2 6 0 °Cで、 1 分間熱処理した後、 室温でその凸側の反り を維持するので、 半田ポール 付け時やその後の二次実装処理時の熱膨張によ り生じる回路 板のひず み力 zJ、さ く 、 次世代半導体装置を安定して製造でさ 、 且つ一次実装処理 時の歩留ま り を向上させる -- とができる。
本発明の第 3の態様に係る回路基板によれば 、 上記基準位置から反対 の面側に 0 1 0 0 μ mの凸の反り を有するのでゝ よ り確実に 、 次世代 半導体装置を安定して製造でき、 且つ二次実装処理時の歩留ま り を向上 させる こ とができる。

Claims

請 求 の 範 囲
1 . 繊維基材に樹脂を含浸させて厚さ 5 0 0 / m以下の回路基板を製 造し、 前記回路基板に半導体素子を実装し、 前記実装された半導体素子 の少なく と も上部及び側面を封止樹脂組成物によ り封止し、 前記回路基 板における前記半導体素子の実装された面と反対の面に リ フ口装置を用 いて半田ボール付けを行って製造される半導体装置に適用される前記回 路基板の製造方法において、
前記半田ボール付けの前に、 前記含浸される樹脂の硬化後のガラス転 移温度よ り高い温度で前記回路基板を加熱する加熱工程を有するこ とを 特徴とする製造方法。
2 . 前記加熱工程で加熱される際の前記回路基板の最高温度は、 前記 半田ボール付け時に用いられる半田の融点温度以上、 当該融点温度 + 8 0度以下の範囲であるこ とを特徴とする請求の範囲第 1 項記載の製造方 法。
3 . 前記加熱工程は前記半導体素子の実装の前に行われるこ と を特徴 とする請求の範囲第 1 項記載の製造方法。
4 . 前記加熱工程では前記リ フロ装置を用いて前記回路基板を加熱す るこ とを特徴とする請求の範囲第 1 項記載の製造方法。
5 . 繊維基材に樹脂を含浸させて厚さ 5 0 0 μ m以下の回路基板を製 造し、 前記回路基板に半導体素子を実装し、 前記実装された半導体素子 の少なく と も上部及び側面を封止樹脂組成物によ り封止し、 前記回路基 板における前記半導体素子の実装された面と反対の面にリ フ口装置を用 いて半田ボール付けを行う半導体製造装置において、
前記半田ボール付けの前に、 前記含浸される榭脂の硬化後のガラス転 移温度よ り高い温度で前記回路基板を加熱する加熱工程を有するこ とを 特徴とする半導体製造装置。
6 . 繊維基材をコァ部に有する厚さ 5 0 0 μ πι以下の回路基板であつ て、
前記回路基板と、前記回路基板の一方の面に配置された半導体素子と、 前記半導体素子の少なく と も上部および側面を封止する封止樹脂組成物 の硬化物とからなる半導体装置に適用され、
前記封止樹脂組成物の硬化物の厚みが、 前記回路基板の厚みの 4倍以 下であり 、
前記回路基板は、 その両端を基準位置と して、 前記半導体素子が配置 されている面と反対の面側に凸の反り を有しており 、
かつ前記回路基板を 2 6 0 °Cで、 1分間熱処理した後、 室温で前記凸 側の反り を維持するこ と を特徴とする回路基板。
7 . 前記基準位置から前記反対の面側に 0〜 1 0 0 μ mの凸の反り を 有するこ とを特徴とする請求の範囲第 6項記載の回路基板。
8 . 請求の範囲第 6項記載の回路基板を備えるこ と を特徴とする半導 体装置。
PCT/JP2008/052586 2007-02-16 2008-02-08 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置 WO2008099940A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2008800051824A CN101611490B (zh) 2007-02-16 2008-02-08 电路板的制造方法、半导体制造装置、电路板和半导体器件
US12/526,631 US8592256B2 (en) 2007-02-16 2008-02-08 Circuit board manufacturing method, semiconductor manufacturing apparatus, circuit board and semiconductor device
KR1020097016928A KR101409048B1 (ko) 2007-02-16 2008-02-08 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007036257A JP5188075B2 (ja) 2007-02-16 2007-02-16 回路基板の製造方法及び半導体製造装置
JP2007-036257 2007-02-16
JP2007092209A JP2008251891A (ja) 2007-03-30 2007-03-30 回路基板及びその半導体装置
JP2007-092209 2007-03-30

Publications (2)

Publication Number Publication Date
WO2008099940A1 true WO2008099940A1 (ja) 2008-08-21
WO2008099940A9 WO2008099940A9 (ja) 2011-06-03

Family

ID=39690165

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/052586 WO2008099940A1 (ja) 2007-02-16 2008-02-08 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置

Country Status (6)

Country Link
US (1) US8592256B2 (ja)
KR (1) KR101409048B1 (ja)
CN (1) CN101611490B (ja)
MY (1) MY153017A (ja)
TW (1) TWI424510B (ja)
WO (1) WO2008099940A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099940A1 (ja) * 2007-02-16 2008-08-21 Sumitomo Bakelite Co., Ltd. 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP5249150B2 (ja) * 2009-07-23 2013-07-31 株式会社東海理化電機製作所 磁気センサの製造方法及び磁気センサ
US9059240B2 (en) 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
US9048245B2 (en) 2012-06-05 2015-06-02 International Business Machines Corporation Method for shaping a laminate substrate
TWI499020B (zh) * 2012-11-28 2015-09-01 矽品精密工業股份有限公司 半導體基板之製法
SG11201600586XA (en) 2013-09-09 2016-02-26 Mitsubishi Gas Chemical Co Prepreg, metal foil-clad laminate, and printed wiring board
EP3451804B1 (en) * 2017-08-28 2020-04-01 Goodrich Actuation Systems Limited Potting method
CN108417501B (zh) 2018-03-05 2020-03-24 台达电子企业管理（上海）有限公司 功率模块及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091476A (ja) * 1998-07-16 2000-03-31 Nitto Denko Corp 半導体装置
JP2003031926A (ja) * 2001-07-19 2003-01-31 Kyoei Sangyo Kk プリント基板のそり矯正方法
JP2003283109A (ja) * 2003-04-25 2003-10-03 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
WO2006054637A1 (ja) * 2004-11-18 2006-05-26 Matsushita Electric Industrial Co., Ltd. 配線基板とその製造方法および半導体装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794217A (en) * 1985-04-01 1988-12-27 Qing Hua University Induction system for rapid heat treatment of semiconductor wafers
US4983804A (en) * 1989-12-21 1991-01-08 At&T Bell Laboratories Localized soldering by inductive heating
TW272311B (ja) * 1994-01-12 1996-03-11 At & T Corp
US5516030A (en) * 1994-07-20 1996-05-14 Compaq Computer Corporation Method and apparatus for assembling ball grid array components on printed circuit boards by reflowing before placement
JPH1041615A (ja) * 1996-07-19 1998-02-13 Matsushita Electric Ind Co Ltd 半導体チップ実装用基板、及び半導体チップの実装方法
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
TW396471B (en) * 1997-06-04 2000-07-01 Ibm Electrodeposition of low temperature, high conductivity, powder materials for electrically conductive paste formulations
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6593255B1 (en) * 1998-03-03 2003-07-15 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
JP2000216299A (ja) 1999-01-21 2000-08-04 Toshiba Corp 半導体パッケ―ジ、半導体装置、及び半導体パッケ―ジの製造方法
JP2000286362A (ja) * 1999-03-30 2000-10-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
WO2001042253A2 (en) * 1999-12-13 2001-06-14 The Dow Chemical Company Phosphorus element-containing crosslinking agents and flame retardant phosphorus element-containing epoxy resin compositions prepared therewith
US6537400B1 (en) * 2000-03-06 2003-03-25 Micron Technology, Inc. Automated method of attaching flip chip devices to a substrate
US6720080B2 (en) * 2000-09-08 2004-04-13 Jps Glass And Industrial Fabrics Finish for glass fabrics used for reinforcing epoxy structures
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
EP1457515A4 (en) * 2001-08-31 2004-11-24 Sumitomo Bakelite Co RESIN COMPOSITION, PREMIX, LAMINATED SHEET, AND SEMICONDUCTOR PACKAGE
US6432748B1 (en) * 2001-09-24 2002-08-13 Phoenix Precision Technology Corp. Substrate structure for semiconductor package and manufacturing method thereof
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
KR20040060450A (ko) * 2002-12-30 2004-07-06 삼성전자주식회사 반도체 패키지 실장방법
JP4325337B2 (ja) * 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
WO2005032227A1 (ja) * 2003-09-29 2005-04-07 Ibiden Co., Ltd. プリント配線板用層間絶縁層、プリント配線板およびその製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US6897410B1 (en) * 2003-11-07 2005-05-24 Delaware Capital Formation, Inc. Dual stage pre-heater
WO2005085335A1 (ja) * 2004-03-04 2005-09-15 Hitachi Chemical Co., Ltd. プリプレグ、金属箔張積層板及びこれらを使用した印刷回路板
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP4271095B2 (ja) * 2004-07-15 2009-06-03 東京エレクトロン株式会社 基板加熱装置及び基板加熱方法
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20090301760A1 (en) * 2005-06-16 2009-12-10 Masato Shimamura Method of Soldering a Module Board
KR20070021817A (ko) * 2005-08-19 2007-02-23 삼성전자주식회사 솔더링 장치 및 솔더링 방법
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
WO2008099940A1 (ja) * 2007-02-16 2008-08-21 Sumitomo Bakelite Co., Ltd. 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
US8073316B2 (en) * 2008-01-31 2011-12-06 Kabushiki Kaisha Toshiba Oven for semiconductor wafer
JP2010109032A (ja) * 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US8299393B2 (en) * 2010-08-17 2012-10-30 International Business Machines Corporation Selective thermal conditioning components on a PCB

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091476A (ja) * 1998-07-16 2000-03-31 Nitto Denko Corp 半導体装置
JP2003031926A (ja) * 2001-07-19 2003-01-31 Kyoei Sangyo Kk プリント基板のそり矯正方法
JP2003283109A (ja) * 2003-04-25 2003-10-03 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
WO2006054637A1 (ja) * 2004-11-18 2006-05-26 Matsushita Electric Industrial Co., Ltd. 配線基板とその製造方法および半導体装置

Also Published As

Publication number Publication date
WO2008099940A9 (ja) 2011-06-03
TW200845250A (en) 2008-11-16
KR101409048B1 (ko) 2014-06-18
US8592256B2 (en) 2013-11-26
MY153017A (en) 2014-12-31
TWI424510B (zh) 2014-01-21
CN101611490A (zh) 2009-12-23
CN101611490B (zh) 2011-07-27
KR20090109558A (ko) 2009-10-20
US20100038762A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
KR101464008B1 (ko) 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP5533657B2 (ja) 積層板、回路板および半導体装置
US20110120754A1 (en) Multilayer wiring board and semiconductor device
WO2008099940A1 (ja) 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP5056787B2 (ja) 積層板、多層プリント配線板および半導体装置
JP2008244189A (ja) 回路基板および半導体装置
JPWO2009051120A1 (ja) 半導体素子搭載基板
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP5448414B2 (ja) 樹脂組成物、プリプレグ、積層板、多層プリント配線板、及び半導体装置
JP4840303B2 (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP5292847B2 (ja) 半導体素子搭載基板
JP2009070891A (ja) 半導体装置
JP7098881B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法
JP2010080609A (ja) 半導体装置
JP4385555B2 (ja) インターポーザ、半導体パッケージおよびその製造方法
JP2008251891A (ja) 回路基板及びその半導体装置
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2009302554A (ja) 金属箔付きプリプレグ、積層板およびインターポーザ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880005182.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08711416

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12526631

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020097016928

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08711416

Country of ref document: EP

Kind code of ref document: A1