JP2011135034A - 半導体パッケージおよび半導体装置 - Google Patents

半導体パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2011135034A
JP2011135034A JP2010166474A JP2010166474A JP2011135034A JP 2011135034 A JP2011135034 A JP 2011135034A JP 2010166474 A JP2010166474 A JP 2010166474A JP 2010166474 A JP2010166474 A JP 2010166474A JP 2011135034 A JP2011135034 A JP 2011135034A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor package
resin
package
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010166474A
Other languages
English (en)
Inventor
Fumihiro Umiga
文広 海賀
Teppei Ito
哲平 伊藤
Hidetaka Hara
英貴 原
Toshiaki Watanabe
俊明 渡邊
Haruhiko Maeda
治彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2010166474A priority Critical patent/JP2011135034A/ja
Publication of JP2011135034A publication Critical patent/JP2011135034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ＰｏＰ構造の半導体装置において、半導体パッケージ反りを低減することにより半導体装置の組立て歩留まり、接続信頼性に優れる半導体装置を提供することである。
【解決手段】コア基板を有するプリント配線板に半導体素子が搭載され、前記半導体素子の上部及び／又は側面が封止材に覆われた半導体パッケージであって、前記半導体素子の厚さと、前記封止材の厚さとの比が０．４以上、かつ、半導体素子上側の封止材の厚さが２５０μｍ以下であり、前記コア基板の厚さと、前記封止材の厚さとの比が、０．１２〜０．４であり、前記コア基板の厚さが１００μｍ以下であり、前記コア基板の常温での弾性率が２６ＧＰａ以上であることを特徴とする半導体パッケージ。
【選択図】図２

Description

本発明は、半導体パッケージおよび半導体装置に関するものである。
近年、プリント配線板材料は、環境保護の観点から、ハロゲンやリンを含まずに難燃性を有し、且つ鉛フリー半田との接着が可能な耐熱性の素材が求められている（特許文献１）。一方、電子機器の小型化、軽量化、高機能化の市場動向において、半導体装置の高集積化、表面実装化が年々進んでいる。例えば、多ピン化、高速化への要求に対応するため、ボールグリッドアレイなどのエリア実装型半導体パッケージをはじめ、半導体パッケージを垂直方向に積層したＰａｃｋａｇｅ−ｏｎ−Ｐａｃｋａｇｅ（パッケージオンパッケージ：ＰｏＰ）構造の半導体装置の開発が行われている。
Ｐａｃｋａｇｅ−ｏｎ−Ｐａｃｋａｇｅ構造（以下、「ＰｏＰ構造」と称する場合がある。）の半導体装置では、下段にロジックパッケージを用い、上段にメモリパッケージを搭載する場合が多い。ＰｏＰ構造の半導体装置は、良品のロジックパッケージやメモリパッケージのみを選定して使用でき、且つ、種々のメモリ容量パッケージとロジックパッケージとの組み合わせが自由で、携帯電話機器などの製品サイクルが短く、小型軽量化が必要な用途に特に適している。
半導体パッケージは物性の異なる半導体素子、封止材、プリント配線板などより構成されるため反りが生じる場合がある（例えば、特許文献１及び２）。特にＰｏＰ構造の半導体装置では、積層する半導体パッケージの反りの影響が大きく、下段パッケージとマザーボード実装、さらに上段パッケージと下段パッケージ実装の歩留まり向上、信頼性確保のため実装用半田ボールのフラックスとして、特殊な半田ペーストなどを用いるなどの実装プロセスの工夫を行っている（非特許文献１）。
特開２００７−３２６９５６号公報 特開２００９−１７９７６４号公報
ＥＣＴＣ２００６、Ａ Ｓｔｕｄｙ ｏｎ Ｐａｃｋａｇｅ Ｓｔａｃｋｉｎｇ Ｐｒｏｃｅｓｓ ｆｏｒ Ｐａｃｋａｇｅ−ｏｎ−Ｐａｃｋａｇｅ（ＰｏＰ）、Ａｋｉｔｏ Ｙｏｓｈｉｄａ ａｔ．ｅｌ． Ａｍｋｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ．
本発明の目的は、半導体パッケージを積層して得られる半導体装置における半導体パッケージの反りを小さくし、半導体装置の組み立て歩留まり、及び半導体パッケージ間の接続信頼性が向上する半導体装置を提供することにある。
上記目的は、下記発明（１）〜（１４）により達成される。
（１）コア基板を有するプリント配線板に半導体素子が搭載され、前記半導体素子の上部及び／又は側面が封止材に覆われた半導体パッケージであって、前記半導体素子の厚さ（ｔｃ）と、前記封止材の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）が０．４以上、且つ、半導体素子上側の封止材の厚さ（ｔｍ１）が２５０μｍ以下であり、前記コア基板の厚さ（ｔｓ）と、前記封止材の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）が０．１２〜０．４であり、前記コア基板の厚さ（ｔｓ）が１００μｍ以下であり、前記コア基板の常温での弾性率が２６ＧＰａ以上であることを特徴とする半導体パッケージ。
（２）前記コア基板の面内方向における熱膨張係数が、１４ｐｐｍ以下である上記（１）に記載の半導体パッケージ。
（３）前記コア基板の厚み方向における熱膨張係数が３０ｐｐｍ以下である上記（１）または（２）に記載の半導体パッケージ。
（４）前記半導体素子の厚さが、３０〜４００μｍである上記１乃至３のいずれか一に記載の半導体パッケージ。
（５）前記コア基板の２５０℃における弾性率（Ｅｓ１）が、１５ＧＰａ以上である上記（１）乃至（４）のいずれか一に記載の半導体パッケージ。
（６）前記コア基板を構成する樹脂組成物は、エポキシ樹脂、シアネート樹脂、フェノール樹脂、ベンゾシクロブテン樹脂及びビスマレイミドトリアジン樹脂よりなる群から選ばれる少なくとも一種である上記（１）乃至（５）のいずれか一に記載の半導体パッケージ。
（７）前記封止材の成形収縮率が、０．０５〜０．６％である上記（１）乃至（６）のいずれか一に記載の半導体パッケージ。
（８）上記（１）乃至（７）のいずれか一に記載の半導体パッケージを第１の半導体パッケージとし、コア基板を有するプリント配線板に半導体素子が搭載された他の半導体パッケージを第２の半導体パッケージとし、第１の半導体パッケージを第２の半導体パッケージ上に積層し、第１及び第２の半導体パッケージ間を電気的接続してなる、上記（７）に記載の半導体装置。
（９）前記第１の半導体パッケージはプリント配線板の半導体素子が搭載されていない面を下面とし、当該下面に出入力パッドを有し、前記第２の半導体パッケージはプリント配線板の半導体素子が搭載された面または搭載されていない面を上面とし、当該上面に出入力パッドを有し、第１の半導体パッケージを第２の半導体パッケージ上に積層し、第１の半導体パッケージ下面の前記出入力パッドと第２の半導体パッケージ上面の前記出入力パッドを電気的接続してなる、上記（８）に記載の半導体装置。
（１０）前記第２の半導体パッケージのコア基板の面内方向における熱膨張係数が１４ｐｐｍ以下である上記（８）又は（９）に記載の半導体装置。
（１１）前記第２の半導体パッケージのコア基板の厚み方向における熱膨張係数が３０ｐｐｍ以下である上記（１０）に記載の半導体装置。
（１２）前記第２の半導体パッケージが個片封止によって得られることを特徴とする、上記（８）乃至（１１）のいずれか一に記載の半導体装置。
（１３）前記第２の半導体パッケージがＭＡＰ方式によって得られることを特徴とする、上記（８）乃至（１１）のいずれか一に記載の半導体装置。
（１４）前記第２の半導体パッケージが有する半導体素子がフリップチップ実装によりプリント配線板に搭載されていることを特徴とする、上記（８）乃至（１１）のいずれか一に記載の半導体装置。
本発明によれば、半導体パッケージの反りが低減でき、半導体パッケージを積層して得られる半導体装置の組立て歩留まり、及び接続信頼性が向上する。
本発明の半導体装置の一例を示す断面図である。 第１半導体パッケージの一例を示す断面図である。 第２半導体パッケージの一例を示す断面図である。 フリップチップ実装によって半導体素子をパッケージ基板に搭載し、ＭＡＰ方式によって成形された第２半導体パッケージを示す断面図である。 フリップチップ実装によって半導体素子をパッケージ基板に搭載し、封止材による封止をしない第２半導体パッケージを示す断面図である。 本発明の半導体装置の他の一例を示す断面図である。
以下、本発明の半導体装置について、好適な実施形態に基づいて説明するが、これらに限定されるものではない。本発明の半導体装置としては、例えば、物性の異なる半導体素子、封止材、プリント配線板などより構成される半導体パッケージを積層することにより得られるＰｏＰ構造の半導体装置や、エリア実装型半導体パッケージなどの半導体装置などが挙げられる。
前記プリント配線板としては、マザーボード及びインターポーザが知られている。インターポーザは、マザーボードと同様のプリント配線板であるが、半導体素子（ベアチップ）又は半導体パッケージとマザーボードの間に介在し、マザーボード上に搭載される。
インターポーザは、マザーボードと同様に、半導体パッケージを実装する基板として用いても良いが、マザーボードと異なる特有の使用方法としては、パッケージ基板又はモジュール基板として用いられる。
パッケージ基板とは、半導体パッケージの基板としてインターポーザが用いられるという意味である。半導体パッケージには、半導体素子をリードフレーム上に搭載するタイプと、インターポーザをパッケージ基板として用い、半導体素子を当該インターポーザ上に搭載するタイプとがある。
インターポーザをパッケージ基板として用いる場合、半導体パッケージのマザーボード接続側平面（インターポーザの下面側）に、マザーボードに対する接続端子を配置することができる。また、インターポーザの半導体素子接続側からマザーボード接続側へ配線寸法を段階的に拡大し、半導体素子とマザーボードとの間の配線寸法ギャップを埋めることができる。
現在、半導体素子内部回路の回路幅と回路と回路との間の幅（いわゆるラインアンドスペース）はサブミクロンレベルに到達しており、これに接続するインターポーザの半導体素子接続側最外層回路の接続端子は、ラインアンドスペース（以下、「Ｌ／Ｓ」という場合がある。）が数十μｍ／数十μｍ程度とされる。一方、インターポーザのマザーボード接続側最外層回路の接続端子のＬ／Ｓは、数百μｍ／数百μｍ程度とされ、これに対するマザーボードのインターポーザ接続側最外層回路の接続端子のＬ／Ｓも、数百μｍ／数百μｍ程度とされる。
また、前記パッケージ基板は、前述のＰｏＰ構造の半導体装置のように、複数の半導体パッケージを積層した半導体装置に用いることもできる。
ＰｏＰ構造の半導体装置は、例えば、第１パッケージ基板に第１半導体素子が搭載され、前記第１半導体素子の上部及び／又は側面が封止材に覆われた第１の半導体パッケージを、第２パッケージ基板に第２半導体素子が搭載された他の半導体パッケージである第２の半導体パッケージ上に積層し、第１及び第２の半導体パッケージ間を電気的接続することで得られる。尚、前記第１の半導体パッケージは、第１パッケージ基板の第１半導体素子が搭載されていない面を下面とし、当該下面に出入力パッドを有し、前記第２半導体パッケージは第２パッケージ基板の第２半導体素子が搭載された面または搭載されていない面を上面とし、当該上面に出入力パッドを有し、第１半導体パッケージを第２半導体パッケージ上に積層し、第１半導体パッケージ下面の前記出入力パッドと第２半導体パッケージ上面の前記出入力パッドを電気的接続する。
本発明の半導体パッケージは、反りが小さい。またＰｏＰ構造の半導体装置などの複数の半導体パッケージを積層した半導体装置を歩留まり良く生産でき、さらに半導体パッケージ間の接続信頼性に優れる。
図１に、本発明の半導体装置の一例として、ＰｏＰ構造の半導体装置１００を示す。
半導体装置１００は、第２パッケージ基板２に第２半導体素子２１が搭載され、両者をボンディングワイヤ２３で電気的に接続し、封止材で封止された第２半導体パッケージの上側（図１中の上側）に、第１パッケージ基板１に第１半導体素子１１が搭載され、両者をボンディングワイヤ１３で電気的に接続し、封止材で封止された第１半導体パッケージが積層され、第２半導体パッケージと第１半導体パッケージとは半田バンプ３を介して電気的に接続されている。
（第１半導体パッケージ）
まず、第１半導体パッケージについて説明する。
図２に第１半導体パッケージの一例の断面図を示す。第１半導体パッケージは、第１パッケージ基板１に第１半導体素子１１を、例えばダイアタッチフィルム１６などを介して接合し、第１半導体素子１１の機能面（図２中の上側面）と、第１パッケージ基板１の回路配線部１４とをボンディングワイヤ１３で電気的に接続した後、第１半導体素子１１の上部および／または側面を覆うように第１封止材１２で封止し、得ることができる。
なお、第１半導体素子１１の厚さをｔｃ、第１封止材１２の厚さをｔｍ、第１半導体素子１１の上側の第１封止材１２の厚さをｔｍ１、コア基板１５の厚さをｔｓとする。
本発明では、第１半導体素子１１の厚さ（ｔｃ）と、第１封止材１２の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）が０．４以上、かつ、半導体素子の上側の封止材厚さ（ｔｍ１）が２５０μｍ以下であり、コア基板１５の厚さ（ｔｓ）と、第１封止材１２の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）が０．１２〜０．４であり、前記コア基板１５の厚さ（ｔｓ）が１００μｍ以下であり、前記コア基板の常温での弾性率が２６ＧＰａ以上であることを特徴とする。
第１半導体パッケージと第２半導体パッケージとが、半田バンプ３を介して電気的に接続されてなる半導体装置１００においては、第１半導体素子１１の厚さ（ｔｃ）と第１封止材１２の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）および第１半導体素子の上側の封止材の厚さ（ｔｍ１）、コア基板１５の厚さ（ｔｓ）と第１封止材１２の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）およびコア基板１５の厚さならびにコア基板１５の常温での弾性率を上述したような範囲とすることにより、第１半導体パッケージの反りを低減することができ、第１半導体パッケージと第２半導体パッケージとの接続信頼性に優れた半導体装置１００を得ることができるようになる。
前記比（ｔｓ／ｔｍ）は、より具体的には、０．１３〜０．３であることが好ましい。前記比（ｔｓ／ｔｍ）が前記範囲内であると、さらに第１半導体パッケージの反りを低減することができ、より半導体パッケージ間の接続信頼性を確保することが可能となる。
コア基板１５の厚さ（ｔｓ）は、特に限定されないが、０．０５〜０．１ｍｍであることが好ましい。厚さが前記範囲内であると、特に第１半導体パッケージと下段パッケージである第２半導体パッケージとの接続信頼性に優れる。
第１パッケージ基板１の厚さは、特に限定されないが、０．３５ｍｍ以下であることが好ましく、特に０．１０〜０．３０ｍｍであることが好ましい。厚さが前記範囲内であると半導体パッケージの反りを低減することができ、より接続信頼性を確保することが可能となる。
第１半導体素子１１の厚さ（ｔｃ）は、特に限定されないが、３０〜４００μｍであることが好ましく、より好ましくは５０〜３８０μｍであり、さらに好ましくは１００〜３５０μｍである。厚さが前記範囲内であると、特に第１半導体パッケージと下段パッケージである第２半導体パッケージとの接続信頼性に優れる。
第１半導素子１１のサイズ（平面方向寸法）は、特に限定されないが、６〜１２ｍｍであることが好ましく、特に７〜１１ｍｍであることが好ましい。サイズが前記範囲内であると、さらに第１半導体パッケージの反りを低減することができ、より接続信頼性を確保することが可能となる。
前記第１半導体パッケージの厚さは、特に限定されないが、０．６ｍｍ以下であることが好ましい。厚さが前記範囲内であると、半導体パッケージの反りを低減することができ、より接続信頼性を確保することが可能となる。
前記第１半導体パッケージのサイズは、特に限定されないが、１５ｍｍ以下であることが好ましい。サイズが前記範囲内であると、半導体パッケージの反りを低減することができ、より接続信頼性を確保することが可能となる。
第１半導体素子を第１パッケージ基板に搭載する方法は、第１半導体素子の上部および／または側面が封止材によって覆われていれば特に限定されず、例えば図２に示す形態となるような、第１半導体素子１１とパッケージ基板１とをボンディングワイヤ１３で接続し、第１半導体パッケージ全体を第１封止材１２で封止する方法が挙げられる。
第１半導体パッケージの形態はこれに限定されず、封止材による封止は半導体パッケージの一部のみでもよいし、半導体素子とパッケージ基板との接続をフリップチップ実装により行ってもよい。また、封止材で封止された前記第１半導体パッケージを得る方法としては、特に限定されないが、例えば個片封止及びＭＡＰ方式等が挙げられる。
また、前記第１半導素子１１は、前記第１パッケージ基板１に接合する際に、１枚のみ積層してもよいし、２枚以上積層してもよく、２枚以上積層する場合は、図６に示すようなスタック構造であってもよい。尚、スタック構造とは、半導体素子を複数積層したものである。
前記第１封止材１２は、例えば、エポキシ樹脂、フェノール樹脂硬化剤、硬化促進剤、無機充填材などを含む樹脂組成物の硬化物で構成される。
例えば、前記第１封止材１２は、エポキシ樹脂として、ビフェニル型エポキシ樹脂（ジャパンエポキシレジン社製、型番：ＹＸ−４０００、融点：１０５℃、エポキシ当量：１９０）、硬化剤として、ビフェニレン骨格を有するフェノールアラルキル樹脂（明和化成社製、型番：ＭＥＨ−７８５１ＳＳ、軟化点：６５℃、水酸基当量：２０３）、またフェノールノボラック樹脂（住友ベークライト社製、ＰＲ５１４７０、軟化点：１１０℃、水酸基当量：１０４）、無機充填材として、球状溶融シリカ（平均粒径：１２．５μｍ）を配合し、３本ロールを用いて混練／脱泡した後、表面温度が９５℃と２５℃の２軸ロールを用いて２０回混練し、得られた混練物シートを冷却後粉砕することにより封止材を得ることができる。
前記第１封止材１２の成形収縮率は、０．０５％〜０．６％であることが好ましく、さらに０．０６％〜０．５５％であることが好ましく、特に０．０７％〜０．５％であることが好ましい。これにより、常温における反りをより低減させることができ、下段パッケージである第２半導体パッケージとの接続信頼性を確保することができる。
また、前記第１封止材１２の２５０℃における弾性率は、特に限定されないが、４００ＭＰａ以上、１，２００ＭＰａ以下であることが好ましく、かつ２５０℃における熱膨張係数が２０ｐｐｍ以上、５０ｐｐｍ以下であることが好ましい。
次に、第１パッケージ基板１について説明する。
前記第１パッケージ基板１は、コア基板１５の上下面に樹脂層１５１が形成されてなる。
第１パッケージ基板１としては、コア基板の両面に回路形成、及び／またはスルーホール形成されたものを用いても良いし、図１及び図２に示すように、さらに樹脂層を積層したものを用いても良い。
前記樹脂層は、コア基板と電気的接続を図るべくビアホールが形成されていても良く、また樹脂層表面に導体回路が形成されていても良い。
さらに前記導体回路には、一般にプリント配線板に用いられるソルダーレジストが形成されていても良い。
本発明では、第１パッケージ基板１のコア基板１５の常温での弾性率が２６ＧＰａ以上であることが好ましい。これにより、第１半導体パッケージの反りを低減することができ、より、第１半導体パッケージと下段パッケージである第２半導体パッケージとの接続信頼性を向上させることができる。
より具体的には、前記弾性率は２６〜３５ＧＰａであることが好ましく、特に２８〜３３ＧＰａであることが好ましい。弾性率が前記範囲内であると、第１半導体パッケージの反りを低減することができ、より、第１半導体パッケージと下段パッケージである第２半導体パッケージとの接続信頼性が向上する。
ここで、弾性率は、例えば、３点曲げ試験で評価することができる。
また、コア基板１５の２５０℃における弾性率（Ｅｓ１）は、特に限定されないが、１５ＧＰａ以上であることが好ましく、特に１８ＧＰａ以上であることが好ましい。２５０℃での弾性率が前記範囲内であると、特に２５０℃における第１半導体パッケージの反りを低減することができ、より第１半導体パッケージと下段パッケージである第２半導体パッケージとの接続信頼性を確保することが可能となる。
第１パッケージ基板１を構成するコア基板１５の面内方向（ＸＹ方向）における熱膨張係数は、特に限定されないが、５０℃〜１００℃の熱膨張係数が１４ｐｐｍ以下であることが好ましく、特に１１ｐｐｍ以下であることが好ましい。面内方向における熱膨張係数が前記範囲内であると、特に第１半導体パッケージと第２半導体パッケージとの接続信頼性に優れる。
また、前記コア基板１５の厚み方向（ＸＺ方向）における熱膨張係数は、特に限定されないが、５０℃〜１００℃の熱膨張係数が３０ｐｐｍ以下であることが好ましく、特に２０ｐｐｍ以下であることが好ましい。厚み方向における熱膨張係数が前記範囲内であると、特に第１半導体パッケージと第２半導体パッケージとの接続信頼性に優れる。
ここで、熱膨張係数は、例えばＴＭＡ（熱機械分析）で評価することができる。
コア基板１５は、積層板に回路形成、及び／またはスルーホール形成したもの、または、プリプレグを硬化させ、無電解メッキ等の方法により樹脂表面に回路を形成したものを用いることができる。
前記積層板は、プリプレグを少なくとも１枚もしくは複数枚積層したものの上下両面のうち少なくとも一方に、金属箔を重ね、加熱、加圧することで得ることができる。前記加熱する温度は、特に限定されないが、１２０〜２３０℃が好ましく、特に１５０〜２１０℃が好ましい。また、前記加圧する圧力は、特に限定されないが、１〜５ＭＰａが好ましく、特に２〜４ＭＰａが好ましい。これにより、誘電特性、高温多湿化での機械的、電気的接続信頼性に優れた積層板を得ることができる。
前記金属箔は、特に限定されないが、例えば銅及び銅系合金、アルミ及びアルミ系合金、銀及び銀系合金、金及び金系合金、亜鉛及び亜鉛系合金、ニッケル及びニッケル系合金、錫及び錫系合金、鉄および鉄系合金等の金属箔が挙げられる。
前記プリプレグは、後述する樹脂組成物を基材に含浸させてなるものである。これにより、誘電特性、高温多湿下での機械的、電気的接続信頼性等の各種特性に優れたプリント配線板を製造するのに好適なプリプレグを得ることができる。
前記基材は、特に限定されないが、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、プリプレグの強度が向上し、吸水率を下げることができ、また熱膨張係数を小さくすることができる。
前記樹脂組成物を基材に含浸させる方法には、例えば、本発明の樹脂組成物を溶媒に溶解させて樹脂ワニスを調製し、基材を樹脂ワニスに浸漬する方法、各種コーターにより塗布する方法、スプレーにより吹き付ける方法などが挙げられる。これらの中でも、基材を樹脂ワニスに浸漬する方法が好ましい。これにより、シート状基材に対する樹脂組成物の含浸性を向上することができる。なお、基材を樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。
前記樹脂ワニスに用いられる溶媒は、前記樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系などが挙げられる。
前記樹脂ワニス中の固形分含有量は、特に限定されないが、４０〜８０重量％が好ましく、特に５０〜６５重量％が好ましい。これにより、樹脂ワニスの繊維基材への含浸性を更に向上できる。前記繊維基材に前記樹脂組成物を含浸させ、所定温度、例えば８０〜２００℃等で乾燥させることによりコア基板１５を得ることが出来る。
前記樹脂組成物は、例えば熱硬化性樹脂と充填材などで構成される。
前記熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂などのノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油などで変性した油変性レゾールフェノール樹脂などのレゾール型フェノール樹脂などのフェノール樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などのエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂などのトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、ノルボルネン系樹脂、シアネート樹脂、ベンゾシクロブテン樹脂、ビスマレイミドトリアジン樹脂などが挙げられる。
これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
またこれらの中でも、特に、エポキシ樹脂、シアネート樹脂（シアネート樹脂のプレポリマーを含む）、フェノール樹脂、ベンゾシクロブテン樹脂およびビスマレイミドトリアジン樹脂の中の少なくとも１種の熱硬化性樹脂が好ましい。これらの中でも最もシアネート樹脂が好ましい。これにより、コア基板１５の熱膨張係数を小さくすることができる。さらに、コア基板１５の電気特性（低誘電率、低誘電正接）、機械強度などにも優れる。
前記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱などの方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂などのビスフェノール型シアネート樹脂などを挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物などの難燃性を向上することができる。 ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。
前記ノボラック型シアネート樹脂としては、例えば式（１）で示されるものを使用することができる。
Figure 2011135034
前記式（１）で示されるノボラック型シアネート樹脂の平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜７が好ましい。平均繰り返し単位ｎが前記下限値未満であるとノボラック型シアネート樹脂は耐熱性が低下し、加熱時に低量体が脱離、揮発する場合がある。また、平均繰り返し単位ｎが前記上限値を超えると溶融粘度が高くなりすぎ、コア基板１５の成形性が低下する場合がある。
前記シアネート樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００が好ましく、特に６００〜３，０００が好ましい。重量平均分子量が前記下限値未満であるとコア基板１５を作製した場合にタック性が生じ、コア基板１５同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、重量平均分子量が前記上限値を超えると反応が速くなりすぎ、基板（特に回路基板）とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。
前記シアネート樹脂などの重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
また、特に限定されないが、前記シアネート樹脂は、１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
前記熱硬化性樹脂の含有量は、特に限定されないが、前記樹脂組成物全体の固形分基準で５〜５５重量％が好ましく、特に２０〜５０重量％が好ましい。含有量が前記下限値未満であるとコア基板１５を形成するのが困難となる場合があり、前記上限値を超えるとコア基板１５の強度が低下する場合がある。
前記熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、エポキシ樹脂（実質的にハロゲン原子を含まない）を用いることが好ましい。前記エポキシ樹脂としては、例えばビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などが挙げられる。
エポキシ樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
これらエポキシ樹脂の中でも特にアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性を向上させることができる。
前記アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂などが挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式（２）で示すことができる。
Figure 2011135034
前記式（２）で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜５が好ましい。平均繰り返し単位ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。
前記エポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の固形分基準で１〜５０重量％が好ましく、特に２〜４０重量％が好ましい。含有量が前記下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。
前記エポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。重量平均分子量が前記下限値未満であるとコア基板１５にタック性が生じる場合が有り、前記上限値を超えるとコア基板１５作製時、シート状基材への含浸性が低下し、均一な製品が得られない場合がある。
前記エポキシ樹脂の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
前記熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、フェノール樹脂を用いることが好ましい。前記フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂などが挙げられる。フェノール樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも特に、アリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
前記アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂などが挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば式（３）で示すことができる。
Figure 2011135034
前記式（３）で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位ｎは、特に限定されないが、１〜１２が好ましく、特に２〜８が好ましい。平均繰り返し単位ｎが前記下限値未満であると耐熱性が低下する場合がある。また、前記上限値を超えると他の樹脂との相溶性が低下し、作業性が低下する場合がある。
前述のシアネート樹脂（特にノボラック型シアネート樹脂）とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、反応性を容易に制御できる。
前記フェノール樹脂の含有量は、特に限定されないが、樹脂組成物全体の固形分基準で１〜５０重量％が好ましく、特に５〜４０重量％が好ましい。含有量が前記下限値未満であると耐熱性が低下する場合があり、前記上限値を超えると低熱膨張の特性が損なわれる場合がある。
前記フェノール樹脂の重量平均分子量は、特に限定されないが、重量平均分子量４．０×１０２〜１．８×１０４が好ましく、特に、５．０×１０２〜１．５×１０４が好ましい。重量平均分子量が前記下限値未満であるとコア基板１５にタック性が生じる場合が有り、前記上限値を超えるとコア基板１５作製時、シート状基材への含浸性が低下し、均一な製品が得られない場合がある。
前記フェノール樹脂の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
更に、前記シアネート樹脂（特にノボラック型シアネート樹脂）と前記フェノール樹脂（アリールアルキレン型フェノール樹脂、特にビフェニルジメチレン型フェノール樹脂）と前記エポキシ樹脂（アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂）との組合せを用いて基板（特に、プリント配線板）を作製した場合、特に優れた寸法安定性を得ることが出来る。
また、前記樹脂組成物は、無機充填材を含むことが好ましい。これにより、コア基板１５を薄膜化（厚さ０．０１ｍｍ以下）にしても強度に優れることができる。さらに、コア基板１５の低熱膨張化を向上することもできる。
前記無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカなどの酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物、チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。
無機充填材として、これらの中の１種類を単独で用いることもできるし、２種類以上を併用したりすることもできる。これらの中でも特に、シリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。その形状は破砕状、球状があるが、繊維基材への含浸性を確保するために樹脂組成物の溶融粘度を下げるには球状シリカを使うなど、その目的にあわせた使用方法が採用される。
前記無機充填材の平均粒子径は、特に限定されないが、０．０１〜５μｍが好ましく、特に０．１〜２μｍが好ましい。無機充填材の粒子径が前記下限値未満であるとワニスの粘度が高くなるため、コア基板１５作製時の作業性に影響を与える場合がある。また、前記上限値を超えると、ワニス中で無機充填材の沈降などの現象が起こる場合がある。この平均粒子径は、例えば粒度分布計（ＨＯＲＩＢＡ製、ＬＡ−５００）により測定することができる。
また前記無機充填材は、特に限定されないが、平均粒子径が単分散の無機充填材を用いることもできるし、平均粒子径が多分散の無機充填材を用いることができる。さらに平均粒子径が単分散および／または、多分散の無機充填材を１種類または２種類以上を併用したりすることもできる。
更に平均粒子径５μｍ以下の球状シリカ（特に球状溶融シリカ）が好ましく、特に平均粒子径０．０１〜２μｍの球状溶融シリカが好ましい。これにより、無機充填材の充填性を向上させることができる。
前記無機充填材の含有量は、特に限定されないが、樹脂組成物全体の固形分基準で２０〜８０重量％が好ましく、特に３０〜７０重量％が好ましい。含有量が前記範囲内であると、特に低熱膨張、低吸水とすることができる。
前記樹脂組成物は、特に限定されないが、カップリング剤を用いることが好ましい。前記カップリング剤は、前記熱硬化性樹脂と、前記無機充填材との界面の濡れ性を向上させることにより、基材に対して熱硬化性樹脂などおよび無機充填材を均一に定着させることができ、樹脂組成物を用いた以下に説明する積層板は、耐熱性、特に吸湿後の半田耐熱性に優れるものとなる。
前記カップリング剤としては、通常用いられるものなら何でも使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる１種以上のカップリング剤を使用することが好ましい。これにより、無機充填材の界面との濡れ性を高くすることができ、それによって樹脂組成物を用いた前記積層板は、耐熱性に優れるものとなる。
前記カップリング剤の含有量は、前記無機充填材の比表面積に依存するので特に限定されないが、無機充填材１００重量部に対して０．０５〜３重量部が好ましく、特に０．１〜２重量部が好ましい。含有量が前記下限値未満であると無機充填材を十分に被覆できないため、積層板の耐熱性を向上する効果が低下する場合があり、前記上限値を超えると反応に影響を与え、積層板の曲げ強度などが低下する場合がある。
前記樹脂組成物には、必要に応じて硬化促進剤を用いても良い。前記硬化促進剤としては公知の物を用いることができる。例えばナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト（ＩＩ）、トリスアセチルアセトナートコバルト（ＩＩＩ）などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタンなどの３級アミン類、２−フェニル−４−メチルイミダゾール、２−エチル−４−エチルイミダゾール、２−フェニル−４−メチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシイミダゾール、２−フェニル−４，５−ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールＡ、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸など、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて１種類を単独で用いることもできるし、これらの誘導体も含めて２種類以上を併用したりすることもできる。
前記硬化促進剤の含有量は、特に限定されないが、前記樹脂組成物全体の固形分基準で０．０５〜５重量％が好ましく、特に０．２〜２重量％が好ましい。含有量が前記下限値未満であると硬化を促進する効果が現れない場合があり、前記上限値を超えるとコア基板１５の保存性が低下する場合がある。
前記樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂などの熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体などのポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマーなどの熱可塑性エラストマー、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエンなどのジエン系エラストマーを併用しても良い。
また、前記樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤などの上記成分以外の添加物を添加しても良い。
また、前記樹脂組成物で用いられる熱硬化性樹脂などは、実質的にハロゲン原子を含まないものであることが好ましい。これにより、ハロゲン化合物を用いることなく、難燃性を付与することができる。
ここで、実質的にハロゲン原子を含まないとは、例えばエポキシ樹脂中のハロゲン原子の含有量が０．１５重量％以下（ＪＰＣＡ−ＥＳ０１−２００３）のものをいう。
次に、樹脂層１５１について説明する。
上述したコア基板１５の両面には、さらに樹脂層１５１を設けてもよい。
前記樹脂層１５１の厚さは、特に限定されないが、５〜１００μｍであることが好ましく、さらに好ましくは１０〜８０μｍである。これにより、内層回路の凹凸の充填性に優れると共に、好適な絶縁層厚さを確保することができる。
また、このような樹脂層１５１は、基材に上述の樹脂組成物が含浸されたもの、すなわちプリプレグを用いることもできる。これにより、樹脂層１５１の熱膨張係数を小さくすることができ、それにより反りを低減することができる。この場合、基材としては、有機繊維基材やガラス繊維基材などが好ましい。これにより、低い熱膨張係数と加工性とのバランスに優れる。
前記基材の厚さは、１μｍ以上、５０μｍ以下が好ましい。前記下限値未満の場合は、プリプレグの強度が低くなり、前記上限値より大きいと、レーザー加工、またはドリル加工が難しい場合がある。
前記樹脂層１５１としては、前述のコア基板１５に用いることができるプリプレグを用いることができるほか、樹脂シートを積層したものを用いても良い。
前記樹脂シートは、前記プリプレグの製造に用いる樹脂組成物からなる樹脂層をキャリアフィルム、又は金属箔上に形成することにより得られる。まず、樹脂層を形成する樹脂組成物を、アセトン、メチルエチルケトン、メチルイソブチルケトン、トルエン、酢酸エチル、シクロヘキサン、ヘプタン、シクロヘキサンシクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系、アニソール等の有機溶剤中で、超音波分散方式、高圧衝突式分散方式、高速回転分散方式、ビーズミル方式、高速せん断分散方式、および自転公転式分散方式などの各種混合機を用いて溶解、混合、撹拌して樹脂ワニスを作製する。上記樹脂ワニス中の固形分含有量としては特に限定されないが、３０〜８０重量％が好ましく、特に４０〜７０重量％が好ましい。
前記樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスを基材に塗工した後、これを乾燥する方法、樹脂ワニスをスプレー装置で基材に噴霧塗工した後、乾燥する方法、などが挙げられる。
これらの中でも、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスを基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な厚さを有する樹脂層を効率よく製造することができる。
前記樹脂シートの製造に用いる樹脂組成物は、前記プリプレグの製造に用いる樹脂組成物を用いることができるが、樹脂シートとして用いる場合は、特に製膜性の観点から、製膜性樹脂を含有することが好ましい。これにより、樹脂シートをコア基板に積層し、樹脂層１５１の形成することが容易になり、作業性を向上することができる。
前記製膜性樹脂としては、例えば、フェノキシ系樹脂、ビスフェノールＦ系樹脂、オレフィン系樹脂などが挙げられる。
前記製膜性樹脂として、これらの中の誘導体も含めて１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも、フェノキシ系樹脂が好ましい。これにより、耐熱性および難燃性を向上させることができる。
前記フェノキシ系樹脂としては、例えばビスフェノールＡ骨格を有するフェノキシ樹脂、ビスフェノールＦ骨格を有するフェノキシ樹脂、ビスフェノールＳ骨格を有するフェノキシ樹脂、ビスフェノールＭ骨格を有するフェノキシ樹脂、ビスフェノールＰ骨格を有するフェノキシ樹脂、ビスフェノールＺ骨格を有するフェノキシ樹脂などのビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、アントラセン骨格を有するフェノキシ樹脂、フルオレン骨格を有するフェノキシ樹脂、ジシクロペンタジエン骨格を有するフェノキシ樹脂、ノルボルネン骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂、アダマンタン骨格を有するフェノキシ樹脂などが挙げられる。
またフェノキシ樹脂として、これら中の骨格を複数種類有した構造を用いることもできるし、それぞれの骨格の比率が異なるフェノキシ樹脂を用いることもできる。さらに異なる骨格のフェノキシ樹脂を複数種類用いることもできるし、異なる重量平均分子量を有するフェノキシ樹脂を複数種類用いたり、それらのプレポリマーを併用したりすることもできる。
これらの中でも、ビフェニル骨格と、ビスフェノールＳ骨格とを有するフェノキシ樹脂を用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができるとともに、ビスフェノールＳ骨格により、多層プリント配線板を製造する際のメッキ金属の付着性を向上させることができる。
また、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するフェノキシ樹脂を用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。さらに、前記ビフェニル骨格とビスフェノールＳ骨格とを有するフェノキシ樹脂と、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するフェノキシ樹脂とを併用してもよい。
前記製膜性樹脂の分子量は、特に限定されないが、重量平均分子量が１．０×１０３〜１．０×１０５であることが好ましく、さらに１．０×１０４〜６．０×１０４であることが好ましい。
前記製膜性樹脂の重量平均分子量が、前記下限値未満であると、製膜性を向上させる効果が充分でない場合がある。一方、前記上限値を超えると、製膜性樹脂の溶解性が低下する場合がある。製膜性樹脂の重量平均分子量を前記範囲内とすることにより、これらの特性のバランスを優れたものとすることができる。
製膜性樹脂の含有量は、特に限定されないが、樹脂組成物全体の固形分基準で１〜４０重量％であることが好ましく、さらに５〜３０重量％であることが好ましい。
製膜性樹脂の含有量が、前記下限値未満であると、製膜性を向上させる効果が充分でないことがある。一方、前記上限値を超えると、相対的にシアネート樹脂の含有量が少なくなるため、低熱膨張性を付与する効果が低下することがある。製膜性樹脂の含有量を前記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
また、前記樹脂シートの製造に用いる樹脂組成物は、前記コア基板を構成する樹脂組成物と同様に、カップリング剤、硬化促進剤、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤などの上記成分以外の添加物を添加しても良い。
また、前記樹脂シートの製造に用いる樹脂組成物で用いられる熱硬化性樹脂などは、実質的にハロゲン原子を含まないものであることが好ましい。これにより、ハロゲン化合物を用いることなく、難燃性を付与することができる。
ここで、実質的にハロゲン原子を含まないとは、例えばエポキシ樹脂中のハロゲン原子の含有量が０．１５重量％以下（ＪＰＣＡ−ＥＳ０１−２００３）のものをいう。
なお、前記樹脂層１５１においては、硬化促進剤としてイミダゾール化合物を用いることが特に好ましい。これにより、吸湿半田耐熱性を向上させることができる。そして、上記イミダゾール化合物は、特に限定されないが、上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分との相溶性を有することが望ましい。ここで、上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分との相溶性を有するとは、イミダゾール化合物を前記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分と混合、あるいは、イミダゾール化合物を前記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分と有機溶剤とともに混合した場合に、実質的に分子レベルまで溶解、または、それに近い状態まで分散することができるような性状を指すものである。
このようなイミダゾール化合物を用いることにより、シアネート樹脂やエポキシ樹脂の反応を効果的に促進させることができ、また、イミダゾール化合物の配合量を少なくしても同等の特性を付与することができる。
さらに、このようなイミダゾール化合物を用いた樹脂組成物は、樹脂成分との間で微小なマトリックス単位から高い均一性で硬化させることができる。これにより、樹脂層１５１の絶縁性、耐熱性を高めることができる。
前記イミダゾール化合物としては、例えば、１−ベンジル−２−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール、２−エチル−４−メチルイミダゾール、２，４−ジアミノ−６−〔２’−メチルイミダゾリル−（１’）〕−エチル−ｓ−トリアジン、２，４−ジアミノ−６−（２’−ウンデシルイミダゾリル）−エチル−ｓ−トリアジン、２，４−ジアミノ−６−〔２’−エチル−４−メチルイミダゾリル−（１’）〕−エチル−ｓ−トリアジン、２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾールなどを挙げることができる。
これらの中でも、１−ベンジル−２−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、および、２−エチル−４−メチルイミダゾールから選ばれるイミダゾール化合物であることが好ましい。これらのイミダゾール化合物は、特に優れた相溶性を有することで、均一性の高い硬化物が得られるとともに、微細かつ均一な粗化面を形成することができるので、微細な導体回路を容易に形成することができるとともに、樹脂層に高い耐熱性を発現させることができる。
前記イミダゾール化合物の含有量としては特に限定されないが、前記シアネート樹脂とエポキシ樹脂との合計に対して、０．０１〜５重量％が好ましく、特に０．０５〜３重量％が好ましい。これにより、特に樹脂層の耐熱性を向上させることができる。
そして、このような樹脂組成物で構成された樹脂層１５１は、例えば、過マンガン酸塩、重クロム酸塩などの酸化剤を用いて表面の粗化処理を行うと、粗化処理後の樹脂層表面に均一性の高い微小な凹凸形状を多数形成することができる。
このような粗化処理後の樹脂層表面に金属メッキ処理を行うと、粗化処理面の平滑性が高いため、微細な導体回路を精度よく形成することができる。また、微小な凹凸形状によりアンカー効果を高め、樹脂層とメッキ金属との間に高い密着性を付与することができる。
前記コア基板１５の上下面に前記樹脂層１５１が形成されてなる第１パッケージ基板１は、ＰｏＰ構造の半導体装置のトップ基板として好適に用いることができるものである。ＰｏＰ構造の半導体装置のトップ基板は、下段パッケージである第２半導体パッケージ２との接続信頼性のため、通常の半導体パッケージに用いられる基板よりも反りが小さいことが要求されるが、上述したような第１パッケージ基板１は常温における基板の反りが特に小さいためＰｏＰ構造の半導体装置のトップ基板として好適に用いることができる。
（第２半導体パッケージ）
次に、第２半導体パッケージについて説明する。
図３に第２半導体パッケージの一例の断面図を示す。第２半導体パッケージは、第２パッケージ基板２に第２半導体素子２２を、例えばダイアタッチフィルムなどを介して接合し、第２半導体素子２２の機能面（図３中の上側面）と、第２パッケージ基板２の回路配線部２４とをボンディングワイヤ２３で電気的に接続した後、第２半導体素子２２の上部および／または側面を覆うように第２封止材２２で封止することにより得られる。
また、第２パッケージ基板２の下側の面（図３中の下側面）には、２次実装するための半田バンプ２７が形成されている。第２パッケージ基板２の上面と下面とは、スルーホールに導電層等を形成することにより電気的に接続されている。
第２パッケージ基板２も、通常用いるプリント配線板同様、ソルダーレジストで回路を覆われていても良い。また、マザーボードとの接続、第１半導体パッケージとの接続を考慮し、所定の箇所は、接続部が露出するようにすることもできる。
第２半導体素子を第２パッケージ基板に搭載する方法は、図３に示される形態となるような方法に限定されず、ワイヤボンディング又はフリップチップ実装によって半導体素子とパッケージ基板とを接続し、パッケージ全体を封止材によって封止する方法、ワイヤボンディング又はフリップチップ実装によって半導体素子とパッケージ基板とを接続し、パッケージの一部を封止材によって封止する方法、及び、封止材を用いず、フリップチップ実装によって半導体素子をパッケージ基板に搭載する方法等が挙げられる。
ワイヤボンディングとは、金または銅などにより形成されたワイヤの端部を圧着によって接続する手法のことである。
フリップチップ実装とは、半導体素子の回路配線部をパッケージ基板に対向する向きに設置し、パッケージ基板に半導体素子を接合し、パッケージ基板と半導体素子とを両者の間に設けられた半田バンプにより電気的に接続する方法である。
封止材によって封止された半導体パッケージを得る方法としては、特に限定されないが、例えば個片封止及びＭＡＰ方式等が挙げられる。個片封止では、あらかじめ個片化されたパッケージ基板等の片側に１つ又は複数の半導体素子を搭載し、封止材によって半導体素子の上部及び／又は側面が覆われるように、半導体パッケージの全体又は一部を封止する。ＭＡＰ方式では、パッケージ基板等の片側に複数の半導体素子を搭載し、封止樹脂で一括封止して複数の半導体パッケージを一体に成形した後、これらをダイシングにより個片化する。ＭＡＰ方式では、半導体パッケージの全体が封止材によって覆われ、かつパッケージ基板と半導体素子との間に封止樹脂が介在する。
尚、個片封止及びＭＡＰ方式のいずれの場合においても、半導体素子とパッケージ基板との接続は特に限定されず、ワイヤボンディング及びフリップチップ実装のどちらでもよい。
また、パッケージの一部を封止材によって封止する場合においては、少なくとも半導体素子の上部及び／又は側面が覆われていることが必要であり、さらに、半導体素子とパッケージ基板とをワイヤボンディングによって接続する場合には、用いるボンディングワイヤが覆われている必要がある。
具体的には、半導体素子とパッケージ基板とをダイアタッチフィルムで接着し、ワイヤボンディングにより電気的に接続し、パッケージの一部を封止する個片封止型パッケージの場合（図３）や、フリップチップ実装で半導体素子をパッケージ基板に搭載し、パッケージ全体を封止するＭＡＰ型パッケージの場合（図４）や、フリップチップ実装で半導体素子をパッケージ基板に搭載し、封止材による封止をしない場合（図５）等がある。パッケージ全体を封止するパッケージの場合については、例えば接合の為の半田やＣｕピラーを封止する前にあらかじめ基板上に配置させ、封止後にＣＯ２レーザーや研磨などにより封止材を除去することで導通を確保することができる。
尚、第２半導体パッケージに用いられる第２封止材としては、第１半導体パッケージに用いられる第１封止材を構成するものと同様のものを使用することができる。
また、前記第２半導素子２１は、前記第２パッケージ基板２に接合する際に、１枚のみ搭載してもよいし、２枚以上搭載してもよく、２枚以上搭載する場合はスタック構造であってもよい。
第２パッケージ基板２の厚さは、特に限定されないが、ワイヤボンディングによって第２半導体素子２１を第２パッケージ基板２に搭載する場合は、０．３５ｍｍ以下であることが好ましく、特に０．１〜０．３ｍｍであることが好ましい。フリップチップ実装によって第２半導体素子２１を第２パッケージ基板２に搭載する場合は、０．５５ｍｍ以下であることが好ましく、特に０．１５〜０．５ｍｍであることが好ましい。
第２パッケージ基板２の厚さが前記範囲内であると、半導体パッケージの反りを低減することができ、より接続信頼性を確保することが可能となる。
第２半導体素子の厚さは、特に限定されないが、ワイヤボンディングによって第２半導体素子２１を第２パッケージ基板２に搭載する場合は、１０〜１００μｍであることが好ましい。フリップチップ実装によって第２半導体素子２１を第２パッケージ基板に搭載する場合は、５０〜２００μｍであることが好ましい。第２半導体素子２１の厚さが前記範囲内であると、特に上段パッケージとの接続信頼性に優れる。
第２半導体素子２１のサイズは、特に限定されないが、６〜１０ｍｍであることが好ましい。第２半導体素子２１のサイズが前記範囲内であると、特に上段パッケージとの接続信頼性に優れる。
前記第２半導体パッケージの厚さは、特に限定されないが、０．７ｍｍ以下であることが好ましく、特に０．２〜０．６５ｍｍであることが好ましい。厚さが前記範囲内であると、半導体パッケージの反りを低減することができ、より接続信頼性を確保することが可能となる。
前記第２半導体パッケージのサイズは、特に限定されないが、１５ｍｍ以下であることが好ましく、特に１４ｍｍ以下であることが好ましい。サイズが前記範囲内であると、半導体パッケージの反りを低減することができ、より接続信頼性を確保することが可能となる。
前記第２パッケージ基板２は、コア基板２５の上下面に樹脂層２５１が形成されてなる。
コア基板２５としては、第１パッケージ基板１が有するコア基板１５を構成するものと同様のものを使用することができる。
コア基板２５の常温での弾性率は、特に限定されないが、２６以上、具体的には、２６〜３５が好ましく、とくに２８〜３３ＧＰａであることが好ましい。弾性率が前記範囲内であると、特に上段パッケージとの接続信頼性に優れる。
コア基板２５の面内方向（ＸＹ方向）における熱膨張係数は、特に限定されないが、５０℃〜１００℃の熱膨張係数が１４ｐｐｍ以下であることが好ましく、特に１１ｐｐｍ以下であることが好ましい。
また、前記コア基板２５の厚み方向（ＸＺ方向）における熱膨張係数は、特に限定されないが、５０℃〜１００℃の熱膨張係数が３０ｐｐｍ以下であることが好ましく、特に２０ｐｐｍ以下であることが好ましい。
面内方向における熱膨張係数及び厚み方向における熱膨張係数が前記範囲内であると、特に上段パッケージとの接続信頼性に優れる。
尚、熱膨張係数は、例えばＴＭＡ（熱機械分析）で評価することができる。
樹脂層２５１としては、第１パッケージ基板１が有する樹脂層１５１を構成するものと同様のものを使用することができる。
（半導体装置）
上述したような第１半導体素子１１が搭載された第１パッケージ基板１を封止材１２にて第１半導体素子１１の上部および／または側面が完全に覆われた第１半導体パッケージと、第２半導体素子２１が搭載された第２パッケージ基板２を封止材２２にて第２半導体素子２１の上部および／または側面が覆われた第２半導体パッケージと、を接合して半導体装置１００を得ることができる（図１）。
第１半導体パッケージと、第２半導体パッケージとは、例えば図１に示すような半田バンプ３を介して接合される。ここで、本発明では、ＰｏＰ構造を有する半導体装置の上側のトップ基板として上述したような第１パッケージ基板１を用いているので、第１半導体パッケージ反りによる半導体装置の組立て歩留まりを向上することができるものである。すなわち、第１半導体素子１１の厚さ（ｔｃ）と第１封止材１２の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）および第１半導体素子の上側の封止材の厚さ（ｔｍ１）、コア基板１５の厚さ（ｔｓ）と第１封止材１２の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）およびコア基板１５の厚さならびにコア基板１５の常温での弾性率が上述したような範囲にある場合、第１半導体素子１１、第１封止材１２および第１パッケージ基板１のコア基板１５が第１半導体パッケージの反りに対する影響が大きくなることを見出し、それらを制御することにより半導体装置の組立て歩留まり、第１半導体パッケージと第２半導体パッケージとの接続信頼性を向上することができるものである。
以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
１． 第１パッケージ基板および第１半導体パッケージの製造
１．１ コア基板
（Ａ）エポキシ樹脂としてビフェニルアラルキル型ノボラックエポキシ樹脂（日本化薬社製、ＮＣ−３０００）１４．０重量部、（Ｂ）硬化剤としてビフェニルジメチレン型フェノール樹脂（日本化薬株式会社製、ＧＰＨ−１０３）１０．８重量部、ノボラック型シアネート樹脂（ロンザジャパン株式会社製、プリマセットＰＴ−３０）２４．６重量部、をメチルエチルケトンに溶解、分散させた。さらに、（Ｃ）無機充填材として球状溶融シリカ（アドマテックス社製、ＳＯ−２５Ｒ、平均粒径０．５μｍ）４９．８重量部とカップリング剤（日本ユニカー社製、Ａ１８７）０．２重量部、（Ｄ）着色剤としてアントラキノン系化合物を含む染料（日本化薬社製、Ｋａｙａｓｅｔ Ｂｌａｃｋ Ａ−Ｎ）０．６重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
次に、上述の樹脂ワニスをガラス織布（Ｅガラスで構成されている平織りの基材、厚さ４２μｍ、縦糸の織密度５４本／インチ、横糸の織密度５４本／インチ、日東紡績社製、ＷＥＡ−１０７８、室温から２５０℃での熱膨張係数６ｐｐｍ／℃）に含浸し、１５０℃の加熱炉で２分間乾燥してワニス固形分（プリプレグ中に樹脂とシリカの占める割合）が約６０％のプリプレグを得た。
得られたプリプレグを１枚、両面に１２μｍの銅箔を重ねて、圧力４ＭＰａ、温度２００℃で２時間加熱加圧成形することによって０．０６ｍｍのコア基板（面内方向熱膨張係数１１ｐｐｍ、厚み方向熱膨張係数１６ｐｐｍ）を得た。
１．２ 樹脂層
コア基板の形成で用いた樹脂ワニスを、ガラス織布（ＷＥＡ−１０３７、厚さ２４μｍ、日東紡績社製）に含漬し、１５０℃の加熱炉で２分間乾燥して、ワニス固形分（プリプレグ中に樹脂とシリカの占める割合）が約７２％のプリプレグを得た。当該プリプレグを樹脂層とした。
１．３ 第１パッケージ基板の製造
コア基板の所定の位置に、ドリル若しくはレーザーによりスルーホール形成した。次にセミアディティブ工法により、スルーホール中の導体層、さらには回路配線層を形成した。前記回路配線層を形成後、前記１．２で得られた樹脂層を１枚重ね、両面に３μｍのキャリア付銅箔（三井金属社製、ＭＴＥｘ）を重ねて、圧力４ＭＰａ、温度２００℃で２時間加熱加圧成形することによって、積層板を得た。その後、キャリア箔を除去し、エッチングにより回路配線層を形成した後、当該回路配線層上にソルダーレジスト膜を形成することで第１パッケージ基板（サイズ１４×１４ｍｍ、厚さ０．１７ｍｍ）を得た。
１．４ 第１半導体パッケージの製造
上記作製した第１パッケージ基板に第１半導体素子（サイズ１０×１０ｍｍ、厚さ０．２ｍｍ）を、ダイアタッチフィルム（住友ベークライト社製、品番：スミライトＩＢＦ−３０２１）を介して接合し、第１半導体素子と、第１パッケージ基板とをボンディングワイヤで電気的に接続した後、第１半導体素子の上部および側面を覆うように第１封止材で封止し、第１半導体パッケージとした。
その際、前記第１封止材の厚さ（ｔｍ）は３５０μｍ、前記第１半導体素子の厚さ（ｔｃ）は２００μｍであり、前記第１半導体素子の厚さ（ｔｃ）と、前記第１封止材の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）が０．５７であった。第１半導体素子上側の封止材の厚さ（ｔｍ１）が１５０μｍであった。前記コア基板の厚さ（ｔｓ）が６０μｍであり、前記コア基板の厚さ（ｔｓ）と、前記第１封止材の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）が０．１７であった。
前記第１封止材は、オルソクレゾールノボラック型エポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＬＯＮ Ｎ−６６０、エポキシ当量２１０、軟化点６２℃）８．８６重量部、フェノールノボラック樹脂（住友ベークライト（株）製、ＰＲ−ＨＦ−３、水酸基当量１０４、軟化点８０℃）４．２４重量部、溶融球状シリカ（平均粒径３０μｍ）８６．００重量部、トリフェニルホスフィン０．３０重量部、Ｎ−フェニル０．１０重量部、γ−アミノプロピルトリエトキシシラン０．１０重量部、離型剤（モンタン酸エステルワックス（クラリアントジャパン（株）製、リコルブＷＥ−４））０．１０重量部、着色剤（カーボンブラック）０．３０重量部をミキサーにて常温混合し、８０〜１００℃の加熱ロールで溶融混練し、冷却後粉砕し、エポキシ樹脂組成物を得た。
前記第１封止材の成形は、低圧トランスファー成形機を用い、１７５℃、成形圧６．９ＭＰａ、保圧時間１２０秒の条件で行った。
前記第１封止材の収縮率は０．３５％であった。
２． 第２パッケージ基板および第２半導体パッケージの製造
次に、第２パッケージ基板として前述と同様のコア基板の回路配線層形成後、回路配線層を薬液により粗化し、前述の樹脂層を真空プレスした。その樹脂層の所定の位置に、レーザーによりビアホール形成した。次に、セミアディティブ工法により、ビアホール中の導体層、さらには回路配線層を形成した。回路配線層粗化、真空プレス、ビアホール形成工程、導体層および回路配線層形成工程を繰り返すことで、複数の絶縁層と、複数の回路配線層とを有する多層板となり、その後回路配線層上にソルダーレジスト膜を形成することで第２パッケージ基板（サイズ１４×１４ｍｍ、厚さ０．２７ｍｍ、４層板）を得た。
この第２パッケージ基板に第２半導体素子（サイズ７×７ｍｍ、厚さ０．１ｍｍ）をダイアタッチフィルム（住友ベークライト社製、品番：スミライトＩＢＦ−３０２１）を介して接合し、第２半導体素子と、第２パッケージ基板とをボンディングワイヤで電気的に接続した後、第２半導体素子の上部および側面を封止するように第２半導体パッケージの一部を第２封止材（前記第１封止材と同様の封止材）で覆い、第２半導体パッケージを得た。
３． ＰｏＰ構造の半導体装置の製造
前述の第１半導体パッケージの下面（ＢＧＡ面）に半田ボールを形成した後、転写工程によりフラックスを供給した。第２半導体パッケージを、前記第１半導体パッケージがトップ基板となるように配置して、２５０℃のリフローを通し半田接続することで、ＰｏＰ構造の半導体装置を得た。
（実施例２）
第１封止材の厚さ（ｔｍ）を２５０μｍ、第１半導体素子の厚さ（ｔｃ）を１００μｍに変え、第１半導体素子の厚さ（ｔｃ）と第１封止材の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）を０．４０、コア基板の厚さ（ｔｓ）と第１封止材の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）を０．２４にした以外は、実施例１と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（実施例３）
第１封止材の厚さ（ｔｍ）を４５０μｍ、第１半導体素子の厚さ（ｔｃ）を３００μｍに変え、第１半導体素子の厚さ（ｔｃ）と第１封止材の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）を０．６７、コア基板の厚さ（ｔｓ）と第１封止材の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）を０．１３にした以外は、実施例１と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（実施例４）
第１封止材の厚さ（ｔｍ）を４５０μｍ、第１半導体素子の厚さ（ｔｃ）を２００μｍに変え、第１半導体素子の厚さ（ｔｃ）と第１封止材の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）を０．４４、コア基板の厚さ（ｔｓ）と第１封止材の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）を０．１３にし、第１半導体素子上側の封止材の厚さ（ｔｍ１）を２５０μｍに変えた以外は、実施例１と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（実施例５）
第１封止材の厚さ（ｔｍ）を５００μｍ、第１半導体素子の厚さ（ｔｃ）を３００μｍに変え、第１半導体素子の厚さ（ｔｃ）と第１封止材の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）を０．６０にし、コア基板の厚さ（ｔｓ）と第１封止材の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）を０．１２にし、第１半導体素子上側の封止材の厚さ（ｔｍ１）を２００μｍに変えた以外は、実施例１と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（実施例６）
第２半導体素子のサイズが１０ｍｍ×１０ｍｍであり、第２半導体パッケージをＭＡＰ方式によって製造した以外は、実施例１と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。第２コア基板の面内方向熱膨張係数は５ｐｐｍであり、厚み方向熱膨張係数は１２ｐｐｍであった。
尚、ＭＡＰ方式によって製造した前記第２半導体パッケージは、基板（サイズ１０７ｍｍ×６１ｍｍ）上の４７ｍｍ×８９ｍｍのエリアに封止し、それをダイシングすることで１４ｍｍ×１４ｍｍのパッケージを得た。
（実施例７）
第２半導体素子のサイズが８ｍｍ×８ｍｍであり、第２半導体パッケージを製造する際に、封止なしで、フリップチップ（ＦＣ）実装によって第２半導体素子を第２パッケージ基板に搭載した以外は、実施例１と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（比較例１）
第１パッケージ基板のコア基板及び第２パッケージ基板のコア基板を日立化成工業社製のＣＬ−Ｅ−６７９ＦＧ（２５℃における弾性率を２３ＧＰａ、２５０℃における弾性率を９ＧＰａ、面内方向熱膨張率を１５ｐｐｍ、厚み方向熱膨張率を３２ｐｐｍ）に変えた以外は実施例１と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（比較例２）
第１パッケージ基板のコア基板及び第２パッケージ基板のコア基板をＣＬ−Ｅ−６７９ＦＧ（日立化成工業社製）に変えた以外は実施例２と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（比較例３）
第１パッケージ基板のコア基板及び第２パッケージ基板のコア基板をＣＬ−Ｅ−６７９ＦＧ（日立化成工業社製）に変えた以外は実施例３と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（比較例４）
第１パッケージ基板のコア基板及び第２パッケージ基板のコア基板をＣＬ−Ｅ−６７９ＦＧ（日立化成工業社製）に変えた以外は実施例４と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（比較例５）
第１パッケージ基板のコア基板及び第２パッケージ基板のコア基板をＣＬ−Ｅ−６７９ＦＧ（日立化成工業社製）に変えた以外は実施例５と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（比較例６）
第１パッケージ基板のコア基板及び第２パッケージ基板のコア基板をＣＬ−Ｅ−６７９ＦＧ（日立化成工業社製）に変えた以外は実施例６と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
（比較例７）
第１パッケージ基板のコア基板及び第２パッケージ基板のコア基板をＣＬ−Ｅ−６７９ＦＧ（日立化成工業社製）に変えた以外は実施例７と同様に第１半導体パッケージ、第２半導体パッケージ、及びＰｏＰ構造の半導体装置を作製した。
各実施例および比較例で得られたコア基板及び封止材の各物性値の測定は以下の方法で行った。得られた結果を表１及び表２に示す。
（１）コア基板の弾性率
前記実施例及び比較例で得られたコア基板の銅箔を全面エッチングし、１５ｍｍ×２０ｍｍの試験片を作製し、島津製作所社製オートグラフＡＧ−ＩＳを用い３点曲げ試験により弾性率を求めた。
測定条件は、ヘッドスピード０．５ｍ／ｍｉｎ、支点距離２ｍｍとし、５℃／分で２０℃〜３００℃まで昇温させ、２５℃、及び２５０℃の弾性率を測定した。
（２）コア基板の線熱膨張率
前記実施例及び比較例で得られたコア基板の銅箔を全面エッチングし、５ｍｍ×２０ｍｍの試験片を作製し、ＴＭＡ装置（ＴＡインスツルメント社製）を用いて５℃／分の条件で、５０℃〜１００℃における面内方向（ＸＹ方向）の線膨張係数、及び厚み方向（ＸＺ方向）の線膨張係数を測定した。
（３）封止材の収縮率
トランスファー成形機を用いて、金型温度１７５℃、成形圧力９．８ＭＰａ、硬化時間１２０秒の条件下で、前記エポキシ樹脂組成物を注入成形して、直径１００ｍｍ、厚さ３ｍｍの試験片を作製した。１７５℃での金型キャビティの内径寸法と、室温（２５℃）での試験片の外径寸法とを測定し、下記式（イ）により収縮率を算出した。
収縮率（％）＝｛（１７５℃での金型キャビティの内径寸法）−（２５℃での円盤の硬化物の外径寸法）｝／（１７５℃での金型キャビティの内径寸法）×１００（％） 式（イ）
各実施例および比較例で得られた第１半導体パッケージ、第２半導体パッケージ及び半導体装置について、以下の評価を行った。得られた結果を表１及び表２に示す。
１．第１半導体パッケージ及び第２半導体パッケージの反り
前記実施例および比較例で作製した第１半導体パッケージ及び第２半導体パッケージの反りは、温度可変レーザー三次元測定機（ＬＳ２００−ＭＴ１００ＭＴ５０：株式会社ティーテック社製）を用いて、常温における半導体パッケージの反りの測定を行った。測定範囲は１３ｍｍ×１３ｍｍの範囲で、半導体素子搭載面とは反対側のＢＧＡ面にレーザーを当てて測定を行い、レーザーヘッドからの距離が、最遠点と最近点の差を反りとした。
２．半導体装置のマザーボード実装性
半導体装置のマザーボード実装性は、前記実施例及び比較例で作製した半導体装置をマザーボード実装後にフライングチェッカー（１１１６Ｘ−ＹＣハイテスタ：ＨＩＯＫＩ社製）で評価した。１００箇所導通試験し、断線した箇所を調べた。各符号は、以下の通りである。
◎：断線箇所が無かった。
○：断線箇所が１〜１０箇所であった。
△：断線箇所が１１〜５０箇所であった。
×：断線箇所が５１箇所以上であった。
３．半導体装置の接続信頼性
前記実施例及び比較例で得られた半導体装置をフロリナート中で−５５℃１０分、１２５℃１０分、−５５℃１０分を１サイクルとして、１０００サイクル処理後、フライングチェッカー（１１１６Ｘ−ＹＣ ハイテスタ：ＨＩＯＫＩ社製）で評価した。１００箇所導通試験し、断線した箇所を調べた。各符号は、以下の通りである。
◎：断線箇所が無かった。
○：断線箇所が１〜１０箇所であった。
△：断線箇所が１１〜５０箇所であった。
×：断線箇所が５１箇所以上であった。
Figure 2011135034
Figure 2011135034
表１及び表２から明らかなように、実施例１〜７は、同構成の比較例１〜７に比べ半導体装置の反りが小さかった。したがって、半導体装置の組立て歩留まりの向上が示唆された。
また、実施例１〜７（特に実施例３および５）は、同構成の比較例１〜７に比べ、半導体装置のマザーボード実装信頼性および接続信頼性にも優れていた。
本発明の半導体パッケージは、反りが小さいことから、携帯電話等の小型・薄型化が要求される機器に好適に用いることができる。
１ 第１パッケージ基板
１１ 第１半導体素子
１２ 第１封止材
１３ ボンディングワイヤ
１４ 回路配線部
１５ コア基板
１５１ 樹脂層
１６ ダイアタッチフィルム
２ 第２パッケージ基板
２１ 第２半導体素子
２２ 第２封止材
２３ ボンディングワイヤ
２４ 回路配線部
２５ コア基板
２５１ 樹脂層
２６ ダイアタッチフィルム
２７ 半田バンプ
３ 半田バンプ
１００ 半導体装置
２００ 半導体装置

Claims (14)

  1. コア基板を有するプリント配線板に半導体素子が搭載され、前記半導体素子の上部及び／又は側面が封止材に覆われた半導体パッケージであって、
    前記半導体素子の厚さ（ｔｃ）と、前記封止材の厚さ（ｔｍ）との比（ｔｃ／ｔｍ）が０．４以上、且つ、半導体素子上側の封止材の厚さ（ｔｍ１）が２５０μｍ以下であり、前記コア基板の厚さ（ｔｓ）と、前記封止材の厚さ（ｔｍ）との比（ｔｓ／ｔｍ）が０．１２〜０．４であり、前記コア基板の厚さ（ｔｓ）が１００μｍ以下であり、前記コア基板の常温での弾性率が２６ＧＰａ以上であることを特徴とする半導体パッケージ。
  2. 前記コア基板の面内方向における熱膨張係数が、１４ｐｐｍ以下である請求項１に記載の半導体パッケージ。
  3. 前記コア基板の厚み方向における熱膨張係数が３０ｐｐｍ以下である請求項１または２に記載の半導体パッケージ。
  4. 前記半導体素子の厚さが、３０〜４００μｍである請求項１乃至３のいずれか一項に記載の半導体パッケージ。
  5. 前記コア基板の２５０℃における弾性率（Ｅｓ１）が、１５ＧＰａ以上である請求項１乃至４のいずれか一項に記載の半導体パッケージ。
  6. 前記コア基板を構成する樹脂組成物は、エポキシ樹脂、シアネート樹脂、フェノール樹脂、ベンゾシクロブテン樹脂及びビスマレイミドトリアジン樹脂よりなる群から選ばれる少なくとも一種である請求項１乃至５のいずれか一項に記載の半導体パッケージ。
  7. 前記封止材の成形収縮率が、０．０５〜０．６％である請求項１乃至６のいずれか一項に記載の半導体パッケージ。
  8. 前記請求項１乃至７のいずれか一項に記載の半導体パッケージを第１の半導体パッケージとし、
    コア基板を有するプリント配線板に半導体素子が搭載された他の半導体パッケージを第２の半導体パッケージとし、
    第１の半導体パッケージを第２の半導体パッケージ上に積層し、第１及び第２の半導体パッケージ間を電気的接続してなる、請求項７に記載の半導体装置。
  9. 前記第１の半導体パッケージはプリント配線板の半導体素子が搭載されていない面を下面とし、当該下面に出入力パッドを有し、
    前記第２の半導体パッケージはプリント配線板の半導体素子が搭載された面または搭載されていない面を上面とし、当該上面に出入力パッドを有し、
    第１の半導体パッケージを第２の半導体パッケージ上に積層し、第１の半導体パッケージ下面の前記出入力パッドと第２の半導体パッケージ上面の前記出入力パッドを電気的接続してなる、請求項８に記載の半導体装置。
  10. 前記第２の半導体パッケージのコア基板の面内方向における熱膨張係数が１４ｐｐｍ以下である請求項８又は９に記載の半導体装置。
  11. 前記第２の半導体パッケージのコア基板の厚み方向における熱膨張係数が３０ｐｐｍ以下である請求項１０に記載の半導体装置。
  12. 前記第２の半導体パッケージが個片封止によって得られることを特徴とする、請求項８乃至１１のいずれか一項に記載の半導体装置。
  13. 前記第２の半導体パッケージがＭＡＰ方式によって得られることを特徴とする、請求項８乃至１１のいずれか一項に記載の半導体装置。
  14. 前記第２の半導体パッケージが有する半導体素子がフリップチップ実装によりプリント配線板に搭載されていることを特徴とする、請求項８乃至１１のいずれか一項に記載の半導体装置。
JP2010166474A 2009-11-25 2010-07-23 半導体パッケージおよび半導体装置 Pending JP2011135034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010166474A JP2011135034A (ja) 2009-11-25 2010-07-23 半導体パッケージおよび半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009267225 2009-11-25
JP2009267225 2009-11-25
JP2010166474A JP2011135034A (ja) 2009-11-25 2010-07-23 半導体パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2011135034A true JP2011135034A (ja) 2011-07-07

Family

ID=44347401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010166474A Pending JP2011135034A (ja) 2009-11-25 2010-07-23 半導体パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2011135034A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058576A (ja) * 2011-09-07 2013-03-28 Hitachi Chemical Co Ltd 半導体パッケージ用配線板
JP2014053538A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 積層型半導体装置とその製造方法
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015213101A (ja) * 2014-05-01 2015-11-26 住友ベークライト株式会社 封止用樹脂組成物、半導体装置、および構造体
JP2018018910A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070891A (ja) * 2007-09-11 2009-04-02 Sumitomo Bakelite Co Ltd 半導体装置
JP2009130221A (ja) * 2007-11-26 2009-06-11 Sumitomo Bakelite Co Ltd 半導体装置及び封止樹脂組成物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070891A (ja) * 2007-09-11 2009-04-02 Sumitomo Bakelite Co Ltd 半導体装置
JP2009130221A (ja) * 2007-11-26 2009-06-11 Sumitomo Bakelite Co Ltd 半導体装置及び封止樹脂組成物

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058576A (ja) * 2011-09-07 2013-03-28 Hitachi Chemical Co Ltd 半導体パッケージ用配線板
JP2014053538A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 積層型半導体装置とその製造方法
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9257386B2 (en) 2013-12-20 2016-02-09 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
JP2015213101A (ja) * 2014-05-01 2015-11-26 住友ベークライト株式会社 封止用樹脂組成物、半導体装置、および構造体
JP2018018910A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 配線基板

Similar Documents

Publication Publication Date Title
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP5608977B2 (ja) 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物
JP6410405B2 (ja) 樹脂基板、プリプレグ、プリント配線基板、半導体装置
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP5206600B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置
JP2010004050A (ja) 半導体装置の製造方法
JP5428232B2 (ja) プリプレグ、積層板、多層プリント配線板、及び半導体装置
JPWO2008126825A1 (ja) 樹脂組成物、プリプレグ、積層板、多層プリント配線板および半導体装置
JP5263134B2 (ja) 回路基板用樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板および半導体装置
WO2008099940A9 (ja) 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP2012001583A (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP5493948B2 (ja) プリント配線板用樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板、および半導体装置
JP6217069B2 (ja) 樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP2009070891A (ja) 半導体装置
JP2010080609A (ja) 半導体装置
JP5292847B2 (ja) 半導体素子搭載基板
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法
JP2013033949A (ja) 基板、金属膜、基板の製造方法および金属膜の製造方法
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2008251891A (ja) 回路基板及びその半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140812