JP2010080609A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010080609A
JP2010080609A JP2008245888A JP2008245888A JP2010080609A JP 2010080609 A JP2010080609 A JP 2010080609A JP 2008245888 A JP2008245888 A JP 2008245888A JP 2008245888 A JP2008245888 A JP 2008245888A JP 2010080609 A JP2010080609 A JP 2010080609A
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor element
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008245888A
Other languages
English (en)
Inventor
Fumihiro Umiga
文広 海賀
Satoru Nakao
悟 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2008245888A priority Critical patent/JP2010080609A/ja
Publication of JP2010080609A publication Critical patent/JP2010080609A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 PoP構造の半導体装置において、パッケージ反りによる半導体装置の組立て歩留まりを向上することができる半導体装置を提供すること。
【解決手段】 本発明の半導体装置は、第1半導体素子が搭載された第1コア基板を有する第1基板と、第1基板の第1半導体素子が搭載されている面側に第2半導体素子が搭載された第2コア基板を有する第2基板とが積層され、第1基板と第2基板とが半田バンプを介して接続されてなる半導体装置であり、第2半導体素子は、少なくともその上部および側面が第2封止材で覆われ、第2基板の平面視での面積(As2)と、第2半導体素子の平面視での面積(Ac2)との比(Ac2/As2)が0.17〜0.60であり、第2基板の厚さ(ts2)と、第2半導体素子の厚さ(tc2)との比(tc2/ts2)が0.50〜4.00であり、第2コア基板の常温での弾性率が26GPa以上とすることにより得ることができる。
【選択図】 図1

Description

本発明は、半導体装置に関する。
近年、環境保護の観点から、ハロゲンやリンを含まないが難燃性を有し、且つPbフリー半田との接着が可能な耐熱性の素材が基板材料として求められている。一方、電子機器の小型化、軽量化、高機能化の市場動向において、半導体装置の高集積化、表面実装化が年々進んでいる。例えば、多ピン化・高速化への要求に対応するため、ボールグリッドアレイ等のエリア実装型半導体パッケージをはじめ、半導体パッケージを垂直方向に積層したPackage−on−Package(パッケージオンパッケージ:PoP)の開発が行われている。
PoPでは、下段にロジックパッケージを用い、上段にメモリパッケージを搭載する場合が多い。PoPは、上下段パッケージの良品を選定して使用でき、且つ、種々のメモリ容量パッケージとロジックパッケージとの組合せが自由で、携帯電話機器などの製品サイクルが短く、小型軽量化が必要な用途に特に適している。
半導体パッケージは物性の異なる、半導体素子、封止材、基板などより構成されるため反りが生じる場合がある。特にPoPでは、パッケージ反りの影響が大きく、下段パッケージとマザーボード実装、さらに上段パッケージと下段パッケージ実装の歩留まり向上、信頼性確保のため実装用半田ボールのフラックスとして、特殊な半田ペースト等を用いるなどの実装プロセスの工夫を行っている。(非特許文献1)
ECTC2006、A Study on Package St acking Process for Package−on−Package( PoP)、Akito Yoshida at.el. Amkor Techno logy Inc.
本発明の目的は、PoP構造の半導体装置において、パッケージ反りによる半導体装置の組立て歩留まりを向上することができる半導体装置を提供することにある。
このような目的は、下記(1)〜(8)に記載の本発明により達成される。
(1)第1半導体素子が搭載された第1コア基板を有する第1基板と、前記第1基板の前記第1半導体素子が搭載されている面側に第2半導体素子が搭載された第2コア基板を有する第2基板とが積層され、前記第1基板と前記第2基板とが半田バンプを介して接続されてなる半導体装置であって、前記第2半導体素子は、少なくともその上部および側面が第2封止材で覆われており、前記第2基板の平面視での面積(As2)と、前記第2半導体素子の平面視での面積(Ac2)との比(Ac2/As2)が0.17〜0.60であり、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)が0.50〜4.00であり、前記第2コア基板の常温での弾性率が23GPa以上であることを特徴とする半導体装置、
(2)前記第2基板が、第2コア基板のみで構成されるものである、(1)に記載の半導体装置、
前記第1基板が、第1コア基板および該第1コア基板の両面に設けられた樹脂層を有す
るものである、(1)または(2)に記載の半導体装置、
(4)前記第2基板の全面が、第2封止材で覆われているものである、(1)ないし(3)いずれかに記載の半導体装置、
(5)前記第2基板の第2コア基板の面内方向における熱膨張係数が、15ppm以下である(1)ないし(4)のいずれかに記載の半導体装置、
(6)前記第2半導体素子の厚さが、50〜500μmである、(1)ないし(5)のいずれかに記載の半導体装置、
(7)前記第2基板の第2コア基板の260℃における弾性率(Es1)が、10GPa以上である(1)ないし(6)のいずれかに記載の半導体装置、
(8)前記第2基板は、エポキシ樹脂、シアネート樹脂、ベンゾシクロブテン樹脂およびビスマレイミドトリアジン樹脂の中の少なくとも1種の熱硬化性樹脂を含む樹脂組成物で構成されているものである(1)ないし(7)のいずれかに記載の半導体装置。
本発明によれば、PoP構造の半導体装置において、パッケージ反りによる半導体装置の組立て歩留まりを向上することができる。
以下、本発明の半導体装置について、好適な実施形態に基づいて説明する。
図1に示すように、半導体装置100は、第1半導体素子11が搭載された第1基板1と、第1基板1の上側(図1中の上側)に第2半導体素子21が搭載された第2基板2とが積層されてなっている。第1基板1と、第2基板2とは、半田バンプ3を介して電気的に接続されている。
このような、パッケージオンパッケージ構造の半導体装置においては、下側のパッケージにはロジックパッケージが搭載される場合が多く、上側のパッケージにはメモリパッケージが搭載される場合が多い。
以下、各基板について説明する。
(第2基板)
図2に示すように、第2基板2の上側(図2中の上側)には、第2半導体素子21が搭載されている。第2半導体素子21の少なくとも上面および側面は、第2封止材22で覆われている。上述の通り、上段パッケージはメモリパッケージである場合多く、MAPBGAタイプで作製されるのが好ましい。この時、図2に示すとおり、第2基板2の全面が、第2封止材22で覆われている場合が多い。
第2半導体素子21の機能面(図2中の上面)と、第2基板2の回路配線部24とは、ボンディングワイヤ23で電気的に接続されている。
図2の第2基板2は、表面に形成された回路配線部24と、裏面に形成された回路配線部24の間に配置された第2コア基板2aで形成されている。第2基板2の上面と下面とは、スルーホールに導電層等を形成することにより電気的に接続されている。
第2基板2は、メモリ用半導体素子を搭載する場合が多く、回路配線数をそれほど必要としないため、第2コア基板2aのみで構成されている場合が多い。また、第2基板2は、図3に示すとおり、第2コア基板2aと、該第2コア基板2aの両面に設けられた樹脂層251とを有していてもよい。
本発明では、第2基板2の平面視での面積(As2)と、第2半導体素子21の平面視での面積(Ac2)との比(Ac2/As2)が0.17〜0.60であることを特徴とする。これにより、反りを低減させることができ、下段パッケージ(第1基板)との接続信頼性を確保することができる。
より具体的には、前記比(Ac2/As2)が、0.25〜0.55であることが好ましく、比が前記範囲内であると、さらに反りを低減することができ、より接続信頼性を確保することが可能となる。
また、本発明では、第2基板2の厚さ(ts2)と、第2半導体素子21の厚さ(tc2)との比(tc2/ts2)が0.50〜4.00であることを特徴とする。より具体的には、前記比(tc2/ts2)が、0.75〜3.00であることが好ましい。比が前記範囲内であると、さらに反りを低減することができ、より接続信頼性を確保することが可能となる。
第2基板2の厚さは、特に限定されないが、0.08〜0.40mmであることが好ましく、特に0.10〜0.20mmであることが好ましい。厚さが前記範囲内であると、特に接続信頼性に優れる。
また、第2半導体素子21の厚さは、特に限定されないが、50〜500μmであることが好ましく、特に100〜300μmであることが好ましい。厚さが前記範囲内であると、特に接続信頼性に優れる。
また、本発明では、第2基板2を構成する第2コア基板2aの常温での弾性率が23GPa以上であることを特徴とする。これにより、反りを低減することができ、より接続信頼性を確保することが可能となる。
より具体的には、弾性率が23〜35GPaであることが好ましく、特に28〜33GPaであることが好ましい。弾性率が前記範囲内であると、反りを低減することができ、より接続信頼性を確保することが可能となる。
ここで、弾性率は、例えばDMA(動的熱機械測定)で評価することができる。
また、第2基板2を構成する第2コア基板2aの260℃における弾性率(Es2)は、特に限定されないが、10GPa以上であることが好ましく、特に18GPa以上であることが好ましい。260℃での弾性率が前記範囲内であると、特に260℃における反りを低減することができ、より接続信頼性を確保することが可能となる。
このように、第1基板1と第2基板2とが、半田バンプ3を介して電気的に接続されてなる半導体装置100においては、上述したような第2基板2と第2半導体素子21との平面視での面積比および厚さの比ならびに第2基板2の常温での弾性率を上述したような範囲とすることにより、常温および260℃における反りを低減することができ、接続信頼性に優れた半導体装置100を得ることができるようになる。
また、第2基板2を構成する第2コア基板2aの面内方向における熱膨張係数は、特に限定されないが、XY方向における50℃〜100℃の熱膨張係数が15ppm以下であることが好ましく、特に11ppm以下であることが好ましい。熱膨張係数が前記範囲内であると、特に接続信頼性に優れる。
ここで、熱膨張係数は、例えばTMA(熱機械分析)で評価することができる。
第2コア基板2aとしては、例えばシート状基材に樹脂組成物を含浸させた後、乾燥して得ることができる。
前記樹脂組成物としては、例えば熱硬化性樹脂と、充填材等で構成される。
前記熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノー
ルE型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等のエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、ノルボルネン系樹脂、シアネート樹脂、ベンゾシクロブテン樹脂、ビスマレイミドトリアジン樹脂等が挙げられる。
これらの中の1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。
またこれらの中でも、特に、エポキシ樹脂、シアネート樹脂(シアネート樹脂のプレポリマーを含む)、ベンゾシクロブテン樹脂およびビスマレイミドトリアジン樹脂の中の少なくとも1種の熱硬化性樹脂が好ましい。これらの中でも最もシアネート樹脂が好ましい。これにより、第2コア基板2aの熱膨張係数を小さくすることができる。さらに、コア基板2aの電気特性(低誘電率、低誘電正接)、機械強度等にも優れる。
前記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。
前記ノボラック型シアネート樹脂としては、例えば式(I)で示されるものを使用することができる。
Figure 2010080609
前記式(I)で示されるノボラック型シアネート樹脂の平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜7が好ましい。平均繰り返し単位nが前記下限値未満であるとノボラック型シアネート樹脂は耐熱性が低下し、加熱時に低量体が脱離、揮発する場合がある。また、平均繰り返し単位nが前記上限値を超えると溶融粘度が高くなりすぎ、第2コア基板2aの成形性が低下する場合がある。
前記シアネート樹脂の重量平均分子量は、特に限定されないが、重量平均分子量500
〜4,500が好ましく、特に600〜3,000が好ましい。重量平均分子量が前記下限値未満であると第2コア基板2aを作製した場合にタック性が生じ、第2コア基板2a同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、重量平均分子量が前記上限値を超えると反応が速くなりすぎ、基板(特に回路基板)とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。
前記シアネート樹脂等の重量平均分子量は、例えばGPC(ゲルパーミエーションクロマトグラフィー、標準物質:ポリスチレン換算)で測定することができる。
また、特に限定されないが、前記シアネート樹脂は、1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。
前記熱硬化性樹脂の含有量は、特に限定されないが、前記樹脂組成物全体の5〜50重量%が好ましく、特に20〜40重量%が好ましい。含有量が前記下限値未満であるとコア基板2aを形成するのが困難となる場合があり、前記上限値を超えると第2コア基板2aの強度が低下する場合がある。
また、前記樹脂組成物は、無機充填材を含むことが好ましい。これにより、第2コア基板2aを薄膜化(厚さ0.5mm以下)にしても強度に優れることができる。さらに、第2コア基板2aの低熱膨張化を向上することもできる。
前記無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物、チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等を挙げることができる。無機充填材として、これらの中の1種類を単独で用いることもできるし、2種類以上を併用したりすることもできる。これらの中でも特に、シリカが好ましく、溶融シリカ(特に球状溶融シリカ)が低熱膨張性に優れる点で好ましい。その形状は破砕状、球状があるが、繊維基材への含浸性を確保するために樹脂組成物の溶融粘度を下げるには球状シリカを使う等、その目的にあわせた使用方法が採用される。
前記無機充填材の平均粒子径は、特に限定されないが、0.01〜5.0μmが好ましく、特に0.1〜2.0μmが好ましい。無機充填材の粒径が前記下限値未満であるとワニスの粘度が高くなるため、コア基板15作製時の作業性に影響を与える場合がある。また、前記上限値を超えると、ワニス中で無機充填剤の沈降等の現象が起こる場合がある。
この平均粒子径は、例えば粒度分布計(HORIBA製、LA−500)により測定することができる。
また前記無機充填材は、特に限定されないが、平均粒子径が単分散の無機充填材を用いることもできるし、平均粒子径が多分散の無機充填材を用いることができる。さらに平均粒子径が単分散及び/または、多分散の無機充填材を1種類または2種類以上とを併用したりすることもできる。
更に平均粒子径5.0μm以下の球状シリカ(特に球状溶融シリカ)が好ましく、特に平均粒子径0.01〜2.0μmの球状溶融シリカが好ましい。これにより、無機充填剤の充填性を向上させることができる。
前記無機充填材の含有量は、特に限定されないが、樹脂組成物全体の20〜80重量%
が好ましく、特に30〜70重量%が好ましい。含有量が前記範囲内であると、特に低熱膨張、低吸水とすることができる。
前記熱硬化性樹脂としてシアネート樹脂(特にノボラック型シアネート樹脂)を用いる場合は、エポキシ樹脂(実質的にハロゲン原子を含まない)を用いることが好ましい。前記エポキシ樹脂としては、例えばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等が挙げられる。
エポキシ樹脂として、これらの中の1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。
これらエポキシ樹脂の中でも特にアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性を向上させることができる。
前記アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式(II)で示すことができる。
Figure 2010080609
前記式(II)で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜5が好ましい。平均繰り返し単位nが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。
前記エポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜55重量%が好ましく、特に2〜40重量%が好ましい。含有量が前記下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。
前記エポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量500〜20,000が好ましく、特に800〜15,000が好ましい。重量平均分子量が前記下限値未満であると第2コア基板2aにタック性が生じる場合が有り、前記上限値を超えると第2コア基板2a作製時、シート状基材への含浸性が低下し、均一な製品が得られな
い場合がある。
前記エポキシ樹脂の重量平均分子量は、例えばGPCで測定することができる。
前記熱硬化性樹脂としてシアネート樹脂(特にノボラック型シアネート樹脂)を用いる場合は、フェノール樹脂を用いることが好ましい。前記フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂等が挙げられる。フェノール樹脂として、これらの中の1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも特に、アリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
前記アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂等が挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば式(III)で示すことができる。
Figure 2010080609
前記式(III)で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位nは、特に限定されないが、1〜12が好ましく、特に2〜8が好ましい。平均繰り返し単位nが前記下限値未満であると耐熱性が低下する場合がある。また、前記上限値を超えると他の樹脂との相溶性が低下し、作業性が低下する場合がある。
前述のシアネート樹脂(特にノボラック型シアネート樹脂)とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、反応性を容易に制御できる。
前記フェノール樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜55重量%が好ましく、特に5〜40重量%が好ましい。含有量が前記下限値未満であると耐熱性が低下する場合があり、前記上限値を超えると低熱膨張の特性が損なわれる場合がある。
前記フェノール樹脂の重量平均分子量は、特に限定されないが、重量平均分子量400〜18,000が好ましく、特に500〜15,000が好ましい。重量平均分子量が前記下限値未満であるとコア基板25にタック性が生じる場合が有り、前記上限値を超えると第2コア基板2a作製時、シート状基材への含浸性が低下し、均一な製品が得られない場合がある。
前記フェノール樹脂の重量平均分子量は、例えばGPCで測定することができる。
更に、前記シアネート樹脂(特にノボラック型シアネート樹脂)と前記フェノール樹脂(アリールアルキレン型フェノール樹脂、特にビフェニルジメチレン型フェノール樹脂)と前記エポキシ樹脂(アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂)との組合せを用いて基板(特に回路基板)を作製した場合、特に優れた寸法安定性を得ることが出来る。
前記樹脂組成物は、特に限定されないが、カップリング剤を用いることが好ましい。前
記カップリング剤は、前記熱硬化性樹脂と、前記無機充填材との界面の濡れ性を向上させることにより、シート状基材に対して熱硬化性樹脂等および無機充填材を均一に定着させ、耐熱性、特に吸湿後の半田耐熱性を改良することができる。
前記カップリング剤としては、通常用いられるものなら何でも使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる1種以上のカップリング剤を使用することが好ましい。これにより、無機充填材の界面との濡れ性を高くすることができ、それによって耐熱性をより向上させることができる。
前記カップリング剤の添加量は、前記無機充填材の比表面積に依存するので特に限定されないが、無機充填材100重量部に対して0.05〜3重量部が好ましく、特に0.1〜2重量部が好ましい。含有量が前記下限値未満であると無機充填材を十分に被覆できないため耐熱性を向上する効果が低下する場合があり、前記上限値を超えると反応に影響を与え、曲げ強度等が低下する場合がある。
前記樹脂組成物には、必要に応じて硬化促進剤を用いても良い。前記硬化促進剤としては公知の物を用いることが出来る。例えばナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタン等の3級アミン類、2−フェニル−4−メチルイミダゾール、2−エチル−4−エチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシイミダゾール、2−フェニル−4,5−ジヒドロキシイミダゾール等のイミダゾール類、フェノール、ビスフェノールA、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸等、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて1種類を単独で用いることもできるし、これらの誘導体も含めて2種類以上を併用したりすることもできる。
前記硬化促進剤の含有量は、特に限定されないが、前記樹脂組成物全体の0.05〜5重量%が好ましく、特に0.2〜2重量%が好ましい。含有量が前記下限値未満であると硬化を促進する効果が現れない場合があり、前記上限値を超えると第2コア基板2aの保存性が低下する場合がある。
前記樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂等の熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体等のポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマー等の熱可塑性エラストマー、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエン等のジエン系エラストマーを併用しても良い。
また、前記樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤等の上記成分以外の添加物を添加しても良い。
また、前記樹脂組成物で用いられる熱硬化性樹脂等は、実質的にハロゲン原子を含まないものであることが好ましい。これにより、ハロゲン化合物を用いることなく、難燃性を付与することができる。
ここで、実質的にハロゲン原子を含まないとは、例えばエポキシ樹脂中のハロゲン原子の含有量が0.15重量%以下(JPCA−ES01−2003)のものをいう。
前記シート状基材は、例えばガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、第2コア基板2aの強度、吸水率を向上することができる。また、第2コア基板2aの熱膨張係数を小さくすることができる。
前記樹脂組成物をシート状基材に含浸させる方法には、例えば、本発明の樹脂組成物を用いて樹脂ワニスを調製し、シート状基材を樹脂ワニスに浸漬する方法、各種コーターにより塗布する方法、スプレーにより吹き付ける方法等が挙げられる。これらの中でも、シート状基材を樹脂ワニスに浸漬する方法が好ましい。これにより、シート状基材に対する樹脂組成物の含浸性を向上することができる。なお、シート状基材を樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。
前記樹脂ワニスに用いられる溶媒は、前記樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系等が挙げられる。
前記樹脂ワニスの固形分は、特に限定されないが、前記樹脂組成物の固形分40〜80重量%が好ましく、特に50〜65重量%が好ましい。これにより、樹脂ワニスの繊維基材への含浸性を更に向上できる。前記繊維基材に前記樹脂組成物を含浸させ、所定温度、例えば80〜200℃等で乾燥させることにより第2コア基板2aを得ることが出来る。
次に、樹脂層について説明する。
上述した第2コア基板2aの両面には、樹脂層251が設けられている。
樹脂層としては、例えばプリプレグおよびビルドアップ層とを挙げることができる。
プリプレグの場合は、上述と同様にシート状基材に樹脂組成物を含浸させた後、乾燥して得ることができる。プリプレグに用いる熱硬化性樹脂、充填材としては第2コア基板2aで用いたものと同様のものを用いることができる。
また、ビルドアップ層の場合も同様に、前述の第2コア基板2aを構成する熱硬化性樹脂と、充填材等を含有する樹脂組成物で構成される。
前記熱硬化性樹脂、前記充填材としては、上述したものと同様のものを用いることができる。
なお、ビルドアップ層を構成する樹脂組成物には、上述の熱硬化性樹脂、充填材等に加えて、製膜性樹脂を含有することが好ましい。これにより、ビルドアップ層の形成が容易になり、ビルドアップ層付き基材等を容易に得ることができ、それによって作業性を向上することができる。
前記上記製膜性樹脂としては、例えば、フェノキシ系樹脂、ビスフェノールF系樹脂、オレフィン系樹脂等が挙げられる。
前記製膜性樹脂として、これらの中の誘導体も含めて1種類を単独で用いることもできるし、異なる重量平均分子量を有する2種類以上を併用したり、1種類または2種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも、フェノキシ
系樹脂が好ましい。これにより、耐熱性および難燃性を向上させることができる。
前記フェノキシ系樹脂としては、例えばビスフェノールA骨格を有するフェノキシ樹脂、ビスフェノールF骨格を有するフェノキシ樹脂、ビスフェノールS骨格を有するフェノキシ樹脂、ビスフェノールM骨格を有するフェノキシ樹脂、ビスフェノールP骨格を有するフェノキシ樹脂、ビスフェノールZ骨格を有するフェノキシ樹脂等ビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、アントラセン骨格を有するフェノキシ樹脂、フルオレン骨格を有するフェノキシ樹脂、ジシクロペンタジエン骨格を有するフェノキシ樹脂、ノルボルネン骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂、アダマンタン骨格を有するフェノキシ樹脂等が挙げられる。
またフェノキシ樹脂として、これら中の骨格を複数種類有した構造を用いることもできるし、それぞれの骨格の比率が異なるフェノキシ樹脂を用いることもできる。さらに異なる骨格のフェノキシ樹脂を複数種類用いることもできるし、異なる重量平均分子量を有するフェノキシ樹脂を複数種類用いたり、それらのプレポリマーを併用したりすることもできる。
これらの中でも、ビフェニル骨格と、ビスフェノールS骨格とを有するフェノキシ樹脂を用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができるとともに、ビスフェノールS骨格により、多層プリント配線板を製造する際のメッキ金属の付着性を向上させることができる。
また、ビスフェノールA骨格とビスフェノールF骨格とを有するフェノキシ樹脂を用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。さらに、前記ビフェニル骨格とビスフェノールS骨格とを有するフェノキシ樹脂と、ビスフェノールA骨格とビスフェノールF骨格とを有するフェノキシ樹脂とを併用してもよい。
前記製膜性樹脂の分子量は、特に限定されないが、重量平均分子量が1,000〜100,000であることが好ましい。さらに10,000〜60,000であることが好ましい。
前記製膜性樹脂の重量平均分子量が前記下限値未満であると、製膜性を向上させる効果が充分でない場合がある。一方、前記上限値を超えると、製膜性樹脂の溶解性が低下する場合がある。製膜性樹脂の重量平均分子量を前記範囲内とすることにより、これらの特性のバランスを優れたものとすることができる。
製膜性樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜40重量%であることが好ましい。さらに5〜30重量%であることが好ましい。
製膜性樹脂の含有量が前記下限値未満であると、製膜性を向上させる効果が充分でないことがある。一方、前記上限値を超えると、相対的にシアネート樹脂の含有量が少なくなるため、低熱膨張性を付与する効果が低下することがある。製膜性樹脂の含有量を前記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
また、前記コア基板を構成する樹脂組成物と同様に、カップリング剤、硬化促進剤、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤等の上記成分以外の添加物を添加しても良い。
また、前記樹脂組成物で用いられる熱硬化性樹脂等は、実質的にハロゲン原子を含まないものであることが好ましい。これにより、ハロゲン化合物を用いることなく、難燃性を付与することができる。
ここで、実質的にハロゲン原子を含まないとは、例えばエポキシ樹脂中のハロゲン原子の含有量が0.15重量%以下(JPCA−ES01−2003)のものをいう。
なお、ビルドアップ層においては、硬化促進剤としてイミダゾール化合物が特に好ましい。これにより、吸湿半田耐熱性を向上させることができる。そして、上記イミダゾール化合物は、特に限定されないが、上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分との相溶性を有することが望ましい。ここで、上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分との相溶性を有するとは、イミダゾール化合物を前記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分と混合、あるいは、イミダゾール化合物を前記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分と有機溶剤とともに混合した場合に、実質的に分子レベルまで溶解、または、それに近い状態まで分散することができるような性状を指すものである。
このようなイミダゾール化合物を用いることにより、シアネート樹脂やエポキシ樹脂の反応を効果的に促進させることができ、また、イミダゾール化合物の配合量を少なくしても同等の特性を付与することができる。
さらに、このようなイミダゾール化合物を用いた樹脂組成物は、樹脂成分との間で微小なマトリックス単位から高い均一性で硬化させることができる。これにより、ビルドアップ層の絶縁性、耐熱性を高めることができる。
そして、このような樹脂組成で構成されたビルドアップ層は、例えば過マンガン酸塩、重クロム酸塩等の酸化剤を用いて表面の粗化処理を行うと、粗化処理後のビルドアップ層表面に均一性の高い微小な凹凸形状を多数形成することができる。
このような粗化処理後のビルドアップ層表面に金属メッキ処理を行うと、粗化処理面の平滑性が高いため、微細な導体回路を精度よく形成することができる。また、微小な凹凸形状によりアンカー効果を高め、ビルドアップ層とメッキ金属との間に高い密着性を付与することができる。
前記イミダゾール化合物としては、例えば1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、2−エチル−4−メチルイミダゾール、2,4−ジアミノ−6−〔2'−メチルイミダゾリル
−(1')〕−エチル−s−トリアジン、2,4−ジアミノ−6−(2'−ウンデシルイ
ミダゾリル)−エチル−s−トリアジン、2,4−ジアミノ−6−〔2'−エチル−4−
メチルイミダゾリル−(1')〕−エチル−s−トリアジン、2−フェニルー4,5−ジ
ヒドロキシメチルイミダゾール、2−フェニル−4−メチルー5−ヒドロキシメチルイミダゾールなどを挙げることができる。
これらの中でも、1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、及び、2−エチル−4−メチルイミダゾールから選ばれるイミダゾール化合物であることが好ましい。これらのイミダゾール化合物は、特に優れた相溶性を有することで、均一性の高い硬化物が得られるとともに、微細かつ均一な粗化面を形成することができるので、微細な導体回路を容易に形成することができるとともに、多層プリント配線板に高い耐熱性を発現させることができる。
前記イミダゾール化合物の含有量としては特に限定されないが、前記シアネート樹脂とエポキシ樹脂との合計に対して、0.01〜5重量%が好ましく、特に0.05〜3重量%が好ましい。これにより、特に耐熱性を向上させることができる。
このような樹脂組成物を、例えば基材に形成してビルドアップ層を得ることができる。すなわち、樹脂組成物を例えば溶剤などに溶解・分散させて樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスを基材に塗工した後、これを乾燥する方法、樹脂ワニスをスプレー装置で基材に噴霧塗工した後、乾燥する方法、などが挙げられる。
これらの中でも、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスを基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な厚さを有するビルドアップ層を効率よく製造することができる。
前記樹脂ワニスに用いられる溶媒は、前記樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系等が挙げられる。
上記樹脂ワニス中の固形分含有量としては特に限定されないが、30〜80重量%が好ましく、特に40〜70重量%が好ましい。
ここで、ビルドアップ層の厚さは、特に限定されないが、5〜100μmであることが好ましい。さらに好ましくは10〜80μmである。これにより、内層回路の凹凸の充填性に優れると共に、好適な絶縁層厚さを確保することができる。
また、このようなビルドアップ層は、シート状基材に上述の樹脂組成物が含浸されたものを用いることもできる。これにより、ビルドアップ層の熱膨張係数を小さくすることができ、それにより反りを低減することができる。この場合、シート状基材としては、有機繊維基材や厚さが50μm以下のガラス繊維基材等が好ましい。これにより、低い熱膨張係数と加工性とのバランスに優れる。
このような第2コア基板2aと、樹脂層251とを積層して、第2基板2を得ることができる。
そして、第2基板2に第2半導体素子21を、例えばダイアタッチフィルム等を介して接合し、第2半導体素子21と、第2基板2とをボンディングワイヤ23で電気的に接続した後、第2半導体素子21の少なくとも上部および側面を覆うように第2封止材22で封止する(図2)。
また、第2基板2では、第2基板2の厚さ(ts2)と、第2封止材22の厚さ(te2)との比(te2/ts2)が0.70〜9.00であることが好ましく、特に2.00〜5.00であることが好ましい。これにより、下段パッケージ(第1基板1)との接続信頼性を確保することができる。
また、第2封止材22は、例えばエポキシ樹脂、フェノール樹脂硬化剤、硬化促進剤、無機充填材等を含む樹脂組成物の硬化物で構成される。
前記封止材(すなわちエポキシ樹脂、フェノール樹脂硬化剤等で構成される樹脂組成物の硬化物)の260℃における弾性率は、特に限定されないが、200MPa以上、2,000MPa以下であることが好ましく、かつ260℃における熱膨張係数が20ppm以上、100ppm以下であることが好ましい。これにより、常温における反りをより低減させることができ、下段パッケージ(第1基板1)との接続信頼性をより向上させることができる。
このような第2基板2は、パッケージオンパッケージ構造のトップ基板として好適に用いることができるものである。パッケージオンパッケージ構造のトップ基板は、下段パッケージ(第1基板1)との接続信頼性のため、通常の基板よりも反りが小さいことが要求されるが、上述したような第2基板2は常温における基板の反りが特に小さいためパッケージオンパッケージ構造のトップ基板として好適に用いることができる。
(第1基板)
次に、第1基板1について説明する。
図4に示すように 第1基板1の上側(図4中の上側)には、第1半導体素子11が搭載されている。第1半導体素子11の上面および側面は、第1封止材12で覆われている。
図4において、第1封止材12は第1半導体素子11の上面および側面を覆っているが、第1半導体素子11は第1基板1の全面を覆っていても良い。
第1半導体素子11の機能面(図3中の上面)と、第1基板1の回路配線部14とは、
ボンディングワイヤ13で電気的に接続されている。
図4に示すように、第1基板1は、第1コア基板1aと、該第1コア基板1aの両面に設けられた樹脂層151とで構成されている。
第1コア基板1aは、第2基板2の第2コア基板2aと同様のものであっても、異なるものであっても良い。なお、第2基板2においては、第2コア基板2aで構成されるものを説明したが、第1基板1の場合は、ロジック用の半導体素子を搭載する場合が多いため、配線が多い場合が多い。そのため、主として第1コア基板1aと、該第1コア基板1aの両面に設けられた樹脂層151と、で構成されている場合が多い。
また、第1基板1は、図5に示すとおり、第1コア基板1aのみで構成されていても良い。
第1基板1の厚さは、特に限定されないが、100〜350μmが好ましく、特に200〜300μmが好ましい。厚さが前記範囲内であると、特に上段パッケージ(第2基板2)との接続信頼性に優れる。
第1基板1の厚さ(ts1)と、第2基板2の厚さ(ts2)との比(ts1/ts2)は、特に限定されないが、0.5〜5.0が好ましく、特に0.9〜4.0が好ましい。比が前記範囲内であると、特に上段パッケージと下段パッケージとの接続信頼性に優れる。
第1基板1のコア基板1aの常温での弾性率は、特に限定されないが、23〜35GPaが好ましく、特に28〜33GPaが好ましい。弾性率が前記範囲内であると、特に上段パッケージとの接続信頼性に優れる。
第1基板1のコア基板1aの常温での弾性率と、第2基板2のコア基板2aの常温での弾性率との比(第2基板2の弾性率/第1基板1の弾性率)は、特に限定されないが、0.5〜2.0(Top/Btm)が好ましく、0.7〜1.5が好ましい。比が前記範囲内であると、上段パッケージと下段パッケージとの接続信頼性に優れる。
第1封止材11としては、第2封止材22を構成するものと同様のものを使用することができる。
(半導体装置)
上述したような第1半導体素子11が搭載された第1基板1と、第2半導体素子21が搭載された第2基板2と、を接合して半導体装置100を得ることができる。
第1基板1と、第2基板2とは、例えば図1に示すような半田ボール3を介して接合
される。ここで、本発明では、パッケージオンパッケージ構造を有する半導体装置の上側の基板として上述したような第2基板2を用いているので、パッケージ反りによる半導体装置の組立て歩留まりを向上することができるものである。すなわち、上述したような第2基板と、第2半導体素子との平面視での面積比が特定の範囲にある場合、第2基板およ
び第2半導体素子がパッケージ反りに対する影響が大きくなることを見出し、それらを制御することにより半導体装置の組立て歩留まりを向上することができるものである。
以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
(実施例1)
1.第1基板の製造
1.1コア基板
ノボラック型シアネート樹脂(ロンザジャパン社製、プリマセット PT−60、重量平均分子量約2,600)15重量%(以下、%と略す)と、ビフェニルジメチレン型エポキシ樹脂(日本化薬社製、NC−3000P、エポキシ当量275)8%と、ビフェニルジメチレン型フェノール樹脂(明和化成社製、MEH−7851−S、水酸基当量203)7%と、エポキシシラン型カップリング剤(日本ユニカー社製、A−187)を後述する無機充填材100重量部に対して0.3重量部(以下、部と略す)と、をメチルエチルケトンに常温で溶解し、無機充填材として球状溶融シリカSFP−10X(電気化学工業社製、平均粒径0.3μm)20%および球状溶融シリカSO−32R(アドマテックス社製、平均粒径1.5μm)50%を添加し、高速攪拌機を用いて10分攪拌して樹脂ワニスを調製した。
次に、上述の樹脂ワニスをガラス織布(Eガラスで構成されている平織りの基材、厚さ100μm、縦糸の織密度60本/インチ、横糸の織密度58本/インチ、日東紡績社製、WEA−116E、室温から250℃での熱膨張係数6ppm/℃)に含浸し、120℃の加熱炉で2分間乾燥してワニス固形分(プリプレグ中に樹脂とシリカの占める割合)が約50%のプリプレグを得た。
得られたプリプレグを1枚、両面に12μmの銅箔を重ねて、圧力4MPa、温度200℃で2時間加熱加圧成形することによって0.1mmのコア基板(熱膨張係数11ppm)を得た。
1.2樹脂層
コア基板の形成で用いた樹脂ワニスを、ガラス織布(WEA−1037、厚さ24μm、日東紡績社製)に含漬し、120℃の加熱炉で2分間乾燥してワニス固形分(プリプレグ中に樹脂とシリカの占める割合)が約72%のプリプレグを得た。
1.3第1基板の製造
前記コア基板の表面の銅箔に所定のパターンの導体配線層を形成し、そしてコア基板の表面および導体配線層を薬液により粗化し、導体配線層に、前述の樹脂層を真空プレスした。
その樹脂層の所定の位置に、レーザーによりビアホール形成した(ビアホール形成工程)。
次に、セミアディティブ工法により、ビアホール中の導体層、さらには導体配線層を形成した。具体的には、無電解めっきにより、絶縁層全面に銅膜(シード膜)を1μm程度形成し、次に、絶縁層上に所定のパターンのフォトレジスト(マスク)を形成した。その後、電解めっきにより、マスクが形成されていない部分(例えば、ビアホール等)にめっき皮膜を形成した。これにより、ビアホール中に導体層が形成され、さらには、絶縁層表面に導体配線層が形成された。
その後、マスクを除去した後、導体配線層を粗化し、前述した真空プレス、ビアホール形成工程、導体層および導体配線層形成工程を行った。この操作を繰り返すことで、複数の絶縁層と、複数の導体配線層とを有する多層板となり、その後に最上層の導体配線層上にエッチングレジスト膜を形成することで第1基板(サイズ14×14mm、厚さ0.2
6mm)を得た。
この第1基板に第1半導体素子(サイズ7×7mm、厚さ0.1mm)を、ダイアタッチフィルム(住友ベークライト社製、品番:スミライトIBF−3021)を介して接合し、第1半導体素子と、第1基板とをボンディングワイヤで電気的に接続した後、第1半導体素子の上部および側面を覆うように第1封止材で封止した。
2.第2基板の製造
次に、第2基板として前述のコア基板のみで作製した両面板を用いて第2基板(サイズ14×14mm、厚さ0.13mm)を得た。第2基板には、第2半導体素子(サイズ9×9mm、厚さ0.2mm)をダイアタッチフィルム(住友ベークライト社製、品番:スミライトIBF−3021)を介して接合し、第2半導体素子と、第2基板とをボンディングワイヤで電気的に接続した後、第2半導体素子の上部および側面を覆うように第2封止材で封止して第2基板を得た。
その際、前記第2基板の平面視での面積(As2)と、前記第2半導体素子の平面視での面積(Ac2)との比(Ac2/As2)が0.41であり、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)が1.54であった。
3.パッケージオンパッケージ構造の半導体装置の製造
上述の第1基板と、第2基板とを、前記第1基板がボトム基板、前記第2基板がトップ基板となるように配置して、半田接続して、パッケージオンパッケージ構造の半導体装置を得た。
(実施例2)
第2半導体素子のサイズを7×7mm、厚さを0.1mmとし、前記第2基板の平面視での面積(As2)と、前記第1半導体素子の平面視での面積(Ac2)との比(Ac2/As2)を0.25、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)を0.77に変えた以外は実施例1と同様にした。
(実施例3)
第2半導体素子のサイズを11×10.5mm、厚さを0.5mmとし、前記第2基板の平面視での面積(As2)と、前記第1半導体素子の平面視での面積(Ac2)との比(Ac2/As2)を0.59、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)を3.85に変えた以外は実施例1と同様にした。
(実施例4)
第2基板の厚さを0.2mm、第2半導体素子のサイズを6×6mm、厚さを0.2mmとし、前記第2基板の平面視での面積(As2)と、前記第1半導体素子の平面視での面積(Ac2)との比(Ac2/As2)を0.18、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)を1.00に変えた以外は実施例1と同様にした。
(実施例5)
第2基板のサイズを12×12mm、厚さを0.1mmとし、第2半導体素子の厚さを0.3mmとし、前記第2基板の平面視での面積(As2)と、前記第1半導体素子の平面視での面積(Ac2)との比(Ac2/As2)を0.56、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)を3.00に変えた以外は実施例1と同様にした。
(実施例6)
第2基板の厚さを0.08mm、第2半導体素子のサイズを10×10mm、厚さを0.05mmとし、前記第2基板の平面視での面積(As2)と、前記第1半導体素子の平面視での面積(Ac2)との比(Ac2/As2)を0.51、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)を0.63に変えた以外は実施例1と同様にした。
(実施例7)
第2基板の厚さを0.4mmとし、前記第2基板の平面視での面積(As2)と、前記第1半導体素子の平面視での面積(Ac2)との比(Ac2/As2)を0.41、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)を0.50に変えた以外は実施例1と同様にした。
(実施例8)
第2基板の製造において、ガラス織布をWTX−116E(Tガラスで構成されている平織りの基材、厚さ100μm、縦糸の織密度60本/インチ、横糸の織密度58本/インチ、日東紡績社製、室温から250℃での熱膨張係数3ppm/℃)に変えた以外は実施例1と同様にした。
(実施例9)
第2基板のコア基板としてBT基板(ビスマレイミドトリアジン基板、三菱瓦斯化学社製)を使用した以外は実施例1と同様にした。
(比較例1)
第2基板の厚さを0.12mm、第2半導体素子の厚さを0.5mmとし、前記第2基板の平面視での面積(As2)と、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)を4.17に変えた以外は実施例1と同様にした。
(比較例2)
第2基板の厚さを0.2mm、第2半導体素子の厚さを0.08mmとし、前記第2基板の平面視での面積(As2)と、前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc2/ts2)を0.40に変えた以外は実施例1と同様にした。
(比較例3)
第2半導体素子のサイズを5.5×5.5mmとし、前記第2基板の平面視での面積(As2)と、前記第2半導体素子の平面視での面積(Ac2)との比(Ac2/As2)を0.15とした以外は実施例1と同様にした。
(比較例4)
第2半導体素子のサイズを11×11mmとし、前記第2基板の平面視での面積(As2)と、前記第2半導体素子の平面視での面積(Ac2)との比(Ac2/As2)を0.62とした以外は実施例1と同様にした。
(比較例5)
第2基板のコア基板として、熱膨張係数(面内方向)が17ppm、常温での弾性率が21GPa、260℃における弾性率が8GPaであるものを用いた以外は実施例1と同様にした。
各実施例および比較例で得られた半導体装置について、以下の評価を行った。評価項目を内容と共に示す。得られた結果を表1に示す。
1.パッケージ反り
パッケージ反りは、温度可変レーザー三次元測定機(LS200−MT100MT50:株式会社ティーテック社製)で評価した。
2.マザーボード実装性
マザーボード実装性は、マザーボード実装後にフライングチェッカー(1116X−Y
C ハイテスタ:HIOKI社製)で評価した。100箇所導通試験し、断線した箇所を調べた。各符号は、以下の通りである。
◎:断線箇所が、無かった。
○:断線箇所が、1〜10箇所であった。
△:断線箇所が、11〜50箇所であった。
×:断線箇所が、51箇所以上であった。
3.接続信頼性
接続信頼性は、TC500サイクル処理後にフライングチェッカー(1116X−Y
C ハイテスタ:HIOKI社製)で評価した。100箇所導通試験し、断線した箇所を
調べた。各符号は、以下の通りである。
◎:断線箇所が、無かった。
○:断線箇所が、1〜10箇所であった。
△:断線箇所が、11〜50箇所であった。
×:断線箇所が、51箇所以上であった。
Figure 2010080609
表1から明らかなように、実施例1〜9は、パッケージ反りが小さかった。したがって、半導体装置の組立て歩留まりの向上が示唆された。
また、実施例1〜9(特に実施例1および2)は、マザーボード実装信頼性および接続信頼性にも優れていた。
半導体装置の一例を示す断面図である。 第2基板の一例を示す断面図である。 第2基板の一例を示す断面図である。 第1基板の一例を示す断面図である。 第1基板の一例を示す断面図である。
符号の説明
1 第1基板
1a 第1コア基板
11 第1半導体素子
12 第1封止材
13 ボンディングワイヤ
14 回路配線部
151 樹脂層
16 半田ボール
2 第2基板
2a 第2コア基板
21 第2半導体素子
22 第2封止材
23 ボンディングワイヤ
24 回路配線部
251 樹脂層
100 半導体装置

Claims (8)

  1. 第1半導体素子が搭載された第1コア基板を有する第1基板と、前記第1基板の前記第1半導体素子が搭載されている面側に第2半導体素子が搭載された第2コア基板を有する第2基板とが積層され、前記第1基板と前記第2基板とが半田バンプを
    介して接続されてなる半導体装置であって、
    前記第2半導体素子は、少なくともその上部および側面が第2封止材で覆われており、
    前記第2基板の平面視での面積(As2)と、前記第2半導体素子の平面視での面積(Ac2)との比(Ac2/As2)が0.17〜0.60であり、
    前記第2基板の厚さ(ts2)と、前記第2半導体素子の厚さ(tc2)との比(tc
    2/ts2)が0.50〜4.00であり、
    前記第2コア基板の常温での弾性率が23GPa以上であることを特徴とする半導体装置。
  2. 前記第2基板が、第2コア基板のみで構成されるものである、請求項1に記載の半導体装置。
  3. 前記第1基板が、第1コア基板および該第1コア基板の両面に設けられた樹脂層を有するものである、請求項1または2に記載の半導体装置。
  4. 前記第2基板の全面が、第2封止材で覆われているものである、請求項1ないし3いずれかに記載の半導体装置。
  5. 前記第2基板の第2コア基板の面内方向における熱膨張係数が、15ppm以下である請求項1ないし4のいずれかに記載の半導体装置。
  6. 前記第2半導体素子の厚さが、50〜500μmである、請求項1ないし5のいずれかに記載の半導体装置。
  7. 前記第2基板の第2コア基板の260℃における弾性率(Es1)が、10GPa以上である請求項1ないし6のいずれかに記載の半導体装置。
  8. 前記第2基板は、エポキシ樹脂、シアネート樹脂、ベンゾシクロブテン樹脂およびビスマレイミドトリアジン樹脂の中の少なくとも1種の熱硬化性樹脂を含む樹脂組成物で構成されているものである請求項1ないし7のいずれかに記載の半導体装置。
JP2008245888A 2008-09-25 2008-09-25 半導体装置 Pending JP2010080609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008245888A JP2010080609A (ja) 2008-09-25 2008-09-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008245888A JP2010080609A (ja) 2008-09-25 2008-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2010080609A true JP2010080609A (ja) 2010-04-08

Family

ID=42210741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008245888A Pending JP2010080609A (ja) 2008-09-25 2008-09-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2010080609A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274144B2 (en) 2010-08-31 2012-09-25 Samsung Electronics Co., Ltd. Helical springs electrical connecting a plurality of packages
US8710642B2 (en) 2011-03-25 2014-04-29 Fujitsu Semiconductor Limited Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274144B2 (en) 2010-08-31 2012-09-25 Samsung Electronics Co., Ltd. Helical springs electrical connecting a plurality of packages
US8710642B2 (en) 2011-03-25 2014-04-29 Fujitsu Semiconductor Limited Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
US8357859B2 (en) Insulating resin sheet laminate and multi-layer printed circuit board including insulating resin sheet laminate
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
KR101464008B1 (ko) 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP5206600B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置
KR20140017442A (ko) 수지 기판, 프리프레그, 프린트 배선 기판, 반도체 장치
KR101409048B1 (ko) 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
JP5157103B2 (ja) プリプレグ、基板および半導体装置
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
JP4983190B2 (ja) プリプレグ、回路基板および半導体装置
JP2008244189A (ja) 回路基板および半導体装置
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP2004277671A (ja) プリプレグおよびそれを用いたプリント配線板
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2009070891A (ja) 半導体装置
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP2010080609A (ja) 半導体装置
JP4840303B2 (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP5476772B2 (ja) プリプレグおよび積層板
WO2013001801A1 (ja) 基板、金属膜、基板の製造方法および金属膜の製造方法
JP2013057065A (ja) プリプレグ、基板および半導体装置
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2008251891A (ja) 回路基板及びその半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130717