JPWO2009051120A1 - 半導体素子搭載基板 - Google Patents

半導体素子搭載基板 Download PDF

Info

Publication number
JPWO2009051120A1
JPWO2009051120A1 JP2009538099A JP2009538099A JPWO2009051120A1 JP WO2009051120 A1 JPWO2009051120 A1 JP WO2009051120A1 JP 2009538099 A JP2009538099 A JP 2009538099A JP 2009538099 A JP2009538099 A JP 2009538099A JP WO2009051120 A1 JPWO2009051120 A1 JP WO2009051120A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
element mounting
resin
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009538099A
Other languages
English (en)
Inventor
光生 杉野
光生 杉野
原　英貴
英貴 原
和布浦　徹
徹 和布浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of JPWO2009051120A1 publication Critical patent/JPWO2009051120A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer

Abstract

半導体素子搭載基板１０は、コア基板１と、コア基板１の一方の面に搭載された半導体素子２と、半導体素子２を埋め込む第１の層３と、コア基板１の第１の層３とは反対側に設けられ、第１の層３と材料およびその組成比率が同じである第２の層４と、第１の層３上および第２の層４上に設けられた少なくとも１層の表層５とを有し、表層５は、第１の層３および第２の層４よりも硬いことを特徴とする。表層５の２５℃におけるヤング率をＸ［ＧＰａ］、第１の層３の２５℃におけるヤング率をＹ［ＧＰａ］としたとき、０．５≦Ｘ−Ｙ≦１３の関係を満足するのが好ましい。

Description

本発明は、半導体素子搭載基板に関するものである。
電子機器には、ＩＣチップやコンデンサー等の半導体素子が接続された基板が搭載されている。
近年、電子機器の小型化、高機能化に伴い、１つの基板上に搭載する半導体素子の数が増大してきており、半導体素子の実装面積不足といった問題があった。
このような問題を解決するため、半導体素子を多層配線基板内に埋め込むことにより、半導体素子の実装面積を確保し、高密度パッケージ化を図る試みが行われている（例えば、特許文献１参照。）。
しかしながら、このように半導体素子を内蔵した半導体素子搭載基板では、その構造が上下で非対称となり、また、物性的にも非対称となるため、基板に反り等が生じてしまい、半導体素子搭載基板の信頼性が低下してしまうといった問題があった。
特開２００５−２３６０３９号公報
本発明の目的は、外的環境の変化による反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供することにある。
このような目的は、下記（１）〜（１７）の本発明により達成される。
（１） 基板と、
前記基板の一方の面に搭載された半導体素子と、
前記半導体素子を埋め込む第１の層と、
前記基板の前記第１の層とは反対側に設けられ、前記第１の層と材料およびその組成比率が同じである第２の層と、
前記第１の層上および前記第２の層上に設けられた少なくとも１層の表層とを有し、
前記表層は、前記第１の層および前記第２の層よりも硬いことを特徴とする半導体素子搭載基板。
（２） 前記表層の２５℃におけるヤング率をＸ［ＧＰａ］、前記第１の層の２５℃におけるヤング率をＹ［ＧＰａ］としたとき、０．５≦Ｘ−Ｙ≦１３の関係を満足する上記（１）に記載の半導体素子搭載基板。
（３） 前記表層の２５℃におけるヤング率は、４〜１５ＧＰａである上記（２）に記載の半導体素子搭載基板。
（４） 前記第１の層の２５℃におけるヤング率は、２〜１０ＧＰａである上記（２）または（３）に記載の半導体素子搭載基板。
（５） 前記表層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数をＡ［ｐｐｍ／℃］、前記第１の層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数をＢ［ｐｐｍ／℃］としたとき、０．５≦Ｂ−Ａ≦５０の関係を満足する上記（１）ないし（４）のいずれかに記載の半導体素子搭載基板。
（６） 前記表層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、４０ｐｐｍ／℃以下である上記（５）に記載の半導体素子搭載基板。
（７） 前記第１の層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、２５〜５０ｐｐｍ／℃である上記（５）または（６）に記載の半導体素子搭載基板。
（８） ＪＩＳ Ｃ ６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａは、１００〜３００℃の範囲内である上記（１）ないし（７）のいずれかに記載の半導体素子搭載基板。
（９） ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂは、１００〜２５０℃の範囲内である上記（１）ないし（８）のいずれかに記載の半導体素子搭載基板。
（１０） 前記基板の２５℃におけるヤング率は、２０〜５０ＧＰａである上記（１）ないし（９）のいずれかに記載の半導体素子搭載基板。
（１１） 前記基板の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記基板のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下である上記（１）ないし（１０）のいずれかに記載の半導体素子搭載基板。
（１２） 前記半導体素子は、フィルムを介して前記基板に搭載されている上記（１）ないし（１１）のいずれかに記載の半導体素子搭載基板。
（１３） 前記表層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものである上記（１）ないし（１２）のいずれかに記載の半導体素子搭載基板。
（１４） 前記表層中における前記樹脂材料の含有量は、３０〜７０重量％である上記（１３）に記載の半導体素子搭載基板。
（１５） 前記表層中における前記無機充填材の含有量は、５〜４０重量％である上記（１３）または（１４）に記載の半導体素子搭載基板。
（１６） 前記樹脂材料は、エポキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＤ［重量％］としたとき、０．５≦Ｄ／Ｃ≦４である上記（１３）ないし（１５）のいずれかに記載の半導体素子搭載基板。
（１７） 前記樹脂材料は、フェノキシ樹脂をさらに含み、
前記樹脂材料中の前記シアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＥ［重量％］としたとき、０．２≦Ｅ／Ｃ≦２である上記（１３）ないし（１６）のいずれかに記載の半導体素子搭載基板。
本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。 本発明の半導体素子搭載基板の製造方法の一例を示す図である。
以下、本発明の半導体素子搭載基板について好適実施形態に基づいて詳細に説明する。
図１は、本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。なお、以下の説明では、図１中の上側を「上」または「上方」という。
図１に示すように、半導体素子搭載基板１０は、コア基板（基板）１と、コア基板１の上側に搭載された半導体素子２と、半導体素子２を埋め込むように形成された第１の層３と、コア基板１の下側に形成された第２の層４と、第１の層３および第２の層４の表面に形成された表層５とを有している。また、コア基板１、第１の層３および第２の層４、表層５上には、それぞれ、図示せぬ配線パターンが形成されており、それぞれが電気的に接続されるよう構成されている。また、半導体素子２は、表層５上の配線パターンと電気的に接続されている。
コア基板１は、搭載された半導体素子２を支持する機能を有している。
また、コア基板１は、絶縁性が高く、かつ、剛性（ヤング率）の高い材料で構成されたものである。
コア基板１は、上記特性を有するものであれば、いかなる材料で構成されたものであってもよいが、主として、繊維基材と、樹脂材料と、無機充填材とで構成されているのが好ましい。
繊維基材としては、例えば、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、コア基板１の剛性をより高いものとすることができ、また、コア基板１を薄くすることができる。さらに、コア基板１の熱膨張係数も小さくすることができ、それによって、半導体素子搭載基板１０の反りの発生をより効果的に低減し、搭載半導体素子への応力を低減する事ができ、搭載後の半導体素子での不良発生が防止できる。
このようなガラス繊維基材を構成するガラスとしては、例えばＥガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス等が挙げられる。これらの中でもＴガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによってコア基板１の熱膨張係数をより小さくすることができる。
また、コア基板１における繊維基材の含有率は、３０〜７０重量％であることが好ましく、４０〜６０重量％であることがより好ましい。これにより、コア基板１の熱膨張係数をより効果的に小さくすることができる。
また、コア基板１を構成する樹脂材料としては、絶縁性を有するものであれば特に限定されないが、例えば、後述する表層５等を構成する樹脂材料と同等のものを用いるのが好ましい。これにより、コア基板１の熱膨張係数をより効果的に小さくすることができる。
コア基板１中における樹脂材料の含有量は、１５〜４０重量％であるのが好ましく、２０〜３５重量％であるのがより好ましい。これにより、コア基板１の剛性をより効果的に高いものとすることができる。
また、無機充填材としては、例えば、タルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウム等を挙げることができる。
コア基板１中における無機充填材の含有量は、１２〜３５重量％であるのが好ましく、１８〜３０重量％であるのがより好ましい。これにより、コア基板１の剛性をより効果的に高いものとすることができる。
コア基板１の２５℃におけるヤング率は、２０〜５０ＧＰａであるのが好ましく、２５〜４０ＧＰａであるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
また、コア基板１の２５０℃におけるヤング率は、１０〜４５ＧＰａであるのが好ましく、１３〜３５ＧＰａであるのがより好ましい。これにより、加熱時における剛性に優れるので、半導体素子搭載基板１０の反りの発生をより確実に低減させることができ、半導体素子搭載基板１０の信頼性を向上させることができる。
また、コア基板１の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定されるコア基板１のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下であるのが好ましく、３〜１１ｐｐｍ／℃であるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をさらに効果的に低減し、搭載半導体素子への応力を低減することができる。
コア基板１の平均厚さは、２５〜８００μｍであるのが好ましく、４０〜２００μｍであるのがより好ましい。
半導体素子２は、図１に示すように、コア基板１に接着フィルム６を介して接合されている。
このような半導体素子２としては、例えば、ＩＣチップ、コンデンサー、ダイオード、トランジスタ、サイリスタ等が挙げられる。
接着フィルム６は、可撓性を有する部材で、主として、接着剤で構成されたものである。このように、接着フィルム６を介して半導体素子２をコア基板１に接合することにより、後述する第１の層３に、使用環境における外部環境温度湿度等の変化によって発生する寸法の変化等によって半導体素子２に外力がかかった場合であっても、この接着フィルム６によってその外力を緩和することができる。その結果、コア基板１から半導体素子２が剥離する事や、半導体素子２が割れてしまう事等の不良発生をより効果的に防止することができる。
接着フィルム６を構成する接着剤としては、例えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、アクリル樹脂、ポリエステル樹脂等を使用したフィルム状の接着フィルムが挙げられる。この接着フィルムには、フィルム中に導電粒子を添加し、導電性機能を付与した物を用いても構わない。また、同様の樹脂を使用した液状接着剤の形状で使用しても構わない。
このような接着フィルム６は、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される接着フィルム６のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数が、３０〜３００ｐｐｍ／℃であるのが好ましく、５００〜１６０ｐｐｍ／℃であるのがより好ましい。これにより、接着フィルム６は半導体素子２の寸法の変動により確実に追従することができる。その結果、コア基板１から半導体素子２が不本意に剥離するのをより確実に防止することができる。
また、接着フィルム６の、２５℃におけるヤング率は、５〜９００ＭＰａ程度であるのが好ましく、１０〜４００ＭＰａ程度であるのがより好ましい。これにより、接着フィルム６は半導体素子２の寸法の変動により確実に追従することができる。その結果、コア基板１から半導体素子２が不本意に剥離するのをより確実に防止することができる。
コア基板１の両面には、図１に示すように、前述した半導体素子２を埋め込むように形成された第１の層３と、第２の層４とが形成されている。
第１の層３および第２の層４は、構成材料およびその組成比率が同じであり、同等の物性（熱膨張係数、ヤング率等）を有するものである。また、第１の層３および第２の層４は、絶縁性の高い材料で構成されている。第１の層３および第２の層４の構成材料については後に詳述する。
また、第１の層３上および第２の層４上には、それぞれ、表層５が形成されている。
本発明では、表層が、第１の層および第２の層よりも硬い点に特徴を有している。このような比較的硬い表層を設けることにより、外気温度や外気湿度等の外的環境の変化によって他の層（第１の層、第２の層等）に寸法の変化が生じた場合であっても、その変化を抑制することができる。その結果、半導体素子搭載基板の反りの発生を防止することができる。また、半導体素子を埋め込んだ第１の層は、比較的柔らかいため、第１の層に外的環境の変化による寸法の変化が生じた場合であっても、半導体素子への影響をより小さいものとすることができる。その結果、半導体素子の不本意な剥離を防止することができる。また、半導体素子搭載基板全体として反りが生じようとした場合において、反ろうとする力を第１の層および第２の層で緩和・吸収することができ、これによっても半導体素子搭載基板の反りの発生を低減することができる。また、第１の層と第２の層は、同等の物性を示すものであるため、外的環境の変化によって生じる半導体素子搭載基板の反りを特に小さいものすることができる。
上述したように、表層５は、第１の層３（第２の層４）よりも硬いものであるが、具体的には、表層５の２５℃におけるヤング率をＸ［ＧＰａ］、第１の層３の２５℃におけるヤング率をＹ［ＧＰａ］としたとき、０．５≦Ｘ−Ｙ≦１３の関係を満足するのが好ましく、３≦Ｘ−Ｙ≦８の関係を満足するのがより好ましい。これにより、前述したような本発明の効果をより顕著なものとすることができる。
表層５の２５℃におけるヤング率は、具体的には、４〜２０ＧＰａであるのが好ましく、５〜１５ＧＰａであるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
また、第１の層３（第２の層４）の２５℃におけるヤング率は、具体的には、２〜１０ＧＰａであるのが好ましく、３〜７ＧＰａであるのがより好ましい。これにより、半導体素子２の不本意な剥離をより効果的に防止することができる。
また、表層５の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される表層５のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数をＡ［ｐｐｍ／℃］、第１の層３（第２の層４）の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される第１の層３のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数をＢ［ｐｐｍ／℃］としたとき、０．５≦Ｂ−Ａ≦５０の関係を満足するのが好ましく、５≦Ｂ−Ａ≦４０の関係を満足するのがより好ましい。このような関係を満足することにより、半導体素子２のコア基板１からの剥離をより確実に防止することができるとともに、半導体素子搭載基板１０の反りをより確実に防止することができる。
表層５の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、具体的には、４０ｐｐｍ／℃以下であるのが好ましく、３〜３０ｐｐｍ／℃であるのがより好ましい。これにより、半導体素子２の剥離をより効果的に防止することができるとともに、半導体素子搭載基板１０の反りをより効果的に防止することができる。
第１の層３（第２の層４）の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される第１の層３（第２の層４）のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、具体的には、２５〜５０ｐｐｍ／℃であるのが好ましく、３０〜４６ｐｐｍ／℃であるのがより好ましい。これにより、半導体素子２の剥離をより効果的に防止することができるとともに、半導体素子搭載基板１０の反りをより効果的に防止することができる。
また、ＪＩＳ Ｃ ６４８１に準拠して測定される表層５のガラス転移点Ｔｇａは、１９０〜３００℃の範囲内であるのが好ましく、２３０〜２８０℃の範囲であるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生を低減することができるとともに、半導体素子搭載基板１０の耐熱性をより高いものとすることができる。
また、ＪＩＳ Ｃ ６４８１に準拠して測定される第１の層３（第２の層４）のガラス転移点Ｔｇｂは、１９０〜３００℃の範囲内であるのが好ましく、２３０〜２８０℃の範囲であるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生を低減することができるとともに、半導体素子搭載基板１０の耐熱性をより高いものとすることができる。
第１の層３（第２の層４）の平均厚さは、３０〜８００μｍであるのが好ましく、５０〜２００μｍであるのがより好ましい。
表層５を構成する樹脂材料としては、特に限定されないが、例えば、熱硬化性樹脂を含むことが好ましい。これにより、耐熱性を向上することができる。
熱硬化性樹脂としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
これらの中でも、特に、シアネート樹脂が好ましい。これにより、表層５の熱膨張係数を小さくすることができる。さらに、表層５の耐熱性を優れたものとすることができる。
シアネート樹脂は、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法で得られるプレポリマーを硬化させることにより得ることができる。シアネート樹脂としては、具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。シアネート樹脂は、トリアジン環を有しているからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすい。さらに、表層５を薄膜化（厚さ３５μｍ以下）した場合であっても、表層５に優れた剛性を付与することができる。特に加熱時における剛性に優れるので、半導体素子搭載基板１０の反りの発生をより確実に低減させることができ、半導体素子搭載基板１０の信頼性を向上させることができる。
ノボラック型シアネート樹脂のプレポリマーとしては、例えば式（Ｉ）で示されるものを使用することができる。
Figure 2009051120
式（Ｉ）で示されるノボラック型シアネート樹脂のプレポリマーの平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜７が好ましい。平均繰り返し単位ｎが前記下限値未満であるとノボラック型シアネート樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると溶融粘度が高くなりすぎ、表層５の成形性が低下する場合がある。
シアネート樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００であるのが好ましく、特に６００〜３，０００であるのがより好ましい。
シアネート樹脂等の樹脂材料やプレポリマー等の重量平均分子量は、例えばＧＰＣで測定することができる。
ＧＰＣ測定は、例えば装置：東ソー製 ＨＬＣ−８２００ＧＰＣを用い、カラムとしてＴＳＫ＝ＧＥＬ ポリスチレンを用い、溶剤としてＴＨＦ(テトラハイドロフラン)を用いて測定することができる。
表層５中におけるシアネート樹脂の含有量は、特に限定されないが、１〜２０重量％であるのが好ましく、特に３〜１５重量％であるのがより好ましい。含有量が前記下限値未満であると表層５を形成するのが困難となる場合があり、前記上限値を超えると表層５の強度が低下する場合がある。
また、熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、エポキシ樹脂（実質的にハロゲン原子を含まない）をさらに含んでいるのが好ましい。
エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でもアリールアルキレン型エポキシ樹脂が好ましい。これにより、表層５の吸湿半田耐熱性および難燃性を向上させることができる。
アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂のプレポリマーは、例えば式（ＩＩ）で示すことができる。
Figure 2009051120
上記式（ＩＩ）で示されるビフェニルジメチレン型エポキシ樹脂のプレポリマーの平均繰り返し単位ｎは、特に限定されないが、１〜１０であるのが好ましく、特に２〜５であるのがより好ましい。平均繰り返し単位ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。
樹脂材料中のシアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＤ［重量％］としたとき、０．５≦Ｄ／Ｃ≦４であるのが好ましく、１≦Ｄ／Ｃ≦３であるのがより好ましい。これにより、耐熱性を向上させることができるとともに、熱膨張係数を特に小さいものとすることができる。
表層５中におけるエポキシ樹脂の含有量は、特に限定されないが、３〜２５重量％であるのが好ましく、特に５〜２０重量％であるのがより好ましい。含有量が前記下限値未満であるとシアネート樹脂のプレポリマーの反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。
エポキシ樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。
また、熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、実質的にハロゲン原子を含まないフェノキシ樹脂を含有するのが望ましい。これにより、樹脂付き金属箔や基材付き絶縁シートを製造する際の製膜性を向上することができる。ここで、実質的にハロゲン原子を含まないとは、例えば、フェノキシ樹脂中のハロゲン原子の含有量が１重量％以下のものをいう。
上記フェノキシ樹脂としては特に限定されないが、例えば、ビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂等が挙げられる。また、これらの骨格を複数種有した構造を有するフェノキシ樹脂を用いることもできる。これらの中でも、ビフェニル骨格と、ビスフェノールＳ骨格とを有するものを用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができるとともに、ビスフェノールＳ骨格により、多層プリント配線板を製造する際のメッキ金属の付着性を向上させることができる。また、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するものを用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。また、上記ビフェニル骨格とビスフェノールＳ骨格とを有するものと、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するものとを、併用することができる。これにより、これらの特性をバランスよく発現させることができる。上記ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するもの（１）と、上記ビフェニル骨格とビスフェノールＳ骨格とを有するもの（２）とを併用する場合、その併用比率としては特に限定されないが、例えば、（１）：（２）＝２：８〜９：１とすることができる。
フェノキシ樹脂の分子量としては特に限定されないが、重量平均分子量が５０００〜５００００であることが好ましい。さらに好ましくは１００００〜４００００である。重量平均分子量が上記下限値未満であると、製膜性を向上させる効果が低下する場合がある。また、上記上限値を超えると、フェノキシ樹脂の溶解性が低下する場合がある。
表層５中におけるフェノキシ樹脂の含有量は、特に限定されないが、１〜３０重量％であることが好ましい。さらに好ましくは３〜２０重量％である。含有量が上記下限値未満であると製膜性を向上させる効果が低下する場合がある。また、上記上限値を超えると、低熱膨張性を付与する効果が低下することがある。
樹脂材料中のシアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＥ［重量％］としたとき、０．２≦Ｅ／Ｃ≦２であるのが好ましく、０．３≦Ｅ／Ｃ≦１．５であるのがより好ましい。これにより、成膜性を向上させることができるとともに、熱膨張係数を特に小さいものとすることができる。
さらに、シアネート樹脂（特にノボラック型シアネート樹脂）とフェノキシ樹脂（ビフェニル骨格、ビスフェノールＳ骨格を有するフェノキシ樹脂）とエポキシ樹脂（アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂）との組合せを用いた場合、本発明の効果をより顕著に発揮させることができる。
なお、表層５を構成する樹脂材料として、上記樹脂材料の他、フェノール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂を併用してもよい。
上述したような樹脂材料の表層５中における含有量は、３０〜７０重量％であるのが好ましく、４０〜６０重量％であるのがより好ましい。これにより、表層５の耐熱性を高いものとしつつ、表層５の熱膨張係数をより小さいものとすることができる。
また、表層５は、無機充填材を含むことが好ましい。これにより、表層５を薄膜化（厚さ３５μｍ以下）にしても強度に優れることができる。さらに、表層５の低熱膨張化をさらに向上することもできる。
無機充填材としては、コア基板１の説明で記載したものを用いることができる。上述した無機充填材の中でもシリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。
無機充填材が略球形である場合、無機充填材の平均粒子径は、特に限定されないが、０．０１〜５．０μｍであるのが好ましく、特に０．２〜２．０μｍであるのがより好ましい。
表層５中における無機充填材の含有量は、５〜４０重量％であるのが好ましく、１０〜３０重量％であるのがより好ましい。含有量が前記範囲内であると、表層５の熱膨張係数をより効果的に小さいものとすることができる。その結果、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
また、表層５中には、上記成分の他、前記コア基板１で説明した繊維基材を含んでいるのが好ましい。これにより、表層５の熱膨張係数を特に小さいものとすることができる。その結果、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
第１の層３（第２の層４）は、主として樹脂材料で構成されたものである。
第１の層３（第２の層４）を構成する樹脂材料としては、絶縁性の高いものであれば特に限定されず、例えば、前述した表層５を構成する樹脂材料が挙げられる。前述した表層５を構成する樹脂材料を用いた場合、表層５との密着性が特に高いものとなり、界面の剥離を防止できる。また、界面に存在する導体回路材料である銅の熱膨張率に近い熱膨張率が得られる為、銅で構成された導体回路材料との界面でのストレスを低減し、回路の導通性を確保する事に優れる、といった効果も得られる。
＜半導体素子搭載基板の製造方法＞
次に、上述したような半導体素子搭載基板の製造方法の一例について説明する。
図２は、半導体素子搭載基板の製造方法の一例を示す図である。
まず、図２（ａ）に示すように、コア基板１を用意する。
次に、図２（ｂ）に示すように、コア基板１の中央部に、接着フィルム６を介して半導体素子２を搭載する。
一方、前述したような第１の層３および第２の層４を構成する材料をシート状にした絶縁シート３’および絶縁シート４’を用意する。
次に、この絶縁シート３’および絶縁シート４’を、それぞれ、コア基板１の半導体素子２側およびその反対側の面に重ね合わせる。
その後、絶縁シート３’および絶縁シート４’を硬化させて、第１の層３および第２の層４とし、半導体素子埋め込み形状の基板を得る（図２（ｃ）参照）。
一方、前述したような表層５を構成する材料をシート状にした絶縁シート５’を用意する。
次に、この絶縁シート５’を第１の層３および第２の層４に重ね合わせる。
その後、絶縁シート５’を硬化させて、表層５とし、半導体素子搭載基板１０（本発明の半導体素子搭載基板）を得る（図２（ｄ）参照）。
以上、本発明の半導体素子搭載基板について説明したが、本発明は、これらに限定されるものではない。
例えば、前述した実施形態では、半導体素子２が１つ搭載されたものについて説明したが、これに限定されず、半導体素子は２つ以上搭載されていてもよい。
また、前述した実施形態では、表層が両面にそれぞれ１層ずつ形成されたものとして説明したが、これに限定されず、表層が両面に２層以上形成されたものであってもよい。
また、前述した実施形態では、構成材料をシート状にしたものを用いて、第１の層、第２の層および表層を形成するものとして説明したが、これに限定されず、例えば、各層は、各層を構成する材料を含む液体を塗布することにより形成するものであってもよい。
以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
＜１＞実施例および比較例で用いる原材料
実施例及び比較例において用いた原材料は以下の通りである。
（１）シアネート樹脂Ａ：ノボラック型シアネート樹脂（ロンザ社製、商品名「プリマセットＰＴ−３０」、重量平均分子量７００）
（２）シアネート樹脂Ｂ：ノボラック型シアネート樹脂（ロンザ社製、商品名「プリマセットＰＴ−６０」、重量平均分子量２６００）
（３）エポキシ樹脂：ビフェニルジメチレン型エポキシ樹脂（日本化薬社製、商品名「ＮＣ−３０００」、エポキシ当量２７５、重量平均分子量２０００）
（４）フェノキシ樹脂Ａ：ビフェニルエポキシ樹脂とビスフェノールＳエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂（ジャパンエポキシレジン社製、商品名「ＹＸ−８１００Ｈ３０」、重量平均分子量３００００）
（５）フェノキシ樹脂Ｂ：ビスフェノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂（ジャパンエポキシレジン社製、商品名「エピコート４２７５」、重量平均分子量６００００）
（６）硬化触媒：イミダゾール化合物（四国化成工業社製、商品名「２−フェニル−４，５−ジヒドロキシメチルイミダゾール」）
（７）無機充填材：球状溶融シリカ（アドマテックス社製、商品名「ＳＯ−２５Ｈ」、平均粒径０．５μｍ）
（８）カップリング剤：エポキシシランカップリング剤（日本ユニカー社製、商品名「Ａ−１８７」）
＜２＞半導体素子搭載基板の製造
（実施例１）
［１］樹脂ワニスの調製
シアネート樹脂Ａ：１５重量部、シアネート樹脂Ｂ：１０重量部、エポキシ樹脂：２５重量部、フェノキシ樹脂Ａ：５重量部、フェノキシ樹脂Ｂ：５重量部、硬化触媒：０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
［２］基材付き絶縁シートＡの調製
上記のようにして得られた樹脂ワニスを、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、コンマコーター装置を用いて乾燥後の絶縁フィルムの厚さが８０μｍとなるように塗工し、これを１６０℃の乾燥装置で１０分間乾燥して、基材付き絶縁シートＡを製造した。
［３］基材付き絶縁シートＢの調製
上記のようにして得られた樹脂ワニスを、ガラス織布（ＷＥＡ−１０３５、厚さ：２８μｍ、日東紡績製）に含浸し、１２０℃の加熱炉で２分間乾燥してワニス固形分（プリプレグ中に樹脂とシリカの占める成分）が約５０ｗｔ％のプリプレグを得た。このプリプレグを用い、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、ラミネーター装置を用いて乾燥後の絶縁フィルムの厚さが８０μｍとなるように貼り付け、これを１６０℃の乾燥装置で１０分間乾燥して、基材付き絶縁シートＢを製造した。
［４］基材付き絶縁シートＤの調製
上記のようにして得られた樹脂ワニスを、ガラス織布（ＷＴＡ−１０３５、厚さ：２８μｍ、日東紡績製）に含浸し、１２０℃の加熱炉で２分間乾燥してワニス固形分（プリプレグ中に樹脂とシリカの占める成分）が約５０ｗｔ％のプリプレグを得た。このプリプレグを用い、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、ラミネーター装置を用いて乾燥後の絶縁フィルムの厚さが８０μｍとなるように貼り付け、これを１６０℃の乾燥装置で１０分間乾燥して、基材付き絶縁シートＤを製造した。
［５］半導体素子搭載基板の作製
両面銅張積層板（住友ベークライト株式会社製：ＥＬＣ−４７８５ＧＳ）の銅箔をエッチング処理し取り除く事で、厚さ１００μｍ、４０ｍｍ角のコア基板を得た。
次に、コア基板の中央部に、厚さ７５μｍ、８ｍｍ角の半導体素子（チップ）を２５μｍ厚のフィルム形状の接着剤（住友ベークライト社製：ＩＢＦ−８５４０）を用い、１３０℃で熱圧着した。
次に、前記コア基板の、チップ搭載側およびチップ未搭載側の両方に、上記のようにして得られた基材付絶縁シートＡの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度１００℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１７０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
その後、第１の層および第２の層に、上記のようにして得られた基材付き絶縁シートＢの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
（実施例２）
実施例１と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、市販の基材付絶縁シートＣ（味の素ファインケミカル株式会社製：商品名「ＡＢＦ−ＧＸ１３」）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させ、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
その後、第１の層および第２の層に、実施例１と同様にして得られた基材付き絶縁シートＢの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
（実施例３）
実施例１と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、基材付絶縁シートＢの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度１００℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１７０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
その後、第１の層および第２の層に、実施例１と同様にして得られた基材付き絶縁シートＤの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
（実施例４）
実施例１と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、市販の基材付絶縁シートＣ（味の素ファインケミカル株式会社製：商品名「ＡＢＦ−ＧＸ１３」）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させた後、基材を剥離除去し、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
その後、第１の層および第２の層に、実施例１と同様にして得られた基材付き絶縁シートＤの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
（比較例１）
実施例１と同様にして、半導体素子埋め込み形状の基板を作成した。
その後、第１の層および第２の層に、上記のようにして得られた基材付き絶縁シートＡの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度１００℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１７０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
（比較例２）
実施例２と同様にして、半導体素子埋め込み形状の基板を作成した。
その後、第１の層および第２の層に、市販の基材付絶縁シートＣ（味の素ファインケミカル株式会社製：ＡＢＦ−ＧＸ１３）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
上記各実施例および各比較例で得られた半導体素子搭載基板の表層、第１の層（第２の層）のヤング率、線膨張係数（熱膨張係数）およびガラス転移点を以下に示すように測定し、これらの結果を表１に示した。また、コア基材のヤング率、線膨張係数（熱膨張係数）およびガラス転移点も表１に示した。
・ヤング率
上記各実施例および各比較例の半導体素子搭載基板の表層および第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から８ｍｍ×３５ｍｍの評価用試料を採取し、ＤＭＡ装置（ＴＡインスツルメント社製、ＤＭＡ２９８０、測定モード：引張り、測定長：２０ｍｍ、昇温速度：５℃／ｍｉｎ、測定温度域：０〜３５０℃、周波数：１Ｈｚ）を用いて、２５℃におけるヤング率を測定した。
・線膨張係数（熱膨張係数）
上記各実施例および各比較例の半導体素子搭載基板の表層および第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から４ｍｍ×２０ｍｍの評価用試料を採取し、ＴＭＡ装置（ＴＡインスツルメント社製、ＴＭＡ２９４０、測定モード：引張り、測定長：２０ｍｍ、昇温速度：１０℃／ｍｉｎ、測定温度域：０〜３００℃、測定荷重：５ｇｆ）を用いて、面方向における熱膨張係数を測定した。また、測定モードを圧縮に変更して、厚さ方向における熱膨張係数を測定した。
・ガラス転移点
上記各実施例および各比較例の半導体素子搭載基板の表層および第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から、１０ｍｍ×３０ｍｍの評価用試料を切り出し、ＤＭＡ（ＴＡインスツルメント社製、ＤＭＡ２９８０、測定モード：引張り、測定長：２０ｍｍ、昇温速度：５℃／ｍｉｎ、測定温度域：０〜３５０℃、周波数：１Ｈｚ）を用いて、５℃／分で昇温し、ｔａｎδのピーク位置をガラス転移温度とした。
＜３＞半導体素子搭載基板の評価
上記各実施例および各比較例で得られた半導体素子搭載基板各１０枚を用いて、冷熱サイクル試験（冷却状態−６５℃、加熱状態１５０℃で１０００サイクルおよび３０００サイクル）を行い、半導体素子への保護性能を比較評価した。
冷熱サイクル処理後、評価用デバイス搭載基板を断面観察し、搭載した半導体素子のクラック、搭載した半導体素子とコア基板または第１の層との界面での剥離が発生していない物を良品としてカウントした。これらの結果を表２に示した。
また、冷熱サイクル（冷却状態−６５℃、加熱状態１５０℃）の冷却状態時と加熱状態時での、および、ＩＲリフロー処理（ピーク温度２６０℃）の常温時（２５℃）と加熱状態時での半導体素子表面部分の反りを測定し、その変動値を求め、合わせて表２に示した。
Figure 2009051120
Figure 2009051120
表２から分かるように、本発明の半導体素子搭載基板は、外的環境の変化による半導体素子のクラックや基板からの剥離が防止され、また、反りの発生が防止されたものであった。これに対して、比較例では、満足な結果が得られなかった。
本発明によれば、外的環境の変化による反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供することができる。従って、産業上の利用可能性を有する。

Claims (17)

  1. 基板と、
    前記基板の一方の面に搭載された半導体素子と、
    前記半導体素子を埋め込む第１の層と、
    前記基板の前記第１の層とは反対側に設けられ、前記第１の層と材料およびその組成比率が同じである第２の層と、
    前記第１の層上および前記第２の層上に設けられた少なくとも１層の表層とを有し、
    前記表層は、前記第１の層および前記第２の層よりも硬いことを特徴とする半導体素子搭載基板。
  2. 前記表層の２５℃におけるヤング率をＸ［ＧＰａ］、前記第１の層の２５℃におけるヤング率をＹ［ＧＰａ］としたとき、０．５≦Ｘ−Ｙ≦１３の関係を満足する請求の範囲第１項に記載の半導体素子搭載基板。
  3. 前記表層の２５℃におけるヤング率は、４〜１５ＧＰａである請求の範囲第２項に記載の半導体素子搭載基板。
  4. 前記第１の層の２５℃におけるヤング率は、２〜１０ＧＰａである請求の範囲第２項に記載の半導体素子搭載基板。
  5. 前記表層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数をＡ［ｐｐｍ／℃］、前記第１の層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数をＢ［ｐｐｍ／℃］としたとき、０．５≦Ｂ−Ａ≦５０の関係を満足する請求の範囲第１項に記載の半導体素子搭載基板。
  6. 前記表層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、４０ｐｐｍ／℃以下である請求の範囲第５項に記載の半導体素子搭載基板。
  7. 前記第１の層の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、２５〜５０ｐｐｍ／℃である請求の範囲第５項に記載の半導体素子搭載基板。
  8. ＪＩＳ Ｃ ６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａは、１００〜３００℃の範囲内である請求の範囲第１項に記載の半導体素子搭載基板。
  9. ＪＩＳ Ｃ ６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂは、１００〜２５０℃の範囲内である請求の範囲第１項に記載の半導体素子搭載基板。
  10. 前記基板の２５℃におけるヤング率は、２０〜５０ＧＰａである請求の範囲第１項に記載の半導体素子搭載基板。
  11. 前記基板の、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠して測定される前記基板のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ Ｃ ６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下である請求の範囲第１項に記載の半導体素子搭載基板。
  12. 前記半導体素子は、フィルムを介して前記基板に搭載されている請求の範囲第１項に記載の半導体素子搭載基板。
  13. 前記表層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものである請求の範囲第１項に記載の半導体素子搭載基板。
  14. 前記表層中における前記樹脂材料の含有量は、３０〜７０重量％である請求の範囲第１３項に記載の半導体素子搭載基板。
  15. 前記表層中における前記無機充填材の含有量は、５〜４０重量％である請求の範囲第１３項に記載の半導体素子搭載基板。
  16. 前記樹脂材料は、エポキシ樹脂をさらに含み、
    前記樹脂材料中の前記シアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＤ［重量％］としたとき、０．５≦Ｄ／Ｃ≦４である請求の範囲第１３項に記載の半導体素子搭載基板。
  17. 前記樹脂材料は、フェノキシ樹脂をさらに含み、
    前記樹脂材料中の前記シアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＥ［重量％］としたとき、０．２≦Ｅ／Ｃ≦２である請求の範囲第１３項に記載の半導体素子搭載基板。
JP2009538099A 2007-10-16 2008-10-15 半導体素子搭載基板 Ceased JPWO2009051120A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007269569 2007-10-16
JP2007269569 2007-10-16
JP2008263591 2008-10-10
JP2008263591 2008-10-10
PCT/JP2008/068609 WO2009051120A1 (ja) 2007-10-16 2008-10-15 半導体素子搭載基板

Publications (1)

Publication Number Publication Date
JPWO2009051120A1 true JPWO2009051120A1 (ja) 2011-03-03

Family

ID=40567382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009538099A Ceased JPWO2009051120A1 (ja) 2007-10-16 2008-10-15 半導体素子搭載基板

Country Status (7)

Country Link
US (1) US8269332B2 (ja)
EP (1) EP2214461A1 (ja)
JP (1) JPWO2009051120A1 (ja)
KR (1) KR20100068281A (ja)
CN (1) CN101822132B (ja)
TW (1) TW200934315A (ja)
WO (1) WO2009051120A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
US11445617B2 (en) 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
US20170374748A1 (en) 2011-10-31 2017-12-28 Unimicron Technology Corp. Package structure and manufacturing method thereof
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6332672B2 (ja) 2014-04-16 2018-05-30 新光電気工業株式会社 電池内蔵基板及びその製造方法
IT201700105273A1 (it) * 2017-09-20 2019-03-20 Nuovo Pignone Tecnologie Srl Piastra di base per turbomacchina e metodo per produrla

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120512A (en) * 1980-02-23 1981-09-21 Tdk Corp Thin film protecting layer
JPS61284463A (ja) * 1985-06-11 1986-12-15 Nippon Kogaku Kk <Nikon> 耐摩耗性に優れたサ−マルヘツド
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2007043184A (ja) * 2006-09-15 2007-02-15 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007173276A (ja) * 2005-12-19 2007-07-05 Tdk Corp Ｉｃ内蔵基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297560A (ja) 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
JP3760101B2 (ja) 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
CN100341921C (zh) * 2003-03-07 2007-10-10 梁国正 一种改性氰酸酯树脂及其制备方法和应用
JP2004343021A (ja) * 2003-03-17 2004-12-02 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び製造装置
JP2005236039A (ja) 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
JP4843944B2 (ja) * 2005-01-13 2011-12-21 三菱瓦斯化学株式会社 樹脂組成物並びにこれを用いたプリプレグ及び積層板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120512A (en) * 1980-02-23 1981-09-21 Tdk Corp Thin film protecting layer
JPS61284463A (ja) * 1985-06-11 1986-12-15 Nippon Kogaku Kk <Nikon> 耐摩耗性に優れたサ−マルヘツド
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007173276A (ja) * 2005-12-19 2007-07-05 Tdk Corp Ｉｃ内蔵基板の製造方法
JP2007043184A (ja) * 2006-09-15 2007-02-15 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板

Also Published As

Publication number Publication date
US8269332B2 (en) 2012-09-18
TW200934315A (en) 2009-08-01
CN101822132B (zh) 2012-12-26
US20100213597A1 (en) 2010-08-26
EP2214461A1 (en) 2010-08-04
WO2009051120A1 (ja) 2009-04-23
CN101822132A (zh) 2010-09-01
KR20100068281A (ko) 2010-06-22

Similar Documents

Publication Publication Date Title
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
KR101549285B1 (ko) 반도체소자 탑재 기판
US20110120754A1 (en) Multilayer wiring board and semiconductor device
US20100300619A1 (en) Prepreg, method for manufacturing prepreg, substrate, and semiconductor device
JP5533657B2 (ja) 積層板、回路板および半導体装置
KR20110084882A (ko) 수지 조성물, 수지 시트, 프리프레그, 적층판, 다층 프린트 배선판 및 반도체 장치
KR20130133199A (ko) 절연성 기판, 금속장 적층판, 프린트 배선판, 및 반도체 장치
JP5157103B2 (ja) プリプレグ、基板および半導体装置
JPWO2009051120A1 (ja) 半導体素子搭載基板
WO2008099940A9 (ja) 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
JP4983190B2 (ja) プリプレグ、回路基板および半導体装置
JP5056787B2 (ja) 積層板、多層プリント配線板および半導体装置
JP2008244189A (ja) 回路基板および半導体装置
WO2015072261A1 (ja) 樹脂層付きキャリア材料、積層体、回路基板および電子装置
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP2004277671A (ja) プリプレグおよびそれを用いたプリント配線板
JP6769465B2 (ja) 樹脂組成物
JP6512328B2 (ja) 樹脂組成物
JP5292847B2 (ja) 半導体素子搭載基板
JP2009070891A (ja) 半導体装置
JP2013057065A (ja) プリプレグ、基板および半導体装置
JP2010080609A (ja) 半導体装置
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2008251891A (ja) 回路基板及びその半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20131224