TWI424510B - Circuit board manufacturing method and semiconductor manufacturing device - Google Patents

Circuit board manufacturing method and semiconductor manufacturing device Download PDF

Info

Publication number
TWI424510B
TWI424510B TW097105483A TW97105483A TWI424510B TW I424510 B TWI424510 B TW I424510B TW 097105483 A TW097105483 A TW 097105483A TW 97105483 A TW97105483 A TW 97105483A TW I424510 B TWI424510 B TW I424510B
Authority
TW
Taiwan
Prior art keywords
circuit board
resin
sealing
semiconductor element
manufacturing
Prior art date
Application number
TW097105483A
Other languages
English (en)
Other versions
TW200845250A (en
Inventor
Yoshitaka Okugawa
Keiichi Tsukurimichi
Hitoshi Kawaguchi
Original Assignee
Sumitomo Bakelite Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007036257A external-priority patent/JP5188075B2/ja
Priority claimed from JP2007092209A external-priority patent/JP2008251891A/ja
Application filed by Sumitomo Bakelite Co filed Critical Sumitomo Bakelite Co
Publication of TW200845250A publication Critical patent/TW200845250A/zh
Application granted granted Critical
Publication of TWI424510B publication Critical patent/TWI424510B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Reinforced Plastic Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

電路基板之製造方法及半導體製造裝置
本發明係關於一種電路基板之製造方法及半導體製造裝置，尤其是關於一種下一代電路基板之製造方法及半導體製造裝置。
近年來，出於對環境保護之考慮，而不斷謀求不含鹵素或磷且具有阻燃性，並且可與無Pb焊錫接著之耐熱性材料，作為基板材料。另一方面，於電子設備小型化、輕質化、高功能化之市場動向下，半導體裝置之高積體化、表面安裝化逐年發展。例如，為了應對先前以QFP(quad flat package，四邊扁平封裝)、SOP(small outline package，小外型封裝)為代表之表面安裝型半導體裝置中已接近極限之多引腳化．高速化之要求，而新開發出了球狀晶格陣列等面矩陣式半導體裝置，作為下一代半導體裝置。
面矩陣式半導體裝置由以下步驟組裝。首先，於電路基板之單面上搭載半導體元件，且藉由環氧樹脂組合物等，僅使該半導體元件搭載面、即基板之單面成形．密封。接著，進行於230度至260度之溫度下，對電路基板未搭載有半導體元件之面黏著無Pb錫球之處理(回焊處理)。然後，藉由將該面矩陣式半導體裝置安裝在基板上之處理(二次安裝處理)，製造電子設備。
因此，對於電路基板材料而言，為使回焊處理時之安裝性良好，其必須具備所謂熱彈性較高之特性。另外，若由 於熱膨脹而產生較大之應變，則會導致基板應力升高，故電路基板材料亦必須具備熱膨脹係數較低之特性。另一方面，於室溫時薄基板亦必須具有較高剛性。即，作為基板材料之特性，必須具備高耐熱性，即高玻璃轉移溫度(Tg)。因此，滿足上述特性之基板材料得以開發。
另一方面，當藉由環氧樹脂組合物等使上述半導體元件搭載面成形．密封時，若電路基板為500 μm以下之薄基板，則會由於環氧樹脂組合物等之凝固收縮而產生較大翹曲。眾所周知有為減小該翹曲量，而使用低熱膨脹係數之樹脂密封層來密封半導體元件搭載面的先前技術(例如，參照日本專利特開20001216299號公報)。
然而，上述先前技術雖可減小回焊處理前電路基板之翹曲量，但無法減小回焊處理後產生之翹曲量。因此，產生無法穩定地製造半導體裝置之問題。
例如，於使用上述具有較高熱彈性、高Tg之基板材料，製造半導體裝置之情形時，如圖12A所示，回焊步驟前產生以兩端為基準位置朝下凸起之翹曲即所謂正翹之半導體裝置於回焊步驟後，會如圖12B所示，翹曲反轉形成以兩端為基準位置朝上凸起之翹曲即所謂逆翹。通常，難以將此種產生逆翹之半導體裝置二次安裝於基板上，故產生二次安裝處理時良率下降之問題。
本發明之目的在於提供一種可穩定地製造下一代半導體裝置，且可提昇二次安裝處理時之良率的電路基板之製造方法及半導體製造裝置。
為達成上述目的，根據本發明之第1態樣而提供一種電路基板之製造方法，其係適用於如下半導體裝置之電路基板之製造方法，該半導體裝置以下述方式製造，使纖維基材含浸樹脂，製造厚度為500 μm以下之電路基板，在上述電路基板上安裝半導體元件，使用密封樹脂組合物將上述經安裝之半導體元件之至少上部及側面密封，使用回焊裝置，對上述電路基板之安裝有上述半導體元件之面的反面進行錫球焊接，且該電路基板之製造方法之特徵在於具有：加熱步驟，於進行上述錫球焊接之前，以較上述含浸樹脂固化後之玻璃轉移溫度高的溫度，對上述電路基板加熱。
該第1態樣中，較好的是，藉由上述加熱步驟進行加熱時，上述電路基板之最高溫度為用於上述錫球焊接時之焊錫熔點溫度以上且該熔點溫度＋80度以下之範圍。
該第1態樣中，較好的是，上述加熱步驟於上述半導體元件安裝之前進行。
該第1態樣中，較好的是，上述加熱步驟使用上述回焊裝置來對上述電路基板加熱。
為達成上述目的，根據本發明之第2態樣而提供一種半導體製造裝置，其係使纖維基材含浸樹脂，製造厚度為500 μm以下之電路基板，於上述電路基板上安裝半導體元件，使用密封樹脂組合物將上述經安裝之半導體元件之至少上部及側面密封，並使用回焊裝置，對上述電路基板安 裝有上述半導體元件之面的反面進行錫球焊接，且，該半導體製造裝置之特徵在於具有：加熱步驟，於進行上述錫球焊接之前，以較上述含浸樹脂固化後之玻璃轉移溫度高的溫度，對上述電路基板加熱。
為達成上述目的，根據本發明之第3態樣而提供一種電路基板，其係於芯部中具有纖維基材且厚度為500 μm以下之電路基板，其適用於包含上述電路基板、配置在上述電路基板之其中一面上之半導體元件、以及將上述半導體元件之至少上部及側面密封的密封樹脂組合物之固化物的半導體裝置，並且，上述密封樹脂組合物之固化物的厚度為上述電路基板厚度之4倍以下，而上述電路基板以其兩端為基準位置，於配置著上述半導體元件之面之反面側具有凸起翹曲，且於260℃下，對上述電路基板進行1分鐘熱處理後，於室溫下維持上述凸側之翹曲。
該第3態樣中，較好的是，上述電路基板具有自上述基準位置朝向上述反面側凸起0~100 μm之翹曲。
為達成上述目的，根據本發明之第4態樣而提供一種半導體裝置，其具備上述電路基板。
本發明者為達成上述目的而銳意研究，結果發現，若適用於如下半導體裝置之電路基板之製造方法具有加熱步驟，該加熱步驟於進行錫球焊接之前，以較含浸樹脂固化後之玻璃轉移溫度高的溫度，對電路基板進行加熱，則可穩定地製造下一代半導體裝置，且可提昇二次安裝處理時 之良率，而上述半導體裝置係以如下方式製造者，該方式為使纖維基材含浸樹脂，製造厚度為500 μm以下之電路基板，於上述電路基板上安裝半導體元件，使用密封樹脂組合物，將上述經安裝之半導體元件之至少上部及側面密封，並使用回焊裝置，對上述電路基板之安裝有上述半導體元件之面的反面進行錫球焊接。
另外，本發明者為達成上述目的而銳意研究，結果發現，下述電路基板於進行錫球焊接時或其後之二次安裝處理時，因熱膨脹而產生之電路基板之應變較小，故可穩定地製造下一代半導體裝置，且可提昇二次安裝處理時之良率，上述電路基板於芯部具有纖維基材且厚度為500 μm以下，並且適用於包含電路基板、配置在電路基板之其中一面上之半導體元件、將半導體元件之至少上部及側面密封之密封樹脂組合物之固化物的半導體裝置，且上述電路基板中，密封樹脂組合物之固化物之厚度為電路基板厚度之4倍以下，而電路基板以其兩端為基準位置於配置著半導體元件之面的反面側具有凸起翹曲，且於260℃下對上述電路基板進行1分鐘熱處理後，於室溫下維持該凸側翹曲。
本發明係基於上述見解研究而成者。
以下，利用圖式來對本發明之實施形態進行詳細說明。
圖1係利用本發明實施形態之製造方法製造之電路基板的剖面圖。
於圖1中，首先，電路基板11具備作為其基板材料之預 浸體12、導體層14及配線圖案15，其整體厚度為230 μm。再者，本實施形態中，電路基板11之整體厚度為230 μm，但若為用作下一代電路基板之薄型基板，則厚度並不限定於此。具體而言，電路基板11之整體厚度較好的是25~500 μm，更好的是60~400 μm。若厚度在上述範圍內，則減小因加熱電路基板11而產生之翹曲的效果尤其優異。
圖2A~圖2J係用以說明圖1之電路基板11之製造步驟的圖。
首先，準備使作為纖維基材之玻璃布含浸之樹脂組合物。
作為使該玻璃布含浸之樹脂組合物，只要玻璃轉移溫度高且具有適當強度，則並無特別限定，較好的是由包含熱固性樹脂之樹脂組合物所構成者。藉此，可提昇預浸體12之耐熱性。
作為上述熱固性樹脂，例如可列舉：苯酚酚醛清漆樹脂、甲酚酚醛清漆樹脂、雙酚A酚醛清漆樹脂等酚醛清漆型苯酚樹脂；未改質之甲階酚醛(resol)苯酚樹脂，以及使用桐油、亞麻籽油、胡桃油等改質之油改質甲階酚醛苯酚樹脂等甲階酚醛型苯酚樹脂等苯酚樹脂；雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、雙酚E型環氧樹脂、雙酚M型環氧樹脂、雙酚P型環氧樹脂、雙酚Z型環氧樹脂等雙酚型環氧樹脂；苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆環氧樹脂等酚醛清漆型環氧樹脂；聯苯型環氧樹脂、聯苯芳烷基型環氧樹脂、芳基伸烷基型環氧樹脂、 萘型環氧樹脂、蒽型環氧樹脂、苯氧基型環氧樹脂、二環戊二烯型環氧樹脂、降烯型環氧樹脂、金剛烷型環氧樹脂、茀型環氧樹脂等環氧樹脂、脲(尿素)樹脂、三聚氰胺樹脂等具有三環之樹脂；不飽和聚酯樹脂、雙馬來醯亞胺樹脂、聚胺基甲酸酯樹脂、鄰苯二甲酸二烯丙酯樹脂、聚矽氧樹脂、具有苯并環之樹脂、氰酸酯樹脂等。
可單獨使用該等中之一種，亦可將具有不同平均分子量之兩種以上併用，或者將一種或兩種以上與其等之預聚物併用。
另外，該等中，尤其好的是氰酸酯樹脂(包括氰酸酯樹脂之預聚物)。藉此，可減小預浸體12之熱膨脹係數，進而，可形成電特性(低介電係數、低介電正切)、機械強度等優異之預浸體12。
上述氰酸酯樹脂例如可藉由使鹵化氰化合物與酚類反應，視需要以加熱等方法形成預聚物而獲得。具體而言，上述氰酸酯樹脂可列舉：酚醛清漆型氰酸酯樹脂，雙酚A型氰酸酯樹脂、雙酚E型氰酸酯樹脂、四甲基雙酚F型氰酸酯樹脂等雙酚型氰酸酯樹脂等。該等中較好的是酚醛清漆型氰酸酯樹脂。藉此，可由於交聯密度增加而使得耐熱性提昇，且可使樹脂組合物等之阻燃性提昇。其原因在於，酚醛清漆型氰酸酯樹脂在固化反應後會形成三環。進而，可認為其原因在於，於其結構中苯環之比例較高，容易碳化。進而，即便預浸體12之厚度為500μm以下之情形 時，亦可對使預浸體12固化而製作之雙面覆銅積層板賦予優異之剛性。尤其是加熱時剛性優異，故而安裝下述圖3B之半導體晶片31時的可靠性亦特別優異。
作為上述酚醛清漆型氰酸酯樹脂，例如可使用式(I)所示者。
上述式(I)所示之酚醛清漆型氰酸酯樹脂之平均重複單元n並無特別限定，較好的是1~10，尤其好的是2~7。若平均重複單元n未達上述下限值，則存在酚醛清漆型氰酸酯樹脂之耐熱性下降，加熱時低聚物脫離、揮發之情形。另外，若平均重複單元n超過上述上限值，則存在熔融黏度變得過高，預浸體12之成形性下降之情形。
上述氰酸酯樹脂之平均分子量並無特別限定，較好的是平均分子量為500~4,500，尤其好的是600~3,000。若平均分子量未達上述下限值，則於製作預浸體12之情形時，有時會產生黏性，導致預浸體12彼此接觸時會相互附著，或產生樹脂轉印。另外，若平均分子量超過上述上限值，則反應變得過快，於形成電路基板11之情形時，有時會產生成形不良，或導致層間剝離強度下降。上述氰酸酯樹脂等之平均分子量例如可藉由GPC(凝膠滲透層析儀(gel permeation chromatograph)；標準物質：聚苯乙烯換算)來測定。
並且，上述氰酸酯樹脂並無特別限定，可單獨使用一種，亦可將平均分子量不同之兩種以上併用，或將一種或兩種以上與其等之預聚物併用。
上述熱固性樹脂之含量並無特別限定，較好的是上述樹脂組合物整體之5~50質量%，尤其好的是20~40質量%，若上述熱固性樹脂之含量未達上述下限值，則有時難以形成預浸體12，若超過上述上限值，則有時會導致預浸體12之強度下降。
另外，上述樹脂組合物較好的是包含無機填充材料。藉此，即便使下述積層板20薄膜化(厚度為500 μm以下)，亦可獲得優異之強度。進而，亦可提昇積層板20之低熱膨脹性。
作為上述無機填充材料，例如可列舉：滑石、煅燒黏土、未煅燒黏土、雲母、玻璃等矽酸鹽，氧化鈦、氧化鋁、氧化矽、熔融氧化矽等氧化物，碳酸鈣、碳酸鎂、水滑石等碳酸鹽，氫氧化鋁、氫氧化鎂、氫氧化鈣等氫氧化物，硫酸鋇、硫酸鈣、亞硫酸鈣等硫酸鹽或亞硫酸鹽，硼酸鋅、偏硼酸鋇、硼酸鋁、硼酸鈣、硼酸鈉等硼酸鹽，氮化鋁、氮化硼、氮化矽、氮化碳等氮化物，鈦酸鍶、鈦酸鋇等鈦酸鹽等。作為無機填充材料，可單獨使用該等中之一種，亦可將兩種以上併用。該等中尤其好的是氧化矽，於低熱膨脹性優異方面而言，較好的是熔融氧化矽(尤其 是球狀熔融氧化矽)。上述無機填充材料之形狀有碎裂狀、球狀，為確保對纖維基材之含浸性，而採用使用球狀氧化矽等結合其目的之使用方法，以降低樹脂組合物之熔融黏度。
上述無機填充材料之平均粒徑並無特別限定，較好的是0.01~5.0 μm，尤其好的是0.1~2.0 μm。若無機填充材料之粒徑未達上述下限值，則清漆黏度會升高，有時會對製造預浸體12時之作業性造成影響。另外，若超過上述上限值，則有時清漆中會產生無機填充劑沈澱等現象。該平均粒徑例如可使用粒度分布計(HORIBA製造，LA~500)來測定。
另外，上述無機填充材料並無特別限定，既可使用平均粒徑為單一分散之無機填充材料，亦可使用平均粒徑為多分散之無機填充材料。進而，可使用一種平均粒徑為單一分散及/或多分散之無機填充材料，或亦可併用其等兩種以上。
更好的是平均粒徑為5.0 μm以下之球狀氧化矽(尤其是球狀熔融氧化矽)，尤其好的是平均粒徑為0.01~2.0 μm之球狀熔融氧化矽。藉此，可提昇無機填充劑之填充性。
上述無機填充材料之含量並無特別限定，較好的是樹脂組合物整體之20~80質量%，尤其好的是30~70質量%。若上述無機填充材料之含量為上述範圍內，則尤其可使上述樹脂組合物具有低熱膨脹性、低吸水性。
於使用氰酸酯樹脂(尤其是酚醛清漆型氰酸酯樹脂)作為 上述熱固性樹脂之情形時，較好的是使用環氧樹脂(實質不含鹵素原子)。作為上述環氧樹脂，例如可列舉：雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚E型環氧樹脂、雙酚S型環氧樹脂、雙酚M型環氧樹脂、雙酚P型環氧樹脂、雙酚Z型環氧樹脂等雙酚型環氧樹脂；苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆環氧樹脂等酚醛清漆型環氧樹脂；聯苯型環氧樹脂、苯二甲基型環氧樹脂、聯苯芳烷基型環氧樹脂等芳基伸烷基型環氧樹脂；萘型環氧樹脂、蒽型環氧樹脂、苯氧基型環氧樹脂、二環戊二烯型環氧樹脂、降烯型環氧樹脂、金剛烷型環氧樹脂、茀型環氧樹脂等。作為環氧樹脂，可單獨使用該等中之一種，亦可併用具有不同平均分子量之兩種以上，或將一種或兩種以上與其等之預聚物併用。該等環氧樹脂中，尤其好的是芳基伸烷基型環氧樹脂。藉此，可提昇吸濕焊錫耐熱性以及阻燃性。
上述所謂芳基伸烷基型環氧樹脂係指重複單元中具有一個以上芳基伸烷基的環氧樹脂。例如可列舉：苯二甲基型環氧樹脂、聯苯二亞甲基型環氧樹脂等。該等中較好的是聯苯二亞甲基型環氧樹脂。聯苯二亞甲基型環氧樹脂例如可由式(Ⅱ)表示。
上述式(Ⅱ)所示之聯苯二亞甲基型環氧樹脂之平均重複單元n並無特別限定，較好的是1~10，尤其好的是2~5。若平均重複單元n未達上述下限值，則聯苯二亞甲基型環氧樹脂易於產生結晶，使得對通用溶劑之溶解性相對下降，導致難以操作。另外，若平均重複單元n超過上述上限值，則有時將導致樹脂流動性下降，成為成形不良等之原因。
上述環氧樹脂之含量並無特別限定，較好的是樹脂組合物整體之1~55質量%，尤其好的是2~40質量%。若含量未達上述下限值，則有時會導致氰酸酯樹脂之反應性下降，或所獲得之製品之耐濕性下降，若超過上述上限值，則有時會導致耐熱性降低。
上述環氧樹脂之平均分子量並無特別限定，較好的是平均分子量為500~20,000，尤其好的是800~15,000。若平均分子量未達上述下限值，則預浸體12有時會產生黏性，若超過上述上限值，則存在製作預浸體12時，對玻璃布之含浸性下降，無法獲得均勻製品之情形時。上述環氧樹脂之平均分子量例如可藉由GPC來測定。
於使用氰酸酯樹脂(尤其是酚醛清漆型氰酸酯樹脂)作為上述熱固性樹脂之情形時，較好的是使用苯酚樹脂。作為上述苯酚樹脂，例如可列舉：酚醛清漆型苯酚樹脂、甲階酚醛型苯酚樹脂、芳基伸烷基型苯酚樹脂等。作為苯酚樹脂，可單獨使用該等中之一種，亦可將具有不同平均分子量之兩種以上加以併用，或將一種或兩種以上與其等之預 聚物加以併用。該等中尤其好的是芳基伸烷基型苯酚樹脂。藉此，可進一步提昇吸濕焊錫耐熱性。
作為上述芳基伸烷基型苯酚樹脂，例如可列舉：苯二甲基型苯酚樹脂、聯苯二亞甲基型苯酚樹脂等。聯苯二亞甲基型苯酚樹脂例如可由式(III)表示。
上述式(III)所示之聯苯二亞甲基型苯酚樹脂之重複單元n並無特別限定，較好的是1~12，尤其好的是2~8。若平均重複單元n未達上述下限值，則有時耐熱性會降低。另外，若超過上述上限值，則有時該聯苯二亞甲基型苯酚樹脂與其他樹脂之相容性下降，導致作業性下降。
藉由將上述氰酸酯樹脂(尤其是酚醛清漆型氰酸酯樹脂)與芳基伸烷基型苯酚樹脂相組合，可控制交聯密度，故可容易地控制反應性。
上述苯酚樹脂之含量並無特別限定，較好的是樹脂組合物整體之1~55質量%，尤其好的是5~40質量%。若含量未達上述下限值，則有時耐熱性下降，若超過上述上限值，則有時會損及低熱膨脹特性。
上述苯酚樹脂之平均分子量並無特別限定，較好的是平均分子量為400~18,000，尤其好的是500~15,000。若平均 分子量未達上述下限值，則有時預浸體12會產生黏性，若超過上述上限值，則當製作預浸體12時，有時對玻璃布之含浸性下降，無法獲得均勻製品。上述苯酚樹脂之平均分子量例如可藉由GPC來測定。
進而，於組合使用上述氰酸酯樹脂(尤其是酚醛清漆型氰酸酯樹脂)、與上述苯酚樹脂(芳基伸烷基型苯酚樹脂，尤其是聯苯二亞甲基型苯酚樹脂)、與上述環氧樹脂(芳基伸烷基型環氧樹脂，尤其是聯苯二亞甲基型環氧樹脂)來製作電路基板11之情形時，可獲得特別優異之尺寸穩定性。
上述樹脂組合物並無特別限定，較好的是於上述樹脂組合物中使用偶合劑。上述偶合劑可提昇上述熱固性樹脂與上述無機填充材料之界面之潤濕性，藉此，可使熱固性樹脂等以及無機填充材料均勻地固著於玻璃布中，故可改善耐熱性，尤其是吸濕後之焊錫耐熱性。
作為上述偶合劑，可使用通常所使用之任意偶合劑，具體而言，較好的是使用選自環氧矽烷偶合劑、陽離子矽烷偶合劑、胺基矽烷偶合劑、鈦酸酯類偶合劑及聚矽氧油型偶合劑中之一種以上之偶合劑。藉此，可提昇上述熱固性樹脂與無機填充材料之界面之潤濕性，由此可進一步提高耐熱性。
上述偶合劑之添加量依賴於上述無機填充材料之比表面積，故而雖並無特別限定，但較好的是，相對於100重量份之無機填充材料為0.05~3重量份，尤其好的是0.1~2重量 份。若上述偶合劑之含量未達上述下限值，則有時會由於無法充分被覆無機填充材料，導致提昇耐熱性之效果下降，若超過上述上限值，則有時會對反應造成影響，導致彎曲強度等下降。
上述樹脂組合物視需要，可使用固化促進劑。作為上述固化促進劑，可使用公知者。例如可列舉：環烷酸鋅、環烷酸鈷、辛酸錫、辛酸鈷、雙乙醯基丙酮酸鈷(Ⅱ)、三乙醯基丙酮酸鈷(III)等有機金屬鹽；三乙胺、三丁胺、二氮雜雙環[2,2,2]辛烷等三級胺類；2－苯基－4－甲基咪唑、2－乙基－4－乙基咪唑、2－苯基－4－甲基咪唑、2－苯基－4－甲基－5－羥基咪唑、2－苯基－4,5－二羥基咪唑等咪唑類；苯酚、雙酚A、壬酚等酚化合物；乙酸、苯甲酸、水楊酸、對甲苯磺酸等有機酸等或其混合物。作為固化促進劑，可單獨使用包括衍生物之上述固化促進劑中之一種，亦可併用包括該等衍生物之固化促進劑的兩種以上。
上述固化促進劑之含量並無特別限定，較好的是上述樹脂組合物整體之0.05~5質量%，尤其好的是0.2~2質量%，若上述固化促進劑之含量未達上述下限值，則有時無法起到加速固化之效果，若超過上述上限值，則有時預浸體12之保存性會降低。
上述樹脂組合物中，可併用：苯氧基樹脂、聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、聚苯醚樹脂、聚醚碸樹脂、聚酯樹脂、聚乙烯樹脂、聚苯乙烯樹脂等熱塑性樹脂；苯乙烯－丁二烯共聚物、苯乙烯－異戊二烯共聚物等聚苯乙烯系 熱塑性彈性體；聚烯烴系熱塑性彈性體、聚醯胺系彈性體、聚酯系彈性體等熱塑性彈性體；聚丁二烯、環氧改質聚丁二烯、丙烯酸改質聚丁二烯、甲基丙烯酸改質聚丁二烯等二烯系彈性體。
另外，上述樹脂組合物視需要，可添加顏料、染料、消泡劑、均化劑、紫外線吸收劑、發泡劑、抗氧化劑、阻燃劑、離子捕獲劑等上述成分以外之添加物。
準備該樹脂組合物之後，使作為纖維基材之玻璃布含浸上述樹脂組合物，製作預浸體12(圖2A)。藉此，可獲得介電特性、高溫多濕條件下之機械性及電性連接可靠性等各種特性優異之適合用來製造半導體裝置的預浸體12。作為此種預浸體12，市售有住友電木(Sumitomo Bakelite)公司製造之氰酸酯系預浸體、及三菱瓦斯化學製造之雙馬來醯亞胺三系預浸體。另外，作為構成玻璃布(玻璃纖維基材)之玻璃，例如可列舉：E玻璃、S玻璃、NE玻璃、T玻璃等。
再者，本實施形態中，纖維基材使用玻璃布(玻璃纖維基材)，但並不限定於此，例如，可列舉下述有機纖維基材等：由如下樹脂纖維作為主成分之織布或不織布構成的合成纖維基材以及牛皮紙、棉絨紙、棉絨與牛皮紙漿之混抄紙等作為主成分之紙基材等，上述樹脂纖維為聚醯胺樹脂纖維、芳香族聚醯胺樹脂纖維、全芳香族聚醯胺樹脂纖維等聚醯胺系樹脂纖維，聚酯樹脂纖維、芳香族聚酯樹脂纖維、全芳香族聚酯樹脂纖維等聚酯系樹脂纖維，及聚醯 亞胺樹脂纖維、含氟樹脂纖維等。該等中較好的是玻璃纖維基材。藉此，可提昇預浸體12之強度、吸水率。並且可縮小預浸體12之熱膨脹係數。
作為使玻璃布含浸本實施形態之樹脂組合物之方法，例如，可列舉：使用上述樹脂組合物製備樹脂清漆，將玻璃布浸漬於樹脂清漆中之方法；使用各種塗佈機塗佈上述樹脂清漆之方法；以及藉由噴霧來噴塗上述樹脂清漆之方法等。該等中，較好的是將玻璃布浸漬於樹脂清漆中之方法。藉此，可提昇樹脂組合物對玻璃布之含浸性。再者，於將玻璃布浸漬於樹脂清漆中之情形時，可使用常用之含浸塗佈設備。
上述樹脂清漆中所使用之溶劑理想的是對上述樹脂組合物中之樹脂成分表現出良好溶解性者，但亦可於不會造成不良影響之範圍內使用不良溶劑。作為表現出良好之溶解性之溶劑，例如可列舉：丙酮、甲基乙基酮、甲基異丁基酮、環己酮、四氫呋喃、二甲基甲醯胺、二甲基乙醯胺、二甲亞碸、乙二醇、賽路蘇系、卡必醇系等。
上述樹脂清漆之固形分並無特別限定，較好的是，上述樹脂組合物之固形分為40~80質量%，尤其好的是50~65質量%。藉此，可進一步提昇樹脂清漆對玻璃布之含浸性。使上述玻璃布含浸上述樹脂組合物，以特定溫度例如80~200℃等進行乾燥，藉此可獲得預浸體12。
於預浸體12製成後，於預浸體12之兩面上重疊銅箔23，然後進行加熱．加壓，製成雙面覆銅積層板20(以下簡稱為 「積層板20」。)(圖2B)。藉此，可獲得介電特性、高溫多濕條件下之機械性、電性連接可靠性優異之積層板。
此處，本實施形態之積層板20係使用一片預浸體12，且於其上下兩面重疊銅箔23者，但亦可重疊銅箔23以外之金屬箔或薄膜。另外，亦可將兩片以上之預浸體12積層。當將兩片以上之預浸體12積層時，將金屬箔或薄膜重疊於經積層之預浸體12之最外側上下兩面或單面上。另外，製作上述積層板20時之加熱溫度並無特別限定，較好的是120~220℃，尤其好的是150~200℃。並且，其加壓壓力亦無特別限定，較好的是2~5 MPa，尤其好的是2.5~4 MPa。
作為構成上述金屬箔之金屬，除銅箔23以外，例如可列舉：銅系合金、鋁及鋁系合金、銀及銀系合金、金及金系合金、鋅及鋅系合金、鎳及鎳系合金、錫及錫系合金、鐵及鐵系合金等。另外，作為薄膜，例如可列舉：聚乙烯、聚丙烯、聚對苯二甲酸乙二酯、聚醯亞胺、氟系樹脂等。
積層板20製成之後，於其所需位置處，使用例如機械鑽孔機形成通孔21(圖2C)後，藉由無電解鍍銅，於通孔21內部及銅箔23表面被覆厚度為1 μm之較薄無電解銅24(圖2D)。藉此，形成導體層14(圖1)。接著，藉由電解鍍銅進行全板電鍍，於下述晶片搭載面側之無電解銅24上，以10 μm以上之厚度加厚銅25(圖2E)。再者，本實施形態中使無電解銅24之厚度為1 μm，銅25之厚度為10 μm以上，但並不限定於此。
繼而，於銅25之表面塗佈光阻劑26後，重疊電路圖案之 光罩27，進行UV(ultraviolet，紫外線)曝光(圖2F)。例如，當光阻劑26為正型時，使用包含有機溶劑之顯影液來進行顯影，藉此，殘留光阻劑26之未受UV照射之部分(非曝光部分)形成配線圖案(圖2G)。
其後，將經圖案化之光阻劑26作為光罩，藉由例如濕式蝕刻而除去露出部分之銅25(圖2H)，然後剝離除去光阻劑26，藉此，於預浸體12之晶片搭載側形成所需之配線圖案15(圖2I)。
其後，使用下述圖3D之回焊中所使用之回焊裝置進行加熱處理(圖2J)，以此形成圖1之電路基板11。藉此，可簡便可靠地對電路基板11加熱。
圖3A~圖3E係用以說明使用有電路基板11之半導體裝置之製造步驟的圖。
圖3A中，首先，於電路基板11之配線圖案15上之晶片搭載區域塗佈環氧系樹脂等接著劑30。其後，使欲搭載之半導體晶片31之背面(形成有電極之側之相反面)朝下，利用接著劑30將半導體晶片31接著於上述晶片搭載區域中，然後，經由配線圖案15，使用例如Au接線32使半導體晶片31之電極與導電層14電性連接(圖3B)。
接著，用密封樹脂33將半導體晶片31及接線32密封，然後進行加熱，使密封樹脂33固化(圖3C)。此處，密封樹脂33將半導體晶片31之至少上部及側面密封即可，更具體而言，將接線32密封即可，如圖3C所示，並非限於將電路基板11之整個晶片搭載面密封之形態。再者，本實施形態 中，密封樹脂33固化後之厚度為600 μm，具有厚度為230 μm之電路基板11之2.6倍厚度，但只要其厚度為可使用於下一代半導體裝置中之電路基板11之厚度的4倍以下，則並不限定於此。
對該密封樹脂33固化後之電路基板11，對以其兩端作為基準位置時之翹曲進行測定，則於配置著半導體晶片31之面之反面側產生凸起的翹曲，即所謂正翹。進而可知，於260℃下，對該產生有正翹之電路基板11進行1分鐘熱處理後，可於室溫下維持上述正翹。並且，該正翹係0~100 μm之翹曲，藉此，能夠可靠地減小電路基板由於錫球焊接時或其後之二次安裝處理時之熱膨脹而產生的應變。
其後，於電路基板11之晶片搭載面之相反側載置無Pb錫球34(熔點：217度)，且使用回焊裝置進行回焊處理，藉此使錫球34接合於電路基板11上(圖3D)，製造出半導體裝置。進行該回焊處理時，回焊裝置溫度設定為其最高溫度達到260度。
然後，將上述半導體裝置二次安裝於基板35上(圖3E)，藉此製造電子設備。
此處，圖2J之加熱處理中回焊裝置之最高溫度設為高於使構成預浸體12之玻璃布含浸之樹脂組合物固化後之玻璃轉移溫度。回焊溫度之最高溫度並無特別限定，較好的是與玻璃布含浸之樹脂組合物的固化物之玻璃轉移溫度相比高20度以上，尤其好的是高40度以上。再者，可藉由下述方式來測定該玻璃轉移溫度：將上述樹脂組合物之固化物 切割成4 mm×20 mm之大小，作為評價用試料，使用TMA(therm mechanical analysis，熱機械分析)裝置(TMA)(TA Instruments公司製造)，且以10℃/min之速度升溫。
藉此，可緩解電路基板11之內部應力。其結果，即便使用如電路基板11之厚度為500 μm以下之薄型電路基板時，亦可減小電路基板11在圖3D之回焊處理前後產生之翹曲變動，故可適當進行圖3E之二次安裝。
另外，圖2J之加熱處理中回焊裝置之加熱溫度分布，可使用例如JEDEC標準J－STD－020C(2004年7月)，其最高溫度可根據錫球34之熔點來設定。具體而言，於錫球34為共晶焊錫之情形時(熔點為183度)，可於225度至240度下進行加熱處理，於錫球34為無鉛焊錫之情形時(熔點為217度)，可於245度至260度下進行加熱處理。即，較好的是，圖2J之加熱處理中電路基板11之最高溫度為錫球34之熔點溫度以上且該熔點溫度＋80度以下之範圍內。若上述最高溫度為錫球34之熔點溫度以下，則無法充分抑制電路基板11在回焊處理前後產生之翹曲變動，若為錫球34之熔點溫度＋80度以上之高溫，則會使電路基板11中所含之樹脂組合物產生熱劣化，故而不佳。
加熱處理並不限定於使用回焊裝置，亦可採用利用烘箱加熱或熱板壓製機之方法。亦可採用下述方法：將基板放入設定成加熱溫度之烘箱或熱板壓製機中之方法，或將基板放入溫度低於加熱溫度之烘箱或熱板壓製中後進行升溫 的方法。
另外，本實施形態係於安裝半導體晶片31之前進行圖2J之加熱處理，但只要在圖3D之回焊處理前進行，則並不限定於此。但是，若於安裝半導體晶片31之前進行圖2J之加熱處理，則可防止密封樹脂33之固化物中由於加熱而產生龜裂等，且能夠可靠減小電路基板11於圖3D之回焊處理前後產生之翹曲變動，故而最好的是如本實施形態所示，在安裝半導體晶片31之前進行上述加熱處理。
根據本實施形態，藉由進行圖2J之加熱處理，使圖3D之回焊處理後電路基板11之翹曲變成正翹，故可提昇圖3E之2次安裝處理時之良率。此處，若圖3D之回焊處理後電路基板11之翹曲為逆翹，則存在如下情形：在進行圖3E之2次安裝處理時，配置於電路基板11端部之錫球34與相鄰的錫球34相接觸而引起短路，導致良率降低。
另外，根據本實施形態，藉由圖3C之處理而將半導體晶片31以及接線32密封之密封樹脂33之固化物的厚度，為電路基板11之厚度之4倍以下，於圖3C之處理後電路基板11中產生正翹，且於260℃下，對產生有該正翹之電路基板11進行1分鐘熱處理後，於室溫下可維持該正翹，因此，可減小電路基板11由於圖3D之錫球焊接處理時或圖3E之2次安裝處理時之熱膨脹而產生的應變，因此可穩定地製造下一代半導體裝置，且可提昇二次安裝處理時之良率。
[實施例]
下面，藉由實施例及比較例來說明本發明，但本發明並 不限定於此。
(實驗1)
(1)樹脂清漆之製備
於常溫下，將19.7重量份之酚醛清漆型氰酸酯樹脂(LONZAJAPAN股份有限公司製造，Primaset PT－30，平均分子量約為700)、11重量份之聯苯二亞甲基型環氧樹脂(日本化藥股份有限公司製造，NC－3000H，環氧當量為275)、9重量份之聯苯二亞甲基型苯酚樹脂(明和化成股份有限公司製造，MEH－7851－3H，羥基當量為230)、以及0.3重量份之環氧矽烷型偶合劑(GE東芝矽膠(GE Toshiba Silicones)股份有限公司製造，A－187)溶解於甲基乙基酮中，並添加60重量份之球狀熔融氧化矽(Admatechs股份有限公司製造，球狀熔融氧化矽，SO－25R，平均粒徑為0.5 μm)，使用高速攪拌機攪拌10分鐘，獲得樹脂清漆。
(2)預浸體之製造
使玻璃布(厚度為94 μm，日東紡織製造，WEA－2116)含浸上述樹脂清漆，於150℃之加熱爐中乾燥2分鐘，獲得清漆固形分約為50質量%之氰酸酯系預浸體。
(3)積層板之製造
於上述預浸體之兩面重疊18 μm之銅箔，於壓力為4 MPa，溫度為200℃之條件下進行2小時加熱加壓成形，藉此獲得厚度為0.2 mm之積層板。該加熱固化後之上述氰酸酯系預浸體的玻璃轉移溫度為220度。
(4)電路基板之製作
使用以上述方法製造之積層板，製作10個具有配線圖案之電路基板。對此時所製作之電路基板中的5個，使用圖13之加熱溫度分布經設定之回焊裝置(HELLER公司製造之1812EXL－S)，於最高溫度為260度下進行加熱(實施例1)，而剩餘5個不進行上述加熱(比較例1)。
其後，於實施例1、比較例1之電路基板上分別安裝半導體晶片，用接線加以連接後，使用密封樹脂，以0.6 mm之厚度密封半導體晶片以及接線，且進行於175度下加熱4小時使之固化的封膠後烘烤(以下稱為「PMC」。)處理。
接著，將無Pb錫球(千住金屬股份有限公司製造，熔點為217度)載置於電路基板之背側，進行回焊處理，即，使用上述回焊裝置，以上述圖13之加熱條件進行加熱。其後，進行二次安裝，且進行150度下乾燥8小時之DRY(乾燥)處理。
於上述PMC處理前後、回焊處理後、DRY處理後，藉由雷射掃描測定各樣品之翹曲量。此處，所謂翹曲量，係指以樣品兩端作為基準位置時樣品表面之高度，並由5個樣品之平均值計算出。
其結果可知，比較例1中，相對於圖4所示之產生有正翹，於回焊處理後產生逆翹，回焊處理前後產生較大之翹曲變動。並且可知，相對於比較例1，實施例1如圖5所示，於各處理前後幾乎未產生翹曲變動，可維持正翹狀態。
(實驗2)
將上述製作之氰酸酯系預浸體變更為雙馬來醯亞胺三系預浸體(三菱瓦斯化學製造，HL832HS)，進行與實驗1相同之實驗。上述加熱固化後之雙馬來醯亞胺三系預浸體的玻璃轉移溫度為185度。對該實驗中所製作之電路基板中之5個，使用上述圖13之加熱溫度分布經設定之回焊裝置，於最高溫度為260度下進行加熱(實施例2)，而剩餘5個不進行上述加熱(比較例2)。
實驗2之結果可知，比較例2如圖6所示，自PMC處理前已產生有逆翹之樣品之翹曲量在回焊處理後進一步增大。並且可知，與此相對，實施例2如圖7所示，各樣品在PMC處理前為正翹，且於各處理前後幾乎未產生翹曲變動。
(實驗3)
將實驗1之密封樹脂之厚度變更為1.2mm，製作5個經上述加熱處理之樣品，作為實施例3，且製作5個未進行該加熱處理之樣品，作為比較例3。同樣地，將實驗2之密封樹脂之厚度變更為1.2mm，製作5個經上述加熱處理之樣品，作為比較例4，且製作5個未進行該加熱處理之樣品，作為比較例5。
其結果可知，比較例3如圖8所示，自PMC處理前為正翹，但其翹曲量在回焊處理前後產生較大變動。並且可知，相對於比較例3，實施例3如圖10所示，自PMC處理前，其正翹之翹曲量大於比較例3，但於各處理前後幾乎未產生翹曲變動。
另一方面，比較例4、5如圖9、11所示，無論是否進行 上述加熱處理，於各處理前後均會產生翹曲變動。
由上述結果可知，當密封樹脂之厚度為0.6mm時，預浸體為上述氰酸酯系之情形，以及預浸體為上述雙馬來醯亞胺三系之情形中之任一情形時，皆可藉由在安裝半導體晶片前，進行加熱處理而使翹曲量、翹曲變動均減小。
另外，當密封樹脂之厚度為1.2mm時，僅預浸體為氰酸酯系者之情形可藉由加熱處理而減小翹曲變動。
(實驗4) (1)樹脂清漆之製備
於常溫下，將19.7重量份之酚醛清漆型氰酸酯樹脂(LONZAJAPAN股份有限公司製造，Primaset PT-30，平均分子量約為700)、11重量份之聯苯二亞甲基型環氧樹脂(日本化藥股份有限公司製造，NC-3000H，環氧當量為275)、9重量份之聯苯二亞甲基型苯酚樹脂(明和化成股份有限公司製造，MEH-7851-3H，羥基當量為230)、以及0.3重量份之環氧矽烷型偶合劑(GE東芝矽膠股份有限公司製造，A-187)溶解於甲基乙基酮中，並添加60重量份之球狀熔融氧化矽(Admatechs股份有限公司製造，球狀熔融氧化矽，SO-25R，平均粒徑為0.5μm)，使用高速攪拌機攪拌10分鐘，獲得樹脂清漆。
(2)預浸體之製造
使玻璃布(厚度為94μm，日東紡織製造，WEA-2116)含浸上述樹脂清漆，於150℃之加熱爐中乾燥2分鐘，獲得清漆固形分約為50質量%之氰酸酯系預浸體。
(3)積層板之製造
於上述預浸體之兩面重疊18 μm之銅箔，於壓力為4 MPa、溫度為200℃之條件下進行2小時加熱加壓成形，藉此，獲得厚度為0.23 mm之積層板。該加熱固化後之上述氰酸酯系預浸體的玻璃轉移溫度為220度。
(4)電路基板之製作
使用藉由上述方法而製造之積層板，製作10個具有配線圖案之電路基板。對此時製作之電路基板中之5個，使用圖13之加熱溫度分布經設定的回焊裝置(HELLER公司製造，1812EXL－S)，於最高溫度260度下進行加熱(實施例4)，而剩餘5個未進行上述加熱(比較例6)。
其後，於實施例4、比較例6之電路基板上分別安裝半導體晶片，並利用接線進行連接後，使用密封樹脂，以0.6 mm之厚度密封半導體晶片以及接線，且進行175度下加熱4小時使之固化的封膠後烘烤(以下稱為「PMC」)處理。
該PMC處理後，藉由雷射掃描測定各樣品(電路基板)之翹曲量。此處，所謂翹曲量係指以樣品兩端為基準位置時樣品表面之高度，並由5個樣品之平均值計算出。其結果可知，如圖14所示，實施例4、比較例6均產生正翹。
繼而，於260℃下，使用上述回焊裝置對PMC處理後之各樣品自背側進行1分鐘熱處理。其結果可知，比較例6如圖14所示，於本處理後產生逆翹。與此相對，實施例4如圖14所示，熱處理前後維持正翹之狀態。
(實驗5)
將上述所製作之氰酸酯系預浸體變更為三菱瓦斯化學製造之雙馬來醯亞胺三系預浸體，對與實驗4相同之方式製作之電路基板中之5個，使用上述圖13之加熱溫度分布經設定之回焊裝置，於最高溫度260度下進行加熱(實施例5)，而剩餘5個未進行上述加熱(比較例7)。上述加熱固化後之雙馬來醯亞胺三系預浸體的玻璃轉移溫度為185度。
接著，以與實驗4相同之加熱條件進行PMC處理，然後藉由雷射掃描測定各樣品之翹曲量。其結果可知，如圖5所示，實施例5中產生正翹，比較例7中產生逆翹。
繼而，於260℃下，使用上述回焊裝置對PMC處理後之各樣品自背側進行1分鐘熱處理。其結果可知，比較例7如圖14所示，於熱處理前後均產生逆翹。與此相對，實施例5如圖14所示，於熱處理前後維持正翹之狀態。
[產業上之可利用性]
根據本發明第1態樣之電路基板之製造方法，在進行錫球焊接之前，對使纖維基材含浸樹脂中而製造的厚度為500μm以下之電路基板，以較上述含浸樹脂固化後之玻璃轉移溫度高的溫度進行加熱，故而可緩解電路基板之內部應力，即便電路基板係厚度為500μm以下之薄型電路基板，亦可減小電路基板在回焊處理前後產生之翹曲變動，故可穩定地製造下一代半導體裝置，且可提昇二次安裝處理時之良率。
根據該第1態樣，藉由加熱步驟進行加熱時，電路基板 之最高溫度為錫球焊接時所使用之焊錫之熔點溫度以上且該熔點溫度＋80度以下之範圍內。藉此，若上述最高溫度高於該焊錫之熔點溫度，則能夠可靠地超出上述含浸樹脂固化後之玻璃轉移溫度，故可充分抑制電路基板在回焊處理前後產生翹曲變動。另一方面，由於使上述最高溫度為焊錫之熔點溫度＋80度以下，故而可防止電路基板中所包含之樹脂組合物產生熱劣化。
根據該第1態樣，加熱步驟係於安裝半導體元件之前進行，故而構成半導體裝置之密封樹脂組合物之固化物不會由於加熱而產生龜裂等，故而能夠可靠地減小電路基板在回焊處理前後產生之翹曲變動。
根據該第1態樣，加熱步驟係使用回焊裝置對電路基板加熱，故可簡便且可靠地對電路基板加熱。
根據本發明第2態樣之半導體製造裝置，在進行錫球焊接之前，對使纖維基材含浸樹脂而製造之厚度為500 μm以下之電路基板，以較上述含浸樹脂固化後之玻璃轉移溫度高的溫度進行加熱，故而可緩解電路基板之內部應力，即便電路基板係厚度為500 μm以下之薄型電路基板，亦可減小電路基板在回焊處理前後產生之翹曲變動，故可穩定地製造下一代半導體裝置，且可提昇二次安裝處理時之良率。
根據本發明第3態樣之電路基板，密封樹脂組合物之固化物之厚度係厚度為500 μm以下之電路基板之厚度的4倍以下者，並且，該電路基板以其兩端為基準位置，於配置 著半導體元件之面的反面側具有凸起翹曲，且於260℃下對電路基板進行1分鐘熱處理後，於室溫下維持該凸側翹曲，故而在錫球焊接時或其後之二次安裝處理時，電路基板由於熱膨脹而產生之應變較小，故可穩定地製造下一代半導體裝置，且可提昇二次安裝處理時之良率。
根據本發明第3態樣之電路基板，其自上述基準位置至反面側具有凸起0~100 μm之翹曲，故而可更可靠穩定地製造下一代半導體裝置，且能夠更可靠地提昇二次安裝處理時之良率。
11‧‧‧電路基板
12‧‧‧預浸體
14‧‧‧導體層
15‧‧‧配線圖案
20‧‧‧積層板
21‧‧‧通孔
23‧‧‧銅箔
24‧‧‧無電解銅
25‧‧‧銅
26‧‧‧光阻劑
27‧‧‧光罩
30‧‧‧接著劑
31‧‧‧半導體晶片
32‧‧‧接線
33‧‧‧密封樹脂
34‧‧‧錫球
35‧‧‧基板
圖1係利用本發明第1實施形態之製造方法製造的電路基板之剖面圖。
圖2A~圖2J係用以說明圖1之電路基板之製造步驟的圖。
圖3A~圖3E係用以說明使用有電路基板之半導體裝置之製造步驟的圖。
圖4係表示比較例1之翹曲量之曲線圖。
圖5係表示實施例1之翹曲量之曲線圖。
圖6係表示比較例2之翹曲量之曲線圖。
圖7係表示實施例2之翹曲量之曲線圖。
圖8係表示比較例3之翹曲量之曲線圖。
圖9係表示比較例4之翹曲量之曲線圖。
圖10係表示實施例3之翹曲量之曲線圖。
圖11係表示比較例5之翹曲量之曲線圖。
圖12A及圖12B係用以說明半導體裝置翹曲之圖，圖12A 表示產生正翹之情形，圖12B表示產生逆翹之情形。
圖13係表示加熱處理時之加熱溫度分布之曲線圖。
圖14係表示實施例4、5以及比較例6、7之PMC處理後及熱處理後的翹曲量之曲線圖。
11‧‧‧電路基板
12‧‧‧預浸體
14‧‧‧導體層
15‧‧‧配線圖案

Claims (6)

  1. 一種電路基板之製造方法，其特徵在於：其係製造包含使纖維基材含浸樹脂而成之預浸體、且厚度為500μm以下之電路基板者；藉由上述製造方法所製造之電路基板係適用於藉由進行如下處理而製造之半導體裝置者：於該電路基板上安裝半導體元件之半導體元件安裝處理；使用密封樹脂組合物將上述經安裝之半導體元件之至少上部及側面密封之密封處理；於上述密封處理後，將上述密封樹脂組合物加熱並使其固化之封膠後烘烤處理；以及使用回焊裝置，對上述電路基板之安裝有上述半導體元件之面的反面焊接錫球之回焊處理；且上述製造方法具有：加熱步驟，於即將進行上述半導體元件安裝處理之前，以最高溫度較上述含浸樹脂固化後之玻璃轉移溫度高的溫度，對上述所製造之電路基板進行加熱，且於上述加熱步驟之後，於上述封膠後烘烤處理前後及上述回焊處理後，上述電路基板以其兩端為基準位置，於安裝有上述半導體元件之面的反面側具有凸起翹曲。
  2. 如請求項1之製造方法，其中上述最高溫度為用於上述錫球焊接時之焊錫熔點溫度以上及該熔點溫度+80度以下之範圍。
  3. 如請求項1之製造方法，其中上述加熱步驟使用包含上述回焊裝置、烘箱及熱板壓製機中之任一者的加熱裝置來對上述電路基板加熱。
  4. 一種半導體製造裝置，其係藉由進行如下處理而製造半導體者：製造包含使纖維基材含浸樹脂而成之預浸體、且厚度為500μm以下之電路基板的電路基板製造處理；於上述電路基板上安裝半導體元件之半導體元件安裝處理；使用密封樹脂組合物，將上述經安裝之半導體元件之至少上部及側面密封之密封處理；於上述密封處理後，將上述密封樹脂組合物加熱並使其固化之封膠後烘烤處理；以及使用回焊裝置，對上述電路基板安裝有上述半導體元件之面的反面焊接錫球之回焊處理；進行上述電路基板製造處理之裝置之特徵在於：包含上述回焊裝置、烘箱及熱板壓製機中之任一者的加熱裝置，其係於即將進行上述半導體元件安裝處理之前，以最高溫度較上述含浸樹脂固化後之玻璃轉移溫度高的溫度，對上述所製造之電路基板進行加熱；且於上述加熱步驟之後，於上述封膠後烘烤處理前後及上述回焊處理後，上述電路基板以其兩端為基準位置，於安裝有上述半導體元件之面的反面側具有凸起翹曲。
  5. 一種半導體裝置，其特徵在於：其係藉由如下方法所製造者：製造包含使纖維基材含浸樹脂而成之預浸體、且厚度為500μm以下之電路基板；於上述電路基板之其中一面上安裝半導體元件，以密封樹脂組合物將上述半導體元件之至少上部及側面密封後，藉由封膠後烘烤處理將上述密封樹脂組合物加熱並使其固化，並進行對上述電路基板安裝有上述半導體元 件之面的反面焊接錫球之回焊處理；藉由上述封膠後烘烤處理而加熱固化後之上述密封樹脂組合物的厚度為上述電路基板厚度之4倍以下；於即將進行上述半導體元件安裝處理之前，藉由以最高溫度較上述含浸樹脂固化後之玻璃轉移溫度高的溫度，對上述所製造之電路基板進行加熱，而於上述封膠後烘烤處理之前、上述封膠後烘烤處理及上述回焊處理之間、與上述回焊處理之後，進行上述加熱後之上述電路基板以其兩端為基準位置，於配置著上述半導體元件之面之反面側具有凸起翹曲。
  6. 如請求項5之半導體裝置，其中上述加熱後之上述電路基板具有自上述基準位置朝向上述反面側凸起0~100μm之翹曲。
TW097105483A 2007-02-16 2008-02-15 Circuit board manufacturing method and semiconductor manufacturing device TWI424510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007036257A JP5188075B2 (ja) 2007-02-16 2007-02-16 回路基板の製造方法及び半導体製造装置
JP2007092209A JP2008251891A (ja) 2007-03-30 2007-03-30 回路基板及びその半導体装置

Publications (2)

Publication Number Publication Date
TW200845250A TW200845250A (en) 2008-11-16
TWI424510B true TWI424510B (zh) 2014-01-21

Family

ID=39690165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097105483A TWI424510B (zh) 2007-02-16 2008-02-15 Circuit board manufacturing method and semiconductor manufacturing device

Country Status (6)

Country Link
US (1) US8592256B2 (zh)
KR (1) KR101409048B1 (zh)
CN (1) CN101611490B (zh)
MY (1) MY153017A (zh)
TW (1) TWI424510B (zh)
WO (1) WO2008099940A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101611490B (zh) * 2007-02-16 2011-07-27 住友电木株式会社 电路板的制造方法、半导体制造装置、电路板和半导体器件
JP5249150B2 (ja) * 2009-07-23 2013-07-31 株式会社東海理化電機製作所 磁気センサの製造方法及び磁気センサ
US9048245B2 (en) 2012-06-05 2015-06-02 International Business Machines Corporation Method for shaping a laminate substrate
US9059240B2 (en) 2012-06-05 2015-06-16 International Business Machines Corporation Fixture for shaping a laminate substrate
TWI499020B (zh) * 2012-11-28 2015-09-01 矽品精密工業股份有限公司 半導體基板之製法
US10791626B2 (en) 2013-09-09 2020-09-29 Mitsubishi Gas Chemcial Company, Inc. Prepreg, metal foil-clad laminate, and printed wiring board
EP3451804B1 (en) * 2017-08-28 2020-04-01 Goodrich Actuation Systems Limited Potting method
CN108417501B (zh) 2018-03-05 2020-03-24 台达电子企业管理（上海）有限公司 功率模块及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091476A (ja) * 1998-07-16 2000-03-31 Nitto Denko Corp 半導体装置
JP2003283109A (ja) * 2003-04-25 2003-10-03 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
TW200638812A (en) * 2004-11-18 2006-11-01 Matsushita Electric Ind Co Ltd Wiring board, method for manufacturing same and semiconductor device

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794217A (en) * 1985-04-01 1988-12-27 Qing Hua University Induction system for rapid heat treatment of semiconductor wafers
US4983804A (en) * 1989-12-21 1991-01-08 At&T Bell Laboratories Localized soldering by inductive heating
TW272311B (zh) * 1994-01-12 1996-03-11 At & T Corp
US5516030A (en) * 1994-07-20 1996-05-14 Compaq Computer Corporation Method and apparatus for assembling ball grid array components on printed circuit boards by reflowing before placement
JPH1041615A (ja) * 1996-07-19 1998-02-13 Matsushita Electric Ind Co Ltd 半導体チップ実装用基板、及び半導体チップの実装方法
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
TW396471B (en) * 1997-06-04 2000-07-01 Ibm Electrodeposition of low temperature, high conductivity, powder materials for electrically conductive paste formulations
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6593255B1 (en) * 1998-03-03 2003-07-15 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
JP2000216299A (ja) 1999-01-21 2000-08-04 Toshiba Corp 半導体パッケ―ジ、半導体装置、及び半導体パッケ―ジの製造方法
JP2000286362A (ja) * 1999-03-30 2000-10-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
WO2001042253A2 (en) * 1999-12-13 2001-06-14 The Dow Chemical Company Phosphorus element-containing crosslinking agents and flame retardant phosphorus element-containing epoxy resin compositions prepared therewith
US6537400B1 (en) * 2000-03-06 2003-03-25 Micron Technology, Inc. Automated method of attaching flip chip devices to a substrate
US6720080B2 (en) * 2000-09-08 2004-04-13 Jps Glass And Industrial Fabrics Finish for glass fabrics used for reinforcing epoxy structures
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2003031926A (ja) 2001-07-19 2003-01-31 Kyoei Sangyo Kk プリント基板のそり矯正方法
WO2003018675A1 (fr) * 2001-08-31 2003-03-06 Sumitomo Bakelite Company Limited Composition de resine, preimpregne, feuille laminee, et boitier de semi-conducteur
US6432748B1 (en) * 2001-09-24 2002-08-13 Phoenix Precision Technology Corp. Substrate structure for semiconductor package and manufacturing method thereof
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
KR20040060450A (ko) * 2002-12-30 2004-07-06 삼성전자주식회사 반도체 패키지 실장방법
JP4325337B2 (ja) * 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
US8021748B2 (en) * 2003-09-29 2011-09-20 Ibiden Co., Ltd. Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US6897410B1 (en) * 2003-11-07 2005-05-24 Delaware Capital Formation, Inc. Dual stage pre-heater
US7758951B2 (en) * 2004-03-04 2010-07-20 Hitachi Chemical Company, Ltd. Prepreg, metal-clad laminate and printed circuit board using same
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP4271095B2 (ja) * 2004-07-15 2009-06-03 東京エレクトロン株式会社 基板加熱装置及び基板加熱方法
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2006134891A1 (ja) * 2005-06-16 2006-12-21 Senju Metal Industry Co., Ltd. モジュール基板のはんだ付け方法
KR20070021817A (ko) * 2005-08-19 2007-02-23 삼성전자주식회사 솔더링 장치 및 솔더링 방법
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
CN101611490B (zh) * 2007-02-16 2011-07-27 住友电木株式会社 电路板的制造方法、半导体制造装置、电路板和半导体器件
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
US8073316B2 (en) * 2008-01-31 2011-12-06 Kabushiki Kaisha Toshiba Oven for semiconductor wafer
JP2010109032A (ja) * 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US8299393B2 (en) * 2010-08-17 2012-10-30 International Business Machines Corporation Selective thermal conditioning components on a PCB

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091476A (ja) * 1998-07-16 2000-03-31 Nitto Denko Corp 半導体装置
JP2003283109A (ja) * 2003-04-25 2003-10-03 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法
TW200638812A (en) * 2004-11-18 2006-11-01 Matsushita Electric Ind Co Ltd Wiring board, method for manufacturing same and semiconductor device

Also Published As

Publication number Publication date
CN101611490A (zh) 2009-12-23
KR101409048B1 (ko) 2014-06-18
TW200845250A (en) 2008-11-16
MY153017A (en) 2014-12-31
WO2008099940A9 (ja) 2011-06-03
WO2008099940A1 (ja) 2008-08-21
CN101611490B (zh) 2011-07-27
US8592256B2 (en) 2013-11-26
US20100038762A1 (en) 2010-02-18
KR20090109558A (ko) 2009-10-20

Similar Documents

Publication Publication Date Title
KR101464008B1 (ko) 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
KR101763975B1 (ko) 회로 기판용 에폭시 수지 조성물, 프리프레그, 적층판, 수지 시트, 프린트 배선판용 적층기재, 프린트 배선판, 및 반도체 장치
US8465837B2 (en) Epoxy resin composition, prepreg, laminate board, multilayer printed wiring board, semiconductor device, insulating resin sheet, and process for manufacturing multilayer printed wiring board
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
TWI424510B (zh) Circuit board manufacturing method and semiconductor manufacturing device
TWI433773B (zh) 積層板，電路板及半導體裝置
TWI419622B (zh) 多層印刷佈線板用絕緣樹脂組成物，附有基材之絕緣樹脂片，多層印刷佈線板及半導體裝置
JP5206600B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置
JP2010174242A (ja) ビフェニルアラルキル型シアン酸エステル樹脂、並びにビフェニルアラルキル型シアン酸エステル樹脂を含む樹脂組成物、及び、当該樹脂組成物を用いてなるプリプレグ、積層板、樹脂シート、多層プリント配線板、並びに半導体装置
JP6186977B2 (ja) 樹脂組成物、樹脂シート、プリプレグ、積層板、プリント配線板、及び半導体装置
JP2012153752A (ja) 樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP2010238907A (ja) 積層板、多層プリント配線板および半導体装置
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP4840303B2 (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP5929639B2 (ja) シアン酸エステル化合物、樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、および半導体装置
JP2009070891A (ja) 半導体装置
JP4385555B2 (ja) インターポーザ、半導体パッケージおよびその製造方法
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP2010080609A (ja) 半導体装置
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法
JP2008251891A (ja) 回路基板及びその半導体装置
JP5353547B2 (ja) 金属箔付きプリプレグ、積層板およびインターポーザ
JP2011216892A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees