WO2009150985A1 - 半導体素子搭載基板 - Google Patents

半導体素子搭載基板 Download PDF

Info

Publication number
WO2009150985A1
WO2009150985A1 PCT/JP2009/060194 JP2009060194W WO2009150985A1 WO 2009150985 A1 WO2009150985 A1 WO 2009150985A1 JP 2009060194 W JP2009060194 W JP 2009060194W WO 2009150985 A1 WO2009150985 A1 WO 2009150985A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
layer
mounting substrate
element mounting
resin
Prior art date
Application number
PCT/JP2009/060194
Other languages
English (en)
French (fr)
Inventor
光生 杉野
原　英貴
和布浦　徹
Original Assignee
住友ベークライト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友ベークライト株式会社 filed Critical 住友ベークライト株式会社
Priority to US12/997,376 priority Critical patent/US8598719B2/en
Priority to CN2009801213411A priority patent/CN102057484B/zh
Priority to JP2010516823A priority patent/JP5408131B2/ja
Publication of WO2009150985A1 publication Critical patent/WO2009150985A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Definitions

  • the present invention relates to a semiconductor element mounting substrate.
  • Electronic devices are equipped with substrates to which semiconductor elements such as IC chips and capacitors are connected.
  • the structure is asymmetrical in the vertical direction, and the physical properties are also asymmetrical, so that the substrate is warped and the reliability of the semiconductor element mounting substrate is increased. There was a problem that the performance would be lowered.
  • An object of the present invention is to provide a semiconductor element mounting substrate capable of preventing the occurrence of warpage and preventing peeling of a built-in semiconductor element from the substrate.
  • Such an object is achieved by the present inventions (1) to (20) below.
  • a substrate A semiconductor element mounted on one side of the substrate; An adhesive layer for bonding the substrate and the semiconductor element; A first layer embedding the semiconductor element; A second layer provided on the opposite side of the substrate from the first layer; Having at least one surface layer provided on the first layer and on the second layer;
  • the storage elastic modulus of the adhesive layer at 25 ° C. is 5 to 1000 MPa, Of the surface layer, 20 ° C. or higher, the thermal expansion coefficient in the planar direction is measured based on JIS C 6481 at JIS C 6481 glass transition point of the surface layer is measured according to Tg a [° C.] or less, A semiconductor element mounting substrate characterized by being 40 ppm / ° C. or less.
  • the adhesive layer is composed of an adhesive, Any of the above (1) to (4), wherein the adhesive is composed of a resin composition containing a (meth) acrylic acid ester copolymer, an epoxy resin, a phenol resin, and an inorganic filler.
  • JIS C 6481 glass transition temperature Tg a of the surface layer is measured according to the semiconductor element mounting board according to any one of (1) in the range of 100 ⁇ 300 ° C. (12) .
  • the resin material further includes an epoxy resin,
  • the content of the cyanate resin in the resin material is C [wt%] and the content of the epoxy resin in the resin material is D [wt%], 0.5 ⁇ D / C ⁇ 4
  • the semiconductor element mounting substrate according to any one of (18).
  • the resin material further includes a phenoxy resin,
  • the content of the cyanate resin in the resin material is C [wt%] and the content of the phenoxy resin in the resin material is E [wt%], 0.2 ⁇ E / C ⁇ 2
  • the semiconductor element mounting substrate according to any one of (19).
  • FIG. 1 is a longitudinal sectional view showing a preferred embodiment of a semiconductor element mounting substrate of the present invention.
  • the upper side in FIG. 1 is referred to as “upper” or “upper”.
  • a semiconductor element mounting substrate 10 includes a core substrate (substrate) 1, a semiconductor element 2 mounted on the upper side of the core substrate 1, and an adhesive film that joins the semiconductor element 2 onto the core substrate 1.
  • (Adhesive layer) 3 first layer 4 formed to embed semiconductor element 2, second layer 5 formed below core substrate 1, first layer 4 and second layer And a surface layer 6 formed on the surface of the layer 5.
  • wiring patterns are formed on the core substrate 1, the first layer 4, the second layer 5, and the surface layer 6, respectively, and are configured to be electrically connected to each other. .
  • the semiconductor element 2 is electrically connected to the wiring pattern on the surface layer 6.
  • the core substrate 1 has a function of supporting the mounted semiconductor element 2.
  • the core substrate 1 is made of a material having high insulation and high rigidity (Young's modulus).
  • the core substrate 1 may be composed of any material as long as it has the above characteristics, but is mainly composed of a fiber base material, a resin material, and an inorganic filler. preferable.
  • the fiber substrate examples include glass fiber substrates such as glass woven fabric and glass nonwoven fabric, polyamide resin fibers, aromatic polyamide resin fibers, polyamide resin fibers such as wholly aromatic polyamide resin fibers, polyester resin fibers, and aromatics.
  • a glass fiber base material is preferable. Thereby, the rigidity of the core board
  • Examples of the glass constituting such a glass fiber substrate include E glass, C glass, A glass, S glass, D glass, NE glass, T glass, and H glass.
  • T glass is preferable.
  • the thermal expansion coefficient of a glass fiber base material can be made small, and, thereby, the thermal expansion coefficient of the core board
  • substrate 1 can be made smaller.
  • the content of the fiber base material in the core substrate 1 is preferably 30 to 70% by weight, and more preferably 40 to 60% by weight. Thereby, the thermal expansion coefficient of the core substrate 1 can be reduced more effectively.
  • the resin material constituting the core substrate 1 is not particularly limited as long as it has insulating properties.
  • the content of the resin material in the core substrate 1 is preferably 15 to 40% by weight, and more preferably 20 to 35% by weight. Thereby, the rigidity of the core substrate 1 can be made more effective.
  • examples of the inorganic filler include talc, alumina, glass, silica, mica, aluminum hydroxide, magnesium hydroxide, and the like.
  • the content of the inorganic filler in the core substrate 1 is preferably 12 to 35% by weight, and more preferably 18 to 30% by weight. Thereby, the rigidity of the core substrate 1 can be made more effective.
  • the Young's modulus at 25 ° C. of the core substrate 1 is preferably 20 to 50 GPa, more preferably 25 to 40 GPa. Thereby, generation
  • the Young's modulus at 250 ° C. of the core substrate 1 is preferably 10 to 45 GPa, more preferably 13 to 35 GPa.
  • the core substrate 1, 20 ° C. or more, in the surface direction is measured based on JIS C 6481 in JIS C 6481 to the glass transition temperature Tg c [° C.] of the core substrate 1 which is measured in accordance less heat
  • the expansion coefficient is preferably 13 ppm / ° C. or less, and more preferably 3 to 11 ppm / ° C.
  • the average thickness of the core substrate 1 is preferably 25 to 800 ⁇ m, and more preferably 40 to 200 ⁇ m.
  • semiconductor element 2 As shown in FIG. 1, the semiconductor element 2 is bonded to the core substrate 1 via an adhesive layer 3 as will be described later.
  • Examples of the semiconductor element 2 include an IC chip, a capacitor, a diode, a transistor, and a thyristor.
  • the area of the semiconductor element 2 when the semiconductor element 2 is viewed in plan is preferably 6 to 10. 7 to 9 is more preferable. Thereby, generation
  • the area of the semiconductor elements refers to the sum of the areas of the semiconductor elements when viewed in plan.
  • the volume of the semiconductor element 2 is preferably 2 to 7, and more preferably 3 to 6. Thereby, generation
  • the volume of the semiconductor elements refers to the total volume of the semiconductor elements.
  • the adhesive film (adhesive layer) 3 has a function of adhering the semiconductor element 2 as described above onto the core substrate 1.
  • the semiconductor element mounting substrate of the present invention is characterized in that the adhesive elastic layer has a storage elastic modulus at 25 ° C. of 5 to 1000 MPa.
  • the adhesive elastic layer has a storage elastic modulus at 25 ° C. of 5 to 1000 MPa.
  • the storage elastic modulus at 25 ° C. of the adhesive layer is 5 to 1000 MPa, more preferably 8 to 700 MPa, and further preferably 100 to 700 MPa. Thereby, the effect of this invention can be made more remarkable.
  • the adhesive film 3 is a flexible member and is mainly composed of an adhesive.
  • Resin containing a (meth) acrylic acid ester copolymer, an epoxy resin, a phenol resin, and an inorganic filler it is preferable that it is comprised with a composition.
  • a (meth) acrylic acid ester copolymer is a copolymer of a (meth) acrylic acid ester and another monomer, and is a (meth) acrylic resin mainly composed of acrylic acid and its derivatives. Preferably there is.
  • (meth) acrylic acid esters examples include acrylic acid esters such as methyl acrylate and ethyl acrylate, and methacrylic acid esters such as methyl methacrylate and ethyl methacrylate. Moreover, acrylic acid, methacrylic acid, acrylonitrile, acrylamide etc. are mentioned as another monomer.
  • the (meth) acrylic acid ester copolymer is preferably an acrylic acid copolymer having a compound having an epoxy group, a hydroxyl group, a carboxyl group, a nitrile group, or the like.
  • the adhesiveness of the semiconductor element 2 to the core substrate 1 can be further improved.
  • Specific examples of the compound having such a functional group include glycidyl methacrylate having a glycidyl ether group, hydroxy methacrylate having a hydroxyl group, carboxy methacrylate having a carboxyl group, and acrylonitrile having a nitrile group.
  • the content of the compound having a carboxyl group is, for example, preferably 0.5% by weight or more of the entire (meth) acrylic acid ester copolymer. % Or more is more preferable.
  • the content of the compound having a carboxyl group is preferably 10% by weight or less of the entire (meth) acrylic acid ester copolymer, for example, from the viewpoint of further improving the storage stability of the adhesive film 3. More preferably, it is not more than% by weight.
  • the weight average molecular weight of the (meth) acrylic acid ester copolymer is preferably 100,000 or more, more preferably 150,000 to 1,000,000.
  • the glass transition point of the (meth) acrylic acid ester copolymer is preferably 0 ° C. or higher, for example, from the viewpoint of further improving workability by suppressing the adhesion of the adhesive film 3 from becoming too strong. The above is more preferable. Further, the glass transition point of the (meth) acrylic acid ester copolymer is preferably, for example, 30 ° C. or less, and more preferably 20 ° C. or less, from the viewpoint of further improving the adhesiveness at low temperatures.
  • the epoxy resin refers to any of a monomer, an oligomer and a polymer.
  • Specific examples of epoxy resins include novolak epoxy resins such as phenol novolac epoxy resins and cresol novolac epoxy resins; bisphenol epoxy resins such as bisphenol A epoxy resins and bisphenol F epoxy resins; hydroquinone epoxy resins; biphenyl types Epoxy resin; stilbene type epoxy resin; triphenolmethane type epoxy resin; triazine nucleus-containing epoxy resin; dicyclopentadiene modified phenol type epoxy resin; naphthol type epoxy resin and phenol aralkyl type epoxy resin having phenylene and / or biphenylene skeleton Aralkyl-type epoxy resins such as naphthol aralkyl-type epoxy resins having a phenylene and / or biphenylene skeleton.
  • novolac type epoxy resins bisphenol type epoxy resins, biphenyl type epoxy resins, naphthol type epoxy resins and the like are preferably used.
  • a biphenyl type epoxy resin by using a biphenyl type epoxy resin, the glass transition point of the adhesive film 3 can be increased, and the elastic modulus of the adhesive film 3 can be made suitable.
  • the glass transition temperature of the adhesive film 3 can be raised by using a naphthol type epoxy resin, and the adhesiveness of an adhesive surface can be improved.
  • the softening point of the epoxy resin is not particularly limited as long as it has compatibility with the acrylic ester copolymer, but the tackiness of the adhesive film 3 is reduced, and the assembly process of the semiconductor element mounting substrate
  • the temperature is preferably 40 ° C. or higher, and more preferably 50 ° C. or higher.
  • the softening point of the epoxy resin is preferably set to 100 ° C. or less, for example, 90 ° C. or less. Is more preferable.
  • the epoxy resin a plurality of components having different softening points may be used in combination.
  • action which makes it easy to make compatible the effect which reduces the tackiness of the adhesive film 3, and the effect which suppresses the wettability fall at the time of thermocompression bonding.
  • the combination of the epoxy resin whose softening point is 40 degreeC or more and less than 70 degreeC and the epoxy resin whose softening point is 70 degreeC or more and 100 degrees C or less is mentioned.
  • the phenol resin refers to all monomers, oligomers and polymers having at least two phenolic hydroxyl groups capable of forming a crosslinked structure by curing reaction with the above epoxy resin.
  • phenol resin examples include phenol novolak resin, cresol novolak resin, phenol aralkyl (including phenylene and biphenylene skeleton) resin, naphthol aralkyl resin, triphenolmethane resin, dicyclopentadiene type phenol resin, and the like. These may be used alone or in combination.
  • the softening point of the phenol resin is, for example, preferably 80 ° C. or more and 90 ° C. or more from the viewpoint of further improving the heat resistance of the adhesive film 3 and further suppressing the generation of decomposition gas during thermocompression bonding. More preferably. Further, from the viewpoint of suppressing the increase in melt viscosity and the accompanying decrease in wettability during thermocompression bonding and further improving the adhesion, the softening point of the phenol resin is preferably set to 130 ° C. or less, for example, 120 ° C. or less. Is more preferable.
  • the compounding quantity of the said (meth) acrylic acid ester copolymer in a resin composition is less than the sum total of the compounding quantity of the said epoxy resin, and the compounding quantity of the said phenol resin on a weight basis.
  • content of the said epoxy resin among the said epoxy resin and the said phenol resin is a viewpoint which further reduces the thermal expansion coefficient of the adhesive film 3 with respect to 10 weight part of the said (meth) acrylic acid ester copolymers.
  • the amount is preferably 10 parts by weight or more, and more preferably 20 parts by weight or more.
  • the content of the epoxy resin is preferably 100 parts by weight or less, for example, from the viewpoint of further improving the toughness of the adhesive film 3 with respect to 10 parts by weight of the (meth) acrylic acid ester copolymer, and 50 weights. More preferably, it is less than or equal to parts.
  • curing agent ie, a phenol resin
  • the inorganic filler has a function of reducing the thermal expansion coefficient of the adhesive film 3.
  • examples of the inorganic filler include silver, titanium oxide, silica, mica and the like. Among these, silica filler is preferable. By using a silica filler, the workability at the time of manufacturing the adhesive film 3 can be further improved. In the case of a silica filler, there are crushed silica and fused silica as shapes, but fused silica is preferred.
  • the average particle diameter of the inorganic filler is, for example, preferably 0.01 ⁇ m or more, and more preferably 0.1 ⁇ m or more from the viewpoint of suppressing filler aggregation in the adhesive film 3 and improving the appearance. Further, the average particle diameter of the inorganic filler is preferably 20 ⁇ m or less, for example, from the viewpoint of further reliably suppressing the silica filler filler from the adhesive film 3 and destroying the chip during thermocompression bonding, More preferably, it is 5 ⁇ m or less.
  • the content of the inorganic filler is not particularly limited, but is preferably 1 part by weight or more, and more preferably 10 parts by weight or more with respect to 100 parts by weight of the resin component excluding the inorganic filler.
  • the content of the inorganic filler is preferably 200 parts by weight or less, and more preferably 100 parts by weight or less, with respect to 100 parts by weight of the resin component excluding the inorganic filler.
  • the resin composition which comprises the adhesive film 3 may contain components other than the said component.
  • the resin composition may contain a coupling agent.
  • the adhesiveness between the resin in the adhesive film 3 and the adherend and the adhesiveness at the interface between the resin in the adhesive film 3 and silica can be further improved.
  • Examples of the coupling agent include silane-based, titanium-based, and aluminum-based, among which silane-based coupling agents are preferable.
  • silane coupling agent examples include vinyltrichlorosilane, vinyltrimethoxysilane, vinyltriethoxysilane, ⁇ - (3,4-epoxycyclohexyl) ethyltrimethoxysilane, ⁇ -glycidoxypropyltrimethoxysilane, and ⁇ -glycid.
  • the amount of the coupling agent is, for example, preferably 0.01 parts by weight or more, and more preferably 0.1 parts by weight or more with respect to 100 parts by weight of the entire resin composition. More preferred. Further, from the viewpoint of suppressing the generation of cracked gas (outgas) and voids, the amount of coupling agent is preferably 10 parts by weight or less, for example, based on 100 parts by weight of the entire resin composition, and 5 parts by weight. The following is more preferable.
  • the resin composition constituting the adhesive film 3 may contain a flux active compound having a carboxyl group and / or a phenolic hydroxyl group in addition to the above components.
  • the flux active compound having a carboxyl group and / or a phenolic hydroxyl group refers to a compound having at least one carboxyl group and / or phenolic hydroxyl group in the molecule, and may be liquid or solid.
  • Examples of the flux active compound containing a carboxyl group include aliphatic acid anhydrides, alicyclic acid anhydrides, aromatic acid anhydrides, aliphatic carboxylic acids, and aromatic carboxylic acids.
  • Examples of the flux active compound having a phenolic hydroxyl group include phenols.
  • aliphatic acid anhydride examples include succinic anhydride, polyadipic acid anhydride, polyazeline acid anhydride and polysebacic acid anhydride.
  • Alicyclic acid anhydrides include methyltetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, methylhymic anhydride, hexahydrophthalic anhydride, tetrahydrophthalic anhydride, trialkyltetrahydrophthalic anhydride, methylcyclohexene dicarboxylic acid anhydride Thing etc. are mentioned.
  • aromatic acid anhydride examples include phthalic anhydride trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic acid anhydride, ethylene glycol bistrimellitate, glycerol tris trimellitate and the like.
  • Examples of the aliphatic carboxylic acid include compounds having a structural formula represented by HOOC— (CH 2 ) n —COOH. Note that n is an integer from 0 to 20.
  • n is preferably 3 or more and 10 or less from the balance of flux activity, outgas at the time of adhesion, and elastic modulus after curing of the adhesive tape and glass transition temperature.
  • n is preferably 3 or more and 10 or less from the balance of flux activity, outgas at the time of adhesion, and elastic modulus after curing of the adhesive tape and glass transition temperature.
  • aliphatic carboxylic acids include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid pivalate, caprylic acid, lauric acid, myristic acid, palmitic acid, stearic acid, acrylic acid, methacrylic acid, crotonic acid, Examples include oleic acid, fumaric acid, maleic acid, oxalic acid, malonic acid, and oxalic acid.
  • Aromatic carboxylic acids include benzoic acid, phthalic acid, isophthalic acid, terephthalic acid, hemimellitic acid, trimellitic acid, trimesic acid, merophanic acid, platnic acid, pyromellitic acid, merit acid, triylic acid, xylyl acid, hemelitto Acid, mesitylene acid, prenylic acid, toluic acid, cinnamic acid, salicylic acid, 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, gentisic acid (2,5-dihydroxybenzoic acid), 2,6-dihydroxy Benzoic acid, 3,5-dihydroxybenzoic acid, gallic acid (3,4,5-trihydroxybenzoic acid), 1,4-dihydroxy-2-naphthoic acid, 3,5-dihydroxy-2-naphthoic acid, etc. Naphthoic acid derivatives; phenolphthaline; diphenolic acid and the like.
  • flux-active compounds having a phenolic hydroxyl group examples include phenol, o-cresol, 2,6-xylenol, p-cresol, m-cresol, o-ethylphenol, 2,4-xylenol, 2,5 xylenol, m-ethyl.
  • the flux active compound is three-dimensionally incorporated by reaction with a thermosetting resin such as an epoxy resin, at least two phenolic hydroxyl groups that can be added to the epoxy resin in one molecule, and a metal oxide film
  • a thermosetting resin such as an epoxy resin
  • at least two phenolic hydroxyl groups that can be added to the epoxy resin in one molecule and a metal oxide film
  • a compound having at least one carboxyl group directly bonded to an aromatic group exhibiting a flux action in one molecule is preferable.
  • examples of such compounds include 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, gentisic acid (2,5-dihydroxybenzoic acid), 2,6-dihydroxybenzoic acid, and 3,4-dihydroxybenzoic acid.
  • Benzoic acid derivatives such as gallic acid (3,4,5-trihydroxybenzoic acid); 1,4-dihydroxy-2-naphthoic acid, 3,5-dihydroxy-2-naphthoic acid, 3,7-dihydroxy-2 -Naphthoic acid derivatives such as naphthoic acid; phenolphthaline; and diphenolic acid.
  • These flux active compounds may be used alone or in combination of two or more.
  • the blending amount of the flux active compound is preferably 1% by weight or more and more preferably 5% by weight or more with respect to the total amount of blending components of the adhesive film from the viewpoint of improving the flux activity. Moreover, it is preferable that the compounding quantity of a flux active compound is 30 weight% or less, and it is more preferable that it is 25 weight% or less.
  • Such adhesive films 3, 20 ° C. or higher, JIS C 6481 glass transition temperature of the adhesive film 3 is measured according to Tg a [° C.] in the plane direction to be measured based on JIS C 6481 under the following
  • the thermal expansion coefficient is preferably 30 to 300 ppm / ° C., more preferably 500 to 160 ppm / ° C.
  • the glass transition point of the adhesive film is preferably 0 to 180 ° C., more preferably 10 to 150 ° C.
  • the average thickness of such an adhesive film (adhesive layer) 3 is preferably 5 to 50 ⁇ m, and more preferably 10 to 40 ⁇ m.
  • First layer 4 and second layer 5 As shown in FIG. 1, a first layer 4 and a second layer 5 are formed on both surfaces of the core substrate 1 so as to embed the semiconductor element 2 described above.
  • the first layer 4 and the second layer 5 preferably have the same physical properties (thermal expansion coefficient, Young's modulus, etc.), and more preferably have the same constituent materials and composition ratios. Thereby, the curvature of the semiconductor element mounting substrate caused by a change in the external environment can be made particularly small.
  • the first layer 4 and the second layer 5 are made of a highly insulating resin material.
  • the resin material constituting the first layer 4 (second layer 5) is not particularly limited as long as it has high insulating properties.
  • the same resin material as that constituting the surface layer 6 as described later is used. Can be used.
  • the adhesion with the surface layer 6 is particularly high, and the interface Separation can be prevented.
  • the coefficient of thermal expansion close to that of copper, which is a conductor circuit material existing at the interface is obtained, the stress at the interface with the conductor circuit material composed of copper is reduced, ensuring circuit continuity. The effect that it is excellent in doing is also acquired.
  • the glass transition point Tg b [° C.] of the first layer 4 (second layer 5) of the first layer 4 (second layer 5) measured in accordance with JIS C 6481 is 20 ° C. or higher.
  • the thermal expansion coefficient in the plane direction measured in accordance with JIS C 6481 is preferably 25 to 50 ppm / ° C., more preferably 30 to 46 ppm / ° C.
  • the glass transition point Tg b of the first layer 4 (second layer 5) measured in accordance with JIS C 6481 is preferably within a range of 190 to 300 ° C., preferably 230 to 280 ° C. A range is more preferable. Thereby, generation
  • the Young's modulus at 25 ° C. of the first layer 4 (second layer 5) is preferably 2 to 10 GPa, more preferably 3 to 7 GPa.
  • the Young's modulus of the first layer 4 (second layer 5) is a value in such a range, when the semiconductor element mounting substrate 10 as a whole is warped, the warping force is the first force.
  • the layer 4 and the second layer 5 can relax and absorb, and the occurrence of warpage of the semiconductor element mounting substrate 10 can be more effectively reduced.
  • the Young's modulus of the first layer 4 is in such a range, even if the first layer 4 has a dimensional change due to a change in the external environment, The impact can be made smaller. As a result, unintentional peeling of the semiconductor element 2 can be prevented more effectively.
  • the average thickness of the first layer 4 is T 2 [ ⁇ m] and the average thickness of the core substrate 1 is T 1 [ ⁇ m], a relationship of 0.5 ⁇ T 2 / T 1 ⁇ 2 is satisfied. Is preferable, and it is more preferable to satisfy the relationship of 1 ⁇ T 2 / T 1 ⁇ 1.5. By satisfying such a relationship, the average thickness of the first layer 4 is relatively small, and the influence of the change in the dimension of the first layer 4 on the semiconductor element 2 is reduced. In addition, unintentional peeling of the semiconductor element 2 can be more effectively prevented.
  • the thickness of the first layer 4 with respect to the core substrate 1 is reduced, and the influence on the warp due to the change in the dimension of the first layer 4 can be sufficiently suppressed by the core substrate 1 and the surface layer 6.
  • the occurrence of warping of the mounting substrate 10 can be reduced more effectively.
  • the average thickness of the first layer 4 is preferably 30 to 800 ⁇ m, and more preferably 50 to 200 ⁇ m.
  • a surface layer 6 is formed on each of the first layer 4 and the second layer 5.
  • the surface layer, 20 ° C. or higher, JIS C 6481 glass transition point of the surface layer is measured according to Tg a [° C.] is measured based on JIS C 6481 under the following Another characteristic is that the thermal expansion coefficient in the surface direction is 40 ppm / ° C. or less.
  • the surface layer is less likely to change in dimensions due to changes in the external environment such as outside temperature and humidity, and changes in dimensions caused by differences in the structure of the semiconductor element mounting substrate and the physical properties of each layer. Can be suppressed. As a result, warpage of the semiconductor element mounting substrate can be prevented.
  • the semiconductor element is bonded to the substrate (core substrate) through the adhesive layer (adhesive film) as described above, the semiconductor element is unintentionally peeled off from the substrate in combination with the characteristics of the surface layer. It can prevent more effectively.
  • the surface layer, 20 ° C. or higher, JIS C 6481 the surface layer of the glass transition point Tg a which is measured in accordance with [°C] surface direction is measured based on JIS C 6481 under the following
  • the thermal expansion coefficient is 40 ppm / ° C. or less, and more preferably 3 to 30 ppm / ° C.
  • the surface layer 6 is preferably harder than the first layer 4 and the second layer 5 described above. By providing such a relatively hard surface layer 6, it is possible to more reliably suppress changes in dimensions due to differences in the structure of the semiconductor element mounting substrate and the physical properties of each layer. As a result, it is possible to more reliably prevent the semiconductor element mounting substrate 10 from warping.
  • the surface layer 6 is preferably harder than the first layer 4 (second layer 5).
  • the Young's modulus of the surface layer 6 at 25 ° C. is expressed as X [GPa].
  • the Young's modulus at 25 ° C. of the first layer 4 is Y [GPa]
  • the Young's modulus at 25 ° C. of the surface layer 6 is preferably 4 to 20 GPa, more preferably 5 to 15 GPa. Thereby, generation
  • the surface layer 6, 20 ° C. or higher, the thermal expansion coefficient in the planar direction is measured based on JIS C 6481 at the glass transition point Tg a [° C.] or less of the surface layer 6, which is measured based on JIS C 6481 A [ppm / ° C.], 20 ° C. or higher of the first layer 4 (second layer 5), and the glass transition point Tg b [° C.] of the first layer 4 measured according to JIS C 6481.
  • the thermal expansion coefficient in the plane direction measured in accordance with JIS C 6481 below is defined as B [ppm / ° C.]
  • the glass transition point Tg a of the surface layer 6, which is measured based on JIS C 6481 is preferably from in the range of 190 ⁇ 300 ° C., and more preferably in the range of 230 ⁇ 280 ° C.. Thereby, generation
  • thermosetting resin is included. Thereby, heat resistance can be improved.
  • thermosetting resins include novolac type phenol resins such as phenol novolak resin, cresol novolak resin, bisphenol A novolak resin, unmodified resol phenol resin, oil-modified resole phenol modified with tung oil, linseed oil, walnut oil, and the like.
  • Resins and other phenolic resins such as resol phenolic resins, bisphenol A epoxy resins, bisphenol F epoxy resins and other bisphenol epoxy resins, novolac epoxy resins, cresol novolac epoxy resins and other novolac epoxy resins, biphenyl epoxy resins and other epoxies Resin, cyanate resin, urea (urea) resin, resin having triazine ring such as melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate Resins, silicone resins, resins having a benzoxazine ring, cyanate ester resins.
  • urea (urea) resin resin having triazine ring such as melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate Resins, silicone resins, resins having a benzoxazine ring, cyanate ester resins.
  • cyanate resin is particularly preferable. Thereby, the thermal expansion coefficient of the surface layer 6 can be made small. Furthermore, the heat resistance of the surface layer 6 can be made excellent.
  • the cyanate resin can be obtained, for example, by reacting a halogenated cyanide compound with a phenol and curing a prepolymer obtained by a method such as heating as necessary.
  • Specific examples of the cyanate resin include novolac-type cyanate resins, bisphenol A-type cyanate resins, bisphenol E-type cyanate resins, and bisphenol-type cyanate resins such as tetramethylbisphenol F-type cyanate resins.
  • novolac type cyanate resin is preferable. Thereby, the heat resistance improvement by a crosslinking density increase and flame retardance, such as a resin composition, can be improved. This is because the cyanate resin has a triazine ring.
  • the novolac-type cyanate resin has a high proportion of benzene rings due to its structure and is easily carbonized. Furthermore, even when the surface layer 6 is thinned (thickness of 35 ⁇ m or less), excellent rigidity can be imparted to the surface layer 6. In particular, since the rigidity at the time of heating is excellent, the occurrence of warpage of the semiconductor element mounting substrate 10 can be more reliably reduced, and the reliability of the semiconductor element mounting substrate 10 can be improved.
  • the prepolymer of the novolak-type cyanate resin for example, those represented by the formula (I) can be used.
  • the average repeating unit n of the prepolymer of the novolak-type cyanate resin represented by the formula (I) is not particularly limited, but is preferably 1 to 10, and particularly preferably 2 to 7.
  • the average repeating unit n is less than the lower limit, the novolak cyanate resin is easily crystallized, and the solubility in a general-purpose solvent is relatively lowered, which may make handling difficult.
  • melt viscosity will become high too much and the moldability of the surface layer 6 may fall.
  • the weight average molecular weight of the cyanate resin prepolymer is not particularly limited, but is preferably 500 to 4,500, more preferably 600 to 3,000.
  • the weight average molecular weight of a resin material such as cyanate resin or a prepolymer can be measured by GPC, for example.
  • HLC-8200GPC manufactured by Tosoh Corporation
  • TSK GEL polystyrene as a column
  • THF tetrahydrofuran
  • the content of the cyanate resin in the surface layer 6 is not particularly limited, but is preferably 1 to 20% by weight, and more preferably 3 to 15% by weight. If the content is less than the lower limit, it may be difficult to form the surface layer 6, and if the content exceeds the upper limit, the strength of the surface layer 6 may be reduced.
  • thermosetting resin when a cyanate resin (especially a novolac-type cyanate resin) is used as the thermosetting resin, it is preferable to further contain an epoxy resin (substantially free of halogen atoms).
  • the epoxy resin examples include phenol novolac type epoxy resin, bisphenol type epoxy resin, naphthalene type epoxy resin, arylalkylene type epoxy resin and the like. Among these, aryl alkylene type epoxy resins are preferable. Thereby, the moisture absorption solder heat resistance and flame retardance of the surface layer 6 can be improved.
  • the arylalkylene type epoxy resin refers to an epoxy resin having one or more arylalkylene groups in a repeating unit.
  • a xylylene type epoxy resin, a biphenyl dimethylene type epoxy resin, etc. are mentioned.
  • a biphenyl dimethylene type epoxy resin is preferable.
  • the prepolymer of the biphenyl dimethylene type epoxy resin can be represented by, for example, the formula (II).
  • the average repeating unit n of the prepolymer of the biphenyl dimethylene type epoxy resin represented by the above formula (II) is not particularly limited, but is preferably 1 to 10, and more preferably 2 to 5.
  • the average repeating unit n is less than the lower limit, the biphenyldimethylene type epoxy resin is easily crystallized, and the solubility in a general-purpose solvent is relatively lowered, which may make handling difficult.
  • the average repeating unit n exceeds the upper limit, the fluidity of the resin is lowered, which may cause molding defects and the like.
  • the content of the cyanate resin in the resin material is C [wt%] and the content of the epoxy resin in the resin material is D [wt%], it is preferable that 0.5 ⁇ D / C ⁇ 4. More preferably, 1 ⁇ D / C ⁇ 3. Thereby, while being able to improve heat resistance, a thermal expansion coefficient can be made especially small.
  • the content of the epoxy resin in the surface layer 6 is not particularly limited, but is preferably 3 to 25% by weight, and more preferably 5 to 20% by weight. When the content is less than the lower limit, the reactivity of the prepolymer of the cyanate resin may decrease, or the moisture resistance of the resulting product may decrease. When the content exceeds the upper limit, the heat resistance may decrease. There is.
  • the weight average molecular weight of the prepolymer of the epoxy resin is not particularly limited, but the weight average molecular weight is preferably 500 to 20,000, and particularly preferably 800 to 15,000.
  • thermosetting resin when a cyanate resin (especially a novolac-type cyanate resin) is used as the thermosetting resin, it is desirable to contain a phenoxy resin substantially free of halogen atoms. Thereby, the film formability at the time of manufacturing metal foil with a resin and an insulating sheet with a base material can be improved.
  • substantially free of halogen atoms means, for example, those in which the content of halogen atoms in the phenoxy resin is 1% by weight or less.
  • the phenoxy resin is not particularly limited, and examples thereof include a phenoxy resin having a bisphenol skeleton, a phenoxy resin having a novolac skeleton, a phenoxy resin having a naphthalene skeleton, and a phenoxy resin having a biphenyl skeleton.
  • a phenoxy resin having a structure having a plurality of these skeletons can also be used.
  • those having a biphenyl skeleton and a bisphenol S skeleton can be used. Thereby, the glass transition temperature can be increased due to the rigidity of the biphenyl skeleton, and the adhesion of the plated metal when the multilayer printed wiring board is manufactured can be improved by the bisphenol S skeleton.
  • those having a bisphenol A skeleton and a bisphenol F skeleton can be used.
  • the adhesiveness to an inner-layer circuit board can be improved at the time of manufacture of a multilayer printed wiring board.
  • what has the said biphenyl skeleton and the bisphenol S skeleton, and what has the bisphenol A skeleton and the bisphenol F skeleton can be used together. Thereby, these characteristics can be expressed with good balance.
  • the molecular weight of the phenoxy resin is not particularly limited, but the weight average molecular weight is preferably 5000 to 50000. More preferably, it is 10,000 to 40,000. If the weight average molecular weight is less than the lower limit, the effect of improving the film forming property may be lowered. Moreover, when the said upper limit is exceeded, the solubility of a phenoxy resin may fall.
  • the content of the phenoxy resin in the surface layer 6 is not particularly limited, but is preferably 1 to 30% by weight. More preferably, it is 3 to 20% by weight. If the content is less than the lower limit, the effect of improving the film forming property may be lowered. Moreover, when the said upper limit is exceeded, the effect which provides low thermal expansibility may fall.
  • the content of cyanate resin in the resin material is C [wt%] and the content of the phenoxy resin in the resin material is E [wt%], it is preferable that 0.2 ⁇ E / C ⁇ 2. More preferably, 0.3 ⁇ E / C ⁇ 1.5. Thereby, the film formability can be improved and the thermal expansion coefficient can be made particularly small.
  • a combination of a cyanate resin (particularly a novolac-type cyanate resin), a phenoxy resin (a phenoxy resin having a biphenyl skeleton and a bisphenol S skeleton) and an epoxy resin (an arylalkylene type epoxy resin, particularly a biphenyldimethylene type epoxy resin) was used.
  • a cyanate resin particularly a novolac-type cyanate resin
  • a phenoxy resin a phenoxy resin having a biphenyl skeleton and a bisphenol S skeleton
  • an epoxy resin an arylalkylene type epoxy resin, particularly a biphenyldimethylene type epoxy resin
  • thermoplastic resin such as a phenol resin, a polyimide resin, a polyamideimide resin, a polyphenylene oxide resin, or a polyethersulfone resin may be used in addition to the above resin material.
  • the content of the resin material as described above in the surface layer 6 is preferably 30 to 70% by weight, and more preferably 40 to 60% by weight. Thereby, the thermal expansion coefficient of the surface layer 6 can be made smaller while increasing the heat resistance of the surface layer 6.
  • the surface layer 6 preferably contains an inorganic filler. Thereby, even if the surface layer 6 is thinned (thickness of 35 ⁇ m or less), it can be excellent in strength. Furthermore, the low thermal expansion of the surface layer 6 can be further improved.
  • the inorganic filler those described in the description of the core substrate 1 can be used.
  • silica is preferable, and fused silica (particularly spherical fused silica) is preferable in terms of excellent low thermal expansion.
  • the average particle diameter of the inorganic filler is not particularly limited, but is preferably 0.01 to 5.0 ⁇ m, more preferably 0.2 to 2.0 ⁇ m. preferable.
  • the content of the inorganic filler in the surface layer 6 is preferably 5 to 40% by weight, and more preferably 10 to 30% by weight.
  • the thermal expansion coefficient of the surface layer 6 can be made smaller effectively. As a result, the occurrence of warpage of the semiconductor element mounting substrate 10 can be more effectively reduced.
  • the surface layer 6 preferably contains the fiber base material described in the core substrate 1 in addition to the above components.
  • the thermal expansion coefficient of the surface layer 6 can be made especially small. As a result, the occurrence of warpage of the semiconductor element mounting substrate 10 can be more effectively reduced.
  • the ratio of the vertical and horizontal lengths of the shape in plan view is preferably 3: 2 to 2: 3, and the vertical and horizontal lengths are substantially equal. preferable. Thereby, the effect of this invention can be made more remarkable.
  • FIG. 2 is a diagram showing an example of a method for manufacturing a semiconductor element mounting substrate. First, as shown in FIG. 2A, a core substrate 1 is prepared.
  • the semiconductor element 2 is mounted on the central portion of the core substrate 1 via the adhesive film 3.
  • an insulating sheet 4 ′ and an insulating sheet 5 ′ in which the materials constituting the first layer 4 and the second layer 5 as described above are formed into a sheet shape are prepared.
  • the insulating sheet 4 ′ and the insulating sheet 5 ′ are overlaid on the surface of the core substrate 1 on the semiconductor element 2 side and the opposite side, respectively.
  • the insulating sheet 4 ′ and the insulating sheet 5 ′ are cured to form the first layer 4 and the second layer 5 to obtain a semiconductor element embedded substrate (see FIG. 2C).
  • an insulating sheet 6 ′ in which the material constituting the surface layer 6 as described above is formed into a sheet shape is prepared.
  • the insulating sheet 6 ′ is overlaid on the first layer 4 and the second layer 5. Then, insulating sheet 6 'is hardened and it is set as surface layer 6, and semiconductor element mounting board 10 (semiconductor element mounting board of the present invention) is obtained (refer to Drawing 2 (d)).
  • FIG. 3 is also a diagram showing an example of a method for manufacturing a semiconductor element mounting substrate.
  • the core substrate 1 is prepared.
  • the semiconductor element 2 is mounted on the central portion of the core substrate 1 via the adhesive film 3.
  • the insulating sheet 4 ′ in which the material constituting the first layer 4 as described above is formed into a sheet and the insulating sheet 6 ′ in which the material forming the surface layer 6 is formed into a sheet are integrated.
  • an insulating sheet 8 in which the insulating sheet 5 ′ in the form of a sheet constituting the material of the second layer 5 and the insulating sheet 6 ′ is integrated is prepared.
  • these insulating sheets 7 and 8 have the same composition as the material which comprises the material which comprises the 1st layer 4 and the 2nd layer 5 in FIG. 1, and the insulating sheet 6, sheet thickness was added together It can be produced by making it thick.
  • the insulating sheets 7 and 8 have the same composition as the material constituting the first layer 4 and the second layer 5 and the material constituting the surface layer 6 in FIG. In the case of including a fiber substrate such as a glass fiber substrate, it can be produced by making the thickness of both surfaces of the fiber substrate of the surface layer 6 non-uniform.
  • the insulating sheet 7 and the insulating sheet 8 are overlaid on the surface of the core substrate 1 on the semiconductor element 2 side and the opposite side, respectively.
  • the insulating sheet 7 and the insulating sheet 8 are cured to form the first layer 4, the second layer 5, and the surface layer 6, and the semiconductor element mounting substrate 10 (semiconductor element mounting substrate of the present invention) as shown in FIG. Get.
  • the semiconductor element mounting substrate of the present invention can be manufactured by a simpler method.
  • the above production method can be suitably used.
  • the semiconductor element mounting substrate of the present invention has been described above, but the present invention is not limited to these.
  • the adhesive layer is described as being formed using a film-like adhesive film.
  • the adhesive layer may be formed by applying a liquid adhesive onto the core substrate and solidifying it.
  • the surface layer is described as being formed on the both surfaces by one layer.
  • the present invention is not limited to this, and the surface layer may be formed by forming two or more layers on both surfaces.
  • the first material, the second layer, and the surface layer are formed using the sheet of the constituent material.
  • the present invention is not limited to this. Alternatively, it may be formed by applying a liquid containing a material constituting each layer.
  • Raw materials used in Examples and Comparative Examples are as follows.
  • Cyanate resin A Novolac type cyanate resin (Lonza, trade name “Primaset PT-30”, weight average molecular weight 700)
  • Cyanate resin B Novolac type cyanate resin (Lonza, trade name “Primaset PT-60”, weight average molecular weight 2600)
  • Epoxy resin biphenyl dimethylene type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., trade name “NC-3000”, epoxy equivalent 275, weight average molecular weight 2000)
  • Phenoxy resin A a copolymer of a biphenyl epoxy resin and a bisphenol S epoxy resin, a resin having an epoxy group at the end (trade name “YX-8100H30” manufactured by Japan Epoxy Resin Co., Ltd., weight (Average molecular weight 30000)
  • Phenoxy resin B a copolymer of a bisphenol A type epoxy resin and a bisphenol F type epoxy resin, and a terminal part having an epoxy group (trade name “Epicoat 4275” manufactured by Japan Epoxy Resin Co., Ltd.) , Weight average molecular weight 60000)
  • Inorganic filler spherical fused silica (manufactured by Admatechs, trade name “SO-25H”, average particle size 0.5 ⁇ m)
  • Adhesive Film A Acrylate ester copolymer (manufactured by Nagase ChemteX Corporation, trade name “SG-708-6”): 25.0 parts by weight, epoxy resin (Nipponization) Product name “EOCN-1020-80”): 16.0 parts by weight, epoxy resin (manufactured by Nippon Kayaku Co., Ltd., product name “NC3000P”): 24.2 parts by weight, phenol resin (manufactured by Sumitomo Bakelite Co., Ltd.) , Trade name “PR51470”): 17.5 parts by weight, curing catalyst (trade name “2PHZ-PW” manufactured by Shikoku Kasei Co., Ltd.): 0.1 part by weight, adhesion aid (manufactured by Shin-Etsu Chemical Co., Ltd., trade name “ KBM403E ”): 0.4 parts by weight and silica as an inorganic filler (manufactured by Nagase ChemteX Corporation, trade name “
  • the obtained adhesive is applied to one side of a release film (trade name “MRX50” manufactured by Mitsubishi Chemical Polyester Film Co., Ltd.) so that the thickness of the adhesive film after drying using a comma coater device is 25 ⁇ m. This was coated and dried for 5 minutes with a drying apparatus at 90 ° C. to produce an adhesive film A.
  • a release film trade name “MRX50” manufactured by Mitsubishi Chemical Polyester Film Co., Ltd.
  • the obtained adhesive is applied to one side of a release film (trade name “MRX50” manufactured by Mitsubishi Chemical Polyester Film Co., Ltd.) so that the thickness of the adhesive film after drying using a comma coater device is 25 ⁇ m. This was coated and dried for 5 minutes with a drying apparatus at 90 ° C. to produce an adhesive film B.
  • a release film trade name “MRX50” manufactured by Mitsubishi Chemical Polyester Film Co., Ltd.
  • the obtained adhesive is applied to one side of a release film (trade name “MRX50” manufactured by Mitsubishi Chemical Polyester Film Co., Ltd.) so that the thickness of the adhesive film after drying using a comma coater device is 25 ⁇ m. This was coated and dried for 5 minutes with a drying apparatus at 90 ° C. to produce an adhesive film C.
  • a release film trade name “MRX50” manufactured by Mitsubishi Chemical Polyester Film Co., Ltd.
  • the obtained adhesive is applied to one side of a release film (trade name “MRX50” manufactured by Mitsubishi Chemical Polyester Film Co., Ltd.) so that the thickness of the adhesive film after drying using a comma coater device is 25 ⁇ m. This was coated and dried for 5 minutes with a drying apparatus at 90 ° C. to produce an adhesive film D.
  • a release film trade name “MRX50” manufactured by Mitsubishi Chemical Polyester Film Co., Ltd.
  • Example 1 Manufacture of a semiconductor element mounting substrate (Example 1) A copper substrate of a double-sided copper clad laminate (Sumitomo Bakelite Co., Ltd .: ELC-4785GS) was removed by etching to obtain a core substrate having a thickness of 100 ⁇ m and a 40 mm square.
  • a copper substrate of a double-sided copper clad laminate (Sumitomo Bakelite Co., Ltd .: ELC-4785GS) was removed by etching to obtain a core substrate having a thickness of 100 ⁇ m and a 40 mm square.
  • a semiconductor element (chip) having a thickness of 75 ⁇ m and a 10 mm square was thermocompression bonded at 130 ° C. to the central portion of the core substrate using the adhesive film A from which the release film was peeled off.
  • the core substrate is overlapped on both the chip mounting side and the chip non-mounting side with the insulating sheet layer surface of the insulating sheet A with the base material obtained as described above inside, and this is vacuum-bonded.
  • a pressure laminator device After vacuum heating and pressure molding at a pressure of 0.8 MPa and a temperature of 100 ° C. for 30 seconds, and then heat-curing in a hot air dryer at a temperature of 170 ° C. for 45 minutes, The substrate was peeled off and a semiconductor element embedded shape substrate was obtained. That is, the first layer and the second layer were formed.
  • the first layer and the second layer are overlapped with the insulating sheet layer surface of the insulating sheet B with base material obtained as described above inside, and this is laminated using a vacuum pressure laminator device. Then, after vacuum heating and pressing at a pressure of 0.8 MPa and a temperature of 80 ° C. for 30 seconds, the substrate was peeled and removed at a temperature of 200 ° C. after being heated and cured in a hot air dryer at a temperature of 180 ° C. for 45 minutes. For 60 minutes to obtain a semiconductor element mounting substrate for evaluation.
  • Example 2 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 1 except that the adhesive film B was used instead of the adhesive film A.
  • Example 3 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 1 except that the adhesive film C was used instead of the adhesive film A.
  • Example 4 A commercially available insulating sheet E with a base material having an average thickness of 120 ⁇ m (manufactured by Ajinomoto Fine Chemical Co., Ltd.) is formed on both the chip mounting side and the chip non-mounting side of the core substrate on which the chip is mounted, which is manufactured in the same manner as in Example 1.
  • the first and second layers are superposed with the insulating sheet layer surface of the insulating sheet B with the base facing inside, and this is laminated using a vacuum pressurizing laminator device, pressure 0.8 MPa, temperature 80
  • a vacuum pressurizing laminator device pressure 0.8 MPa
  • temperature 80 After vacuum heating and pressing at 30 ° C. for 30 seconds, the substrate is peeled and removed after being heated and cured in a hot air dryer at a temperature of 180 ° C. for 45 minutes, and then heated and cured at a temperature of 200 ° C. for 60 minutes.
  • a semiconductor element mounting substrate for evaluation was obtained.
  • Example 5 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 4 except that the adhesive film B was used instead of the adhesive film A.
  • Example 6 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 4 except that the adhesive film C was used instead of the adhesive film A.
  • Example 7 Made in the same manner as in Example 1, on both the chip mounting side and the chip non-mounting side of the chip-mounted core substrate, with the insulating sheet layer surface of the insulating sheet A with the base facing inward, Using a vacuum pressurization laminator, vacuum press-molding is performed at a pressure of 1.0 MPa and a temperature of 105 ° C. for 30 seconds, and then the substrate is peeled off and heated in a hot air dryer at a temperature of 180 ° C. for 90 minutes. Curing was performed to obtain a substrate with a semiconductor element embedded shape. That is, the first layer and the second layer were formed.
  • the first and second layers are superposed with the insulating sheet layer surface of the insulating sheet C with the substrate facing inside, and this is laminated using a vacuum pressurizing laminator device, pressure 0.8 MPa, temperature 80
  • a vacuum pressurizing laminator device pressure 0.8 MPa
  • temperature 80 After vacuum heating and pressing at 30 ° C. for 30 seconds, the substrate is peeled and removed after being heated and cured in a hot air dryer at a temperature of 180 ° C. for 45 minutes, and then heated and cured at a temperature of 200 ° C. for 60 minutes.
  • a semiconductor element mounting substrate for evaluation was obtained.
  • Example 8 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 7 except that the adhesive film B was used instead of the adhesive film A.
  • Example 9 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 7 except that the adhesive film C was used instead of the adhesive film A.
  • Example 10 A copper substrate of a double-sided copper clad laminate (Sumitomo Bakelite Co., Ltd .: ELC-4785GS) was removed by etching to obtain a core substrate having a thickness of 100 ⁇ m and a 40 mm square.
  • a semiconductor element (chip) having a thickness of 140 ⁇ m and a 10 mm square was thermocompression bonded at 130 ° C. to the central portion of the core substrate using the adhesive film A from which the release film was peeled off.
  • the core substrate is superposed on both the chip mounting side and the chip non-mounting side with the insulating sheet layer surface of the insulating sheet D with the base inside, and this is laminated using a vacuum pressurizing laminator device.
  • vacuum heating and pressure forming at a pressure of 0.8 MPa and a temperature of 100 ° C. for 30 seconds
  • the substrate is peeled and removed by heating and curing in a hot air dryer at a temperature of 170 ° C. for 45 minutes, and a semiconductor element embedded shape Substrate was obtained. That is, the first layer and the second layer were formed.
  • the first and second layers are superposed with the insulating sheet layer surface of the insulating sheet B with the base facing inside, and this is laminated using a vacuum pressurizing laminator device, pressure 0.8 MPa, temperature 80
  • a vacuum pressurizing laminator device pressure 0.8 MPa
  • temperature 80 After vacuum heating and pressing at 30 ° C. for 30 seconds, the substrate is peeled and removed after being heated and cured in a hot air dryer at a temperature of 180 ° C. for 45 minutes, and then heated and cured at a temperature of 200 ° C. for 60 minutes.
  • a semiconductor element mounting substrate for evaluation was obtained.
  • Example 11 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 10 except that the adhesive film B was used instead of the adhesive film A.
  • Example 12 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 10 except that the adhesive film C was used instead of the adhesive film A.
  • Example 13 A commercially available insulating sheet F with a base material having an average thickness of 160 ⁇ m (manufactured by Ajinomoto Fine Chemical Co., Ltd.) on both the chip mounting side and the chip non-mounting side of the core substrate mounted with the chip manufactured in the same manner as in Example 10.
  • the first and second layers are superposed with the insulating sheet layer surface of the insulating sheet B with the base facing inside, and this is laminated using a vacuum pressurizing laminator device, pressure 0.8 MPa, temperature 80
  • a vacuum pressurizing laminator device pressure 0.8 MPa
  • temperature 80 After vacuum heating and pressing at 30 ° C. for 30 seconds, the substrate is peeled and removed after being heated and cured in a hot air dryer at a temperature of 180 ° C. for 45 minutes, and then heated and cured at a temperature of 200 ° C. for 60 minutes.
  • a semiconductor element mounting substrate for evaluation was obtained.
  • Example 14 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 13 except that the adhesive film B was used instead of the adhesive film A.
  • Example 15 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 13 except that the adhesive film C was used instead of the adhesive film A.
  • Example 16 Fabricated in the same manner as in Example 10, on both the chip mounting side and the chip non-mounting side of the chip-mounted core substrate, with the insulating sheet layer surface of the insulating sheet D with the base material facing inward, Using a vacuum pressurization laminator, vacuum press-molding is performed at a pressure of 1.0 MPa and a temperature of 105 ° C. for 30 seconds, and then the substrate is peeled off and heated in a hot air dryer at a temperature of 180 ° C. for 90 minutes. Curing was performed to obtain a substrate with a semiconductor element embedded shape. That is, the first layer and the second layer were formed.
  • the first and second layers are overlapped with the insulating sheet layer surface of the insulating sheet C with the base material obtained in the same manner as in Example 1 inside, and this is laminated with a vacuum pressure laminator device.
  • vacuum pressure and pressure molding at a pressure of 0.8 MPa and a temperature of 80 ° C. for 30 seconds, and then heat-curing with a hot air dryer at a temperature of 180 ° C. for a time of 45 minutes, the substrate is peeled and removed, and the temperature Heat curing was performed at 200 ° C. for 60 minutes to obtain a semiconductor element mounting substrate for evaluation.
  • Example 17 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 16 except that the adhesive film C was used instead of the adhesive film A.
  • Example 3 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 7 except that the adhesive film D was used instead of the adhesive film A.
  • Example 4 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 10 except that the adhesive film D was used instead of the adhesive film A.
  • Example 6 A semiconductor element mounting substrate for evaluation was obtained in the same manner as in Example 16 except that the adhesive film D was used instead of the adhesive film A.
  • Example 7 A commercially available insulating sheet E with a base material having an average thickness of 120 ⁇ m (manufactured by Ajinomoto Fine Chemical Co., Ltd.) is formed on both the chip mounting side and the chip non-mounting side of the core substrate on which the chip is mounted, which is manufactured in the same manner as in Example 1.
  • the first layer and the second layer are provided with the insulating sheet layer surface of a commercially available insulating sheet G with a substrate having an average thickness of 40 ⁇ m (manufactured by Ajinomoto Fine Chemical Co., Ltd .: trade name “ABF-GX13”) inside. Then, this was superposed, vacuum-pressed and molded at a pressure of 0.8 MPa and a temperature of 80 ° C. for 30 seconds using a vacuum pressurizing laminator, and then heated in a hot air dryer at a temperature of 180 ° C. for 45 minutes. After curing, the substrate was peeled and removed, and cured by heating at a temperature of 200 ° C. for 60 minutes to obtain a semiconductor element mounting substrate for evaluation.
  • ABSGX13 average thickness of 40 ⁇ m
  • Example 8 A commercially available insulating sheet F with a substrate having an average thickness of 160 ⁇ m (manufactured by Ajinomoto Fine Chemical Co., Ltd.) was formed on both the chip mounting side and the chip non-mounting side of the core substrate on which the chip was mounted, which was manufactured in the same manner as in Example 11.
  • the first layer and the second layer are provided with the insulating sheet layer surface of a commercially available insulating sheet G with a substrate having an average thickness of 40 ⁇ m (manufactured by Ajinomoto Fine Chemical Co., Ltd .: trade name “ABF-GX13”) inside. Then, this was superposed, vacuum-pressed and molded at a pressure of 0.8 MPa and a temperature of 80 ° C. for 30 seconds using a vacuum pressurizing laminator, and then heated in a hot air dryer at a temperature of 180 ° C. for 45 minutes. After curing, the substrate was peeled and removed, and cured by heating at a temperature of 200 ° C. for 60 minutes to obtain a semiconductor element mounting substrate for evaluation.
  • ABSGX13 average thickness of 40 ⁇ m
  • the surface layer, first layer (second layer) Young's modulus, linear expansion coefficient (thermal expansion coefficient), and glass transition point of the semiconductor element mounting substrate obtained in each of the above Examples and Comparative Examples are shown below. These results are shown in Tables 1 and 2. Moreover, the storage elastic modulus of each adhesive film used in each of the above Examples and Comparative Examples was measured as shown below and shown in Table 1. The Young's modulus, linear expansion coefficient (thermal expansion coefficient), and glass transition point of each adhesive film and core substrate were also measured in the same manner as described below, and are shown in Tables 1 and 2.
  • the area of the first layer when the first layer is viewed in plan is 100
  • the area of the semiconductor element shown as S in the table
  • the first layer Table 2 shows the volume of the semiconductor element (indicated as V in the table) when the volume is 100.
  • Table 2 shows the thickness ratio between the core substrate and the first layer.
  • Young's modulus Two insulating sheets with a base material used for forming the surface layer and the first layer (second layer) of the semiconductor element mounting substrate of each of the above examples and comparative examples, with the insulating sheet sides facing each other. This was superposed and subjected to heat and pressure molding for 2 hours at a pressure of 2 MPa and a temperature of 200 ° C. using a vacuum press apparatus, and then the substrate was peeled off to obtain a cured insulating sheet.
  • a sample for evaluation of 8 mm ⁇ 35 mm was collected from the cured product of the obtained insulating sheet, and DMA device (TA Instruments, DMA2980, measurement mode: tension, measurement length: 20 mm, temperature increase rate: 5 ° C./min, Measurement temperature range: 0 to 350 ° C., frequency: 1 Hz), Young's modulus at 25 ° C. was measured.
  • a sample for evaluation of 4 mm ⁇ 20 mm was collected from the obtained cured cured insulating sheet, and a TMA device (TA Instruments, TMA2940, measurement mode: tension, measurement length: 20 mm, temperature increase rate: 10 ° C./min, Using the measurement temperature range: 0 to 300 ° C., the measurement load: 5 gf), the thermal expansion coefficient in the plane direction was measured.
  • TMA device TMA2940, measurement mode: tension, measurement length: 20 mm, temperature increase rate: 10 ° C./min, Using the measurement temperature range: 0 to 300 ° C., the measurement load: 5 gf), the thermal expansion coefficient in the plane direction was measured.
  • a 10 mm ⁇ 30 mm sample for evaluation was cut out from the obtained cured insulating sheet, and DMA (manufactured by TA Instruments, DMA 2980, measurement mode: tensile, measurement length: 20 mm, temperature increase rate: 5 ° C./min, measurement Temperature range: 0 to 350 ° C., frequency: 1 Hz), and the peak position of tan ⁇ was defined as the glass transition temperature.
  • DMA manufactured by TA Instruments, DMA 2980, measurement mode: tensile, measurement length: 20 mm, temperature increase rate: 5 ° C./min, measurement Temperature range: 0 to 350 ° C., frequency: 1 Hz
  • the peak position of tan ⁇ was defined as the glass transition temperature.
  • the adhesive film having a thickness of 25 ⁇ m obtained in each of the above Examples and Comparative Examples was heat-treated at 175 ° C. for 2 hours to obtain a cured adhesive film.
  • a sample for evaluation of 3 mm ⁇ 25 mm was collected from the obtained cured adhesive film, and a TMA apparatus (TMA / SS6100 manufactured by Seiko Instruments Inc., measurement mode: tension, measurement length: 10 mm, temperature increase rate: 5 ° C./min, measurement
  • the thermal expansion coefficient in the plane direction was measured using a temperature range: ⁇ 65 to 300 ° C. and a measurement load of 1 gf). Further, the glass transition temperature was determined from the inflection point when pulled.
  • the warpage of the semiconductor element surface portion of the semiconductor element mounting substrate at 260 ° C. was measured and shown in Table 3, and the absolute value of the difference between the warpage at normal temperature and the warpage at 260 ° C. was combined. It was shown to.
  • the semiconductor element mounting substrate of the present invention was highly reliable because warpage at room temperature and unintentional peeling of the semiconductor element were prevented.
  • the semiconductor element mounting substrate of the present invention is one in which cracking of the semiconductor element due to a change in the external environment, peeling from the substrate, and warpage are prevented.
  • a satisfactory result was not obtained.
  • the present invention it is possible to provide a semiconductor element mounting substrate capable of preventing warpage and preventing the built-in semiconductor element from peeling from the substrate. Therefore, it has industrial applicability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　半導体素子搭載基板１０は、コア基板１と、コア基板１の一方の面側に搭載された半導体素子２と、コア基板１と半導体素子２とを接合する接着フィルム３と、半導体素子２を埋め込む第１の層４と、コア基板１の第１の層４とは反対側に設けられ、第１の層４と材料およびその組成比率が同じである第２の層５と、第１の層４上および第２の層５上に設けられた少なくとも１層の表層６とを有し、接着フィルム３の２５℃における貯蔵弾性率が、５～１０００ＭＰａであり、表層６の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数が、４０ｐｐｍ／℃以下である。

Description

半導体素子搭載基板
　本発明は、半導体素子搭載基板に関するものである。
　電子機器には、ＩＣチップやコンデンサー等の半導体素子が接続された基板が搭載されている。
　近年、電子機器の小型化、高機能化に伴い、１つの基板上に搭載する半導体素子の数が増大してきており、半導体素子の実装面積不足といった問題があった。
　このような問題を解決するため、半導体素子を多層配線基板内に埋め込むことにより、半導体素子の実装面積を確保し、高密度パッケージ化を図る試みが行われている（例えば、特許文献１参照。）。
　しかしながら、このように半導体素子を内蔵した半導体素子搭載基板では、その構造が上下で非対称となり、また、物性的にも非対称となるため、基板に反り等が生じてしまい、半導体素子搭載基板の信頼性が低下してしまうといった問題があった。
特開２００５－２３６０３９号公報
　本発明の目的は、反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供することにある。
　このような目的は、下記（１）～（２０）の本発明により達成される。
　（１）　基板と、
　前記基板の一方の面側に搭載された半導体素子と、
　前記基板と前記半導体素子とを接着する接着層と、
　前記半導体素子を埋め込む第１の層と、
　前記基板の前記第１の層とは反対側に設けられた第２の層と、
　前記第１の層上および前記第２の層上に設けられた少なくとも１層の表層とを有し、
　前記接着層の２５℃における貯蔵弾性率が、５～１０００ＭＰａであり、
　前記表層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数が、４０ｐｐｍ／℃以下であることを特徴とする半導体素子搭載基板。
　（２）　前記基板の平均厚さをＴ１［μｍ］、前記第１の層の平均厚さをＴ２［μｍ］としたとき、０．５≦Ｔ２／Ｔ１≦３．０の関係を満足する上記（１）に記載の半導体素子搭載基板。
　（３）　前記接着層の平均厚さは、５～５０μｍである上記（１）または（２）に記載の半導体素子搭載基板。
　（４）　前記第１の層を平面視した際の前記第１の層の面積を１００としたとき、前記半導体素子を平面視した際の前記半導体素子の面積は、６～１０であり、
　前記第１の層の体積を１００としたとき、前記半導体素子の体積は、２～７である上記（１）ないし（３）のいずれかに記載の半導体素子搭載基板。
　（５）　前記接着層は、接着剤で構成され、
　前記接着剤は、（メタ）アクリル酸エステル共重合体と、エポキシ樹脂と、フェノール樹脂と、無機充填剤とを含む樹脂組成物で構成されるものである上記（１）ないし（４）のいずれかに記載の半導体素子搭載基板。
　（６）　前記接着層のガラス転移点は、０～１８０℃である上記（１）ないし（５）のいずれかに記載の半導体素子搭載基板。
　（７）　前記第１の層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数は、２５～５０ｐｐｍ／℃である上記（１）ないし（６）のいずれかに記載の半導体素子搭載基板。
　（８）　前記第１の層の２５℃におけるヤング率は、２～１０ＧＰａである上記（１）ないし（７）のいずれかに記載の半導体素子搭載基板。
　（９）　ＪＩＳ　Ｃ　６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂは、１００～２５０℃の範囲内である上記（１）ないし（８）のいずれかに記載の半導体素子搭載基板。
　（１０）　前記表層の２５℃におけるヤング率をＸ［ＧＰａ］、前記第１の層の２５℃におけるヤング率をＹ［ＧＰａ］としたとき、０．５≦Ｘ－Ｙ≦１３の関係を満足する上記（１）ないし（９）のいずれかに記載の半導体素子搭載基板。
　（１１）　前記表層の２５℃におけるヤング率は、４～１５ＧＰａである上記（１）ないし（１０）のいずれかに記載の半導体素子搭載基板。
　（１２）　前記表層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数をＡ［ｐｐｍ／℃］、前記第１の層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数をＢ［ｐｐｍ／℃］としたとき、０．５≦Ｂ－Ａ≦５０の関係を満足する上記（１）ないし（１１）のいずれかに記載の半導体素子搭載基板。
　（１３）　ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａは、１００～３００℃の範囲内である上記（１）ないし（１２）のいずれかに記載の半導体素子搭載基板。
　（１４）　前記基板の２５℃におけるヤング率は、２０～５０ＧＰａである上記（１）ないし（１３）のいずれかに記載の半導体素子搭載基板。
　（１５）　前記基板の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記基板のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下である上記（１）ないし（１４）のいずれかに記載の半導体素子搭載基板。
　（１６）　前記表層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものである上記（１）ないし（１５）のいずれかに記載の半導体素子搭載基板。
　（１７）　前記表層中における前記樹脂材料の含有量は、３０～７０重量％である上記（１６）に記載の半導体素子搭載基板。
　（１８）　前記表層中における前記無機充填材の含有量は、５～４０重量％である上記（１６）または（１７）に記載の半導体素子搭載基板。
　（１９）　前記樹脂材料は、エポキシ樹脂をさらに含み、
　前記樹脂材料中の前記シアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＤ［重量％］としたとき、０．５≦Ｄ／Ｃ≦４である上記（１６）ないし（１８）のいずれかに記載の半導体素子搭載基板。
　（２０）　前記樹脂材料は、フェノキシ樹脂をさらに含み、
　前記樹脂材料中の前記シアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＥ［重量％］としたとき、０．２≦Ｅ／Ｃ≦２である上記（１６）ないし（１９）のいずれかに記載の半導体素子搭載基板。
本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。 本発明の半導体素子搭載基板の製造方法の一例を示す図である。 本発明の半導体素子搭載基板の製造方法の他の一例を示す図である。
　以下、本発明の半導体素子搭載基板について好適実施形態に基づいて詳細に説明する。
＜半導体素子搭載基板＞
　図１は、本発明の半導体素子搭載基板の好適な実施形態を示す縦断面図である。なお、以下の説明では、図１中の上側を「上」または「上方」という。
　図１に示すように、半導体素子搭載基板１０は、コア基板（基板）１と、コア基板１の上側に搭載された半導体素子２と、該半導体素子２をコア基板１上に接合する接着フィルム（接着層）３と、半導体素子２を埋め込むように形成された第１の層４と、コア基板１の下側に形成された第２の層５と、第１の層４および第２の層５の表面に形成された表層６とを有している。また、コア基板１、第１の層４および第２の層５、表層６上には、それぞれ、図示せぬ配線パターンが形成されており、それぞれが電気的に接続されるよう構成されている。また、半導体素子２は、表層６上の配線パターンと電気的に接続されている。
　［コア基板１］
　コア基板１は、搭載された半導体素子２を支持する機能を有している。
　また、コア基板１は、絶縁性が高く、かつ、剛性（ヤング率）の高い材料で構成されたものである。
　コア基板１は、上記特性を有するものであれば、いかなる材料で構成されたものであってもよいが、主として、繊維基材と、樹脂材料と、無機充填材とで構成されているのが好ましい。
　繊維基材としては、例えば、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、コア基板１の剛性をより高いものとすることができ、また、コア基板１を薄くすることができる。さらに、コア基板１の熱膨張係数も小さくすることができ、それによって、半導体素子搭載基板１０の反りの発生をより効果的に低減し、搭載半導体素子への応力を低減する事ができ、搭載後の半導体素子での不良発生が防止できる。
　このようなガラス繊維基材を構成するガラスとしては、例えばＥガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス等が挙げられる。これらの中でもＴガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによってコア基板１の熱膨張係数をより小さくすることができる。
　また、コア基板１における繊維基材の含有率は、３０～７０重量％であることが好ましく、４０～６０重量％であることがより好ましい。これにより、コア基板１の熱膨張係数をより効果的に小さくすることができる。
　また、コア基板１を構成する樹脂材料としては、絶縁性を有するものであれば特に限定されないが、例えば、後述する表層６を構成する樹脂材料と同等のものを用いるのが好ましい。これにより、コア基板１の熱膨張係数をより効果的に小さくすることができる。
　コア基板１中における樹脂材料の含有量は、１５～４０重量％であるのが好ましく、２０～３５重量％であるのがより好ましい。これにより、コア基板１の剛性をより効果的に高いものとすることができる。
　また、無機充填材としては、例えば、タルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウム等を挙げることができる。
　コア基板１中における無機充填材の含有量は、１２～３５重量％であるのが好ましく、１８～３０重量％であるのがより好ましい。これにより、コア基板１の剛性をより効果的に高いものとすることができる。
　コア基板１の２５℃におけるヤング率は、２０～５０ＧＰａであるのが好ましく、２５～４０ＧＰａであるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
　また、コア基板１の２５０℃におけるヤング率は、１０～４５ＧＰａであるのが好ましく、１３～３５ＧＰａであるのがより好ましい。これにより、加熱時における剛性に優れるので、半導体素子搭載基板１０の反りの発生をより確実に低減させることができ、半導体素子搭載基板１０の信頼性を向上させることができる。
　また、コア基板１の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定されるコア基板１のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下であるのが好ましく、３～１１ｐｐｍ／℃であるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をさらに効果的に低減し、搭載半導体素子への応力を低減することができる。
　コア基板１の平均厚さは、２５～８００μｍであるのが好ましく、４０～２００μｍであるのがより好ましい。
　［半導体素子２］
　半導体素子２は、図１に示すように、後述するような接着層３を介してコア基板１に接合されている。
　このような半導体素子２としては、例えば、ＩＣチップ、コンデンサー、ダイオード、トランジスタ、サイリスタ等が挙げられる。
　後述する第１の層４を平面視した際の第１の層４の面積を１００としたとき、半導体素子２を平面視した際の半導体素子２の面積は、６～１０であるのが好ましく、７～９であるのがより好ましい。これにより、常温での反りの発生をより効果的に防止することができる。
　なお、半導体素子搭載基板が半導体素子を複数備えるものである場合、上記半導体素子の面積とは、各半導体素子の平面視した際の面積の総和のことを指す。
　また、後述する第１の層４の体積を１００としたとき、半導体素子２の体積は、２～７であるのが好ましく、３～６であるのがより好ましい。これにより、常温での反りの発生をより効果的に防止することができる。
　なお、半導体素子搭載基板が半導体素子を複数備えるものである場合、上記半導体素子の体積とは、各半導体素子の体積の総和のことを指す。
　［接着フィルム（接着層）３］
　接着フィルム（接着層）３は、上述したような半導体素子２をコア基板１上に接着する機能を備えている。
　本発明の半導体素子搭載基板は、接着層の２５℃における貯蔵弾性率が、５～１０００ＭＰａである点に特徴を有している。このような特徴を有することにより、各層の物性の差によって生じる寸法の変化等によって半導体素子に外力がかかった場合であっても、このような特性を有する接着層によってその外力を緩和することができる。その結果、基板（コア基板）から半導体素子が剥離する事や、半導体素子が割れてしまう事等の不良発生をより効果的に防止することができる。また、使用環境における外部環境温度湿度等の変化によって発生する半導体素子の寸法の変化にも追従することができ、基板（コア基板）から半導体素子が剥離するのを確実に防止することができる。
　なお、本発明において、接着層の２５℃における貯蔵弾性率は、５～１０００ＭＰａであるが、８～７００ＭＰａであるのがより好ましく、１００～７００ＭＰａであるのがさらに好ましい。これにより、本発明の効果をより顕著なものとすることができる。
　この接着フィルム３は、可撓性を有する部材で、主として、接着剤で構成されたものである。
　接着フィルム３を構成する接着剤としては、上記特性を有するものであれば特に限定されないが、（メタ）アクリル酸エステル共重合体と、エポキシ樹脂と、フェノール樹脂と、無機充填剤とを含む樹脂組成物で構成されるものであるのが好ましい。
　（メタ）アクリル酸エステル共重合体は、（メタ）アクリル酸エステルと他の単量体との共重合体であって、アクリル酸およびその誘導体を主なモノマーとする（メタ）アクリル系樹脂であることが好ましい。
　（メタ）アクリル酸エステルとしては、アクリル酸メチル、アクリル酸エチル等のアクリル酸エステル、メタクリル酸メチル、メタクリル酸エチル等のメタクリル酸エステルが挙げられる。また、他の単量体として、アクリル酸、メタクリル酸、アクリロニトリル、アクリルアミド等が挙げられる。
　また、（メタ）アクリル酸エステル共重合体は、エポキシ基、水酸基、カルボキシル基、ニトリル基等を持つ化合物を有するアクリル酸共重合体であることが好ましい。これにより、半導体素子２のコア基板１への密着性をより向上することができる。こうした官能基を有する化合物として、具体的には、グリシジルエーテル基を有するグリシジルメタクリレート、水酸基を有するヒドロキシメタクリレート、カルボキシル基を有するカルボキシメタクリレート、ニトリル基を有するアクリロニトリル等が挙げられる。
　これらの中でも、特に、カルボキシル基を有するモノマー単位を含む（メタ）アクリル酸エステル共重合体を用いることが好ましい。これにより、接着フィルム３の硬化がさらに促進されるため、より短時間でかつ高いガラス転移温度の硬化物を作製することができる。
　カルボキシル基を有する化合物の含有量は、高いガラス転移点の硬化物を作製する観点では、例えば、（メタ）アクリル酸エステル共重合体全体の０．５重量％以上であるのが好ましく、１重量％以上であるのがより好ましい。また、カルボキシル基を有する化合物の含有量は、接着フィルム３の保存性をより一層向上させる観点では、例えば、（メタ）アクリル酸エステル共重合体全体の１０重量％以下であるのが好ましく、５重量％以下であるのがより好ましい。
　（メタ）アクリル酸エステル共重合体の重量平均分子量は、１０万以上であるのが好ましく、１５万～１００万であるのがより好ましい。
　（メタ）アクリル酸エステル共重合体のガラス転移点は、接着フィルム３の粘着が強くなりすぎることを抑制して作業性をさらに向上させる観点では、例えば０℃以上であるのが好ましく、５℃以上であるのがより好ましい。また、（メタ）アクリル酸エステル共重合体のガラス転移点は、低温での接着性をさらに向上させる観点では、例えば３０℃以下であるのが好ましく、２０℃以下であるのがより好ましい。
　エポキシ樹脂は、モノマー、オリゴマーおよびポリマーのいずれかをいう。
　エポキシ樹脂の具体例として、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂等のビスフェノール型エポキシ樹脂；ハイドロキノン型エポキシ樹脂；ビフェニル型エポキシ樹脂；スチルベン型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂；トリアジン核含有エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂；ナフトール型エポキシ樹脂、および、フェニレンおよび／またはビフェニレン骨格を有するフェノールアラルキル型エポキシ樹脂、フェニレンおよび／またはビフェニレン骨格を有するナフトールアラルキル型エポキシ樹脂等のアラルキル型エポキシ樹脂が挙げられる。
　このうち、ノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフトール型エポキシ樹脂等が好ましく用いられる。例えば、ビフェニル型エポキシ樹脂を用いることにより、接着フィルム３のガラス転移点を高めることができ、また、接着フィルム３の弾性率を好適なものとすることができる。また、ナフトール型エポキシ樹脂を用いることにより、接着フィルム３のガラス転移温度を高めることができ、また、接着面の密着性を向上させることができる。
　エポキシ樹脂の軟化点は、アクリル酸エステル共重合体との相溶性を有するものであれば、特に限定されるものではないが、接着フィルム３のタック性を低減し、半導体素子搭載基板の組み立て工程での作業性を向上させる観点で、４０℃以上であるのが好ましく、５０℃以上であるのがより好ましい。また、溶融粘度の上昇およびこれに伴う熱圧着時の濡れ性の低下を抑制し、密着性をさらに向上させる観点では、エポキシ樹脂の軟化点を例えば１００℃以下とするのが好ましく、９０℃以下とするのがより好ましい。
　また、エポキシ樹脂として、軟化点の異なる複数の成分を組み合わせて用いてもよい。これにより接着フィルム３のタック性を低減する効果と熱圧着時の濡れ性の低下を抑制する効果をより両立させやすくする作用がある。例えば、軟化点が４０℃以上７０℃未満のエポキシ樹脂と軟化点が７０℃以上１００℃以下のエポキシ樹脂の組み合わせが挙げられる。
　フェノール樹脂は、上記のエポキシ樹脂と硬化反応をして架橋構造を形成することができる少なくとも２個以上のフェノール性水酸基を有するモノマー、オリゴマーおよびポリマー全般を指す。
　フェノール樹脂として、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル（フェニレン、ビフェニレン骨格を含む）樹脂、ナフトールアラルキル樹脂、トリフェノールメタン樹脂、ジシクロペンタジエン型フェノール樹脂等が挙げられる。これらは単独で用いても混合して用いてもよい。
　フェノール樹脂の軟化点は、接着フィルム３の耐熱性をさらに向上させ、また、熱圧着時の分解ガスの発生をさらに抑制する観点で、例えば、８０℃以上であるのが好ましく、９０℃以上であるのがより好ましい。また、溶融粘度の上昇およびこれに伴う熱圧着時の濡れ性の低下を抑制し、密着性をさらに向上させる観点では、フェノール樹脂の軟化点を例えば１３０℃以下とするのが好ましく、１２０℃以下とするのがより好ましい。
　なお、樹脂組成物中の上記（メタ）アクリル酸エステル共重合体の配合量が、重量基準で、上記エポキシ樹脂の配合量と上記フェノール樹脂の配合量との合計よりも少ないのが好ましい。これにより、加熱処理した際のアウトガスの発生を効果的に抑制することができる。このため、例えば接着時のボイドの発生を抑制できるため、接着面の密着性を向上させることができる。また、アウトガスの発生によるコア基板１等の汚染を抑制することができる。
　また、上記エポキシ樹脂および上記フェノール樹脂のうち、上記エポキシ樹脂の含有量は、上記（メタ）アクリル酸エステル共重合体１０重量部に対して、接着フィルム３の熱膨張係数をさらに低下させる観点では、例えば１０重量部以上であるのが好ましく、２０重量部以上であるのがより好ましい。また、エポキシ樹脂の含有量は、（メタ）アクリル酸エステル共重合体１０重量部に対して、接着フィルム３の靭性をさらに向上させる観点では、例えば１００重量部以下であるのが好ましく、５０重量部以下であるのがより好ましい。
　また、フェノール樹脂の含有量については、エポキシ樹脂のエポキシ当量とフェノール硬化剤つまりフェノール樹脂との水酸基当量の比を例えば０．５以上１．８以下とするのが好ましく、０．７以上１．５以下とするのがより好ましい。この比が小さすぎると、耐熱性が低下する場合があり、大きすぎると保存性が低下する場合がある。
　無機充填材は、接着フィルム３の熱膨張係数を低減する機能を有する。無機充填材としては、例えば、銀、酸化チタン、シリカ、マイカ等が挙げられる。これらの中でもシリカフィラーが好ましい。シリカフィラーを用いることにより、接着フィルム３の製造時の作業性をさらに向上させることができる。シリカフィラーの場合には、形状として破砕シリカと溶融シリカがあるが、溶融シリカが好ましい。
　無機充填材の平均粒径は、接着フィルム３内でフィラーの凝集を抑制し、外観を向上させる観点では、例えば０．０１μｍ以上であるのが好ましく、０．１μｍ以上であるのがより好ましい。また、無機充填材の平均粒径は、接着フィルム３よりシリカフィラー充填剤が突起して、熱圧着時にチップを破壊することをさらに確実に抑制する観点では、例えば２０μｍ以下であるのが好ましく、５μｍ以下であるのがより好ましい。
　無機充填材の含有量は、特に限定されないが、無機充填材を除いた樹脂成分１００重量部に対して、例えば１重量部以上であるのが好ましく、１０重量部以上であるのがより好ましい。こうすることにより、接着フィルム３の熱膨張係数をさらに小さくできるため、コア基板１と接着フィルム３との間の膨張係数の差をさらに低減できる。よって、熱衝撃に対して生じる応力をさらに低減させて、剥離をさらに確実に抑制することができる。また、無機充填材の含有量は、無機充填材を除いた樹脂成分１００重量部に対して、例えば２００重量部以下であるのが好ましく、１００重量部以下であるのがより好ましい。無機充填材の含量が多すぎると、接着フィルム３の熱膨張係数は低下する一方、弾性率が増加しすぎる場合がある。上記無機充填材の含量を上記濃度以下とすることにより、接着フィルム３の密着性をさらに向上できる。
　なお、接着フィルム３を構成する樹脂組成物は、上記成分以外の成分を含んでいてもよい。
　例えば、樹脂組成物は、カップリング剤を含んでいてもよい。これにより、接着フィルム３中の樹脂と被着体との密着性および接着フィルム３中の樹脂とシリカとの界面の密着性をより一層向上させることができる。
　カップリング剤としては、シラン系、チタン系、アルミニウム系などが挙げられるが中でもシラン系カップリング剤が好ましい。
　シランカップリング剤としては、例えばビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、β－（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、γ－グリシドキシプロピルトリメトキシシラン、γ－グリシドキシプロピルメチルジメトキシシラン、γ－メタクリロキシプロピルトリメトキシシラン、γ－メタクリロキシプロピルメチルジエトキシシラン、γ－メタクリロキシプロピルトリエトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルメチルジメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリエトキシシラン、γ－アミノプロピルトリメトキシシラン、γ－アミノプロピルトリエトキシシラン、Ｎ－フェニル－γ－アミノプロピルトリメトキシシラン、γ－クロロプロピルトリメトキシシラン、γ－メルカプトプロピルトリメトキシシラン、３－イソシアネートプロピルトリエトキシシラン、３－アクリロキシプロピルトリメトキシシランが挙げられる。
　カップリング剤の配合量は、密着性をさらに高める観点では、樹脂組成物全体１００重量部に対して、例えば０．０１重量部以上であるのが好ましく、０．１重量部以上であるのがより好ましい。また、分解ガス（アウトガス）やボイドの発生を抑制する観点では、　カップリング剤の配合量は、樹脂組成物全体１００重量部に対して、例えば１０重量部以下であるのが好ましく、５重量部以下であるのがより好ましい。
　また、接着フィルム３を構成する樹脂組成物には、上記成分の他、カルボキシル基および／またはフェノール性水酸基を有するフラックス活性化合物が含まれていてもよい。
　カルボキシル基および／またはフェノール性水酸基を有するフラックス活性化合物とは、分子中にカルボキシル基および／またはフェノール性水酸基が少なくとも１つ以上存在する化合物をいい、液状であっても固体であってもよい。
　カルボキシル基を含有するフラックス活性化合物としては、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。フェノール性水酸基を有するフラックス活性化合物としては、フェノール類が挙げられる。
　脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物ポリセバシン酸無水物等が挙げられる。
　脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
　芳香族酸無水物としては、無水フタル酸無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等が挙げられる。
　脂肪族カルボン酸としては、ＨＯＯＣ－（ＣＨ２）ｎ－ＣＯＯＨで示される構造式の化合物が挙げられる。なお、ｎは、０以上２０以下の整数である。
　また、フラックス活性、接着時のアウトガス及び接着テープの硬化後の弾性率やガラス転移温度のバランスから、上記ｎは、３以上１０以下が好ましい。ｎを３以上とすることにより、接着テープの硬化後の弾性率の増加を抑制し、被接着物との接着性を向上させることができる。また、ｎを１０以下とすることにより、弾性率の低下を抑制し、接続信頼性をさらに向上させることができる。
　上記構造式で示される化合物として、たとえば、ｎ＝３のグルタル酸（ＨＯＯＣ－（ＣＨ２）３－ＣＯＯＨ）、ｎ＝４のアジピン酸（ＨＯＯＣ－（ＣＨ２）４－ＣＯＯＨ）、ｎ＝５のピメリン酸（ＨＯＯＣ－（ＣＨ２）５－ＣＯＯＨ）、ｎ＝８のセバシン酸（ＨＯＯＣ－（ＣＨ２）８－ＣＯＯＨ）およびｎ＝１０のＨＯＯＣ－（ＣＨ２）１０－ＣＯＯＨ－が挙げられる。
　他の脂肪族カルボン酸としては、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
　芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレートニ酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、２，３－ジヒドロキシ安息香酸、２，４－ジヒドロキシ安息香酸、ゲンチジン酸（２，５－ジヒドロキシ安息香酸）、２，６－ジヒドロキシ安息香酸、３，５－ジヒドロキシ安息香酸、浸食子酸（３，４，５－トリヒドロキシ安息香酸）、１，４－ジヒドロキシ－２－ナフトエ酸、３，５－ジヒドロキシ－２－ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；ジフェノール酸等が挙げられる。
　フェノール性水酸基を有するフラックス活性化合物としては、フェノール、ｏ－クレゾール、２，６－キシレノール、ｐ－クレゾール、ｍ－クレゾール、ｏ－エチルフェノール、２，４－キシレノール、２，５キシレノール、ｍ－エチルフェノール、２，３－キシレノール、メジトール、３，５－キシレノール、ｐ－ターシャリブチルフェノール、カテコール、ｐ－ターシャリアミルフェノール、レゾルシノール、ｐ－オクチルフェノール、ｐ－フェニルフェノール、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＡＦ、ビフェノール、ジアリルビスフェノールＦ、ジアリルビスフェノールＡ、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、ｏ－クレゾールノボラック樹脂、ビスフェノールＦノボラック樹脂、ビスフェノールＡノボラック樹脂等が挙げられる。
　フラックス活性化合物は、エポキシ樹脂のような熱硬化性樹脂との反応で三次元的に取り込まれるため、１分子中にエポキシ樹脂に付加することができる少なくとも２個のフェノール性水酸基と、金属酸化膜にフラックス作用を示す芳香族に直接結合したカルボキシル基を一分子中に少なくとも１個有する化合物が好ましい。このような化合物としては、２，３－ジヒドロキシ安息香酸、２，４－ジヒドロキシ安息香酸、ゲンチジン酸（２，５－ジヒドロキシ安息香酸）、２，６－ジヒドロキシ安息香酸、３，４－ジヒドロキシ安息香酸、没食子酸（３，４，５－トリヒドロキシ安息香酸）等の安息香酸誘導体；１，４－ジヒドロキシ－２－ナフトエ酸、３，５－ジヒドロキシ－２－ナフトエ酸、３，７－ジヒドロキシ－２－ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；およびジフェノール酸等が挙げられる。
　これらのフラックス活性化合物は、単独で用いても、２種以上を組み合わせて用いてもよい。
　フラックス活性化合物の配合量は、フラックス活性を向上させる観点では、接着フィルムの配合成分の合計量に対して、１重量％以上であるのが好ましく、５重量％以上であるのがより好ましい。また、フラックス活性化合物の配合量は、３０重量％以下であるのが好ましく、２５重量％以下であるのがより好ましい。
　このような接着フィルム３は、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される接着フィルム３のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数が、３０～３００ｐｐｍ／℃であるのが好ましく、５００～１６０ｐｐｍ／℃であるのがより好ましい。これにより、接着フィルム３は半導体素子２の寸法の変動により確実に追従することができる。その結果、コア基板１から半導体素子２が不本意に剥離するのをより確実に防止することができる。
　また、接着フィルムのガラス転移点は、０～１８０℃であるのが好ましく、１０～１５０℃であるのがより好ましい。これにより、接着フィルム３の貯蔵弾性率をより好適なものとすることができ、反りの発生をより確実に防止することができる。その結果、半導体素子２の不本意な剥離や、半導体素子２の割れ等の不良発生をより確実に防止することができる。
　このような接着フィルム（接着層）３の平均厚さは、５～５０μｍであるのが好ましく、１０～４０μｍであるのがより好ましい。これにより、半導体素子２にかかる上述したような外力をより効率よく緩和することができ、半導体素子２の不本意な剥離や、半導体素子２の割れ等の不良発生をより確実に防止することができる。
　［第１の層４および第２の層５］
　コア基板１の両面には、図１に示すように、前述した半導体素子２を埋め込むように形成された第１の層４と、第２の層５とが形成されている。
　第１の層４と第２の層５とは、同等の物性（熱膨張係数、ヤング率等）を有するものであるのが好ましく、構成材料およびその組成比率が同じであるのがより好ましい。これにより、外的環境の変化によって生じる半導体素子搭載基板の反りを特に小さいものすることができる。
　このような第１の層４および第２の層５は、絶縁性の高い樹脂材料で構成されている。
　第１の層４（第２の層５）を構成する樹脂材料としては、絶縁性の高いものであれば特に限定されず、例えば、後述するような表層６を構成する樹脂材料と同様のものを用いることができる。特に、第１の層４（第２の層５）が、後述する表層６を構成する樹脂材料と同じ樹脂材料で構成されている場合、表層６との密着性が特に高いものとなり、界面の剥離を防止できる。また、界面に存在する導体回路材料である銅の熱膨張率に近い熱膨張率が得られる為、銅で構成された導体回路材料との界面でのストレスを低減し、回路の導通性を確保する事に優れる、といった効果も得られる。
　第１の層４（第２の層５）の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される第１の層４（第２の層５）のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数は、具体的には、２５～５０ｐｐｍ／℃であるのが好ましく、３０～４６ｐｐｍ／℃であるのがより好ましい。これにより、半導体素子２の剥離をより効果的に防止することができるとともに、半導体素子搭載基板１０の反りをより効果的に防止することができる。
　また、ＪＩＳ　Ｃ　６４８１に準拠して測定される第１の層４（第２の層５）のガラス転移点Ｔｇｂは、１９０～３００℃の範囲内であるのが好ましく、２３０～２８０℃の範囲であるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生を低減することができるとともに、半導体素子搭載基板１０の耐熱性をより高いものとすることができる。
　また、第１の層４（第２の層５）の２５℃におけるヤング率は、２～１０ＧＰａであるのが好ましく、３～７ＧＰａであるのがより好ましい。第１の層４（第２の層５）のヤング率がこのような範囲の値であると、半導体素子搭載基板１０全体として反りが生じようとした場合において、反ろうとする力を第１の層４および第２の層５で緩和・吸収することができ、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。また、第１の層４のヤング率がこのような範囲の値であると、第１の層４に外的環境の変化による寸法の変化が生じた場合であっても、半導体素子２への影響をより小さいものとすることができる。その結果、半導体素子２の不本意な剥離をより効果的に防止することができる。
　また、第１の層４の平均厚さをＴ２［μｍ］、前述したコア基板１の平均厚さをＴ１［μｍ］としたとき、０．５≦Ｔ２／Ｔ１≦２の関係を満足するのが好ましく、１≦Ｔ２／Ｔ１≦１．５の関係を満足するのがより好ましい。このような関係を満足することにより、第１の層４の平均厚さが比較的小さいものとなり、半導体素子２への第１の層４の寸法の変化による影響をより小さいものとすることができ、半導体素子２の不本意な剥離をより効果的に防止することができる。また、コア基板１に対する第１の層４の厚さが薄くなり、第１の層４の寸法の変化による反りへの影響をコア基板１および表層６により十分に抑制することができ、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
　第１の層４（第２の層５）の平均厚さは、具体的には、３０～８００μｍであるのが好ましく、５０～２００μｍであるのがより好ましい。
　［表層６］
　また、第１の層４上および第２の層５上には、それぞれ、表層６が形成されている。
　本発明の半導体素子搭載基板は、この表層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数が、４０ｐｐｍ／℃以下である点にも特徴を有している。このような特徴を有することにより、表層は、外気温度や外気湿度等の外的環境の変化による寸法の変化が生じにくくなり、半導体素子搭載基板の構造や各層の物性の差によって生じる寸法の変化を抑制することができる。その結果、半導体素子搭載基板の反りの発生を防止することができる。また、半導体素子は、上述したような接着層（接着フィルム）を介して基板（コア基板）に接合されているので、表層の有する特性と相まって、半導体素子が基板から不本意に剥離するのをより効果的に防止することができる。
　なお、本発明において、表層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数は、４０ｐｐｍ／℃以下であるが、３～３０ｐｐｍ／℃であるのがより好ましい。これにより、本発明の効果をより顕著なものとすることができる。これに対して、表層の上述した熱膨張係数が高すぎると、半導体素子搭載基板の構造や各層の物性の差によって生じる寸法の変化を抑制することができず、半導体素子搭載基板の反りの発生を防止することができない。また、発生した反りによる影響を、前述したような接着層で緩和するのが困難となり、半導体素子の不本意な剥がれや割れ等が発生し、半導体素子搭載基板の信頼性が低下してしまう。
　表層６は、前述した第１の層４および第２の層５よりも硬いのが好ましい。このような比較的硬い表層６を設けることにより、半導体素子搭載基板の構造や各層の物性の差による寸法の変化をより確実に抑制することができる。その結果、半導体素子搭載基板１０の反りの発生をより確実に防止することができる。
　上述したように、表層６は、第１の層４（第２の層５）よりも硬いものであるのが好ましいが、具体的には、表層６の２５℃におけるヤング率をＸ［ＧＰａ］、第１の層４の２５℃におけるヤング率をＹ［ＧＰａ］としたとき、０．５≦Ｘ－Ｙ≦１３の関係を満足するのが好ましく、３≦Ｘ－Ｙ≦８の関係を満足するのがより好ましい。これにより、上述したような効果をより顕著なものとすることができる。
　表層６の２５℃におけるヤング率は、具体的には、４～２０ＧＰａであるのが好ましく、５～１５ＧＰａであるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
　また、表層６の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される表層６のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数をＡ［ｐｐｍ／℃］、第１の層４（第２の層５）の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される第１の層４のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数をＢ［ｐｐｍ／℃］としたとき、０．５≦Ｂ－Ａ≦５０の関係を満足するのが好ましく、５≦Ｂ－Ａ≦４０の関係を満足するのがより好ましい。このような関係を満足することにより、半導体素子２のコア基板１からの剥離をより確実に防止することができるとともに、半導体素子搭載基板１０の反りをより確実に防止することができる。
　また、ＪＩＳ　Ｃ　６４８１に準拠して測定される表層６のガラス転移点Ｔｇａは、１９０～３００℃の範囲内であるのが好ましく、２３０～２８０℃の範囲であるのがより好ましい。これにより、半導体素子搭載基板１０の反りの発生を低減することができるとともに、半導体素子搭載基板１０の耐熱性をより高いものとすることができる。
　表層６を構成する樹脂材料としては、特に限定されないが、例えば、熱硬化性樹脂を含むことが好ましい。これにより、耐熱性を向上することができる。
　熱硬化性樹脂としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
　これらの中でも、特に、シアネート樹脂が好ましい。これにより、表層６の熱膨張係数を小さくすることができる。さらに、表層６の耐熱性を優れたものとすることができる。
　シアネート樹脂は、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法で得られるプレポリマーを硬化させることにより得ることができる。シアネート樹脂としては、具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。シアネート樹脂は、トリアジン環を有しているからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすい。さらに、表層６を薄膜化（厚さ３５μｍ以下）した場合であっても、表層６に優れた剛性を付与することができる。特に加熱時における剛性に優れるので、半導体素子搭載基板１０の反りの発生をより確実に低減させることができ、半導体素子搭載基板１０の信頼性を向上させることができる。
　ノボラック型シアネート樹脂のプレポリマーとしては、例えば式（Ｉ）で示されるものを使用することができる。
Figure JPOXMLDOC01-appb-C000001
　式（Ｉ）で示されるノボラック型シアネート樹脂のプレポリマーの平均繰り返し単位ｎは、特に限定されないが、１～１０が好ましく、特に２～７が好ましい。平均繰り返し単位ｎが前記下限値未満であるとノボラック型シアネート樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると溶融粘度が高くなりすぎ、表層６の成形性が低下する場合がある。
　シアネート樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量５００～４，５００であるのが好ましく、特に６００～３，０００であるのがより好ましい。
　シアネート樹脂等の樹脂材料やプレポリマー等の重量平均分子量は、例えばＧＰＣで測定することができる。
　ＧＰＣ測定は、例えば装置：東ソー製　ＨＬＣ－８２００ＧＰＣを用い、カラムとしてＴＳＫ＝ＧＥＬ　ポリスチレンを用い、溶剤としてＴＨＦ(テトラハイドロフラン)を用いて測定することができる。
　表層６中におけるシアネート樹脂の含有量は、特に限定されないが、１～２０重量％であるのが好ましく、特に３～１５重量％であるのがより好ましい。含有量が前記下限値未満であると表層６を形成するのが困難となる場合があり、前記上限値を超えると表層６の強度が低下する場合がある。
　また、熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、エポキシ樹脂（実質的にハロゲン原子を含まない）をさらに含んでいるのが好ましい。
　エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でもアリールアルキレン型エポキシ樹脂が好ましい。これにより、表層６の吸湿半田耐熱性および難燃性を向上させることができる。
　アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂のプレポリマーは、例えば式（ＩＩ）で示すことができる。
Figure JPOXMLDOC01-appb-C000002
　上記式（ＩＩ）で示されるビフェニルジメチレン型エポキシ樹脂のプレポリマーの平均繰り返し単位ｎは、特に限定されないが、１～１０であるのが好ましく、特に２～５であるのがより好ましい。平均繰り返し単位ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。
　樹脂材料中のシアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＤ［重量％］としたとき、０．５≦Ｄ／Ｃ≦４であるのが好ましく、１≦Ｄ／Ｃ≦３であるのがより好ましい。これにより、耐熱性を向上させることができるとともに、熱膨張係数を特に小さいものとすることができる。
　表層６中におけるエポキシ樹脂の含有量は、特に限定されないが、３～２５重量％であるのが好ましく、特に５～２０重量％であるのがより好ましい。含有量が前記下限値未満であるとシアネート樹脂のプレポリマーの反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。
　エポキシ樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量５００～２０，０００が好ましく、特に８００～１５，０００が好ましい。
　また、熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、実質的にハロゲン原子を含まないフェノキシ樹脂を含有するのが望ましい。これにより、樹脂付き金属箔や基材付き絶縁シートを製造する際の製膜性を向上することができる。ここで、実質的にハロゲン原子を含まないとは、例えば、フェノキシ樹脂中のハロゲン原子の含有量が１重量％以下のものをいう。
　上記フェノキシ樹脂としては特に限定されないが、例えば、ビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂等が挙げられる。また、これらの骨格を複数種有した構造を有するフェノキシ樹脂を用いることもできる。これらの中でも、ビフェニル骨格と、ビスフェノールＳ骨格とを有するものを用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができるとともに、ビスフェノールＳ骨格により、多層プリント配線板を製造する際のメッキ金属の付着性を向上させることができる。また、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するものを用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。また、上記ビフェニル骨格とビスフェノールＳ骨格とを有するものと、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するものとを、併用することができる。これにより、これらの特性をバランスよく発現させることができる。上記ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するもの（１）と、上記ビフェニル骨格とビスフェノールＳ骨格とを有するもの（２）とを併用する場合、その併用比率としては特に限定されないが、例えば、（１）：（２）＝２：８～９：１とすることができる。
　フェノキシ樹脂の分子量としては特に限定されないが、重量平均分子量が５０００～５００００であることが好ましい。さらに好ましくは１００００～４００００である。重量平均分子量が上記下限値未満であると、製膜性を向上させる効果が低下する場合がある。また、上記上限値を超えると、フェノキシ樹脂の溶解性が低下する場合がある。
　表層６中におけるフェノキシ樹脂の含有量は、特に限定されないが、１～３０重量％であることが好ましい。さらに好ましくは３～２０重量％である。含有量が上記下限値未満であると製膜性を向上させる効果が低下する場合がある。また、上記上限値を超えると、低熱膨張性を付与する効果が低下することがある。
　樹脂材料中のシアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＥ［重量％］としたとき、０．２≦Ｅ／Ｃ≦２であるのが好ましく、０．３≦Ｅ／Ｃ≦１．５であるのがより好ましい。これにより、成膜性を向上させることができるとともに、熱膨張係数を特に小さいものとすることができる。
　さらに、シアネート樹脂（特にノボラック型シアネート樹脂）とフェノキシ樹脂（ビフェニル骨格、ビスフェノールＳ骨格を有するフェノキシ樹脂）とエポキシ樹脂（アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂）との組合せを用いた場合、本発明の効果をより顕著に発揮させることができる。
　なお、表層６を構成する樹脂材料として、上記樹脂材料の他、フェノール樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂を併用してもよい。
　上述したような樹脂材料の表層６中における含有量は、３０～７０重量％であるのが好ましく、４０～６０重量％であるのがより好ましい。これにより、表層６の耐熱性を高いものとしつつ、表層６の熱膨張係数をより小さいものとすることができる。
　また、表層６は、無機充填材を含むことが好ましい。これにより、表層６を薄膜化（厚さ３５μｍ以下）にしても強度に優れることができる。さらに、表層６の低熱膨張化をさらに向上することもできる。
　無機充填材としては、コア基板１の説明で記載したものを用いることができる。上述した無機充填材の中でもシリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。
　無機充填材が略球形である場合、無機充填材の平均粒子径は、特に限定されないが、０．０１～５．０μｍであるのが好ましく、特に０．２～２．０μｍであるのがより好ましい。
　表層６中における無機充填材の含有量は、５～４０重量％であるのが好ましく、１０～３０重量％であるのがより好ましい。含有量が前記範囲内であると、表層６の熱膨張係数をより効果的に小さいものとすることができる。その結果、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
　また、表層６中には、上記成分の他、前記コア基板１で説明した繊維基材を含んでいるのが好ましい。これにより、表層６の熱膨張係数を特に小さいものとすることができる。その結果、半導体素子搭載基板１０の反りの発生をより効果的に低減することができる。
　上述したような半導体素子搭載基板１０は、平面視した形状の縦と横の長さの比が、３：２～２：３であるのが好ましく、縦と横の長さがほぼ等しいのが好ましい。これにより、本発明の効果をより顕著なものとすることができる。
　＜半導体素子搭載基板の製造方法＞
　次に、上述したような半導体素子搭載基板の製造方法の一例について説明する。
　図２は、半導体素子搭載基板の製造方法の一例を示す図である。
　まず、図２（ａ）に示すように、コア基板１を用意する。
　次に、図２（ｂ）に示すように、コア基板１の中央部に、接着フィルム３を介して半導体素子２を搭載する。
　一方、前述したような第１の層４および第２の層５を構成する材料をシート状にした絶縁シート４’および絶縁シート５’を用意する。
　次に、この絶縁シート４’および絶縁シート５’を、それぞれ、コア基板１の半導体素子２側およびその反対側の面に重ね合わせる。
　その後、絶縁シート４’および絶縁シート５’を硬化させて、第１の層４および第２の層５とし、半導体素子埋め込み形状の基板を得る（図２（ｃ）参照）。
　一方、前述したような表層６を構成する材料をシート状にした絶縁シート６’を用意する。
　次に、この絶縁シート６’を第１の層４および第２の層５に重ね合わせる。
　その後、絶縁シート６’を硬化させて、表層６とし、半導体素子搭載基板１０（本発明の半導体素子搭載基板）を得る（図２（ｄ）参照）。
　次に、半導体素子搭載基板の製造方法の他の一例について説明する。
　図３も、半導体素子搭載基板の製造方法の一例を示す図である。
　まず、図３（ａ）に示すように、コア基板１を用意する。
　次に、図３（ｂ）に示すように、コア基板１の中央部に、接着フィルム３を介して半導体素子２を搭載する。
　一方、前述したような第１の層４を構成する材料をシート状にした絶縁シート４’と、表層６を構成する材料をシート状にした絶縁シート６’とが一体となった絶縁シート７を用意する。また、第２の層５を構成する材料をシート状にした絶縁シート５’と、上記絶縁シート６’ とが一体となった絶縁シート８を用意する。
　なお、この絶縁シート７および８が、図１での第１の層４および第２の層５を構成する材料と絶縁シート６を構成する材料が同じ組成で有る場合は、シート厚みを合算した厚みにすることで作製できる。
　また、この絶縁シート７および８が、図１での第１の層４および第２の層５を構成する材料と表層６を構成する材料が同じ組成であって、表層６には、前述したガラス繊維基材の様な繊維基材を含む場合は、表層６の繊維基材の両面の厚みを不均一にすることで作製できる。
　次に、図３（ｃ）に示すように、絶縁シート７および絶縁シート８を、それぞれ、コア基板１の半導体素子２側およびその反対側の面に重ね合わせる。
　その後、絶縁シート７および絶縁シート８を硬化させて、第１の層４、第２の層５および表層６とし、図１に示すような半導体素子搭載基板１０（本発明の半導体素子搭載基板）を得る。
　以上のような方法によれば、より簡便な方法で、本発明の半導体素子搭載基板を製造することができる。実際の生産において、上記のような製造方法を好適に用いることができる。
　以上、本発明の半導体素子搭載基板について説明したが、本発明は、これらに限定されるものではない。
　例えば、前述した実施形態では、接着層を、フィルム状の接着フィルムを用いて形成するものとして説明したが、液状の接着剤をコア基板上に付与して固化させることにより形成してもよい。
　また、前述した実施形態では、半導体素子２が１つ搭載されたものについて説明したが、これに限定されず、半導体素子は２つ以上搭載されていてもよい。
　また、前述した実施形態では、表層が両面にそれぞれ１層ずつ形成されたものとして説明したが、これに限定されず、表層が両面に２層以上形成されたものであってもよい。
　また、前述した実施形態では、構成材料をシート状にしたものを用いて、第１の層、第２の層および表層を形成するものとして説明したが、これに限定されず、例えば、各層は、各層を構成する材料を含む液体を塗布することにより形成するものであってもよい。
　以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
　＜１＞実施例および比較例で用いる原材料
　実施例及び比較例において用いた原材料は以下の通りである。
（１）シアネート樹脂Ａ：ノボラック型シアネート樹脂（ロンザ社製、商品名「プリマセットＰＴ－３０」、重量平均分子量７００）
（２）シアネート樹脂Ｂ：ノボラック型シアネート樹脂（ロンザ社製、商品名「プリマセットＰＴ－６０」、重量平均分子量２６００）
（３）エポキシ樹脂：ビフェニルジメチレン型エポキシ樹脂（日本化薬社製、商品名「ＮＣ－３０００」、エポキシ当量２７５、重量平均分子量２０００）
（４）フェノキシ樹脂Ａ：ビフェニルエポキシ樹脂とビスフェノールＳエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂（ジャパンエポキシレジン社製、商品名「ＹＸ－８１００Ｈ３０」、重量平均分子量３００００）
（５）フェノキシ樹脂Ｂ：ビスフェノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ樹脂との共重合体であり、末端部はエポキシ基を有している樹脂（ジャパンエポキシレジン社製、商品名「エピコート４２７５」、重量平均分子量６００００）
（６）硬化触媒：イミダゾール化合物（四国化成工業社製、商品名「２－フェニル－４，５－ジヒドロキシメチルイミダゾール」）
（７）無機充填材：球状溶融シリカ（アドマテックス社製、商品名「ＳＯ－２５Ｈ」、平均粒径０．５μｍ）
（８）カップリング剤：エポキシシランカップリング剤（日本ユニカー社製、商品名「Ａ－１８７」）
　＜２＞樹脂ワニスの調製
　シアネート樹脂Ａ：１５重量部、シアネート樹脂Ｂ：１０重量部、エポキシ樹脂：２５重量部、フェノキシ樹脂Ａ：５重量部、フェノキシ樹脂Ｂ：５重量部、硬化触媒：０．４重量部をメチルエチルケトンに溶解、分散させた。さらに、無機充填材４０重量部とカップリング剤０．２重量部を添加して、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製した。
　＜３＞絶縁性シートの作製
　（１）基材付絶縁性シートＡの作製
　上記のようにして得られた樹脂ワニスを、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、コンマコーター装置を用いて乾燥後の絶縁フィルムの厚さが１２０μｍとなるように塗工し、これを１６０℃の乾燥装置で１０分間乾燥して、基材付絶縁シートＡを製造した。
　（２）基材付絶縁シートＢの作製
　上記のようにして得られた樹脂ワニスを、ガラス織布（ＷＥＡ－１０３５、厚さ：２８μｍ、日東紡績製）に含浸し、１２０℃の加熱炉で２分間乾燥してワニス固形分（プリプレグ中に樹脂とシリカの占める成分）が約５０ｗｔ％のプリプレグを得た。このプリプレグを用い、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、ラミネーター装置を用いて乾燥後の絶縁フィルムの厚さが４０μｍとなるように貼り付け、これを１６０℃の乾燥装置で１０分間乾燥して、基材付絶縁シートＢを製造した。
　（３）基材付き絶縁性シートＣの作製
　上記のようにして得られた樹脂ワニスを、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、コンマコーター装置を用いて乾燥後の絶縁フィルムの厚さが４０μｍとなるように塗工し、これを１６０℃の乾燥装置で１０分間乾燥して、基材付絶縁シートＣを製造した。
　（４）基材付き絶縁性シートＤの作製
　上記のようにして得られた樹脂ワニスを、厚さ３８μｍのＰＥＴ（ポリエチレンテレフタレート）フィルムの片面に、コンマコーター装置を用いて乾燥後の絶縁フィルムの厚さが１６０μｍとなるように塗工し、これを１６０℃の乾燥装置で１０分間乾燥して、基材付絶縁シートＤを製造した。
　＜４＞接着フィルムの作製
　（１）接着フィルムＡの作製
　アクリル酸エステル共重合体（ナガセケムテックス社製、商品名「ＳＧ－７０８－６」）：２５．０重量部、エポキシ樹脂（日本化薬社製、商品名「ＥＯＣＮ－１０２０－８０」）：１６．０重量部、エポキシ樹脂（日本化薬社製、商品名「ＮＣ３０００Ｐ」）：２４．２重量部、フェノール樹脂（住友ベークライト社製、商品名「ＰＲ５１４７０」）：１７．５重量部、硬化触媒（四国化成社製、商品名「２ＰＨＺ－ＰＷ」）：０．１重量部、密着助剤（信越化学工業社製、商品名「ＫＢＭ４０３Ｅ」）：０．４重量部、無機充填材としてのシリカ（アドマテックス社製、商品名「ＳＥ－２０５０ＬＣ」）：１６．７重量部を混合して、接着剤を得た。なお、上記重量部は、固形分としての重量部を指す。
　次に、得られた接着剤を、剥離フィルム（三菱化学ポリエステルフィルム社製、商品名「ＭＲＸ５０」）の片面に、コンマコーター装置を用いて乾燥後の接着フィルムの厚さが２５μｍとなるように塗工し、これを９０℃の乾燥装置で５分間乾燥して、接着フィルムＡを製造した。
　（２）接着フィルムＢの作製
　アクリル酸エステル共重合体（ナガセケムテックス社製、商品名「ＳＧ－７０Ｌ」）：１１．２重量部、アクリルポリマー（東亞合成社製、商品名「ＵＧ－４０１０」）：６．８重量部、エポキシ樹脂（日本化薬社製、商品名「ＥＯＣＮ－１０２０－８０」）：１７．７重量部、エポキシ樹脂（日本化薬社製、商品名「ＮＣ６０００」）：２６．５重量部、フェノール樹脂（住友ベークライト社製、商品名「ＰＲ－ＨＦ－３」）：１１．１重量部、フェノール樹脂（明和化成社製、商品名「ＭＥＨ８０００Ｈ」）：１６．６重量部、硬化触媒（四国化成社製、商品名「２ＰＨＺ－ＰＷ」）：０．１重量部、密着助剤（信越化学工業社製、商品名「ＫＢＭ４０３Ｅ」）：０．１重量部、無機充填材としてのシリカ（アドマテックス社製、商品名「ＳＥ－２０５０ＬＣ」）：１０．０重量部を混合して、接着剤を得た。なお、上記重量部は、固形分としての重量部を指す。
　次に、得られた接着剤を、剥離フィルム（三菱化学ポリエステルフィルム社製、商品名「ＭＲＸ５０」）の片面に、コンマコーター装置を用いて乾燥後の接着フィルムの厚さが２５μｍとなるように塗工し、これを９０℃の乾燥装置で５分間乾燥して、接着フィルムＢを製造した。
　（３）接着フィルムＣの作製
　アクリル酸エステル共重合体（ナガセケムテックス社製、商品名「ＳＧ－７０Ｌ」）：５３．９９重量部、エポキシ樹脂（日本化薬社製、商品名「ＥＯＣＮ－１０２０－８０」）：３．７３重量部、フェノール樹脂（住友ベークライト社製、商品名「ＰＲ５３６４７」）：１．９１重量部、硬化触媒（四国化成社製、商品名「２ＰＨＺ－ＰＷ」）：０．０４重量部、密着助剤（信越化学工業社製、商品名「ＫＢＭ４０３Ｅ」）：０．３１重量部、無機充填材としてのシリカ（アドマテックス社製、商品名「ＳＥ－２０５０ＬＥ」）：４０．０１重量部を混合して、接着剤を得た。なお、上記重量部は、固形分としての重量部を指す。
　次に、得られた接着剤を、剥離フィルム（三菱化学ポリエステルフィルム社製、商品名「ＭＲＸ５０」）の片面に、コンマコーター装置を用いて乾燥後の接着フィルムの厚さが２５μｍとなるように塗工し、これを９０℃の乾燥装置で５分間乾燥して、接着フィルムＣを製造した。
　（４）接着フィルムＤの作製
　アクリル酸エステル共重合体（ナガセケムテックス社製、商品名「ＳＧ－７０Ｌ」）：４２．０重量部、エポキシ樹脂（日本化薬社製、商品名「ＥＯＣＮ－１０２０－８０」）：４．５３重量部、エポキシ樹脂（日本化薬社製、商品名「ＮＣ６０００」）：６．８６重量部、フェノール樹脂（住友ベークライト社製、商品名「ＰＲ５３６４７」）：５．９２重量部、硬化触媒（四国化成社製、商品名「２ＰＨＺ－ＰＷ」）：０．０６重量部、密着助剤（信越化学工業社製、商品名「ＫＢＭ４０３Ｅ」）：０．６３重量部、無機充填材としてのシリカ（アドマテックス社製、商品名「ＳＥ－２０５０ＬＥ」）：４０．０重量部を混合して、接着剤を得た。なお、上記重量部は、固形分としての重量部を指す。
　次に、得られた接着剤を、剥離フィルム（三菱化学ポリエステルフィルム社製、商品名「ＭＲＸ５０」）の片面に、コンマコーター装置を用いて乾燥後の接着フィルムの厚さが２５μｍとなるように塗工し、これを９０℃の乾燥装置で５分間乾燥して、接着フィルムＤを製造した。
　＜５＞半導体素子搭載基板の製造
　（実施例１）
　両面銅張積層板（住友ベークライト株式会社製：ＥＬＣ－４７８５ＧＳ）の銅箔をエッチング処理し取り除く事で、厚さ１００μｍ、４０ｍｍ角のコア基板を得た。
　次に、コア基板の中央部に、厚さ７５μｍ、１０ｍｍ角の半導体素子（チップ）を、剥離フィルムを剥離除去した上記接着フィルムＡを用い、１３０℃で熱圧着した。
　次に、前記コア基板の、チップ搭載側およびチップ未搭載側の両方に、上記のようにして得られた基材付絶縁シートＡの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度１００℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１７０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
　その後、第１の層および第２の層に、上記のようにして得られた基材付絶縁シートＢの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
　（実施例２）
　接着フィルムＡの代わりに、接着フィルムＢを用いた以外は、前記実施例１と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例３）
　接着フィルムＡの代わりに、接着フィルムＣを用いた以外は、前記実施例１と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例４）
　実施例１と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、平均厚さが１２０μｍの市販の基材付絶縁シートＥ（味の素ファインケミカル株式会社製：商品名「ＡＢＦ－ＧＸ１３」）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させ、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
　その後、第１の層および第２の層に、基材付絶縁シートＢの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
　（実施例５）
　接着フィルムＡの代わりに、接着フィルムＢを用いた以外は、前記実施例４と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例６）
　接着フィルムＡの代わりに、接着フィルムＣを用いた以外は、前記実施例４と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例７）
　実施例１と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、基材付絶縁シートＡの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させ、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
　その後、第１の層および第２の層に、基材付き絶縁シートＣの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
　（実施例８）
　接着フィルムＡの代わりに、接着フィルムＢを用いた以外は、前記実施例７と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例９）
　接着フィルムＡの代わりに、接着フィルムＣを用いた以外は、前記実施例７と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例１０）
　両面銅張積層板（住友ベークライト株式会社製：ＥＬＣ－４７８５ＧＳ）の銅箔をエッチング処理し取り除く事で、厚さ１００μｍ、４０ｍｍ角のコア基板を得た。
　次に、コア基板の中央部に、厚さ１４０μｍ、１０ｍｍ角の半導体素子（チップ）を、剥離フィルムを剥離除去した上記接着フィルムＡを用い、１３０℃で熱圧着した。
　次に、前記コア基板の、チップ搭載側およびチップ未搭載側の両方に、基材付絶縁シートＤの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度１００℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１７０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
　その後、第１の層および第２の層に、基材付絶縁シートＢの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
　（実施例１１）
　接着フィルムＡの代わりに、接着フィルムＢを用いた以外は、前記実施例１０と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例１２）
　接着フィルムＡの代わりに、接着フィルムＣを用いた以外は、前記実施例１０と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例１３）
　実施例１０と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、平均厚さが１６０μｍの市販の基材付絶縁シートＦ（味の素ファインケミカル株式会社製：商品名「ＡＢＦ－ＧＸ１３」）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させ、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
　その後、第１の層および第２の層に、基材付絶縁シートＢの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
　（実施例１４）
　接着フィルムＡの代わりに、接着フィルムＢを用いた以外は、前記実施例１３と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例１５）
　接着フィルムＡの代わりに、接着フィルムＣを用いた以外は、前記実施例１３と同様にして、評価用の半導体素子搭載基板を得た。
　（実施例１６）
　実施例１０と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、基材付絶縁シートＤの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させ、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
　その後、第１の層および第２の層に、実施例１と同様にして得られた基材付絶縁シートＣの絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
　（実施例１７）
　接着フィルムＡの代わりに、接着フィルムＣを用いた以外は、前記実施例１６と同様にして、評価用の半導体素子搭載基板を得た。
　（比較例１）
　接着フィルムＡの代わりに、接着フィルムＤを用いた以外は、前記実施例１と同様にして、評価用の半導体素子搭載基板を得た。
　（比較例２）
　接着フィルムＡの代わりに、接着フィルムＤを用いた以外は、前記実施例４と同様にして、評価用の半導体素子搭載基板を得た。
　（比較例３）
　接着フィルムＡの代わりに、接着フィルムＤを用いた以外は、前記実施例７と同様にして、評価用の半導体素子搭載基板を得た。
　（比較例４）
　接着フィルムＡの代わりに、接着フィルムＤを用いた以外は、前記実施例１０と同様にして、評価用の半導体素子搭載基板を得た。
　（比較例５）
　接着フィルムＡの代わりに、接着フィルムＤを用いた以外は、前記実施例１３と同様にして、評価用の半導体素子搭載基板を得た。
　（比較例６）
　接着フィルムＡの代わりに、接着フィルムＤを用いた以外は、前記実施例１６と同様にして、評価用の半導体素子搭載基板を得た。
　（比較例７）
　実施例１と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、平均厚さが１２０μｍの市販の基材付絶縁シートＥ（味の素ファインケミカル株式会社製：商品名「ＡＢＦ－ＧＸ１３」）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させ、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
　その後、第１の層および第２の層に、平均厚さが４０μｍの市販の基材付絶縁シートＧ（味の素ファインケミカル株式会社製：商品名「ＡＢＦ－ＧＸ１３」）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
　（比較例８）
　実施例１１と同様にして作製した、チップ搭載済みのコア基板のチップ搭載側およびチップ未搭載側の両方に、平均厚さが１６０μｍの市販の基材付絶縁シートＦ（味の素ファインケミカル株式会社製：商品名「ＡＢＦ－ＧＸ１３」）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力１．０ＭＰａ、温度１０５℃で３０秒間、真空加熱加圧成形した後、基材を剥離除去し、熱風乾燥機にて温度１８０℃、時間９０分間で加熱硬化させ、半導体素子埋め込み形状の基板を得た。すなわち、第１の層および第２の層を形成した。
　その後、第１の層および第２の層に、平均厚さが４０μｍの市販の基材付絶縁シートＧ（味の素ファインケミカル株式会社製：商品名「ＡＢＦ－ＧＸ１３」）の絶縁シート層面を内側にして、重ね合わせ、これを、真空加圧式ラミネーター装置を用いて、圧力０．８ＭＰａ、温度８０℃で３０秒間、真空加熱加圧成形した後、熱風乾燥機にて温度１８０℃、時間４５分間で加熱硬化させた後、基材を剥離除去し、温度２００℃、時間６０分間で加熱硬化し、評価用の半導体素子搭載基板を得た。
　上記各実施例および各比較例で得られた半導体素子搭載基板の表層、第１の層（第２の層）のヤング率、線膨張係数（熱膨張係数）およびガラス転移点を以下に示すように測定し、これらの結果を表１および表２に示した。また、上記各実施例および各比較例で使用した各接着フィルムの貯蔵弾性率を以下に示すように測定し、表１に示した。また、各接着フィルムおよびコア基材のヤング率、線膨張係数（熱膨張係数）およびガラス転移点も下記と同様にして測定し、表１および表２に示した。また、第１の層を平面視した際の第１の層の面積を１００としたとき、半導体素子を平面視した際の半導体素子の面積（表中、Ｓと示す）および第１の層の体積を１００としたとき、半導体素子の体積（表中、Ｖと示す）を表２に示した。また、コア基板と第１の層との厚さの比を表２に示した。
　・ヤング率
　上記各実施例および各比較例の半導体素子搭載基板の表層および第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から８ｍｍ×３５ｍｍの評価用試料を採取し、ＤＭＡ装置（ＴＡインスツルメント社製、ＤＭＡ２９８０、測定モード：引張り、測定長：２０ｍｍ、昇温速度：５℃／ｍｉｎ、測定温度域：０～３５０℃、周波数：１Ｈｚ）を用いて、２５℃におけるヤング率を測定した。
　・線膨張係数（熱膨張係数）
　上記各実施例および各比較例の半導体素子搭載基板の表層および第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から４ｍｍ×２０ｍｍの評価用試料を採取し、ＴＭＡ装置（ＴＡインスツルメント社製、ＴＭＡ２９４０、測定モード：引張り、測定長：２０ｍｍ、昇温速度：１０℃／ｍｉｎ、測定温度域：０～３００℃、測定荷重：５ｇｆ）を用いて、面方向における熱膨張係数を測定した。
　・ガラス転移点
　上記各実施例および各比較例の半導体素子搭載基板の表層および第１の層（第２の層）の形成に用いた基材付き絶縁シート２枚を、絶縁シート側どうしを内側にして重ね合わせ、これを、真空プレス装置を用いて圧力２ＭＰａ、温度２００℃で２時間加熱加圧成形を行った後、基材を剥離除去して、絶縁シート硬化物を得た。得られた絶縁シート硬化物から、１０ｍｍ×３０ｍｍの評価用試料を切り出し、ＤＭＡ（ＴＡインスツルメント社製、ＤＭＡ２９８０、測定モード：引張り、測定長：２０ｍｍ、昇温速度：５℃／ｍｉｎ、測定温度域：０～３５０℃、周波数：１Ｈｚ）を用いて、５℃／分で昇温し、ｔａｎδのピーク位置をガラス転移温度とした。
・接着フィルムの評価
（貯蔵弾性率の測定方法）
　上記各実施例および各比較例で得られた厚み２５μｍの接着フィルムを、１７５℃２時間熱処理し、接着フィルム硬化物を得た。得られた接着フィルム硬化物から１０ｍｍ×２５ｍｍの評価用試料を採取し、ＤＭＡ（セイコーインスツルメンツ社製、ＤＭＳ２１０、測定モード：引張り、測定長：２０ｍｍ、昇温速度：３℃／ｍｉｎ、測定温度域：－６５～３００℃、周波数：１０Ｈｚ）を用いて、３℃／分で昇温し、２５℃における貯蔵弾性率（Ｅ’）を求めた。
（ガラス転移点、面方向の熱膨張係数の測定方法）
　上記各実施例および各比較例で得られた厚み２５μｍの接着フィルムを、１７５℃２時間熱処理し、接着フィルム硬化物を得た。得られた接着フィルム硬化物から３ｍｍ×２５ｍｍの評価用試料を採取し、ＴＭＡ装置（セイコーインスツルメンツ社製ＴＭＡ／ＳＳ６１００、測定モード：引張り、測定長：１０ｍｍ、昇温速度：５℃／ｍｉｎ、測定温度域：－６５～３００℃、測定荷重：１ｇｆ）を用いて、面方向における熱膨張係数を測定した。さらに引っ張った際の変曲点よりガラス転移温度を求めた。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
　＜６＞半導体素子搭載基板の評価
　［１］
　上記各実施例および各比較例で得られた半導体素子搭載基板の常温時（２５℃）での半導体素子表面部分の反りを測定し、表３に示した。
　また、半導体素子搭載基板の２６０℃での半導体素子表面部分の反りを測定し、表３に示し、また、常温時での反りと２６０℃での反りとの差の絶対値を合わせて表３に示した。
　[２]
　上記各実施例および各比較例で得られた半導体素子搭載基板各１０枚を用いて、冷熱サイクル試験（冷却状態－６５℃、加熱状態１５０℃で１０００サイクルおよび３０００サイクル）を行い、半導体素子への保護性能を比較評価した。
　冷熱サイクル処理後、評価用デバイス搭載基板を断面観察し、搭載した半導体素子のクラック、搭載した半導体素子とコア基板または第１の層との界面での剥離が発生していない物を良品としてカウントした。これらの結果を表３に示した。
Figure JPOXMLDOC01-appb-T000005
　表３から分かるように、本発明の半導体素子搭載基板は、常温における反りの発生、半導体素子の不本意な剥離が防止され、信頼性の高いものであった。また、本発明の半導体素子搭載基板は、外的環境の変化による半導体素子のクラックや基板からの剥離が防止され、また、反りの発生が防止されたものであった。これに対して、比較例では、満足な結果が得られなかった。
　本発明によれば、反りの発生を防止するとともに、内蔵する半導体素子の基板からの剥離を防止することが可能な半導体素子搭載基板を提供することができる。従って、産業上の利用可能性を有する。

Claims (20)

  1. 　基板と、
    　前記基板の一方の面側に搭載された半導体素子と、
    　前記基板と前記半導体素子とを接着する接着層と、
    　前記半導体素子を埋め込む第１の層と、
    　前記基板の前記第１の層とは反対側に設けられた第２の層と、
    　前記第１の層上および前記第２の層上に設けられた少なくとも１層の表層とを有し、
    　前記接着層の２５℃における貯蔵弾性率が、５～１０００ＭＰａであり、
    　前記表層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数が、４０ｐｐｍ／℃以下であることを特徴とする半導体素子搭載基板。
  2. 　前記基板の平均厚さをＴ１［μｍ］、前記第１の層の平均厚さをＴ２［μｍ］としたとき、０．５≦Ｔ２／Ｔ１≦３．０の関係を満足する請求の範囲第１項に記載の半導体素子搭載基板。
  3. 　前記接着層の平均厚さは、５～５０μｍである請求の範囲第１項に記載の半導体素子搭載基板。
  4. 　前記第１の層を平面視した際の前記第１の層の面積を１００としたとき、前記半導体素子を平面視した際の前記半導体素子の面積は、６～１０であり、
    　前記第１の層の体積を１００としたとき、前記半導体素子の体積は、２～７である請求の範囲第１項に記載の半導体素子搭載基板。
  5. 　前記接着層は、接着剤で構成され、
    　前記接着剤は、（メタ）アクリル酸エステル共重合体と、エポキシ樹脂と、フェノール樹脂と、無機充填剤とを含む樹脂組成物で構成されるものである請求の範囲第１項に記載の半導体素子搭載基板。
  6. 　前記接着層のガラス転移点は、０～１８０℃である請求の範囲第１項に記載の半導体素子搭載基板。
  7. 　前記第１の層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数は、２５～５０ｐｐｍ／℃である請求の範囲第１項に記載の半導体素子搭載基板。
  8. 　前記第１の層の２５℃におけるヤング率は、２～１０ＧＰａである請求の範囲第１項に記載の半導体素子搭載基板。
  9. 　ＪＩＳ　Ｃ　６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂは、１００～２５０℃の範囲内である請求の範囲第１項に記載の半導体素子搭載基板。
  10. 　前記表層の２５℃におけるヤング率をＸ［ＧＰａ］、前記第１の層の２５℃におけるヤング率をＹ［ＧＰａ］としたとき、０．５≦Ｘ－Ｙ≦１３の関係を満足する請求の範囲第１項に記載の半導体素子搭載基板。
  11. 　前記表層の２５℃におけるヤング率は、４～１５ＧＰａである請求の範囲第１項に記載の半導体素子搭載基板。
  12. 　前記表層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数をＡ［ｐｐｍ／℃］、前記第１の層の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記第１の層のガラス転移点Ｔｇｂ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数をＢ［ｐｐｍ／℃］としたとき、０．５≦Ｂ－Ａ≦５０の関係を満足する請求の範囲第１項に記載の半導体素子搭載基板。
  13. 　ＪＩＳ　Ｃ　６４８１に準拠して測定される前記表層のガラス転移点Ｔｇａは、１００～３００℃の範囲内である請求の範囲第１項に記載の半導体素子搭載基板。
  14. 　前記基板の２５℃におけるヤング率は、２０～５０ＧＰａである請求の範囲第１項に記載の半導体素子搭載基板。
  15. 　前記基板の、２０℃以上、ＪＩＳ　Ｃ　６４８１に準拠して測定される前記基板のガラス転移点Ｔｇｃ［℃］以下でのＪＩＳ　Ｃ　６４８１に準拠して測定される面方向の熱膨張係数は、１３ｐｐｍ／℃以下である請求の範囲第１項に記載の半導体素子搭載基板。
  16. 　前記表層は、主として、シアネート樹脂を含む樹脂材料と無機充填材とで構成されたものである請求の範囲第１項に記載の半導体素子搭載基板。
  17. 　前記表層中における前記樹脂材料の含有量は、３０～７０重量％である請求の範囲第１６項に記載の半導体素子搭載基板。
  18. 　前記表層中における前記無機充填材の含有量は、５～４０重量％である請求の範囲第１６項に記載の半導体素子搭載基板。
  19. 　前記樹脂材料は、エポキシ樹脂をさらに含み、
    　前記樹脂材料中の前記シアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のエポキシ樹脂の含有率をＤ［重量％］としたとき、０．５≦Ｄ／Ｃ≦４である請求の範囲第１６項に記載の半導体素子搭載基板。
  20. 　前記樹脂材料は、フェノキシ樹脂をさらに含み、
    　前記樹脂材料中の前記シアネート樹脂の含有率をＣ［重量％］、前記樹脂材料中のフェノキシ樹脂の含有率をＥ［重量％］としたとき、０．２≦Ｅ／Ｃ≦２である請求の範囲第１６項に記載の半導体素子搭載基板。
PCT/JP2009/060194 2008-06-12 2009-06-03 半導体素子搭載基板 WO2009150985A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/997,376 US8598719B2 (en) 2008-06-12 2009-06-03 Semiconductor element mounting board
CN2009801213411A CN102057484B (zh) 2008-06-12 2009-06-03 搭载半导体元件的基板
JP2010516823A JP5408131B2 (ja) 2008-06-12 2009-06-03 半導体素子搭載基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-154713 2008-06-12
JP2008154713 2008-06-12

Publications (1)

Publication Number Publication Date
WO2009150985A1 true WO2009150985A1 (ja) 2009-12-17

Family

ID=41416694

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/060194 WO2009150985A1 (ja) 2008-06-12 2009-06-03 半導体素子搭載基板

Country Status (6)

Country Link
US (1) US8598719B2 (ja)
JP (1) JP5408131B2 (ja)
KR (1) KR101549285B1 (ja)
CN (2) CN102057484B (ja)
TW (1) TWI456720B (ja)
WO (1) WO2009150985A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110143618A1 (en) * 2009-12-11 2011-06-16 Guangdong Shengyi Sci.Tech Co., Ltd. Epoxy resin compound, preparation method thereof, prepreg made therefrom, and copper cladded laminate made therefrom
JP2012023075A (ja) * 2010-07-12 2012-02-02 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2015050399A (ja) * 2013-09-04 2015-03-16 信越化学工業株式会社 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2016018826A (ja) * 2014-07-04 2016-02-01 住友ベークライト株式会社 発熱体封止物の製造方法および誘導装置封止物の製造方法
KR20170004882A (ko) * 2015-07-03 2017-01-11 가부시키가이샤 제이디바이스 반도체장치 및 그 제조방법
JPWO2017006889A1 (ja) * 2015-07-06 2018-04-19 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ、金属箔張積層板、及びプリント配線板
JP7552168B2 (ja) 2020-09-08 2024-09-18 Dic株式会社 リジット基板及びその製造方法、並びに半導体用支持基板及び研磨パッド用補助板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6065845B2 (ja) * 2012-01-31 2017-01-25 三菱瓦斯化学株式会社 プリント配線板材料用樹脂組成物、並びにそれを用いたプリプレグ、樹脂シート、金属箔張積層板及びプリント配線板
KR102152590B1 (ko) * 2012-05-15 2020-09-08 다우 실리콘즈 코포레이션 캡슐화된 반도체 소자의 제조 방법 및 캡슐화된 반도체 소자
EP2936513B1 (en) * 2012-12-19 2017-02-15 Telefonaktiebolaget LM Ericsson (publ) Planar transformer
JP6327429B2 (ja) * 2013-08-01 2018-05-23 パナソニックＩｐマネジメント株式会社 樹脂組成物、樹脂ワニス、プリプレグ、金属張積層板、及びプリント配線板
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
GB2563206A (en) * 2017-06-02 2018-12-12 Conti Temic Microelectronic Gmbh Electronic arrangement and method for overmolding same
CN111276406A (zh) * 2018-12-05 2020-06-12 长鑫存储技术有限公司 扇出型晶圆级封装结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297560A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
JP2006261657A (ja) * 2005-02-21 2006-09-28 Nitto Denko Corp 半導体装置の製造方法
JP2007043184A (ja) * 2006-09-15 2007-02-15 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007173276A (ja) * 2005-12-19 2007-07-05 Tdk Corp Ｉｃ内蔵基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG63803A1 (en) * 1997-01-23 1999-03-30 Toray Industries Epoxy-resin composition to seal semiconductors and resin-sealed semiconductor device
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
JP4503632B2 (ja) 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP2007173862A (ja) 2003-06-24 2007-07-05 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4688679B2 (ja) * 2003-09-09 2011-05-25 三洋電機株式会社 半導体モジュール
JP2005236039A (ja) 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
CN100472741C (zh) * 2005-02-21 2009-03-25 日东电工株式会社 半导体装置的制造方法
US7884136B2 (en) * 2005-06-27 2011-02-08 Biovail Laboratories International S.R.L. Modified-release formulations of a bupropion salt
US8446734B2 (en) * 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
CN101356643B (zh) * 2006-09-13 2012-04-25 住友电木株式会社 半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297560A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
JP2006261657A (ja) * 2005-02-21 2006-09-28 Nitto Denko Corp 半導体装置の製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007173276A (ja) * 2005-12-19 2007-07-05 Tdk Corp Ｉｃ内蔵基板の製造方法
JP2007043184A (ja) * 2006-09-15 2007-02-15 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110143618A1 (en) * 2009-12-11 2011-06-16 Guangdong Shengyi Sci.Tech Co., Ltd. Epoxy resin compound, preparation method thereof, prepreg made therefrom, and copper cladded laminate made therefrom
US8629219B2 (en) * 2009-12-11 2014-01-14 Guangdong Shengyi Sci. Tech Co., Ltd. Epoxy resin compound, preparation method thereof, prepreg made therefrom, and copper cladded laminate made therefrom
JP2012023075A (ja) * 2010-07-12 2012-02-02 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2015050399A (ja) * 2013-09-04 2015-03-16 信越化学工業株式会社 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2016018826A (ja) * 2014-07-04 2016-02-01 住友ベークライト株式会社 発熱体封止物の製造方法および誘導装置封止物の製造方法
KR20170004882A (ko) * 2015-07-03 2017-01-11 가부시키가이샤 제이디바이스 반도체장치 및 그 제조방법
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
KR102593380B1 (ko) 2015-07-03 2023-10-24 가부시키가이샤 앰코테크놀로지재팬 반도체장치 및 그 제조방법
JPWO2017006889A1 (ja) * 2015-07-06 2018-04-19 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ、金属箔張積層板、及びプリント配線板
JP7552168B2 (ja) 2020-09-08 2024-09-18 Dic株式会社 リジット基板及びその製造方法、並びに半導体用支持基板及び研磨パッド用補助板

Also Published As

Publication number Publication date
TWI456720B (zh) 2014-10-11
CN103094133A (zh) 2013-05-08
KR20110025205A (ko) 2011-03-09
CN102057484A (zh) 2011-05-11
CN103094133B (zh) 2015-10-28
US20110084409A1 (en) 2011-04-14
CN102057484B (zh) 2013-03-06
TW201003872A (en) 2010-01-16
JP5408131B2 (ja) 2014-02-05
JPWO2009150985A1 (ja) 2011-11-17
KR101549285B1 (ko) 2015-09-01
US8598719B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
JP5408131B2 (ja) 半導体素子搭載基板
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP5510314B2 (ja) エポキシ樹脂組成物、樹脂シート、プリプレグ、多層プリント配線板および半導体装置
JP5533657B2 (ja) 積層板、回路板および半導体装置
JP5682308B2 (ja) 半導体部品の製造方法
KR101346877B1 (ko) 회로기판, 반도체 장치, 회로기판의 제조방법 및 반도체 장치의 제조방법
JP2010199611A (ja) 半導体装置
KR20120064701A (ko) 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치
WO2010073583A1 (ja) 接着フィルム、多層回路基板、半導体用部品および半導体装置
JP2012049423A (ja) 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JPWO2009051120A1 (ja) 半導体素子搭載基板
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP5292847B2 (ja) 半導体素子搭載基板
WO2011118146A1 (ja) 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP5593897B2 (ja) 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2012057109A (ja) 樹脂組成物、接着フィルム、半導体装置、多層回路基板および電子部品
JP5211624B2 (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法
JP2009202422A (ja) 積層シート、多層プリント配線板および半導体装置
JP2019199505A (ja) 封止用樹脂組成物層、支持体付き樹脂シート、封止用樹脂硬化層、半導体パッケージ及び半導体装置
JP2011077199A (ja) 半導体パッケージおよび半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980121341.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09762415

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010516823

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12997376

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117000045

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 09762415

Country of ref document: EP

Kind code of ref document: A1