JP2011077199A - 半導体パッケージおよび半導体装置 - Google Patents

半導体パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2011077199A
JP2011077199A JP2009225574A JP2009225574A JP2011077199A JP 2011077199 A JP2011077199 A JP 2011077199A JP 2009225574 A JP2009225574 A JP 2009225574A JP 2009225574 A JP2009225574 A JP 2009225574A JP 2011077199 A JP2011077199 A JP 2011077199A
Authority
JP
Japan
Prior art keywords
package
interposer
semiconductor package
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009225574A
Other languages
English (en)
Inventor
Fumihiro Umiga
文広 海賀
Hiroyuki Yasuda
浩幸 安田
Toshiaki Watanabe
俊明 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009225574A priority Critical patent/JP2011077199A/ja
Publication of JP2011077199A publication Critical patent/JP2011077199A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】２つのパッケージを積層するＰＯＰタイプの半導体装置が備える、上側に搭載される半導体パッケージにおいて、このものに生じる反りの大きさが低減された半導体パッケージ、および、かかる半導体パッケージが他の半導体パッケージ上に搭載され、これら半導体パッケージ同士を電気的に接続する半田バンプにおけるクラックの発生が低減された信頼性の高い半導体装置を提供すること。
【解決手段】本発明の半導体パッケージは、インターポーザー１２（基板）と、このインターポーザー１２上に設置された半導体素子１５と、インターポーザー１２と半導体素子１５とを接着する接着層１４と、半導体素子１５をインターポーザー１２ごと覆うように設けられたモールド部（封止部）１６とを有し、接着層１４の常温における弾性率が１００〜１０００ＭＰａである。
【選択図】図１

Description

本発明は、半導体パッケージおよび半導体装置に関する。
近年のエレクトロニクス産業の著しい発展に伴い、トランジスタ、ＩＣ、ＬＳＩ、超ＬＳＩへと、半導体素子における回路の集積度は急激に増大している。このため、半導体素子の大きさも、従来長辺が数ｍｍ程度だったものが１０数ｍｍへと飛躍的に増大している。また、半導体素子の高速化のため外部と電気的に接合するピンの数も２００ピンを越えるようになってきている。
また、半導体装置の実装においても、より高密度化、より薄型化が一段と加速され、その結果、半導体製品自体もＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等に代表される従来型のパッケージだけでなく、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の面実装タイプのパッケージが出現し、パッケージのより薄型化が進んでいる。
さらに、パッケージが占有する面積を増加させずに、半導体装置の高密度化を図るために、２つ以上のパッケージを積層するＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）型の半導体装置が提案されている（例えば、特許文献１参照。）。
このＰＯＰタイプの半導体装置５３０は、例えば、以下のようにして製造される。
まず、図３（ａ）に示すような、配線パターン５１３およびバンプ５１１が設けられたインターポーザー（基板）５１２と、接着層５１４を介してインターポーザー５１２上に設けられた半導体素子５１５と、半導体素子５１５およびインターポーザー５１２のほぼ全体を覆うように設けられたモールド部５１６とを備えるパッケージ（半導体パッケージ）５１０を用意する。この時、半導体素子５１５と配線パターン５１３はワイヤー５１７で電気的に接続されている。
次に、図３（ｂ）に示すような、配線パターン５２３およびバンプ５２１が設けられたインターポーザー（基板）５２２と、接着層５２４を介してインターポーザー５２２上に設けられた半導体素子５２５と、半導体素子５２５およびインターポーザー５２２の一部を覆うように設けられたモールド部５２６とを備えるパッケージ（半導体パッケージ）５２０を用意する。この時、半導体素子５２５とインターポーザー５２２はワイヤー５２７で電気的に接続されている。
次に、パッケージ５１０を上側に、パッケージ５２０を下側に配置した状態で、配線パターン５２３が有する電極パッドと、バンプ５１１とを接続して、パッケージ５１０とパッケージ５２０とを電気的に接続することにより、これら同士が積層されたＰＯＰタイプの半導体装置５３０が製造される（図３（ｃ）参照。）。
以上のように、半導体装置５３０は、互いに異なる機能を有する半導体素子５１５および半導体素子５２５をそれぞれ備えるパッケージ５１０およびパッケージ５２０を積層することにより得られるため、パッケージ（半導体素子）の組み合わせの自由度が高く、汎用性が高いといった利点を有するため、近年、広く用いられている。
ここで、上述したような半導体装置５３０の製造方法では、前記電極パッドとバンプ５１１とを接続するために、バンプ５１１を溶融・固化する半田リフロー工程において、パッケージ５１０およびパッケージ５２０を、２６０℃程度の高温下に晒す必要がある。
また、かかる高温下に晒されるパッケージ５１０およびパッケージ５２０は、図３に示すように、バンプ５１１およびバンプ５２１をそれぞれ下側にして配置したとき、常温下ではその中央部を下側に縁部を上側にして反りが生じものは、高温下ではその中央部を上側に縁部を下側にして反りが生じる性質を有している場合がある。これに対して、常温下ではその中央部を上側に縁部を下側にして反りが生じものは、高温下ではその中央部を下側に縁部を上側にして反りが生じる性質を有している場合がある。
そのため、パッケージ５１０として、常温下ではその中央部を下側に縁部を上側にして反りが生じ、高温下ではその中央部を上側に縁部を下側にして反りが生じるものを選択し、パッケージ５２０として、常温下ではその中央部を上側に縁部を下側にして反りが生じ、高温下ではその中央部を下側に縁部を上側にして反りが生じるものを選択した場合には、以下のような問題が生じる場合がある。
すなわち、かかるパッケージ５１０およびパッケージ５２０を選択した場合、半田リフロー工程において、パッケージ５１０、５２０を２６０℃程度の高温下に晒した際に、電極パッドとバンプ５１１とは、互いに近付く位置に存在することとなるが、バンプ５１１の溶融の後にパッケージ５１０、５２０を常温下に戻すと、電極パッドとバンプ５１１とは、互いに離れる方向に再び反ろうとするため、電極パッドに固着されたバンプ５１１に応力が掛かり、これに起因して、バンプ５１１にクラックが生じるという問題がある。
さらに、パッケージ５１０として、常温下ではその中央部を上側に縁部を下側にして反りが生じ、高温下ではその中央部を下側に縁部を上側にして反りが生じるものを選択し、パッケージ５２０として、常温下ではその中央部を下側に縁部を上側にして反りが生じ、高温下ではその中央部を上側に縁部を下側にして反りが生じるものを選択した場合には、以下のような問題が生じる場合がある。
すなわち、かかるパッケージ５１０およびパッケージ５２０を選択した場合、半田リフロー工程において、パッケージ５１０、５２０を２６０℃程度の高温下に晒した際に、電極パッドとバンプ５１１とは、互いに離間する位置に存在することとなるが、バンプ５１１の溶融の後にパッケージ５１０、５２０を常温下に戻すと、電極パッドとバンプ５１１とは、互いに近づく方向に再び反ろうとするため、電極パッドに固着されたバンプ５１１に応力が掛かり、これに起因して、バンプ５１１にクラックが生じるという問題がある。
特開２００７−３２４５４４号公報
本発明の目的は、２つのパッケージを積層するＰＯＰタイプの半導体装置が備える、上側に搭載される半導体パッケージにおいて、このものに生じる反りの大きさが低減された半導体パッケージ、および、かかる半導体パッケージが他の半導体パッケージ上に搭載され、これら半導体パッケージ同士を電気的に接続する半田バンプにおけるクラックの発生が低減された信頼性の高い半導体装置を提供することにある。
このような目的は、下記（１）〜（１６）に記載の本発明により達成される。
（１） 基板と、該基板上に設置された半導体素子と、前記基板と前記半導体素子とを接着する接着層と、前記半導体素子を前記基板ごと覆うように設けられた封止部とを有し、
前記接着層の常温における弾性率が１００〜１０００ＭＰａであることを特徴とする半導体パッケージ。
（２） 前記接着層は、２６０℃における弾性率が５〜３０ＭＰａである上記（１）に記載の半導体パッケージ。
（３） 前記接着層は、（メタ）アクリル酸エステル共重合体と、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂とを含有する樹脂組成物の固化物を主材料として構成される上記（１）または（２）に記載の半導体パッケージ。
（４） 前記基板は、常温における弾性率が２１〜４０ＧＰａである上記（１）ないし（３）のいずれかに記載の半導体パッケージ。
（５） 前記基板は、その面内方向の熱膨張係数が１５ｐｐｍ以下である上記（１）ないし（４）のいずれかに記載の半導体パッケージ。
（６） 前記基板は、その厚さが８０〜３００μｍである上記（１）ないし（５）のいずれかに記載の半導体パッケージ。
（７） 前記基板は、その面積が１００〜２２５ｍｍ２である上記（１）ないし（６）のいずれかに記載の半導体パッケージ。
（８） 前記基板は、コア材で構成されるコア基板、ビルドアップ材で構成されるビルドアップ基板またはこれらの基板の積層体である上記（１）ないし（７）のいずれかに記載の半導体パッケージ。
（９） 前記封止部は、その熱膨張係数α１が８〜３０ｐｐｍ以下である上記（１）ないし（８）のいずれかに記載の半導体パッケージ。
（１０） 前記封止部は、その熱膨張係数α２が３０〜１００ｐｐｍ以下である上記（１）ないし（９）のいずれかに記載の半導体パッケージ。
（１１） 前記封止部は、その厚さが２００〜９００μｍである上記（１）ないし（１０）のいずれかに記載の半導体パッケージ。
（１２） 前記封止部は、エポキシ樹脂と、硬化剤と、無機充填材とを含有する樹脂組成物の硬化物を主材料として構成される上記（１）ないし（１１）のいずれかに記載の半導体パッケージ。
（１３） 前記基板の厚さをＡとし前記封止部の厚さをＢとしたとき、Ｂ／Ａは、１．０〜７．０である上記（１）ないし（１２）のいずれかに記載の半導体パッケージ。
（１４） 他の半導体パッケージ上に、重ねて搭載されるものである上記（１）ないし（１３）のいずれかに記載の半導体パッケージ。
（１５） 前記基板の前記半導体素子と反対側の面に接合された半田バンプを有し、該半田バンプは、前記他の半導体パッケージが有する電極パッドに電気的に接続される上記（１４）に記載の半導体パッケージ。
（１６） 上記（１４）または（１５）に記載の半導体パッケージが、前記他の半導体パッケージ上に、重ねて搭載されていることを特徴とする半導体装置。
本発明によれば、２つのパッケージを積層するＰＯＰタイプの半導体装置が備える上側に搭載される半導体パッケージは、このものに生じる反りの大きさが低減されたものとなる。その結果、かかる半導体パッケージが上側に搭載された半導体装置の製造時に、２つのパッケージ同士を電気的に接続するためのバンプにおいて、クラックが生じてしまうのを的確に防止または抑制することができる。
ＰＯＰタイプの半導体装置の一例を示す縦断面図である。 評価に用いるパッケージを示す縦断面図である。 ＰＯＰタイプの半導体装置を製造する方法を説明するための縦断面図である。
以下、本発明の半導体パッケージおよび半導体装置を添付図面に示す好適実施形態に基づいて詳細に説明する。
以下では、本発明の半導体パッケージを説明するのに先立って、まず、本発明の半導体パッケージを備える半導体装置（本発明の半導体装置）について説明する。
図１は、ＰＯＰタイプの半導体装置の一例を示す縦断面図である。なお、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
図１に示す半導体装置３０は、ＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）タイプの半導体装置であり、パッケージ（他の半導体パッケージ）２０と、このパッケージ２０上に、重ねて搭載されたパッケージ（半導体パッケージ）１０とを有している。
本実施形態では、パッケージ（他の半導体パッケージ）２０は、所定パターンに形成された配線パターン２３を備えるインターポーザー２２と、接着層２４を介してインターポーザー２２上に配置された半導体素子２５と、半導体素子２５を封止するモールド部２６と、複数の導電性を有するバンプ（半田バンプ）２１とを有している。
インターポーザー２２は、半導体素子２５を支持する基板であり、その平面視形状は、通常、正方形、長方形等の四角形とされる。
インターポーザー２２の上面（一方の面）側には、例えば、銅等の導電性金属材料で構成される配線パターン２３が、所定形状で設けられており、この配線パターン２３は、後述するパッケージ１０が有するバンプ１１と電気的に接続される電極パッド（図示せず）を備えている。
また、インターポーザー２２には、その厚さ方向に貫通して、図示しない複数のビア（スルーホール：貫通孔）が形成されている。
各バンプ２１は、それぞれ、各ビアを介して、一端（上端）が配線パターン２３の一部に電気的に接続され、他端（下端）は、インターポーザー２２の下面（他の面）から突出している。
バンプ２１のインターポーザー２２から突出する部分は、ほぼ球形状（Ｂａｌｌ状）をなしている。
このバンプ２１は、例えば、半田、銀ろう、銅ろう、燐銅ろうのようなろう材を主材料として構成されている。
インターポーザー２２上には、配線パターン２３の一部を覆うように、接着層２４が設けられ、この接着層２４を介して半導体素子２５がインターポーザー２２上に設置されている。
また、半導体素子２５は、図示しない電極パッドを有しており、この電極パッドと配線パターン２３とが、ワイヤー２７で電気的に接続されている。これにより、半導体素子２５と配線パターン２３とが電気的に接続されている。
このワイヤー２７の材質は、特に限定されないが、ワイヤー２７は、例えば、Ａｕ線やＡｌ線で構成することができる。
そして、配線パターン２３の縁部が露出するように、インターポーザー２２の一部およびインターポーザー２２の上面側に設けられた各部材は、モールド部２６により封止されている。結果として、配線パターン２３（インターポーザー２２）の縁部が露出することから、配線パターン２３が備える電極パッドがモールド部２６から露出している。
パッケージ（本発明の半導体パッケージ）１０は、本実施形態では、パッケージ２０上に搭載（積層）されており、所定パターンに形成された配線パターン１３を備えるインターポーザー（基板）１２と、インターポーザー１２上に設置（配置）された半導体素子１５と、インターポーザー１２と半導体素子１５とを接着する接着層１4と、半導体素子１５をインターポーザー１２ごと覆うように設けられたモールド部（封止部）１６と、複数の導電性を有するバンプ（端子）１１とを有している。
インターポーザー１２は、半導体素子１５を支持する基板であり、その平面視形状は、インターポーザー２２と同様に、通常、正方形、長方形等の四角形とされる。
インターポーザー１２の上面（半導体素子１５が搭載される面）側には、配線パターン１３が、所定形状で設けられている。
また、インターポーザー１２には、その厚さ方向に貫通して、図示しない複数のビア（スルーホール：貫通孔）が形成されている。
各バンプ１１は、それぞれ、各ビアを介して、一端（上端）が配線パターン１３の一部に電気的に接続され、他端（下端）は、インターポーザー１２の下面（半導体素子１５と反対側の面）に突出して接合されている。
バンプ１１のインターポーザー１２から突出する部分は、ほぼ球形状（Ｂａｌｌ状）をなしている。
インターポーザー１２上には、配線パターン１３の一部を覆うように、接着層１４が設けられ、この接着層１４を介して半導体素子１５がインターポーザー１２上のほぼ中央に設置されている。
また、半導体素子１５は、図示しない電極パッドを有しており、この電極パッドと配線パターン１３とが、ワイヤー１７で電気的に接続されている。これにより、半導体素子１５と配線パターン１３とが電気的に接続されている。
そして、配線パターン１３のほぼ全体すなわちインターポーザー１２のほぼ全体が被覆されるように、インターポーザー１２およびインターポーザー１２の上面側に設けられた各部材（配線パターン１３、半導体素子１５）は、モールド部（封止部）１６により封止されている。これにより、モールド部１６で、半導体素子１５がインターポーザー１２ごと覆われることとなる。
半導体装置３０では、上記のような構成をなすパッケージ１０およびパッケージ２０が、パッケージ１０が上側となるように、パッケージ２０上に重ねて搭載されている。
より具体的には、本実施形態では、インターポーザー２２の縁部がモールド部２６で被覆されることなく露出する構成のパッケージ２０、および、インターポーザー１２のほぼ全体（全面）が被覆された構成のパッケージ１０において、パッケージ１０がパッケージ２０上に重ねて搭載されることにより、パッケージ１０が備えるバンプ１１とパッケージ２０が備える電極パッドとが電気的に接続されて、半導体素子１５と半導体素子２５とが接続される。
かかる構成の半導体装置３０は、互いに異なる機能を有する半導体素子１５および半導体素子２５をそれぞれ備えるパッケージ１０およびパッケージ２０が積層されており、例えば、半導体素子１５、２５として、ロジックＩＣ、メモリおよび受発光素子等のうちの任意の２種を組み合わせて選択できるため、パッケージ（半導体素子）の組み合わせの自由度が高く、汎用性が高いといった利点を有する。
以上のような半導体装置３０は、例えば、公知の方法を用いて、パッケージ１０およびパッケージ２０をそれぞれ用意し、パッケージ１０を上側に、パッケージ２０を下側に配置した状態で、配線パターン２３が有する電極パッドと、バンプ１１とを接続することにより製造される。
このような半導体装置３０の製造方法において、パッケージ２０の電極パッドとパッケージ１０のバンプ１１との接続は、パッケージ１０およびパッケージ２０を、２６０℃程度の高温下に晒した後、常温下に冷却して、バンプ１１を溶融・固化する半田リフロー工程により行われる。
ここで、パッケージ１０およびパッケージ２０の双方に、前述したような反りが生じる状態、すなわち高温下と常温下で互いに反対方向に反りが生じる状態で、半田リフロー工程により配線パターン２３が有する電極パッドとバンプ１１とを接続すると、バンプ１１に応力が掛かり、これに起因して、バンプ１１にクラックが生じるという問題があった。
本発明者は、かかる問題点に鑑み鋭意検討を重ねた結果、２つのパッケージ１０、２０に生じる反りを低減させること、特に、これらの中でも、パッケージ１０に生じる反りを低減させることにより、バンプ１１におけるクラックの発生を的確に抑制または防止し得ることが判ってきた。
そして、本発明者は、さらに検討を重ねた結果、パッケージ１０に生じる反りが、主として接着層１４の弾性率と相関関係を有することを見出し、より詳しくは、接着層１４を低弾性なものとすることにより、パッケージ１０に生じる反りの大きさを小さくし得ることを見出した。
具体的には、接着層１４の常温（２５℃）における弾性率を、１００〜１０００ＭＰａ程度のものとすることにより、パッケージ１０に生じる反りの大きさを的確に小さくでき、結果として、バンプ１１におけるクラックの発生を的確に抑制または防止し得ること見出し、本発明を完成するに至った。
なお、本発明では、接着層１４の常温（２５℃）における弾性率は、１００〜１０００ＭＰａ程度の大きさとされるが、２００〜８００ＭＰａ程度のであるのが好ましい。接着層１４の常温における弾性率をかかる範囲内に設定することにより、接着層１４で半導体素子１５を固定するとともに、パッケージ１０に生じる反りの大きさを確実に小さくすることができる。
また、接着層１４の温度２６０℃における弾性率は、５〜３０ＭＰａ程度であるのが好ましく、１０〜２５ＭＰａ程度のであるのがより好ましい。
ここで、接着層１４は、樹脂組成物の固化物により構成されるが、本発明では、接着層１４の常温における弾性率が１００〜１０００ＭＰａ程度の大きさとなるように樹脂組成物の種類が適宜選択される。
具体的には、樹脂組成物としては、（メタ）アクリル酸エステル共重合体と、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂とを含むものが好適に選択される。
このような（メタ）アクリル酸エステル共重合体と、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂とを含むものを樹脂組成物として用いれば、（メタ）アクリル酸エステル共重合体が弾性率の低いものであり、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂が（メタ）アクリル酸エステル共重合体よりも熱時弾性率が高く、流動性の高いものであるため、（メタ）アクリル酸エステル共重合体の添加量と、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂の種類および添加量とを適宜調整することにより、接着層１４の常温における弾性率を目的とする範囲内に容易に設定することができる。
（メタ）アクリル酸エステル共重合体としては、特に限定されないが、（メタ）アクリル酸エステルモノマーと他の単量体との共重合体であることが好ましく、（メタ）アクリル酸エステル共重合体は、エポキシ基、水酸基、カルボキシル基、ニトリル基等を持つ化合物を有する（メタ）アクリル酸エステル共重合体であることが特に好ましい。これにより、接着層１４の常温（２５℃）における弾性率を１００〜１０００ＭＰａ程度の大きさに設定しやすくなり、パッケージ１０に生じる反りの大きさが小さくなるため、バンプ１１におけるクラックの発生を的確に抑制または防止し得る。また、接着層１４を介したインターポーザー１２に対する半導体素子１５の密着性をより向上させることができる。
（メタ）アクリル酸エステルモノマーとしては、例えば、アクリル酸メチル、アクリル酸エチル等のアクリル酸エステル、メタクリル酸メチル、メタクリル酸エチル等のメタクリル酸エステル、グリシジルエーテル基を有するグリシジルメタクリレート、水酸基を有するヒドロキシメタクリレート、２−ヒドロキシエチルメタクリレート、カルボキシル基を有するアクリル酸、メタクリル酸、アミド基を有するＮ，Ｎ−ジメチルアクリルアミド、ニトリル基を有するアクリロニトリル等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
これらの中でも、特に、カルボキシル基を有するモノマー単位を含む（メタ）アクリル酸エステル共重合体を用いることが好ましい。かかる材料を選択すれば、接着層１４の常温（２５℃）における弾性率を１００〜１０００ＭＰａ程度の大きさにより設定しやすくなるため、バンプ１１におけるクラックの発生をより的確に抑制または防止することができる。
また、カルボキシル基を有するモノマー単位の含有量は、例えば、（メタ）アクリル酸エステル共重合体全体の０．５〜１０ｍｏｌ％以上であるのが好ましく、１〜５ｍｏｌ％以下であるのがより好ましい。これにより、接着層１４が半導体素子１５およびインターポーザー（基板）１２界面と強固に相互作用するため、半導体素子１５とインターポーザー１２の剥離を防止することができる。
また、（メタ）アクリル酸エステル共重合体の重量平均分子量は、例えば、１０万〜２００万程度であるのが好ましく、２０万〜１００万程度であるのがより好ましいい。（メタ）アクリル酸エステル共重合体の重量平均分子量をかかる範囲内に設定することにより、接着層１４の溶融粘度が高くなることを抑えることができるため、半導体素子１５、特にインターポーザー（基板）１２の表面の凹凸を十分に埋め込むことができる。また、接着層１４の溶融粘度が低くなることを抑えることができるため、接着層１４の半導体素子１５への這い上がりを防止することができる。
（メタ）アクリル酸エステル共重合体のガラス転移温度は、特に限定されないが、０〜３０℃程度であるのが好ましく、５〜２０℃程度であるのがより好ましい。これにより、半田リフロー工程時、すなわちパッケージ１０の加熱時における反りの大きさを小さくできるとともに、接着層１４のインターポーザー１２および半導体素子１５に対する密着性を向上させることができる。
（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂は、接着層１４の常温（２５℃）における弾性率を１００〜１０００ＭＰａ程度の大きさに設定しやすくするとともに、接着層１４の熱時弾性率を高め、接着層１４を形成する際のフロー性（流動性）を確保する目的で接着層１４を構成する樹脂組成物に添加される。
（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂としては、例えば、フェノキシ樹脂、ニトリルブタジエンゴム、ブチラール樹脂、ポリアミド樹脂、ポリイミド樹脂が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
これらの中でも、フェノキシ樹脂であるのが好ましい。これにより、前記効果を確実に発揮させることができるとともに、フェノキシ樹脂は、アクリル酸エステル共重合体との相溶性が高いことから、形成される接着層１４の各部において均一な膜特性を備える接着層１４を形成することができる。
また、接着層１４を構成する樹脂組成物において、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂の配合量は、上記（メタ）アクリル酸エステル共重合体１００重量部に対して、０．５〜３０重量部程度であるのが好ましく、３〜２０重量部程度であるのがより好ましい。かかる範囲とすることにより、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂を添加することにより得られる効果をより顕著に発揮させることができるようになる。
このような、（メタ）アクリル酸エステル共重合体と、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂とを含む樹脂組成物は、熱硬化性樹脂を実質的に含有しないものであるのが好ましい。
なお、本明細書中では、熱硬化性樹脂を実質的に含まない樹脂組成物とは、樹脂組成物全体に対して熱硬化性樹脂の含有量が３重量％以下のものをいうこととする。
熱硬化性樹脂の含有量が３重量％以下であれば、接着層１４の低弾性率化を実現しつつ、接着層１４のインターポーザー１２および半導体素子１５に対する密着性を向上させることができ、さらに、接着層１４の耐熱性を向上させることができる。なお、熱硬化性樹脂が樹脂組成物全体に対してその含有量として、好ましくは２重量％以下、より好ましくは１重量％以下含まれているのがよい。
熱硬化性樹脂としては、特に限定されないが、例えば、フェノール樹脂、エポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂のようなトリアジン環を有する樹脂、ポリウレタン樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂、フェノール性水酸基を有する（メタ）アクリロイル化フェノールノボラック樹脂、ビニルエステル樹脂、ウレタンアクリレート樹脂のようなアクリレート類、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。なお、フェノール樹脂としては、例えば、
フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂のようなノボラック型フェノール樹脂や、未変性のレゾールフェノール樹脂、桐油等で変性した油変性レゾールフェノール樹脂のようなレゾール型フェノール樹脂等が挙げられ、エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂のようなビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂のようなノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ハイドロキノン型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂、ナフトール型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂およびナフトールアラルキル型エポキシ樹脂等が挙げられる。
これらの中でも、特に、ノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂およびナフトール型エポキシ樹脂のうちの少なくとも１種を用いるのが好ましい。
これらのうち、例えば、ノボラック型エポキシ樹脂を用いた場合には、接着層１４のガラス転移温度を高めることができるともに、接着層１４の弾性率を低下させることができるため、弾性率を目的とする範囲内に容易に設定することができるようになる。また、ナフトール型エポキシ樹脂を用いた場合には、接着層１４のガラス転移温度を高めることができるとともに、接着層１４のインターポーザー１２および半導体素子１５に対する密着性を向上させることができる。
また、前記樹脂組成物には、無機充填材が含まれていても良い。樹脂組成物中に無機充填材が含まれることにより、半田リフロー工程時、すなわちパッケージ１０の加熱時における接着層１４の弾性率（熱時弾性率）は向上することとなる。また、パッケージ１０を製造する際のモールド部１６形成工程において、半導体素子１５がモールド部１６の封入圧力に対して耐え得るものとなるとともに、接着層１４のフロー性が適度に保たれる。
無機充填材としては、特に限定されないが、例えば、銀、酸化チタン、シリカフィラーのようなシリカ、マイカおよび酸化アルミニウム等が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。これらの中でも、特に、シリカフィラーを用いるのが好ましい。これにより、接着層１４内における無機充填材の分散性が向上するため、接着層１４は、その各部において均一な膜特性を発揮するものとなる。さらに、接着層１４の線膨張係数が低減するため、パッケージ１０に生じる反りを低減させることができ、さらに接着層１４の成膜時における作業性を向上させることができる。
また、シリカフィラーは、その形状として破砕シリカと溶融シリカがあるが、溶融シリカであるのが好ましい。溶融シリカは、接着層１４中への分散性がより高いため、得られる接着層１４は、特に、無機充填材が均一に分散されたものとなる。
無機充填材の平均粒径は、特に限定されないが、０．０１〜２０μｍ程度であるのが好ましく、０．１〜５μｍ程度であるのがより好ましい。無機充填材の平均粒径が上記下限値未満であると、接着層１４中において無機充填材同士が凝集してしまい、接着層１４の各部において膜特性が不均一なものとなるおそれがある。また、無機充填材の平均粒径が上記上限値を超えると、接着層１４から無機充填材が突出してしまい、これに起因して、パッケージ１０を製造する際の半導体素子１５を接着層１４に対して熱圧着する工程において、半導体素子１５を破壊してしまうおそれがある。
無機充填材の含有量は、特に限定されないが、無機充填材以外の樹脂組成物１００重量部に対して、５〜１００重量部程度であるのが好ましく、１０〜８０重量部程度であるのがより好ましい。これにより、接着層１４を構成する樹脂組成物に、無機充填材を添加することにより得られる効果をより顕著に発揮させることができる。
また、前記樹脂組成物には、カップリング剤が含まれていても良い。樹脂組成物中にカップリング剤が含まれることにより、接着層１４のインターポーザー１２および半導体素子１５に対する密着性をより向上させることができるとともに、接着層１４中に無機充填材が含まれる場合には、無機充填材と、無機充填材以外の樹脂組成物の構成材料との密着性をより向上させることができる。
カップリング剤としては、特に限定されないが、例えば、シラン系、チタン系およびアルミニウム系のカップリング剤等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、中でも、特に、シラン系カップリング剤であるのが好ましい。これにより、半導体素子１５の界面に存在するシリコンとの密着性の向上が図られる。
シランカップリング剤としては、例えば、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、β−（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジエトキシシラン、γ−メタクリロキシプロピルトリエトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン、γ−クロロプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、３−イソシアネートプロピルトリエトキシシランおよび３−アクリロキシプロピルトリメトキシシラン等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
カップリング剤の含有量は、特に限定されないが、樹脂組成物１００重量部に対して、０．０１〜１０重量部程度であるのが好ましく、０．１〜５重量部程度であるのがより好ましい。これにより、接着層１４中における分解ガス（アウトガス）やボイドの発生を抑制しつつ、前記密着性を確実に向上させることができる。
さらに、前記樹脂組成物には、低分子モノマーであるフェノール樹脂が含まれていても良い。樹脂組成物中に低分子モノマーのフェノール樹脂が含まれることにより、接着層１４にタック性を付与することができ、パッケージ１０を製造する際に、接着層１４に半導体素子１５を仮接着できるようになる。
このようなフェノール樹脂として、特に限定されないが、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル（フェニレン、ビフェニレン骨格を含む）樹脂、ナフトールアラルキル樹脂、トリフェノールメタン樹脂、ジシクロペンタジエン型フェノール樹脂等が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
なお、接着層１４を構成する樹脂組成物には、作業性や物性を調整する目的で、適宜、上述した樹脂組成物の各種構成材料以外に他の成分が含まれていても良い。
ところで、上記のように接着層１４の常温における弾性率を規定する他、本発明者の検討の結果、さらに、インターポーザー１２における弾性率、熱膨張係数、厚さおよび面積、モールド部１６における熱膨張係数α１、α２および厚さ、半導体素子１５の厚さおよび面積、ならびに、モールド部１６の厚さと半導体素子１５の厚さとの比およびモールド部１６の厚さとインターポーザー１２の厚さとの比を設定することによりパッケージ１０に生じる反りの大きさをより的確に抑制または防止することができることが判った。
以下、これら弾性率、熱膨張係数および厚さ等について、順次説明する。
まず、インターポーザー（基板）１２の常温（２５℃）における弾性率は、２１〜４０ＧＰａ程度であるのが好ましく、２５〜３５ＧＰａ程度のであるのがより好ましい。
また、インターポーザー１２の面内方向の熱膨張係数は、１５ｐｐｍ以下であるのが好ましく、３〜１２ｐｐｍ程度のであるのがより好ましい。
なお、インターポーザー（基板）１２の前記弾性率および前記熱膨張係数は、インターポーザー１２上に配線パターン１３を形成したり、その厚さ方向にビアを形成した前後では、その大きさに差が生じるため、本発明では、これらを形成する前の板状をなすインターポーザー１２で、前記弾性率および前記熱膨張係数を規定することとする。
また、インターポーザー１２の厚さは、８０〜３００μｍ程度であるのが好ましく、１００〜２５０μｍ程度のであるのがより好ましい。
さらに、インターポーザー１２の面積は、１００〜２２５ｍｍ２程度であるのが好ましく、１２０〜２００ｍｍ２程度のであるのがより好ましい。
インターポーザー１２の弾性率、面内方向の熱膨張係数、厚さおよび面積を、それぞれ、前記範囲内に設定することにより、半導体素子１５を支持する基板としての機能をインターポーザー１２に発揮させることができるとともに、パッケージ１０に生じる反りの大きさをより確実に小さくすることができる。その結果、バンプ１１におけるクラックの発生がより的確に抑制または防止される。
また、インターポーザー（基板）１２は、上記のような物性値（弾性率および面内方向の熱膨張係数）を有するものとなるように、その種類（構成材料）が選択される。
具体的には、コア材で構成されるコア基板や、ビルドアップ材で構成されるビルドアップ基板等が好ましく用いられる。
コア基板としては、例えば、主として、シアネート樹脂、エポキシ樹脂、ビスマレイミド−トリアジン樹脂のような熱硬化性樹脂等で構成されるものが挙げられ、これらの中でも、シアネート樹脂を主材料として構成されているものが好ましく用いられる。かかる構成材料で構成されるインターポーザー１２は、優れた機械的強度を有するものであるとともに、弾性率および面内方向の熱膨張係数を上述したような範囲内に比較的容易に設定することができる。
シアネート樹脂としては、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得られたものが挙げられる。具体的には、例えば、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等が挙げられる。
なお、エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂のようなビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂のようなノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂のようなアリールアルキレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂およびフルオレン型エポキシ樹脂等が挙げられる。
また、コア基板として、上記のような熱硬化性樹脂を用いる場合、コア基板としては、ガラス繊維織布に硬化前の熱硬化性樹脂を含浸させた後、この熱硬化性樹脂を硬化させることにより得られたものを用いるのが好ましい。これにより、インターポーザー１２（コア基板）は、より優れた機械的強度を発揮するものとなる。
ビルドアップ基板としては、例えば、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂のような熱硬化性樹脂と、硬化剤と、無機充填材とを含有する樹脂組成物の硬化物を主材料として構成されるものが好ましく用いられる。
かかる構成の樹脂組成物の中でも、熱硬化性樹脂として、下記一般式（１）で表わされる共重合体エポキシ樹脂を含むものがより好ましく用いられる。このような樹脂組成物の硬化物で構成されるインターポーザー１２は、弾性率および面内方向の熱膨張係数が上述したような範囲内により容易に設定し得るとともに、優れた機械的強度を有するものである。また、このインターポーザー１２には、バンプ１１と配線パターン１３とを電気的に接続するためのビアが形成されているが、微細な形状を有するビアを形成する際の加工性にも優れる。
Figure 2011077199
 [式中、Ａｒは縮合環芳香族炭化水素基を、Ｘは水素、またはエポキシ基（グリシジルエーテル基）を、Ｒ２は、水素、メチル基、エチル基、プロピル基、ブチル基、フェニル基、およびベンジル基の中から選択される１種を表す。ｎは１以上の整数であり、ｐ、ｑは０以上の整数であり、またｐ、ｑの値は、繰り返し単位毎に同一でも、異なっていてもよい。]
なお、前記共重合体エポキシ樹脂の縮合環芳香族炭化水素基[Ａｒ]は、下記式（Ａｒ１）〜（Ａｒ４）で表される構造ののうち、いずれかであるのが好ましい。
Figure 2011077199
 [式中、Ｒ１は、水素原子、メチル基、エチル基、プロピル基、ブチル基、フェニル基、およびベンジル基の中から選択される１種を表す。]
なお、前記共重合体エポキシ樹脂の含有量は、特に限定されないが、硬化物（ビルドアップ基材）中において、３〜４２重量％程度であるのが好ましく、５〜３５重量％程度であるのがより好ましい。
また、樹脂組成物中には、前記共重合体エポキシ樹脂の他に、さらに前記共重合体エポキシ樹脂とは異なる他のエポキシ樹脂を含有してもよい。他のエポキシ樹脂としては、特に限定されないが、例えば、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等が挙げられる。
硬化剤は、特に限定されないが、例えば、１−ベンジル−２−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール、２−エチル−４−メチルイミダゾールのようなイミダゾール化合物、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト（II）、トリスアセチルアセトナートコバルト（III）等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタン等の３級アミン類、フェノール、ビスフェノールＡ、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて１種類を単独で用いることもできるし、これらの誘導体も含めて２種類以上を併用してもよい。
無機充填材としては、特に限定されないが、例えば、タルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物、チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
無機充填材の粒径は、特に限定されないが、平均粒子径が１．２μｍ以下であることが好ましく、平均粒径が０．０１〜１．０μｍ程度であるのがより好ましい。
また、無機充填材の含有量は、硬化物（ビルドアップ基材）中において、０〜８５重量％程度であるのが好ましく、３０〜６５重量％程度であるのがより好ましい。
また、前記樹脂組成物は、シアネート樹脂および／またはそのプレポリマーを含有することが好ましい。
シアネート樹脂および／またはそのプレポリマー樹脂としては、特に限定されないが、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。また、このようにして調製された市販品を用いることもできる。
前記シアネート樹脂および／またはそのプレポリマーを用いることにより、インターポーザー１２の弾性率が向上することとなるため、このものの添加量を適宜設定することにより、インターポーザー１２の弾性率を目的とする範囲内に容易に設定することができる。また、シアネート樹脂（特にノボラック型シアネート樹脂）は、剛直な化学構造を有するため、耐熱性に優れており、ガラス転移温度以上でも弾性率の低下が小さく、高温においても高弾性率を維持することができる。そのため、半田リフロー工程時、すなわちパッケージ１０の加熱時における反りの大きさが小さくなる。さらに、硬化反応によって水酸基などの分極率の大きな官能基が生じないため、誘電特性においても優れたものとすることができる。
さらに、シアネート樹脂および／またはそのプレポリマーの中でも、下記一般式（３）で表されるノボラック型シアネート樹脂が好ましい。これにより、前記効果に加えて、インターポーザー１２のガラス転移温度をさらに高くすることができるとともに、このものの難燃性をより向上させることができる。
Figure 2011077199
シアネート樹脂および／またはそのプレポリマーの含有量は、特に限定されないが、樹脂組成物の５〜５０重量％であることが好ましく、さらに好ましくは１０〜４０重量％である。これにより、シアネート樹脂および／またはそのプレポリマーを添加することにより得られる効果をより顕著に発揮させることができる。
樹脂組成物中には、樹脂の相溶性、安定性、作業性等の各種特性向上のため、各種添加剤、例えば、レベリング剤、消泡剤、酸化防止剤、顔料、染料、消泡剤、難燃剤、紫外線吸収剤、イオン捕捉剤、非反応性希釈剤、反応性希釈剤、揺変性付与剤、増粘剤等を添加するようにしてもよい。
なお、インターポーザー１２は、図１に示したような一層構成のものに限らず、多層構成のもの、例えば、複数枚の前述したコア基板およびビルドアップ基板を重ね合わせた構成の積層体であっても良い。
次に、半導体素子１５は、前述したように、パッケージ１０に付与すべき機能に応じて、ロジックＩＣ、メモリおよび受発光素子等が選択されるが、その厚さおよび面積は、以下に示すような範囲内にそれぞれ設定されているのが好ましい。
すなわち、半導体素子１５の厚さは、７５〜６００μｍ程度であるのが好ましく、１００〜４００μｍ程度のであるのがより好ましく、また、半導体素子の面積は、２５〜１２５ｍｍ２程度であるのが好ましく、５０〜１００ｍｍ２程度であるのがより好ましい。
半導体素子１５の厚さおよび面積を上記範囲内に設定することにより、パッケージ１０に生じる反りの大きさを確実に小さくすることができる。
次に、モールド部（封止部）１６の熱膨張係数α１は、８〜３５ｐｐｍ程度であるのが好ましく、１５〜２８ｐｐｍ程度のであるのがより好ましい。さらに、モールド部１６の熱膨張係数α２は、３０〜１２０ｐｐｍ程度であるのが好ましく、４０〜１００ｐｐｍ程度のであるのがより好ましい。
なお、熱膨張係数α１とは、常温からガラス転位温度までの熱膨張係数のことを言い、熱膨張係数α２とは、ガラス転位温度からガラス屈伏温度までの熱膨張係数のことを言う。
さらに、モールド部１６の厚さは、２００〜１０００μｍ程度であるのが好ましく、３５０〜７５０μｍ程度のであるのがより好ましい。
モールド部１６の熱膨張係数α１、α２およびその厚さを、それぞれ、前記範囲内に設定することにより、モールド部１６は半導体素子１５を封止する封止材としての機能を発揮して、たとえ、本発明のように接着層１４の弾性率が１００〜１０００ＭＰａと低弾性のものであったとしても、モールド部１６とインターポーザー１２との間で優れた密着性が得られることから、モールド部１６により取り囲まれる（覆われる）半導体素子１５を確実に封止することができる。そして、かかる機能を発揮しつつ、パッケージ１０に生じる反りの大きさを確実に小さくすることができるため、バンプ１１におけるクラックの発生をより的確に抑制または防止することができる。
なお、インターポーザー１２とモールド部１６との厚さの関係を規定することによっても、パッケージ１０に生じる反りの大きさを小さくすることができる。具体的には、インターポーザー１２の厚さをＡ［μｍ］とし、モールド部１６の厚さをＢ［μｍ］としたとき、Ｂ／Ａは、１．０〜７．０程度であるのが好ましく、１．５〜６．０程度であるのがより好ましい。
これらＢ／Ａの関係をともに満足するように、インターポーザー１２およびモールド部１６の厚さを、それぞれ設定することにより、パッケージ１０に生じる反りの大きさをさらに小さくすることができる。
さらに、モールド部１６と半導体素子１５との厚さの関係を規定することにより、パッケージ１０に生じる反りの大きさを小さくすることができる。具体的には、モールド部１６の厚さをＣ［μｍ］とし、半導体素子１５の厚さをＤ［μｍ］としたとき、Ｃ／Ｄは、１．０〜４．０程度であるのが好ましく、１．５〜３．０程度であるのがより好ましい。
これらＣ／Ｄの関係をともに満足するように、モールド部１６および半導体素子１５の厚さを、それぞれ設定することにより、パッケージ１０に生じる反りの大きさをさらに小さくすることができる。
かかる構成のモールド部１６は、インターポーザー１２と同様に、上記のような物性値（熱膨張係数α１、α２）を有するものとなるように、その構成材料が選択される。
具体的には、モールド部１６は、例えば、エポキシ樹脂と、硬化剤と、無機充填材とを含有する樹脂組成物の硬化物を主材料として構成されるものが好ましく用いられる。かかる構成材料で構成されるモールド部１６は、優れた密着性で半導体素子１５を封止できるとともに、熱膨張係数を上述したような範囲内に比較的容易に設定することができる。
エポキシ樹脂としては、例えば、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂；クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の３官能型エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂；トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
これらの中でも、エポキシ樹脂としては、特に、下記一般式（４）で表されるものが好ましく用いられる。下記一般式（４）で表されるエポキシ樹脂は２官能であるため、これを用いたエポキシ樹脂組成物の硬化物は架橋密度が低く抑えられ、熱膨張係数が低く、半田リフロー工程時、すなわちパッケージ１０の加熱時における応力緩和に適しているため、かかる工程時における反りの大きさが小さくなる。また、下記一般式（４）で表されるエポキシ樹脂は、結晶性で低分子量の樹脂であるため溶融粘度が低く、このものを含有するエポキシ樹脂組成物は流動性に優れることから、モールド部１６の成形時における金流れの発生を効果的に防止することができる。
Figure 2011077199
 ［式（４）中、Ｘは、単結合、−Ｏ−、−Ｓ−、−Ｒ２ＣＲ２−の中から選択される基である。Ｒ１は、炭素数１〜６のアルキル基であり、互いに同一であっても異なっていてもよい。また、ａは０〜４の整数である。Ｒ２は、水素または炭素数１〜４のアルキル基であり、互いに同一であっても異なっていてもよい。］
これらの中でも、前記一般式（４）で表されるエポキシ樹脂は、４，４’−ジグリシドキシビフェニル、または３，３’，５，５’−テトラメチル−４，４’−ジグリシドキシビフェニルおよびこれらの溶融混合物がより好ましく用いられる。これらの化合物は、作業性、実用性のバランスに優れるとともに、モールド部１６の熱膨張係数α１、α２を前述した範囲内に容易に設定することができる。
また、硬化剤としては、例えば、エチレンジアミン、トリメチレンジアミン、テトラメチレンジアミン、ヘキサメチレンジアミン等の炭素数２〜２０の直鎖脂肪族ジアミン、メタフェニレンジアミン、パラフェニレンジアミン、パラキシレンジアミン、４，４’−ジアミノジフェニルメタン、４，４’−ジアミノジフェニルプロパン、４，４’−ジアミノジフェニルエーテル、４，４’−ジアミノジフェニルスルホン、４，４’−ジアミノジシクロヘキサン、ビス（４−アミノフェニル）フェニルメタン、１，５−ジアミノナフタレン、メタキシレンジアミン、パラキシレンジアミン、１，１−ビス（４−アミノフェニル）シクロヘキサン、ジシアノジアミド等のアミノ類；アニリン変性レゾール樹脂やジメチルエーテルレゾール樹脂等のレゾール型フェノール樹脂；フェノールノボラック樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂；フェニレン骨格含有フェノールアラルキル樹脂、ビフェニレン骨格含有フェノールアラルキル樹脂等のフェノールアラルキル樹脂；ナフタレン骨格やアントラセン骨格のような縮合多環構造を有するフェノール樹脂；ポリパラオキシスチレン等のポリオキシスチレン；ヘキサヒドロ無水フタル酸（ＨＨＰＡ）、メチルテトラヒドロ無水フタル酸（ＭＴＨＰＡ）等の脂環族酸無水物、無水トリメリット酸（ＴＭＡ）、無水ピロメリット酸（ＰＭＤＡ）、ベンゾフェノンテトラカルボン酸（ＢＴＤＡ）等の芳香族酸無水物等を含む酸無水物等；ポリサルファイド、チオエステル、チオエーテル等のポリメルカプタン化合物；イソシアネートプレポリマー、ブロック化イソシアネート等のイソシアネート化合物；カルボン酸含有ポリエステル樹脂等の有機酸類が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
また、これらの中でも、モールド部１６の構成材料に用いる硬化剤としては、１分子内に少なくとも２個のフェノール性水酸基を有する化合物が好ましく用いられる。かかる硬化剤としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂；レゾール型フェノール樹脂；ポリパラオキシスチレン等のポリオキシスチレン；フェニレン骨格含有フェノールアラルキル樹脂、ビフェニレン骨格含有フェノールアラルキル樹脂等が挙げられる。かかる化合物を選択することにより、モールド部１６の熱膨張係数α１、α２を前述した範囲内に容易に設定することができる。これらの化合物は、耐湿性、信頼性等の観点からも優れた化合物である。
さらに、１分子内に少なくとも２個のフェノール性水酸基を有する硬化剤としては、特に、下記一般式（５）で表されるフェノール樹脂を用いるのが好ましい。下記一般式（５）で表されるフェノール樹脂は、その基本骨格がノボラック型フェノール樹脂とトリフェノールメタン型フェノール樹脂の構造をあわせもつ。ノボラック型フェノール樹脂を基本骨格として有することにより、構造面で、樹脂骨格の架橋点間距離が短く、良好な硬化性、成形性を発揮するという効果を有している。また、トリフェノールメタン型フェノール樹脂を基本骨格として有することにより、一分子中に３個以上の水酸基を有することになるため、架橋密度が高く、これを用いた樹脂組成物の硬化物を、高Ｔｇで線膨張係数が小さく、また高い強度を有するものとし得るという効果を有している。そのため、下記一般式（５）で表されるフェノール樹脂を使用した樹脂組成物は、良好な硬化性で優れた成形性を持ち、また、成形・硬化後および熱処理後の熱膨張、熱収縮が比較的小さくなるため、パッケージ１０において反り量を小さくすることができる。
Figure 2011077199
 ［式（５）中、Ｒ３、Ｒ４、Ｒ５は、炭素数１〜４のアルキル基から選択される基であり、互いに同一であっても、異なっていてもよい。ｂは０〜３の整数、ｃは０〜４の整数、ｄは０〜３の整数である。ｍ、ｎはモル比を表し、０＜ｍ＜１、０＜ｎ＜１で、ｍ＋ｎ＝１である。］
また、上記一般式（５）中のｍとｎとのモル比（ｍ／ｎ）は、１／５〜５／１であるのが好ましく、１／２〜２／１であるのがより好ましい。これにより、ノボラック型フェノール樹脂およびノボラック型フェノール樹脂の双方が含まれることにより得られる効果を相乗的に発揮させることができる。
なお、前記一般式（５）で表されるフェノール樹脂の具体例としては、例えば、下記式（６）に示すものが挙げられる。
Figure 2011077199
 ［ただし、式（６）中、ｍ、ｎはモル比を表し、０＜ｍ＜１、０＜ｎ＜１で、ｍ＋ｎ＝１である。］
また、無機充填材としては、例えば、溶融破砕シリカ、溶融球状シリカ、結晶シリカ、２次凝集シリカ等のシリカ；アルミナ；チタンホワイト；水酸化アルミニウム；タルク；クレー；マイカ；ガラス繊維等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。これらの中でも、特に溶融球状シリカが好ましい。これにより、モールド部１６の熱膨張係数α１、α２を前述した範囲内に容易に設定することができる。
なお、粒子形状は限りなく真球状であることが好ましい。さらに、粒子の大きさの異なるものを混合することにより無機充填量を多くすることができるが、その粒径としては、半導体素子１５の周辺への充填性を考慮すると０．０１μｍ以上、１５０μｍ以下であることが好ましい。
さらに、前記樹脂組成物には、エポキシ樹脂、硬化剤および無機充填材の他に、シランカップリング剤、芳香環を構成する２個以上の隣接する炭素原子にそれぞれ水酸基が結合した化合物、硬化促進剤が含まれていても良い。
シランカップリング剤としては、特に限定されないが、例えば、エポキシシラン、アミノシラン、ウレイドシラン、メルカプトシラン等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。このようなシランカップリング剤が樹脂組成物に含まれることにより、エポキシ樹脂と無機充填剤との間で反応が生じるため、エポキシ樹脂と無機充填剤との界面強度を向上させることができる。
エポキシシランとしては、例えば、γ−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシランおよびβ−（３，４エポキシシクロヘキシル）エチルトリメトキシシラン等が挙げられる。アミノシランとしては、例えば、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−フェニルγ−アミノプロピルトリエトキシシラン、Ｎ−フェニルγ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリエトキシシラン、Ｎ−６−（アミノヘキシル）３−アミノプロピルトリメトキシシランおよびＮ−（３−（トリメトキシシリルプロピル）−１，３−ベンゼンジメタナン等が挙げられる。また、ウレイドシランとしては、例えば、γ−ウレイドプロピルトリエトキシシラン、ヘキサメチルジシラザン等が挙げられ、メルカプトシランとしては、例えば、γ−メルカプトプロピルトリメトキシシランが挙げられる。
なお、シランカップリング剤は、後述する芳香環を構成する２個以上の隣接する炭素原子にそれぞれ水酸基が結合した化合物（以下、かかる化合物を「水酸基結合化合物」と言うこともある）との相乗効果により、樹脂組成物の粘度を下げ、流動性を向上させる効果を有するため、樹脂組成物中に水酸基結合化合物が含まれる場合には、水酸基結合化合物を添加することにより得られる効果を十分に発揮させるためにはシランカップリング剤も含まれる構成とするのが好ましい。これにより、比較的粘度が高い樹脂を多く配合した場合や、無機充填剤を多量に配合した場合においても、樹脂組成物として充分な流動性を発揮させることが出来る。
また、芳香環を構成する２個以上の隣接する炭素原子にそれぞれ水酸基が結合した化合物（水酸基結合化合物）としては、特に限定されないが、例えば、下記一般式（７）で表される化合物、下記一般式（８）で表される化合物等が挙げられる。なお、水酸基結合化合物中には、水酸基以外の置換基を有していてもよい。
Figure 2011077199
 ［式（７）中、Ｒ６、Ｒ１０は、いずれか一方が水酸基であり、一方が水酸基の場合、他方は水素、水酸基または水酸基以外の置換基から選ばれる基である。Ｒ７、Ｒ８、Ｒ９は、水素、水酸基または水酸基以外の置換基から選ばれる基であり、互いに同一であっても、異なっていてもよい。］
Figure 2011077199
 ［式（８）中、Ｒ１１、Ｒ１７は、いずれか一方が水酸基であり、一方が水酸基の場合、他方は水素、水酸基または水酸基以外の置換基から選ばれる基である。Ｒ１２、Ｒ１３、Ｒ１４、１Ｒ５、１Ｒ６は水素、水酸基または水酸基以外の置換基から選ばれる基であり、互いに同一であっても、異なっていてもよい。］
なお、一般式（７）で表される化合物の具体例としては、例えば、下記式（９）で表されるカテコール、ピロガロール、没食子酸、没食子酸エステルおよびこれらの誘導体が挙げられる。また、一般式（８）で表される化合物の具体例としては、例えば、１，２−ジヒドロキシナフタレン、下記式（１０）で表される２，３−ジヒドロキシナフタレンおよびこれらの誘導体が挙げられる。これらの化合物は１種類を単独で用いても良いし、２種以上を組み合わせて用いるようにしても良い。これらのうち、流動性と硬化性の制御のしやすさ、低揮発性の点から主骨格がナフタレン環である化合物（すなわち、１、２−ジヒドロキシナフタレン、２、３−ジヒドロキシナフタレンおよびその誘導体）がより好ましく選択される。
Figure 2011077199
Figure 2011077199
さらに、硬化促進剤としては、特に限定されないが、例えば、１，８−ジアザビシクロ（５，４，０）ウンデセン−７等のジアザビシクロアルケンおよびその誘導体；トリブチルアミン、ベンジルジメチルアミン等のアミン系化合物；２−メチルイミダゾール等のイミダゾール化合物；トリフェニルホスフィン、メチルジフェニルホスフィン等の有機ホスフィン類；テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・テトラ安息香酸ボレート、テトラフェニルホスホニウム・テトラナフトイックアシッドボレート、テトラフェニルホスホニウム・テトラナフトイルオキシボレート、テトラフェニルホスホニウム・テトラナフチルオキシボレート等のテトラ置換ホスホニウム・テトラ置換ボレート；ベンゾキノンをアダクトしたトリフェニルホスフィン等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
また、前記樹脂組成物は、上記の構成材料の他に、さらに必要に応じて、カーボンブラック等の着色剤；カルナバワックス等の天然ワックス、合成ワックス、高級脂肪酸またはその金属塩類、パラフィン、酸化ポリエチレン等の離型剤；シリコーンオイル、シリコーンゴム等の低応力剤；ハイドロタルサイト等のイオン捕捉剤；水酸化アルミニウム等の難燃剤；酸化防止剤等の各種添加剤を含有していてもよい。
以上、本発明の半導体パッケージおよび半導体装置について説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体パッケージおよび半導体装置の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
次に、本発明の具体的実施例について説明する。
１．樹脂組成物の調製
まず、以下に示すように、各サンプルＮｏ．の樹脂組成物を調製した。
１−１．接着層形成用の樹脂組成物の調製
［サンプルＮｏ．１Ａ〜５Ａ］
まず、（メタ）アクリル酸エステル共重合体として、アクリル酸エステル共重合体（エチルアクリレート−ブチルアクリレート−アクリロニトリル−アクリル酸−ヒドロキシエチルメタクリレート共重合体（ナガセケムテックス社製、「ＳＧ−７０８−６ＤＲ」、Ｔｇ：６℃、重量平均分子量：５００，０００、以下化合物Ａ１）を用意した。
（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂として、フェノキシ樹脂（ジャパンエポキシレジン社製、「ＪＥＲ１２５６」、Ｍｗ：５００００、以下化合物Ｂ１）を用意した。
無機充填材として、球状シリカ（アドマテックス社製、「ＳＥ２０５０」、平均粒径０．５μｍ、以下化合物Ｃ１）を用意した。
熱硬化性樹脂として、フェノール樹脂（住友ベークライト社製、「ＰＲ−ＨＦ−３」、水酸基当量１０４ｇ／ＯＨ基、以下化合物Ｄ１）を用意した。
カップリング剤として、γ−グリシドキシプロピルトリメトキシシラン（信越化学工業社製、「ＫＢＭ４０３Ｅ」、以下化合物Ｅ１）を用意した。
次に、下記表１に示すようにして、化合物（Ａ１）〜（Ｅ１）をメチルエチルケトンに溶解して、樹脂固形分２０％のサンプルＮｏ．１Ａ〜５Ａの接着層形成用の樹脂組成物を得た。
なお、各サンプルＮｏ．１Ａ〜５Ａとも、下記表１に示した各化合物の配合割合は、樹脂組成物中における、各化合物の重量％を表す。
次に、上述の方法で得られた樹脂組成物を、コンマコーターを用いて基材フィルム（Ｉ）であるポリエチレンテレフタレートフィルム（帝人デュポン社製、品番ピューレックスＡ５４、厚さ３８μｍ）上に塗布した後、１５０℃、３分間乾燥して、厚さ２５μｍの接着層を得た。
１−２．インターポーザー（基板）形成用の樹脂組成物の調製
［サンプルＮｏ．１Ｂ〜８Ｂ］
まず、熱硬化性樹脂として、ビフェニルアラルキル型ノボラックエポキシ樹脂（日本化薬社製、「ＮＣ−３０００」、以下化合物Ａ２）を、また、ノボラック型シアネート樹脂（ロンザジャパン社製、「ＰＴ−３０」、以下化合物Ｃ２）を用意した。
硬化剤として、ビフェニルジメチレン型フェノール樹脂（日本化薬社製、「ＧＰＨ−１０３」、以下化合物Ｂ２）を用意した。
無機充填材として、球状溶融シリカ（アドマテックス社製、「ＳＯ−２５Ｒ」、以下化合物Ｄ２）を用意した。
カップリング剤として、γ−グリシドキシプロピルメチルトリメトキシシラン（日本ユニカー社製、「Ａ−１８７」、以下化合物Ｅ２）を用意した。
次に、下記表１に示すようにして、化合物（Ａ２）〜（Ｅ２）を配合し、高速攪拌装置を用いて１０分間攪拌して、固形分５０重量％の樹脂ワニスを調製することにより、サンプルＮｏ．１Ｂ〜８Ｂのインターポーザー形成用の樹脂組成物を得た。
なお、各サンプルＮｏ．１Ｂ〜８Ｂとも、下記表１に示した各化合物の配合割合は、樹脂組成物中における、各化合物の重量％を表す。
１−３．インターポーザー形成用のコア基板の用意
インターポーザー形成用ガラス織布として、以下のガラス織布を用意した。
・ガラス織布Ｆ２ ＷＴＸ−１１６Ｅ（９４μｍ厚、日東紡績社製）
・ガラス織布Ｇ２ ＷＥＡ−１１６Ｅ（９４μｍ厚、日東紡績社製）
・ガラス織布Ｈ２ ＷＥＡ−２３１９（７７μｍ厚、日東紡績社製）
・ガラス織布Ｉ２ ＷＥＡ−３３１３（７０μｍ厚、日東紡績社製）
・ガラス織布Ｊ２ ＷＥＡ−１０７８（４６μｍ厚、日東紡績社製）
・ガラス織布Ｋ２ ＷＥＡ−１０３５（２７μｍ厚、日東紡績社製）
・ガラス織布Ｌ２ ＷＥＡ−１０３７（２４μｍ厚、日東紡績社製）
１−４．モールド部形成用の樹脂組成物の調製
［サンプルＮｏ．１Ｃ〜１１Ｃ］
まず、エポキシ樹脂として、ビフェニル型エポキシ樹脂（ジャパンエポキシレジン社製、「ＹＸ−４０００」、融点：１０５℃、エポキシ当量：１９０、以下化合物Ａ３）を用意した。
硬化剤として、ビフェニレン骨格を有するフェノールアラルキル樹脂（明和化成社製、「ＭＥＨ−７８５１ＳＳ」、軟化点：６５℃、水酸基当量：２０３、以下化合物Ｂ３）を、また、フェノールノボラック樹脂（住友ベークライト社製、「ＰＲ５１４７０」、軟化点：１１０℃、水酸基当量：１０４、以下化合物Ｃ３）をそれぞれ用意した。
無機充填材として、球状溶融シリカ（マイクロン社製、「型番Ｓ３０−７１」、平均粒径：２５．５μｍ、以下化合物Ｄ３）を用意した。
シランカップリング剤として、γ−グリシドキシプロピルトリメトキシシラン（信越化学工業社製、「ＫＢＭ−４０３Ｅ」、以下化合物Ｅ３）を用意した。
硬化促進剤として、トリフェニルホスフィン（ケイアイ化成社製、「ＴＰＰ」、以下化合物Ｆ３）を用意した。
天然ワックスとして、カルナバワックス（東亜化成社製、以下化合物Ｇ３）を用意した。
着色剤として、カーボンブラック（三菱化学社製、「ＭＡ−６００」、以下化合物Ｈ３）を用意した。
次に、下記表１に示すようにして、化合物（Ａ３）〜（Ｈ３）を配合しミキサーを用いて混合した後、表面温度が９５℃と２５℃の２軸ロールを用いて２０回混練し、得られた混練物シートを冷却後粉砕することにより、サンプルＮｏ．１Ｃ〜１１Ｃのモールド部形成用の樹脂組成物を得た。
なお、各サンプルＮｏ．１Ｃ〜１１Ｃとも、下記表１に示した各化合物の配合割合は、樹脂組成物中における、各化合物の重量％を表す。
Figure 2011077199
２．評価
図２に示すような評価用のパッケージ４０を作製し、このパッケージ４０を用いて各試験を実施し評価した。
２−１．評価用のパッケージの作製
（実施例１）
−１− まず、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．１Ｂを用意し、ガラス織布Ｇ２（１枚）に含浸し、１５０℃の加熱炉で２分間乾燥して、ワニス固形分が約５０重量％のプリプレグを得た。
上述のプリプレグを、両面に１８μｍの銅箔を重ねて、圧力４ＭＰａ、温度２００℃で２時間加熱加圧成形することによって、厚さ１３０μｍの両面が銅張りのインターポーザー４２を得た。
この状態で、インターポーザー４２の常温（２５℃）の弾性率および熱膨張係数を測定したところ、それぞれ、２９ＧＰａおよび１１ｐｐｍであった。なお、インターポーザーの弾性率は、動的粘弾性測定装置（ＴＡインスツルメント、「ＤＭＡ９８３」）の共鳴周波数ズリモードで測定し、熱膨張係数は、熱機械特性測定装置（ＴＡインスツルメント）で昇温速度１０℃／分で測定した。
−２− 次に、ウエハラミネーターを用いて、８インチ半導体ウエハ上に、サンプルＮｏ．１Ａの接着層を６０℃で仮接着し、接着層付き半導体ウエハを得た。
−３− 次に、接着層付き半導体ウエハをダイシング装置を用いて、各半導体チップ単位に切断することにより、接着層４４付き半導体素子４５を得た。
−４− 次に、接着層４４付き半導体素子（面積８１ｍｍ２，厚さ２００μｍ）４５を、インターポーザー４２上に載置し、この状態で、ダイボンダーを用いて半導体素子４５を、接着層４４を介してインターポーザー４２上に１３０℃、０．１ＭＰａ、３秒の条件で固定した。なお、接着層の加熱は、１７５℃のオーブン中で、２０分間行った。
この接着層４４の常温（２５℃）の弾性率は２２０ＭＰａ、２６０℃の弾性率は１６ＭＰａであった。
なお、接着層４４の弾性率は、長さ５０ｍｍ、厚さ２００μｍの接着層を準備し、１７５℃、２４０分の条件で硬化物を作製し、動的粘弾性測定装置ＤＭＡ（セイコーインスツルメンツ社製）を用い、試験片長さ２０ｍｍ、測定温度範囲−１００℃〜３３０℃、昇温速度５℃／分、周波数１０Ｈｚの条件で測定を行った。
−５− 次に、半導体チップの上面の周縁部に設けられた１００箇所のパッド部とインターポーザーの上面の周縁部に設けられた１００箇所のパッド部を市販のワイヤボンダーを用いワイヤー（金線）４７により電気的接続を行った。
−６− 次に、サンプルＮｏ．１Ｃのモールド部形成用の樹脂組成物を用いてトランスファー成形によりインターポーザー４２および半導体素子４５のほぼ全面を封止するようにして、厚さ３５０μｍのモールド部４６を形成した。
このモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１７ｐｐｍおよび６５ｐｐｍであった。
なお、モールド部４６の熱膨張係数α１および熱膨張係数α２は、トランスファー成形機を用い、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間２分で４ｍｍ×４ｍｍ×１５ｍｍの大きさに成形した試験片を１７５℃、８時間で後硬化し、熱機械分析装置（セイコー電子工業社製、「ＴＭＡ１００」）を用いて測定温度範囲０〜３２０℃、昇温速度５℃／分で測定した時のチャートより、α１、α２を決定した。
−７− 次に、インターポーザー４２のモールド部４６と反対側の面に半田を主材料として構成されるバンプ４１を接続した。
−８− その後、インターポーザー４２およびモールド部４６を半導体素子４５に対応するようにして、ダイシングソーを用いてダイシングして個片化することにより、実施例１のパッケージ４０を３０個製造した。なお、個片化して得られたパッケージ４０におけるインターポーザー４２の面積は１９６ｍｍ２であった。
（実施例２）
前記工程−１−において、ガラス織布としてガラス織布Ｇ２（２枚）とガラス織布Ｊ２（１枚）を用い、形成するインターポーザー４２の厚さを２８０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを２７５μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．６Ｃのものを用い、厚さ４５０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例２のパッケージ４０を製造した。
なお、実施例２のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、２４ｐｐｍおよび８０ｐｐｍであった。
（実施例３）
前記工程−１−において、ガラス織布Ｉ２（１枚）を用い、形成するインターポーザー４２の厚さを１１０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを３７５μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．３Ｃのものを用い、厚さ５５０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例３のパッケージ４０を製造した。
なお、実施例３のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１１ｐｐｍおよび４０ｐｐｍであった。
（実施例４）
前記工程−１−において、ガラス織布Ｉ２（１枚）を用い、形成するインターポーザー４２の厚さを１１０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを１１５μｍ、面積を１００ｍｍ２のものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．５Ｃのものを用い、厚さ２４０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例４のパッケージ４０を製造した。
なお、実施例４のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１５ｐｐｍおよび５５ｐｐｍであった。
（実施例５）
前記工程−１−において、ガラス織布Ｉ２（１枚）を用い、形成するインターポーザー４２の厚さを１１０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを２２５μｍ、面積を１００ｍｍ２のものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．４Ｃのものを用いてモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例５のパッケージ４０を製造した。
なお、実施例５のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１２ｐｐｍおよび４５ｐｐｍであった。
（実施例６）
前記工程−１−において、ガラス織布Ｉ２（１枚）を用い、形成するインターポーザー４２の厚さを１１０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを１００μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．２Ｃのものを用いてモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例６のパッケージ４０を製造した。
なお、実施例６のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、８ｐｐｍおよび３０ｐｐｍであった。
（実施例７）
前記工程−１−において、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．２Ｂのものを用い、ガラス織布Ｆ２（２枚）を用い、厚さ２４０μｍのインターポーザー４２を形成し、前記工程−３−において、用意する半導体素子４５の厚さを１１５μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．９Ｃのものを用い、厚さ２４０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例７のパッケージ４０を製造した。
なお、実施例４のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、３３ＧＰａおよび５ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、２８ｐｐｍおよび９５ｐｐｍであった。
（実施例８）
前記工程−１−において、ガラス織布Ｉ２（１枚）を用い、形成するインターポーザー４２の厚さを１１０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを１００μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．７Ｃのものを用い、厚さ２００μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例８のパッケージ４０を製造した。
なお、実施例８のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、２２ｐｐｍおよび７５ｐｐｍであった。
（実施例９）
前記工程−１−において、ガラス織布Ｇ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．３Ｂのものを用いてインターポーザー４２を形成し、前記工程−３−において、用意する半導体素子４５の厚さを７５μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．７Ｃのものを用い、厚さ２００μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例９のパッケージ４０を製造した。
なお、実施例９のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、２１ＧＰａおよび１５ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、２２ｐｐｍおよび７５ｐｐｍであった。
（実施例１０）
前記工程−１−において、ガラス織布Ｈ２（２枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．４Ｂのものを用いてインターポーザー４２の厚さを２００μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを７５μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．８Ｃのものを用い、厚さ２００μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例１０のパッケージ４０を製造した。
なお、実施例１０のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、２４ｐｐｍおよび８０ｐｐｍであった。
（実施例１１）
前記工程−１−において、ガラス織布Ｋ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．５Ｂのものを用いてインターポーザー４２の厚さを８０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを２８０μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．３Ｃのものを用い、厚さ４００μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例１１のパッケージ４０を製造した。
なお、実施例１１のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１１ｐｐｍおよび４０ｐｐｍであった。
（実施例１２）
前記工程−１−において、ガラス織布Ｈ２（３枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．６Ｂのものを用いてインターポーザー４２の厚さを３００μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを５８０μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．５Ｃのものを用い、厚さ９００μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例１２のパッケージ４０を製造した。
なお、実施例１２のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１５ｐｐｍおよび５５ｐｐｍであった。
（実施例１３）
前記工程−１−において、ガラス織布Ｉ２（１枚）を用い、形成するインターポーザー４２の厚さを１１０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを５８０μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．５Ｃのものを用い、厚さ７５０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例１３のパッケージ４０を製造した。
なお、実施例１３のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１５ｐｐｍおよび５５ｐｐｍであった。
（実施例１４）
前記工程−３−において、用意する半導体素子４５の面積を１００ｍｍ２のものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．３Ｃのものを用いてモールド部４６を形成し、前記工程−８−において、個片化してパッケージ４０を得る際にインターポーザー４２の面積が２２５ｍｍ２となるようにダイシングしたこと以外は、前記実施例１と同様にして実施例１４のパッケージ４０を製造した。
なお、実施例１４のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１１ｐｐｍおよび４０ｐｐｍであった。
（実施例１５）
前記工程−３−において、用意する半導体素子４５の面積を２５ｍｍ２のものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．１０Ｃのものを用いてモールド部４６を形成し、前記工程−８−において、個片化してパッケージ４０を得る際にインターポーザー４２の面積が１００ｍｍ２となるようにダイシングしたこと以外は、前記実施例１と同様にして実施例１５のパッケージ４０を製造した。
なお、実施例１５のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、３０ｐｐｍおよび１００ｐｐｍであった。
（実施例１６）
前記工程−２−において、接着層形成用の樹脂組成物としてサンプルＮｏ．２Ａのものを用いて、インターポーザー４２上に供給し、前記工程−３−において、このものを加熱して接着層４４を形成したこと以外は、前記実施例１と同様にして実施例１６のパッケージ４０を製造した。
なお、実施例１６のパッケージ４０が備える接着層４４の常温における弾性率および２６０℃における弾性率は、１００ＭＰａおよび７ＭＰａであった。
（実施例１７）
前記工程−２−において、接着層形成用の樹脂組成物としてサンプルＮｏ．３Ａのものを用いて、インターポーザー４２上に供給し、前記工程−３−において、このものを加熱して接着層４４を形成したこと以外は、前記実施例１と同様にして実施例１７のパッケージ４０を製造した。
なお、実施例１７のパッケージ４０が備える接着層４４の常温における弾性率および２６０℃における弾性率は、１０００ＭＰａおよび３０ＭＰａであった。
（実施例１８）
前記工程−１−において、ガラス織布Ｌ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．２Ｂのものを用いてインターポーザー４２の厚さを７０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを３５０μｍのものとし、前記工程−６−において、厚さ５５０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例１８のパッケージ４０を製造した。
（実施例１９）
前記工程−１−において、ガラス織布Ｈ２（３枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．４Ｂのものを用いてインターポーザー４２の厚さを３２０μｍとし、前記工程−３−において、用意する半導体素子４５の厚さを１００μｍのものとし、前記工程−６−において、厚さ２４０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例１９のパッケージ４０を製造した。
（実施例２０）
前記工程−３−において、用意する半導体素子４５の厚さを５８０μｍのものとし、前記工程−６−において、厚さ９５０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例２０のパッケージ４０を製造した。
（実施例２１）
前記工程−１−において、ガラス織布Ｉ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．３Ｂのものを用いて厚さ１１０μｍのインターポーザー４２を形成し、前記工程−３−において、用意する半導体素子４５の厚さを７５μｍのものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．３Ｃのものを用い、厚さ１８０μｍのモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例２１のパッケージ４０を製造した。
なお、実施例２１のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、２１ＧＰａおよび１５ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１１ｐｐｍおよび４０ｐｐｍであった。
（実施例２２）
前記工程−１−において、ガラス織布Ｇ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．３Ｂのものを用いてインターポーザー４２を形成し、前記工程−３−において、用意する半導体素子４５の面積を１２１ｍｍ２のものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．３Ｃのものを用いてモールド部４６を形成し、前記工程−８−において、個片化してパッケージ４０を得る際にインターポーザー４２の面積が２５６ｍｍ２となるようにダイシングしたこと以外は、前記実施例１と同様にして実施例２２のパッケージ４０を製造した。
なお、実施例２２のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、２１ＧＰａおよび１５ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１１ｐｐｍおよび４０ｐｐｍであった。
（実施例２３）
前記工程−１−において、ガラス織布Ｆ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．７Ｂのものを用いてインターポーザー４２を形成し、前記工程−３−において、用意する半導体素子４５の面積を１６ｍｍ２のものとし、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．８Ｃのものを用いてモールド部４６を形成し、前記工程−８−において、個片化してパッケージ４０を得る際にインターポーザー４２の面積が８１ｍｍ２となるようにダイシングしたこと以外は、前記実施例１と同様にして実施例２３のパッケージ４０を製造した。
なお、実施例２３のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、３３ＧＰａおよび５ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、２４ｐｐｍおよび８０ｐｐｍであった。
（実施例２４）
前記工程−１−において、ガラス織布Ｆ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．２Ｂのものを用いてインターポーザー４２を形成し、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．８Ｃのものを用いてモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例２４のパッケージ４０を製造した。
なお、実施例２４のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、３５ＧＰａおよび４ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、２４ｐｐｍおよび８０ｐｐｍであった。
（実施例２５）
前記工程−１−において、ガラス織布Ｈ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．８Ｂのものを用いてインターポーザー４２を形成し、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．３Ｃのものを用いてモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例２５のパッケージ４０を製造した。
なお、実施例２５のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、１９ＧＰａおよび１７ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１１ｐｐｍおよび４０ｐｐｍであった。
（実施例２６）
前記工程−１−において、ガラス織布Ｇ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．３Ｂのものを用いてインターポーザー４２を形成し、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．１Ｃのものを用いてモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例２６のパッケージ４０を製造した。
なお、実施例２６のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、２１ＧＰａおよび１５ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、７ｐｐｍおよび２８ｐｐｍであった。
（実施例２７）
前記工程−１−において、ガラス織布Ｆ２（１枚）を用い、インターポーザー形成用の樹脂組成物としてサンプルＮｏ．３Ｂのものを用いてインターポーザー４２を形成し、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．１１Ｃのものを用いてモールド部４６を形成したこと以外は、前記実施例１と同様にして実施例２７のパッケージ４０を製造した。
なお、実施例２７のパッケージ４０が備えるインターポーザー４２の弾性率および熱膨張係数は、それぞれ、３３ＧＰａおよび５ｐｐｍであり、モールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、３２ｐｐｍおよび１０５ｐｐｍであった。
（比較例１）
前記工程−２−において、接着層形成用の樹脂組成物としてサンプルＮｏ．４Ａのものを用いて、インターポーザー４２上に供給し、前記工程−３−において、このものを加熱して接着層４４を形成し、前記工程−６−において、モールド部形成用の樹脂組成物としてサンプルＮｏ．３Ｃのものを用いてモールド部４６を形成したこと以外は、前記実施例１と同様にして比較例１のパッケージ４０を製造した。
なお、比較例１のパッケージ４０が備えるモールド部４６の熱膨張係数α１および熱膨張係数α２は、それぞれ、１１ｐｐｍおよび４０ｐｐｍであり、接着層４４の室温における弾性率および２６０℃における弾性率は、８０ＭＰａおよび１ＭＰａであった。
（比較例２）
前記工程−２−において、接着層形成用の樹脂組成物としてサンプルＮｏ．５Ａのものを用いて、インターポーザー４２上に供給し、前記工程−３−において、このものを加熱して接着層４４を形成し、前記工程−３−において、用意する半導体素子４５の厚さを２６０μｍのものとしたこと以外は、前記実施例１と同様にして比較例２のパッケージ４０を製造した。
なお、比較例２のパッケージ４０が備える接着層４４の室温における弾性率および２６０℃における弾性率は、１１００ＭＰａおよび３５ＭＰａであった。
２−２．評価用のパッケージにおける反りの評価
各実施例および各比較例のパッケージ４０について、それぞれ、１０個ずつ、反りの大きさを測定した。
パッケージ４０の反りの測定は、温度可変レーザー三次元測定装置（ティーテック社製、「ＬＳ２００−ＭＴ１００ＭＴ５０」）を用いて行った。なお、パッケージ４０をバンプ４１が下側になるように配置したとき、中央部を下側に縁部を上側にして反りが生じている場合、プラスの反りとし、中央部を上側に縁部を下側にして反りが生じている場合、マイナスの反りとした。そして、測定された反りの平均値を、その絶対値に基づいて、以下の基準にしたがって評価した。
＜反りの評価基準＞
◎◎： ０μｍ以上、 ４０μｍ未満
◎ ： ４０μｍ以上、 ８０μｍ未満
○ ： ８０μｍ以上、 １００μｍ未満
△ ： １００μｍ以上、 １４０μｍ未満
× ： １４０μｍ以上
２−３．評価用のパッケージの下段パッケージに対する実装性の評価
まず、図１に示した、インターポーザー２２の縁部が露出するようにモールド部２６が設けられたパッケージ（下段パッケージ）２０を用意した。
次に、各実施例および各比較例のパッケージ４０について、それぞれ、パッケージ２０上にリフロー処理を施すことにより実装して半導体装置を形成し、この半導体装置１０個について、パッケージ４０のパッケージ２０に対する実装性を評価した。
なお、リフロー処理の条件は、２６０℃、１０秒の加熱を３回繰り返して行うこととした。
また、パッケージ４０のパッケージ２０に対する実装性を評価は、フライングチェッカー装置（ＨＩＯＫＩ社製、「型番１１１６Ｘ−ＹＣ ハイテスタ」）を用いて、１パッケージあたり１００箇所の導通試験を行い、以下の評価基準にしたがって評価した。
＜実装性の評価基準＞
◎ ：すべての測定箇所（１０×１００＝１０００点）において断線箇所がなかった。
○ ：断線箇所が１〜１０箇所あった。
△ ：断線箇所が１１〜５０箇所あった。
× ：断線箇所が５１箇所以上あった。
２−４．評価用のパッケージの下段パッケージに対する接続信頼性の評価
まず、図１に示した、インターポーザー２２の縁部が露出するようにモールド部２６が設けられたパッケージ（下段パッケージ）２０を用意した。
次に、 各実施例および各比較例のパッケージ４０について、それぞれ、パッケージ４０のバンプ４１がパッケージ２０の電極パッドに対応するようにパッケージ２０上にリフロー処理を施すことにより実装して半導体装置を形成し、この半導体装置１０個について、パッケージ４０のパッケージ２０に対する接続信頼性を評価した。
なお、リフロー処理の条件は、２６０℃、１０秒の加熱を３回繰り返して行うこととした。
また、パッケージ４０のパッケージ２０に対する接続信頼性を評価は、パッケージ４０を温度サイクル試験（−５５℃、３０分⇔１２５℃、３０分）５００サイクル処理し、処理したパッケージをフライングチェッカー装置（ＨＩＯＫＩ社製、「１１１６Ｘ−ＹＣ ハイテスタ」）を用いて、１パッケージあたり１００箇所の導通試験を行い以下の評価基準にしたがって評価した。
＜実装性の評価基準＞
◎ ：すべての測定箇所（１０×１００＝１０００点）において断線箇所がなかった。
○ ：断線箇所が１〜１０箇所あった。
△ ：断線箇所が１１〜５０箇所あった。
× ：断線箇所が５１箇所以上あった。
以上、２−２〜２−４の各評価結果を表２に示す。
Figure 2011077199
表２から明らかなように、各実施例のパッケージ４０、すなわち、常温（２５℃）における弾性率が１００〜１０００ＭＰａである接着層を備えるパッケージ４０は、各比較例のパッケージ４０と比較して、反りの大きさが小さく、１００μｍ未満に低減されており、これに起因して、バンプ１１におけるクラックの発生が効果的に抑制されていた。
また、各実施例のパッケージ４０では、インターポーザー４２における弾性率、熱膨張係数、厚さおよび面積、モールド部４６における熱膨張係数α１、α２および厚さ、半導体素子４５の面積、ならびに、モールド部４６の厚さとインターポーザー４２の厚さとの比が適切な値となっているものほど、パッケージ４０に生じる反りの大きさがより小さくなっていることが明らかとなった。
１０ パッケージ
１１ バンプ
１２ インターポーザー
１３ 配線パターン
１４ 接着層
１５ 半導体素子
１６ モールド部
１７ ワイヤー
２０ パッケージ
２１ バンプ
２２ インターポーザー
２３ 配線パターン
２４ 接着層
２５ 半導体素子
２６ モールド部
２７ ワイヤー
３０ 半導体装置
４０ パッケージ
４１ バンプ
４２ インターポーザー
４４ 接着層
４５ 半導体素子
４６ モールド部
４７ ワイヤー
５１０ パッケージ
５１１ バンプ
５１２ インターポーザー
５１３ 配線パターン
５１４ 接着層
５１５ 半導体素子
５１６ モールド部
５１７ ワイヤー
５２０ パッケージ
５２１ バンプ
５２２ インターポーザー
５２３ 配線パターン
５２４ 接着層
５２５ 半導体素子
５２６ モールド部
５２７ ワイヤー
５３０ 半導体装置

Claims (16)

  1. 基板と、該基板上に設置された半導体素子と、前記基板と前記半導体素子とを接着する接着層と、前記半導体素子を前記基板ごと覆うように設けられた封止部とを有し、
    前記接着層の常温における弾性率が１００〜１０００ＭＰａであることを特徴とする半導体パッケージ。
  2. 前記接着層は、２６０℃における弾性率が５〜３０ＭＰａである請求項１に記載の半導体パッケージ。
  3. 前記接着層は、（メタ）アクリル酸エステル共重合体と、（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂とを含有する樹脂組成物の固化物を主材料として構成される請求項１または２に記載の半導体パッケージ。
  4. 前記基板は、常温における弾性率が２１〜４０ＧＰａである請求項１ないし３のいずれかに記載の半導体パッケージ。
  5. 前記基板は、その面内方向の熱膨張係数が１５ｐｐｍ以下である請求項１ないし４のいずれかに記載の半導体パッケージ。
  6. 前記基板は、その厚さが８０〜３００μｍである請求項１ないし５のいずれかに記載の半導体パッケージ。
  7. 前記基板は、その面積が１００〜２２５ｍｍ２である請求項１ないし６のいずれかに記載の半導体パッケージ。
  8. 前記基板は、コア材で構成されるコア基板、ビルドアップ材で構成されるビルドアップ基板またはこれらの基板の積層体である請求項１ないし７のいずれかに記載の半導体パッケージ。
  9. 前記封止部は、その熱膨張係数α１が８〜３０ｐｐｍ以下である請求項１ないし８のいずれかに記載の半導体パッケージ。
  10. 前記封止部は、その熱膨張係数α２が３０〜１００ｐｐｍ以下である請求項１ないし９のいずれかに記載の半導体パッケージ。
  11. 前記封止部は、その厚さが２００〜９００μｍである請求項１ないし１０のいずれかに記載の半導体パッケージ。
  12. 前記封止部は、エポキシ樹脂と、硬化剤と、無機充填材とを含有する樹脂組成物の硬化物を主材料として構成される請求項１ないし１１のいずれかに記載の半導体パッケージ。
  13. 前記基板の厚さをＡとし前記封止部の厚さをＢとしたとき、Ｂ／Ａは、１．０〜７．０である請求項１ないし１２のいずれかに記載の半導体パッケージ。
  14. 他の半導体パッケージ上に、重ねて搭載されるものである請求項１ないし１３のいずれかに記載の半導体パッケージ。
  15. 前記基板の前記半導体素子と反対側の面に接合された半田バンプを有し、該半田バンプは、前記他の半導体パッケージが有する電極パッドに電気的に接続される請求項１４に記載の半導体パッケージ。
  16. 請求項１４または１５に記載の半導体パッケージが、前記他の半導体パッケージ上に、重ねて搭載されていることを特徴とする半導体装置。
JP2009225574A 2009-09-29 2009-09-29 半導体パッケージおよび半導体装置 Pending JP2011077199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009225574A JP2011077199A (ja) 2009-09-29 2009-09-29 半導体パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225574A JP2011077199A (ja) 2009-09-29 2009-09-29 半導体パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2011077199A true JP2011077199A (ja) 2011-04-14

Family

ID=44020897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225574A Pending JP2011077199A (ja) 2009-09-29 2009-09-29 半導体パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2011077199A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026811A (ja) * 2013-06-21 2015-02-05 株式会社デンソー 電子装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316374A (ja) * 1995-05-16 1996-11-29 Hitachi Ltd 半導体装置
JP2008094865A (ja) * 2006-10-06 2008-04-24 Nippon Steel Chem Co Ltd フィルム状接着剤組成物及びフィルム状接着剤並びにこのフィルム状接着剤を用いた半導体パッケージの製造方法
WO2008105169A1 (ja) * 2007-02-28 2008-09-04 Sumitomo Bakelite Co., Ltd. 半導体用接着フィルムおよびそれを用いた半導体装置
JP2009070891A (ja) * 2007-09-11 2009-04-02 Sumitomo Bakelite Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316374A (ja) * 1995-05-16 1996-11-29 Hitachi Ltd 半導体装置
JP2008094865A (ja) * 2006-10-06 2008-04-24 Nippon Steel Chem Co Ltd フィルム状接着剤組成物及びフィルム状接着剤並びにこのフィルム状接着剤を用いた半導体パッケージの製造方法
WO2008105169A1 (ja) * 2007-02-28 2008-09-04 Sumitomo Bakelite Co., Ltd. 半導体用接着フィルムおよびそれを用いた半導体装置
JP2009070891A (ja) * 2007-09-11 2009-04-02 Sumitomo Bakelite Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015026811A (ja) * 2013-06-21 2015-02-05 株式会社デンソー 電子装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP4802246B2 (ja) 半導体装置
JP5315690B2 (ja) エリア実装型半導体装置及びその製造方法
KR101036728B1 (ko) 반도체장치, 버퍼 코트용 수지 조성물, 다이 본딩용 수지 조성물 및 봉지용 수지 조성물
KR101464008B1 (ko) 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
JPWO2008018557A1 (ja) 半導体パッケージ及びその製造方法、並びに封止樹脂
WO2010029726A1 (ja) 半導体装置および半導体装置に用いる樹脂組成物
JP2007182560A (ja) 電子部品用液状樹脂組成物及びこれを用いた電子部品装置
JP2017197620A (ja) 半導体封止用エポキシ樹脂組成物および半導体装置の製造方法
JP5228453B2 (ja) 半導体装置及び封止樹脂組成物
JP2021059741A (ja) 半導体封止用エポキシ樹脂組成物および半導体装置の製造方法
JP2011129717A (ja) 半導体パッケージおよび半導体装置
JP5692212B2 (ja) 電子部品用液状樹脂組成物及びこれを用いた電子部品装置
JP2020152844A (ja) 封止用樹脂組成物および電子装置
JP2021024945A (ja) 顆粒状半導体封止用樹脂組成物および半導体装置
JP2006233016A (ja) エポキシ樹脂組成物及び半導体装置
JP2011135034A (ja) 半導体パッケージおよび半導体装置
JP2019026715A (ja) 一括封止用エポキシ樹脂組成物、電子装置およびその製造方法
JP5614022B2 (ja) エポキシ樹脂組成物、半導体封止充てん用樹脂組成物及び半導体装置
JP4710200B2 (ja) エリア実装型半導体封止用エポキシ樹脂組成物の製造方法及びエリア実装型半導体装置
JP2011077199A (ja) 半導体パッケージおよび半導体装置
JP3915545B2 (ja) 封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP2006143950A (ja) エポキシ樹脂組成物及び半導体装置
JP2018053243A (ja) 熱硬化性樹脂組成物、樹脂封止基板、および電子装置
JP2009206314A (ja) 片面樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119