JP2009206314A - 片面樹脂封止型半導体装置 - Google Patents
片面樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP2009206314A JP2009206314A JP2008047387A JP2008047387A JP2009206314A JP 2009206314 A JP2009206314 A JP 2009206314A JP 2008047387 A JP2008047387 A JP 2008047387A JP 2008047387 A JP2008047387 A JP 2008047387A JP 2009206314 A JP2009206314 A JP 2009206314A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- resin composition
- semiconductor device
- substrate
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】常温からハンダリフロー時における全てのプロセスにおいて反りが少なく極めて安定な状態であり、実装性、実装後の信頼性に優れた片面樹脂封止型半導体装置を提供する。
【解決手段】半導体素子3が基板5の片面に搭載され、この半導体素子3が搭載された基板面側の片面のみを樹脂組成物により封止した半導体装置において、樹脂組成物が、その硬化物におけるガラス転移温度Tg(℃)、Tg以下の熱膨張係数α1(ppm/℃)、Tg以上の熱膨張係数α2(ppm/℃)と、製造条件である封止材部の厚みt(μm)、常温Troom(℃)、リフロー温度Treflow(℃)との間に次の数式(1):−3×t+4800<(Tg−Troom)×α1+(Treflow−Tg)×α2<−3×t+9500(ただし、200<t<800)…(1)で表される関係を満たす樹脂組成物を用いた片面樹脂封止型半導体装置。
【選択図】図1
【解決手段】半導体素子3が基板5の片面に搭載され、この半導体素子3が搭載された基板面側の片面のみを樹脂組成物により封止した半導体装置において、樹脂組成物が、その硬化物におけるガラス転移温度Tg(℃)、Tg以下の熱膨張係数α1(ppm/℃)、Tg以上の熱膨張係数α2(ppm/℃)と、製造条件である封止材部の厚みt(μm)、常温Troom(℃)、リフロー温度Treflow(℃)との間に次の数式(1):−3×t+4800<(Tg−Troom)×α1+(Treflow−Tg)×α2<−3×t+9500(ただし、200<t<800)…(1)で表される関係を満たす樹脂組成物を用いた片面樹脂封止型半導体装置。
【選択図】図1
Description
本発明は、半導体素子を封止用樹脂組成物により片面封止した半導体装置に関し、特に常温からハンダリフロー時における全てのプロセスで反りが極めて少なく、実装性、実装後の信頼性に優れた片面樹脂封止型半導体装置に関する。
近年の電子部品のプリント配線板への高密度実装化に伴い、半導体装置は従来のピン挿入型のパッケージから、表面実装型のパッケージが主流になっている。この表面実装型のIC、LSI等は、高実装密度化した薄型、小型のパッケージになっており、素子のパッケージに対する占有体積も大きくなり、パッケージの肉厚は非常に薄くなってきている。また、素子の多機能化、大容量化によって、チップ面積の増大、多ピン化が進み、さらにはパッド数の増大によって、パッドピッチの縮小化とパッド寸法の縮小化、いわゆる狭パッドピッチ化も進んでいる。
また、さらなる小型軽量化に対応すべく、パッケージの形態もQFP(Quad Flat Package)、SOP(Small Outline Package)といったものから、より多ピンに対応しやすく、かつ、より高密度実装が可能なCSP(Chip Size Package)やBGA(Ball Grid Array)へ移行しつつある。これらのパッケージは近年、高速化、多機能化を実現するために、フェースダウン型、積層(スタクド)型、フリップチップ型、ウェハーレベル型等、新しい構造のものが開発されている。
特に、CSP,BGAといった片面樹脂封止型パッケージは、封止材、回路基板、チップなどの異種な材料を組み合わせているため、バイメタル効果によって製品に反りが生じ易い。また、BGAは回路基板に取り付けたはんだボールを介してマザーボードにはんだ付けを行うため、反りが大きすぎるとはんだ接合が完全に行えない場合がある。
特に、高集積素子や大容量素子は、チップサイズが大きくしかもピン数が多いために、BGAパッケージ自体が大きくなり、またその厚さに対しても薄型化が益々進み、SOPの様な薄型パッケージを積み重ねる多層型パッケージは反りが最も重要な課題になっており、その解決が望まれている。
特に、高集積素子や大容量素子は、チップサイズが大きくしかもピン数が多いために、BGAパッケージ自体が大きくなり、またその厚さに対しても薄型化が益々進み、SOPの様な薄型パッケージを積み重ねる多層型パッケージは反りが最も重要な課題になっており、その解決が望まれている。
そのような状況のなか、材料物性を各関係式のもとにコントロールすることによって、反りを低減するという提案がいくつかなされているが、常温からハンダリフロー時における全てのプロセスを通して、反りの少ない極めて安定な状態にさせることは難しく、またその信頼性に関しても十分なものが得られていない(例えば、特許文献1乃至3参照。)。
特開平8−55867号公報
特開平8−153831号公報
特開2002−121357号公報
本発明は、上記事情に鑑みなされたものであり、常温からハンダリフロー時における全てのプロセスにおいて反りが少なく極めて安定な状態であり、実装性、実装後の信頼性に優れた片面樹脂封止型半導体装置を提供することを目的とする。
本発明者らは、上記課題を解決すべく鋭意研究を重ねた結果、封止用の樹脂硬化物が所定の関係を満たす場合に、半導体製造のプロセスにおける半導体装置の反りが効果的に低減することができることを見出し、本発明を完成した。
すなわち、本発明の片面樹脂封止型半導体装置は、半導体素子が基板の片面に搭載され、この半導体素子が搭載された基板面側の片面のみを樹脂組成物により封止した半導体装置において、樹脂組成物の硬化物におけるガラス転移温度Tg(℃)、Tg以下の熱膨張係数α1(ppm/℃)、Tg以上の熱膨張係数α2(ppm/℃)と、製造条件である樹脂組成物による封止部の厚みt(μm)、常温Troom(℃)、リフロー温度Treflow(℃)との間に次の数式(1)
で表される関係を満たすことを特徴とするものである。
上記関係式を外れた場合には、常温、成形後、リフロー時等の工程の少なくともいずれかで反りが大きくなり、サブストレート実装時の実装性等を損ない、好ましくない。また、温度サイクル等の信頼性が著しく悪くなってしまう。
このとき、このような関係を満たす樹脂組成物としては、(A)エポキシ樹脂と、(B)フェノール樹脂と、(C)硬化促進剤と、(D)無機質充填剤と、を必須成分としたエポキシ樹脂組成物であることが好ましい。
また、このとき基板は、ガラス繊維からなる織布又は不織布に、エポキシ樹脂又はビスマレイミドトリアジン系樹脂を含浸、硬化させた積層板を用いた回路基板であり、厚みが30〜1000μmであることが好ましい。
また、基板の平面方向における樹脂組成物の樹脂封止面積に対する半導体素子面積の比率が、20%以上であることが好ましい。
また、基板の平面方向における樹脂組成物の樹脂封止面積に対する半導体素子面積の比率が、20%以上であることが好ましい。
本発明によれば、半導体素子の片面に樹脂封止をする半導体装置において、常温からハンダリフロー時における全てのプロセスによる反りが極めて安定しており、実装性、実装後の信頼性に優れたものを提供することができる。
以下、本発明について詳細に説明する。
本発明は、半導体素子が基板の片面に搭載され、この半導体素子が搭載された基板面側の片面のみを樹脂組成物により封止した半導体装置において、樹脂組成物が、その硬化物におけるガラス転移温度Tg(℃)、Tg以下の熱膨張係数α1(ppm/℃)、Tg以上の熱膨張係数α2(ppm/℃)と、製造条件である樹脂組成物による封止部の厚みt(μm)、常温Troom(℃)、リフロー温度Treflow(℃)との間に次の数式(1)
で表される関係を満たす片面樹脂封止型半導体装置である。
本発明は、半導体素子が基板の片面に搭載され、この半導体素子が搭載された基板面側の片面のみを樹脂組成物により封止した半導体装置において、樹脂組成物が、その硬化物におけるガラス転移温度Tg(℃)、Tg以下の熱膨張係数α1(ppm/℃)、Tg以上の熱膨張係数α2(ppm/℃)と、製造条件である樹脂組成物による封止部の厚みt(μm)、常温Troom(℃)、リフロー温度Treflow(℃)との間に次の数式(1)
この数式(1)において、該当値が−3t+9500より大きい場合には、樹脂封止側を凹としての反りが大きくなり、また、−3t+4800より小さい場合は樹脂封止側を凸としての反りが大きくなり、いずれの場合も半導体素子の実装性が著しく悪くなってしまう。なお、リフローのような熱時パッケージの反り挙動は、樹脂の熱膨張の要因が支配的であるため、常温からリフロー温度までの総変化量を(Tg−Troom)×α1+(Treflow−Tg)×α2で表すことができると考えられる。
ここで用いる樹脂組成物は、上記関係式を満たすものであればよいが、エポキシ樹脂組成物、フェノール樹脂組成物、ポリイミド樹脂組成物等の熱硬化性樹脂を好ましく用いることができる。例えば、エポキシ樹脂を用いた場合には、(A)エポキシ樹脂と、(B)フェノール樹脂と、(C)硬化促進剤と、(D)無機充填材と、を必須成分とするエポキシ樹脂組成物であることが好ましい。
ここで用いる(A)エポキシ樹脂としては、1分子当り2個以上のエポキシ基を有するエポキシ樹脂であればよく、ビスフェノールA、ビスフェノールF又はビスフェノールS型エポキシ樹脂、ノボラック型エポキシ樹脂、o−クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン骨格を有する多官能のエポキシ樹脂、トリ又はテトラ(ヒドロキシフェニル)アルカンのエポキシ樹脂、脂環式エポキシ樹脂、臭素化ビスフェノールA型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂等を挙げることができる。これらは単独で又は2種類以上を併用して用いることができる。
また、この中でも、流動性、耐リフロー性の観点より、ビフェニル型エポキシ樹脂であることが好ましい。
また、この中でも、流動性、耐リフロー性の観点より、ビフェニル型エポキシ樹脂であることが好ましい。
ここで用いる(B)フェノール樹脂としては、1分子当り2個以上のフェノール性水酸基を有し、エポキシ樹脂を硬化せしめるものであり、半導体封止用成形材料に一般に用いられるものであれば特に制限されないが、フェノールノボラック樹脂、クレゾールノボラック樹脂、アラルキル型フェノール樹脂、ナフタレン型フェノール樹脂、シクロペンタジエン型フェノール樹脂、トリフェノールアルカン型のフェノール樹脂等を挙げることができる。これらは単独で又は2種類以上併用して用いることができる。
その中でも、アラルキル型フェノール樹脂が好ましく、具体例としては、p−キシリレン型フェノール・アラルキル樹脂、m−キシリレン型フェノール・アラルキル樹脂等が挙げられる。
その中でも、アラルキル型フェノール樹脂が好ましく、具体例としては、p−キシリレン型フェノール・アラルキル樹脂、m−キシリレン型フェノール・アラルキル樹脂等が挙げられる。
ここで用いる(C)硬化促進剤としては、この種の封止用エポキシ樹脂組成物に一般に使用されるものであれば特に制限されることなく使用でき、例えば、2−メチルイミダゾール、2−ウンデシルイミダゾール、2−ヘプタデシルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル4−メチルイミダゾール、1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、1−シアノエチル−2−メチルイミダゾール、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、1−シアノエチル−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2´−メチルイミダゾリル−(1´)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2´−ウンデシルイミダゾリル−(1´)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2´−メチルイミダゾリル−(1´)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2´−エチル−4´−メチルイミダゾリル−(1´)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2´−エチル−4´−メチルイミダゾリル−(1´)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2´−メチルイミダゾリル−(1´)]−エチル−s−トリアジン、2−フェニルイミダゾールイソシアヌル酸付加物、2−メチルイミダゾールイソシアヌル酸付加物、2−フェニル4,5−ジヒドロキシメチルイミダゾール、2−フェニル4−メチル−5−ヒドロキシメチルイミダゾール、2−フェニルイミダゾリン等のイミダゾール類、1,8−ジアザビシクロ[5.4.0]ウンデセン−7(DBU)、1,5−ジアザビシクロ[4.3.0]ノネン、5,6−ジブチルアミノ−1,8−ジアザビシクロ[5.4.0]ウンデセン−7等のジアザビシクロ化合物及びこれらの塩、トリエチルアミン、トリエチレンジアミン、ベンジルジメチルアミン、α−メチルベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス(ジメチルアミノメチル)フェノール等の三級アミン類、トリメチルホスフィン、トリエチルホスフィン、トリブチルホスフィン、トリフェニルホスフィン、トリ(p−メチルフェニル)ホスフィン、トリ(ノニルフェニル)ホスフィン、メチルジフェニルホスフィン、ジブチルフェニルホスフィン、トリシクロヘキシルホスフィン、ビス(ジフェニルホスフィノ)メタン、1,2−ビス(ジフェニルホスフィノ)エタン、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィンテトラフェニルボレート、トリフェニルホスフィントリフェニルボラン等の有機ホスフィン化合物等が挙げられ、これらは1種を単独で使用してもよく、2種以上を混合して使用してもよい。
また、ここで用いる(D)無機充填材としては、ボールミルなどで粉砕した溶融シリカや火炎溶融することで得られる球状シリカ、ゾルゲル法などで製造される球状シリカ、結晶シリカ、アルミナ、ボロンナイトライド、窒化アルミ、窒化ケイ素、マグネシア、マグネシウムシリケートなどが挙げられる。半導体素子が発熱の大きい素子の場合、熱伝導率ができるだけ大きくかつ膨張係数の小さなアルミナ、ボロンナイトライド、窒化アルミ、窒化ケイ素などを充填剤として使用することが望ましい。また、溶融シリカなどとブレンドして使用してもよい。
なお、充填剤の形状には特に限定はなく、フレーク状、樹枝状、球状等の充填剤を単独で又は混合して用いることができる。中でも球状のものが低粘度化、高充填化には最も望ましいものである。本発明の無機質充填剤の配合量は、成形材料全体の50〜95質量%であることが好ましい。
なお、本発明のエポキシ樹脂組成物には、従来から公知のシリコーンゴムやゲルなどの粉末、シリコーン変性エポキシ樹脂やフェノール樹脂、メタクリル酸メチル−ブタジエン−スチレンよりなる熱可塑性樹脂などを低応力化剤として添加してもよい。
更に、難燃化のため臭素化エポキシ樹脂や酸化アンチモンなどを添加することもできる。粘度を下げる目的のために、従来より公知のn−ブチルグリシジルエーテル、フェニルグリシジルエーテル、スチレンオキサイド、t−ブチルフェニルグリシジルエーテル、ジシクロペンタジエンジエポキシド、フェノール、クレゾール、t−ブチルフェノールのような希釈剤を添加することができる。また、シランカップリング剤、チタン系カップリング剤、アルミニウム系カップリング剤などのカップリング剤やカーボンブラックなどの着色剤、ノニオン系界面活性剤、フッ素系界面活性剤、シリコーンオイルなどの濡れ向上剤や消泡剤なども場合によっては添加することができる。
これら(A)〜(D)成分は、それぞれ用いる樹脂の種類や配合割合等により、得られる樹脂組成物のガラス転移点や熱膨張係数が異なってくるため、得られる樹脂組成物の数式(1)が所定範囲に入るように、その構成成分の配合を考慮しながら選定する必要がある。
本発明のエポキシ樹脂組成物の製造方法としては、上記した諸原料を高速混合機などを用い、均一に混合した後、二本ロールや連続混練装置などで十分混練すればよい。混練温度としては50〜110℃が望ましい。混練後、薄くシート化し、冷却、粉砕することで封止用のエポキシ樹脂組成物を製造することができる。
また、本発明に用いる基板は、ガラス繊維からなる織布または不織布に、エポキシ樹脂またはビスマレイミドトリアジン系樹脂を含浸、硬化させた積層板を用いた回路基板であり、厚みが30〜1000μmであることが好ましい。
回路基板の厚みが該当範囲にあることにより、上記関係式を成立せしめ、反りを低減する効果を最大限に発揮しうる。
この回路基板は、積層板に銅箔を貼り合わせた銅張り積層板を用い、エッチドフォイル法又はメッキ法で回路を形成したものである。この回路基板としては、片面又は両面回路基板のほか、これらの基板を多層化接着することによって得られる多層回路基板を用いてもよい。
回路基板に用いる樹脂は、熱硬化性の樹脂で、高ガラス転移温度のものが好ましく、エポキシ樹脂系としては芳香族系多価アミンやフェノールノボラック樹脂を硬化剤として用いたエポキシ樹脂やポリイミド系樹脂を用いて変性したエポキシ樹脂、またビスマレイミドトリアジン系樹脂が好適である。積層板に使用するガラス繊維材質は、積層板全体に対し40〜80%の容積比で配合することが好ましい。これは繊維及び充填剤成分が少な過ぎると回路基板の熱膨張係数が大きくなってしまい、また、繊維及び充填剤成分が多過ぎると積層板を製造する際の成形作業性が著しく低下してしまうためである。これらの基板は表面の少なくとも回路形成部分にエポキシ樹脂、アクリル樹脂、ポリイミド樹脂系のソルダーレジストを塗布したものが望ましい。
上記基板には一個又は複数個の半導体素子が搭載される。搭載の仕方には種々の方法があり特に限定されるものではないが、例えば、導電性又は非導電性の接着剤を用いて素子を所定の位置に接着後、素子表面の電極部と基板表面の配線部の間を、金ワイヤを用いてボンディングする方法、素子表面又は基板表面に形成した金又ははんだバンプなどを介して電気的に接続を行う方法などが好ましく、必要に応じて種々の方式を用いることができる。
基板に搭載した半導体素子は、外部環境から保護するために上記樹脂系の封止用樹脂組成物で封止する。封止方法には、例えば、液状の樹脂組成物を用いて注型法により封止する方式又は常温では固形の樹脂組成物を用いてトランスファーモールド法により封止する方式を用いることができる。
また、本発明における基板平面において、樹脂組成物の樹脂封止面積に対する半導体素子面積の比率は、20%以上であることが好ましい。
本発明は、基板上の実質的に片面のみを封止したいわゆるエリア実装型半導体装置、特に、半導体素子占有面積の比率が大きいエリア実装型半導体装置において、反りが非常に小さく、最適である。特に、樹脂封止面積に対する半導体素子占有面積の比率が20%以上の半導体装置において、反りを低減させる効果を最大限に発揮する。20%未満の半導体装置では、半導体素子とエポキシ樹脂組成物の硬化物との熱膨張係数の差から発生する応力が小さいために、効果を十分に発揮しえない。
なお、本発明で言う樹脂封止面積とは、半導体素子をエポキシ樹脂組成物によって覆って形成した封止部の面積であり、すなわち基板平面において、半導体素子面積及びエポキシ樹脂組成物と配線基板との接触部分の面積の合計である。また、半導体素子占有面積の比率とは、半導体装置の樹脂封止面積と半導休素子面積から、{(半導体素子面積)/(樹脂封止面積)}×100で算出するものである(単位:%)。
本発明の、成形は半導体装置を製造する定法により行うことができ、例えば、トランスファー成形法を用いて行うことができ、このとき成形条件としては165〜185℃、1〜5分の条件を採用することができる。
このように製造される片面樹脂封止型半導体装置は、例えば、図1の断面図に示したような構成を有するものが挙げられる。この図1に示した片面樹脂封止型半導体装置は、封止樹脂1により片面が封止されたものであり、金ワイヤ2、半導体素子3、ダイボンディングペースト4、基板5、回路6、ハンダボール7とから構成された、通常の半導体装置と同様の構成となっている。また、本発明における封止樹脂厚みはa、回路基板厚みはbで表される厚みを指すものである。
以下、実施例と比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に限定されるものではない。
(実施例1〜8、比較例1〜7)
下記の方法により、それぞれ片面樹脂封止型半導体装置を製造した。
ビスマレイミドトリアジン系熱硬化性樹脂とガラス布を基材とする厚さ0.2mmの両面銅張り積層板を用い、両面プリント回路基板を作製した。回路基板の配線(回路銅箔)の上にレジストを塗布、焼き付け後、15×15mmに切り出した。この回路基板の中央部に9×9mm、厚さ0.2mmのシリコンチップを銀粉入りのエポキシ樹脂系導電性接着剤で固着した。シリコンチップは表面にアルミニウムのジグザグ配線が蒸着法で形成され、周辺の電極パッド以外は厚さ10μmのポリイミドの被覆を施したものである。その後、回路基板の配線(回路銅箔)と半導体素子(シリコンチップ)表面の電極パッド間を直径30μmの金線でワイヤボンディングした。
下記の方法により、それぞれ片面樹脂封止型半導体装置を製造した。
ビスマレイミドトリアジン系熱硬化性樹脂とガラス布を基材とする厚さ0.2mmの両面銅張り積層板を用い、両面プリント回路基板を作製した。回路基板の配線(回路銅箔)の上にレジストを塗布、焼き付け後、15×15mmに切り出した。この回路基板の中央部に9×9mm、厚さ0.2mmのシリコンチップを銀粉入りのエポキシ樹脂系導電性接着剤で固着した。シリコンチップは表面にアルミニウムのジグザグ配線が蒸着法で形成され、周辺の電極パッド以外は厚さ10μmのポリイミドの被覆を施したものである。その後、回路基板の配線(回路銅箔)と半導体素子(シリコンチップ)表面の電極パッド間を直径30μmの金線でワイヤボンディングした。
次に、上記半導体装置を、表1〜表4に示した原材料、配合(質量%)にて、各エポキシ樹脂組成物を作成した。これらの素材は約85℃に予熱した二軸ロールで約10分間混練して樹脂組成物とした。半導体装置の樹脂封止にはトランスファープレスを用い、金型温度175℃、成形圧力75kgf/cm2、成形時間90秒の条件で成形を行い、成形品は金型から取り出した後、175℃恒温槽中で5時間の後硬化を行った。回路基板上の封止樹脂面積は225mm2(樹脂封止面積に対する半導体素子面積の比率36%)、樹脂層厚は表1〜表4に示した通りとした。
回路基板の裏面に設けたパッド部にはんだボールを形成した後、半導体装置の常温における反りを測定するとともに、ハンダリフロー時の反りも測定した。また封止用樹脂組成物の硬化物のガラス転移温度(Tg)、熱膨張係数(α1,α2)も測定した。併せて、260℃においてリフロー実装を行い、ハンダ接合部の検査を行った。これらの測定結果、評価結果も表1〜表4に示した。また、これらの評価と共に、計算した本発明の関係式の数値結果を表1〜表4及び図2に示した。
*1 ガラス転移温度、熱膨張係数測定法:3×3×17mmに成形した試験片をTMA/SS150(セイコーインスツルメンツ社製)において、昇温速度 5℃/min、荷重10gにおいて測定した。
*2 常温、リフロー時の反り測定方法:アクロメトリックス社製 サーモレイPS200を用い、30〜260℃の反り量を測定した。このとき、−値は樹脂封止側を凸としての反りを表し、+値は樹脂封止側を凹としての反りを表す。
*3 実装性:樹脂封止後の半導体装置について、はんだ接合部の剥離の有無を調べた。
○:はんだ接合部の剥離なし、×:はんだ接合部の剥離あり
*2 常温、リフロー時の反り測定方法:アクロメトリックス社製 サーモレイPS200を用い、30〜260℃の反り量を測定した。このとき、−値は樹脂封止側を凸としての反りを表し、+値は樹脂封止側を凹としての反りを表す。
*3 実装性:樹脂封止後の半導体装置について、はんだ接合部の剥離の有無を調べた。
○:はんだ接合部の剥離なし、×:はんだ接合部の剥離あり
以上の結果から、数式(1)の関係を満たす場合に、半導体素子の片面に樹脂封止をする半導体装置において、常温からハンダリフロー時における全てのプロセスによる反りが極めて安定しており、実装性、実装後の信頼性に優れていることがわかる。
なお、この実施例及び比較例で用いた式(1)〜(7)の化合物は、次の化学式で表したとおりのエポキシ樹脂又はフェノール樹脂である。
1…封止樹脂、2…金ワイヤ、3…半導体素子、4…ダイボンディングペースト、5…基板、6…回路、7…ハンダボール、a…封止樹脂厚み、b…回路基板厚み
Claims (4)
- 前記樹脂組成物が、(A)エポキシ樹脂と、(B)フェノール樹脂と、(C)硬化促進剤と、(D)無機質充填剤と、を必須成分とするエポキシ樹脂組成物であることを特徴とする請求項1記載の片面樹脂封止型半導体装置。
- 前記基板が、ガラス繊維からなる織布又は不織布に、エポキシ樹脂又はビスマレイミドトリアジン系樹脂を含浸し、硬化させた積層板を用いた回路基板であり、厚みが30〜1000μmであることを特徴とする請求項1又は2記載の片面樹脂封止型半導体装置。
- 前記基板の平面方向における前記樹脂組成物の樹脂封止面積に対する前記半導体素子の面積の比率が、20%以上であることを特徴とする請求項1乃至3のいずれか1項記載の片面樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008047387A JP2009206314A (ja) | 2008-02-28 | 2008-02-28 | 片面樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008047387A JP2009206314A (ja) | 2008-02-28 | 2008-02-28 | 片面樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009206314A true JP2009206314A (ja) | 2009-09-10 |
Family
ID=41148287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008047387A Withdrawn JP2009206314A (ja) | 2008-02-28 | 2008-02-28 | 片面樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009206314A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063888A (ja) * | 2012-09-21 | 2014-04-10 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
-
2008
- 2008-02-28 JP JP2008047387A patent/JP2009206314A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063888A (ja) * | 2012-09-21 | 2014-04-10 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7893542B2 (en) | Connecting structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit board | |
CN101516993B (zh) | 半导体密封用环氧树脂组合物和半导体器件 | |
WO2006059542A1 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP4569137B2 (ja) | 半導体封止用樹脂組成物および半導体装置 | |
JP5228453B2 (ja) | 半導体装置及び封止樹脂組成物 | |
JP2011258603A (ja) | 半導体封止装置および封止用樹脂組成物 | |
JP2006233016A (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP4736506B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP2006152185A (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP2019026715A (ja) | 一括封止用エポキシ樹脂組成物、電子装置およびその製造方法 | |
JP2001002755A (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP2004018790A (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP2009206314A (ja) | 片面樹脂封止型半導体装置 | |
JPH1171444A (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP2001011286A (ja) | 液状エポキシ樹脂組成物及び半導体装置 | |
JPH0855867A (ja) | 樹脂封止型半導体装置 | |
JP4759994B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP2001237508A (ja) | 回路基板の製造方法 | |
JP3915545B2 (ja) | 封止用エポキシ樹脂組成物及び片面封止型半導体装置 | |
JP4491884B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP5055778B2 (ja) | エポキシ樹脂組成物、エポキシ樹脂成形材料及び半導体装置 | |
JP2001146511A (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP4543638B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JPH1160901A (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP4743932B2 (ja) | エポキシ樹脂組成物及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |