CN1988120A - Ic内置基板的制造方法 - Google Patents

Ic内置基板的制造方法 Download PDF

Info

Publication number
CN1988120A
CN1988120A CNA2006101687219A CN200610168721A CN1988120A CN 1988120 A CN1988120 A CN 1988120A CN A2006101687219 A CNA2006101687219 A CN A2006101687219A CN 200610168721 A CN200610168721 A CN 200610168721A CN 1988120 A CN1988120 A CN 1988120A
Authority
CN
China
Prior art keywords
mentioned
hole
chip
built
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101687219A
Other languages
English (en)
Inventor
长瀬健司
川畑贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1988120A publication Critical patent/CN1988120A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种IC内置基板的制造方法，该方法不会对嵌入到树脂层中的半导体IC芯片带来由热和加重(应力)所造成的损伤，还能应对衬垫电极数的增加和细间距化。首先，通过光刻和蚀刻来选择性地去除设于芯基板(11)的两面上的铜箔(12)，从而在芯基板(11)上形成布线和焊盘这样的导电图形(13)。接着，通过将半导体IC芯片(14)面朝上安装于芯基板(11)上的规定区域后，将其嵌入树脂薄片(16)内。然后，通过用保形加工选择性地去除形成于树脂薄片(16)的表面上的铜箔(17)，从而形成用于形成通孔的掩模图形。之后，通过以实施了保形加工的铜箔(17)为掩模的喷砂处理，形成通孔(19)。

Description

IC内置基板的制造方法
技术领域
本发明涉及IC内置基板的制造方法，特别涉及内置有IC的多层基板的通孔形成方法。
背景技术
以往作为印刷布线基板的高密度安装结构，公知有将印刷布线基板做成多层结构，并且在其内部内置半导体IC芯片的结构(参照日本特开2001-237347号公报)。另外，作为使内置于印刷布线基板的半导体IC芯片的衬垫(pad)电极露出的方法，例如有通过激光加工在衬垫电极的正上方形成通孔的方法(参照日本特开平9-321408号公报)和研磨半导体IC芯片的嵌入树脂层的整个面来露出衬垫电极的方法(参照日本特开2001-250902号公报)。
在通过激光加工形成通孔来使衬垫电极露出的方法中(日本特开平9-321408号公报)，具有如下问题。首先，在半导体IC芯片的衬垫电极的正上方形成通孔时，如果与通常的IC内置基板的通孔同样地通过激光加工来形成，则由于对半导体IC芯片直接施加热冲击，所以会具有损伤半导体IC芯片，使成品率恶化的问题。特别是由于半导体IC芯片的衬垫电极以细间距进行排列，所以要求非常高的加工精度，有时无法用激光装置进行应对。进而，由于通孔的数量伴随半导体IC芯片的衬垫电极的数量增加而增加，所以具有激光装置的生产能力发生变动，生产性恶化的问题。
另一方面，在通过研磨嵌入树脂层的整个面来使半导体IC芯片的衬垫电极露出的方法中(日本特开2001-250902号公报)，具有如下问题。首先，由于在对嵌入树脂的整个面进行研磨时对基板施加荷重，所以具有有时会损伤半导体IC芯片，使成品率恶化的问题。另外，研磨量的条件设定范围较窄，将研磨参差控制在最小是非常困难的。而且，在嵌入衬垫电极的高度不同的半导体IC芯片时，无法露出所有的衬垫电极。还有，在使用半加成来进行衬垫电极和布线图形的电连接时，需要在所研磨的树脂面上按顺序进行无电场电镀和电解电镀，但由于所研磨的树脂面与无电场之间的密合强度较低，所以产生可靠性的恶化。
而且，由于内置于基板中的半导体IC芯片与其他电子部件不同，部件单价为高价的较多，所以要求不损伤IC芯片，成品率较好的稳定的制造方法。
发明内容
因此，本发明的目的在于提供一种半导体IC内置基板的制造方法，该半导体IC内置基板的制造方法不会对嵌入到树脂层中的半导体IC芯片带来热和加重(应力)所造成的损伤，还能应对衬垫电极数的增加和细间距化，即使在采用半加成形成导电图形时也能充分确保树脂面和电镀面的密合强度。
本发明的上述目的可通过一种IC内置基板的制造方法来实现，该IC内置基板的制造方法具有：将至少具有衬垫电极的IC芯片嵌入到绝缘层中的第1工序；在上述绝缘层的表面上形成至少具有位于上述IC芯片的上述衬垫电极的正上方的第1开口和位于上述IC芯片的安装区域之外的区域上的第2开口的金属层的第2工序；以及以上述金属层作为掩模用喷砂处理来选择性地去除上述绝缘层，从而形成对应于上述第1开口的第1通孔和对应于上述第2开口的第2通孔的第3工序。
在本发明中，优选上述第3工序包含在使形成于上述IC芯片的安装区域之外的区域上的导电图形露出的位置上形成上述第2通孔的工序。由此，由于可以将上述第2通孔形成为非贯穿型的通孔，导电图形作为挡块发挥作用，所以可以吸收通孔的高低差异所导致的研削量的变动，可以拓宽研削量的条件设定范围。进而，由于铜箔和树脂的密合强度提高，所以可以确保充分的布线强度。其中，上述第2通孔也可以是完全贯穿多层基板整体的贯穿型的通孔。
在本发明中，优选上述第2开口的直径大于上述第1开口的直径。由于通常第2通孔比第1通孔要深，所以通过使第2开口的直径大于第1开口的直径，可以充分确保通孔底部的直径。
在本发明中，优选在上述IC芯片和上述金属层之间设有至少具有位于上述IC芯片的上述衬垫电极的正上方的第3开口的其他金属层，上述第3工序通过以上述金属层和上述其他金属层作为掩模的喷砂处理来形成上述第1通孔。特别是优选上述第3开口的直径小于上述第1开口的直径。由此，可以形成加工精度更高的通孔，可以应对IC芯片进一步的细间距化。
在本发明中，优选上述第3工序包括如下的工序：通过激光加工在上述第2开口的形成位置上形成了第2通孔之后，以上述金属层作为掩模进行喷砂处理。由此，可以同时进行在IC芯片的衬垫电极的正上方形成第1通孔的工序和去除激光加工所形成的通孔内部的胶渣的工序。
在本发明中，上述第1工序也可以包括将其它电子部件，特别是无源元件的芯片部件与上述IC芯片一起嵌入到上述绝缘层中的工序。将其它电子部件与IC芯片一起嵌入时，伴随内置元件的增加，加工孔数也进一步增加，衬垫电极的高度也各种各样，但根据本发明，不会因为加工孔数的增加而使生产效率降低，不会因为研磨时的应力而损伤元件，可以吸收通孔的高低差异所带来的研削量的变动。即，根据本发明，可以应对以往难以处理的伴随内置元件的增加而产生的各种问题。而且，无源元件的芯片部件可以是无源元件单体，可以是阵列，也可以是RLC的复合部件。
根据本发明，在嵌入半导体IC芯片之后进行保形加工，之后使用喷砂处理作为使半导体IC芯片的衬垫电极露出的工序，从而可以高精度地形成通孔形成用的掩模，并且可以解决激光加工带来的各种问题。即，可以防止热带来的电子部件的损伤，还可以防止加工孔的数量增加带来的生产效率的恶化，也能应对半导体IC芯片的细间距性的电极排列。
另外，关于研磨等带来的在绝缘层的整面研削时的问题，可以通过如下内容来解决。即，可以防止加重(应力)所造成的电子部件的损伤，由于金属层作为挡块发挥作用，所以可以吸收通孔的高低差异造成的研削量的变动，可以拓宽研削量的条件设定范围。进而，由于铜箔和树脂的密合强度提高，所以可以确保充分的布线强度。
附图说明
图1表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(准备芯基板11)的大致剖面图。
图2表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(形成导电图形13)的大致剖面图。
图3表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(安装半导体IC芯片14)的大致剖面图。
图4表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(包覆一面带有铜箔的树脂薄片15)的大致剖面图。
图5表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(保形加工)的大致剖面图。
图6表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(喷砂处理)的大致剖面图。
图7表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(形成基底导电层20)的大致剖面图。
图8表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(电镀)的大致剖面图。
图9表示本发明的第1实施方式涉及的IC内置基板的制造方法的一个工序(形成导电图形22)的大致剖面图。
图10表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(准备多层基板25)的大致剖面图。
图11表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(安装半导体IC芯片14B)的大致剖面图。
图12表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(包覆一面带有铜箔的树脂薄片15)的大致剖面图。
图13表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(保形加工)的大致剖面图。
图14表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(喷砂处理)的大致剖面图。
图15表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(形成基底导电层20)的大致剖面图。
图16表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(电镀)的大致剖面图。
图17表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(形成导电图形22)的大致剖面图。
图18表示本发明的第2实施方式涉及的IC内置基板的制造方法的一个工序(激光加工)的大致剖面图。
具体实施方式
下面参照附图详细说明本发明的优选实施方式。
本实施方式的IC内置基板的制造方法可适用于在构成IC内置基板的“芯基板”上安装半导体IC芯片的情况和在形成于芯基板上的“堆积层”上安装半导体IC芯片的情况这两种情况。首先，参照图1至图9详细说明在芯基板上安装半导体IC芯片的第1实施方式。
在本实施方式的IC内置基板的制造中，首先准备芯基板11(图1)。芯基板11发挥确保IC内置基板整体的机械强度的作用，没有特别的限定，但例如可以使用两面带有铜箔的树脂基板。作为树脂基板的材料，优选使用在由环璃布、纺纶、芳纶、液晶聚合物等的树脂织物、氟树脂的多孔质薄片等构成的芯材上，浸渍热固化性树脂和热可塑性树脂等的材料，其厚度优选为20μm-200μm左右。另外，以激光加工条件的平均化为目的，也可以使用LCP、PPS、PES、PEEK、PI等的没有芯材的薄片材料。另一方面，铜箔12的厚度优选为1μm-18μm左右。铜箔12如果使用用于印刷布线基板的电解铜箔(用电镀辊把铜溶解离子化于硫酸铜水溶液中的产物进行连续电镀而铜箔化的产物)或者压延铜箔，则可以使其厚度偏差变得极小。另外，根据需要，还可以用SUEP(表面均匀刻蚀工艺)等手法来调整铜箔12的厚度。
接着，通过光刻和蚀刻来选择性地去除设于芯基板11的两面上的铜箔12，从而在芯基板11上形成布线和焊盘(land)这样的导电图形13(图2)。此时，通过完全地去除位于芯基板11上的规定区域的铜箔12，可以确保后述的半导体IC芯片的安装区域。
接着，在芯基板11上的规定区域使半导体IC芯片14面朝上地安装(图3)。此时，优选用粘合剂等在芯基板11上暂时固定。
接下来，在安装有半导体IC芯片14的芯基板11的两面上包覆一面带有铜箔的树脂薄片15(图4)。本实施方式的一面带有铜箔的树脂薄片15是在由B阶环氧树脂等构成的热固化性树脂薄片16的一个面上贴附了铜箔17的结构。准备两张这种一面带有铜箔的树脂薄片15，将其树脂面分别包覆在芯基板11的两面上后，如果进行热压，则一面带有铜箔的树脂薄片15与芯基板11成为一体。由此，半导体IC芯片14成为嵌入到基板内的状态，热固化性树脂薄片16和铜箔17分别成为堆积层的绝缘层和导电层。
接下来，通过用保形加工来选择性地去除形成在堆积层表面的铜箔17，从而形成用于形成通孔的掩模图形(图5)。保形加工是利用光刻和蚀刻进行的加工，通过蚀刻在预先赋予在作为被加工体的热固化性树脂薄片16上的铜箔17上形成图形，从而可以实现更高精度的细微加工。另外，虽然没有特别限定，但优选将开口图形的直径设为30-200μm左右，优选根据通孔的深度将开口图形的直径也加大。
这样，在半导体IC芯片14的衬垫电极14p的正上方形成开口图形18a，在形成于芯基板的表面的导电图形13的正上方形成开口图形18b，在未形成导电图形13的规定区域上形成开口图形18c。
下面，通过以被实施了保形加工的铜箔17作为掩模的喷砂处理来形成通孔19(图6)。在喷砂处理中，通过投射非金属粒或金属粒来研削被加工体，也可以通过在开口图形18a至18c的正下方设置导电图形(衬垫电极或焊盘)13来分别制作深度不同的通孔。即，由于在通孔19a的形成中衬垫电极14p作为挡块来发挥作用，所以不会使半导体IC芯片14受到损伤，另外由于在通孔19b的形成中内层的导电图形(焊盘)13作为挡块来发挥作用，所以通孔不会形成得更深。也就是说，通孔19a、19b成为非贯穿孔，各个导电层构成通孔的底部。另一方面，在开口图形18c的正下方由于不存在作为挡块的导电层，所以通孔19c形成为贯穿孔。
这样，在开口图形18a的形成位置上形成通孔19a，在开口图形18b的形成位置上形成通孔19b，在开口图形18c的形成位置上形成通孔19c。即，与半导体IC芯片14的衬垫电极14p的正上方的通孔19a同时形成的其他通孔可以是只贯穿堆积层的通孔19b，也可以是完全贯穿多层基板的上下的通孔19c。
接下来，在包含通孔19a至19c的内壁面的露出面的大致整个面上形成基底导电层20(图7)。作为基底导电层20的形成方法，优选使用无电场电镀法，但也可以使用溅射法、蒸镀法等。基底导电层20作为之后进行的电解电镀的基底来发挥作用，所以其厚度最好非常薄，例如从数十nm到数μm的范围内适当选择即可。
接着，通过电解电镀法使基底导电层20成长(图8)。由此，成为在通孔19a至19c的内壁面上形成了导电层21(包含基底导电层20)的状态。而且，在本实施方式中没有用导电层21完全填充通孔19a至19c的内部，但如果选择适当的电镀液，就能用导电层21完全填充通孔19a至19c的内部。
接着，通过用光刻和蚀刻来选择性地去除导电层21，从而在表层(外层)形成布线和焊盘这些导电图形22(图9)。根据上述，对于芯基板10的一系列加工完毕，完成了形成有与半导体IC芯片14上的衬垫电极14p连接的第1通孔电极23a、与内层的布线图形(焊盘)连接的第2通孔电极23b和贯穿基板整体的第3通孔电极23c的IC内置基板。
如上所述，根据本发明，在嵌入半导体IC芯片之后进行保形加工，之后使用喷砂处理同时形成与半导体IC芯片的衬垫电极连接的通孔和连接各层的导电图形的通常的通孔，所以不会使半导体IC芯片因为激光加工时的热和研磨时的过重而受到损伤，另外还能应对加工孔数的增加和衬垫电极的细间距化。另外，由于导电图形作为挡块来发挥作用，所以可以吸收通孔的高低差异带来的研削量的变动，可以拓宽抛削量的条件设定范围。进而，由于铜箔和树脂的密合强度提高，所以可以确保足够的布线强度。
下面，参照图10至图16详细说明在堆积层上安装半导体IC芯片的第2实施方式。另外，对上述实施方式大致相同的结构要素赋予相同的符号并省略其说明。
在本实施方式的IC内置基板的制造方法中，首先准备多层基板25(图10)。本实施方式的多层基板25具有芯基板11、分别形成在芯基板11的两面上的绝缘层(堆积层)16A、安装在芯基板11上且嵌入到绝缘层16A内的半导体IC芯片14A、形成于芯基板11的表面的内层的导电图形13、形成于绝缘层16A的表面的表层的导电图形22和用于对表层的导电图形22和内层的导电图形13进行电连接的层间连接单元、即通孔电极23b。位于半导体IC芯片14A的衬垫电极14p的正上方的导电图形22具有开口18x。这种多层基板25优选用参照图1至图9说明的方法进行制作，但也可以用其他方法来制作。
接下来，在多层基板25上的规定区域使半导体IC芯片14B面朝上进行安装(图11)。而且，包含安装半导体IC芯片14B的情况在内，实际上使多层基板25的加工面朝上侧来进行作业。此时，优选半导体IC芯片14B用粘合剂等暂时固定在芯基板11上。
接下来，在多层基板25的两面上包覆一面带有铜箔的树脂薄片15B(图12)。本实施方式的一面带有铜箔的树脂薄片15B也是在由B阶环氧树脂等构成的热固化性树脂薄片16B的一个面上贴附了铜箔17B的结构。准备两张这种一面带有铜箔的树脂薄片15B，将其树脂面分别包覆在多层基板25的两面上后，如果进行热压，则一面带有铜箔的树脂薄片15B与多层基板25成为一体。由此，半导体IC芯片14B成为嵌入基板内的状态，热固化性树脂薄片16B和铜箔17B分别成为堆积层的绝缘层和导电层。
接下来，通过用保形加工来选择性地去除形成在堆积层表面的铜箔17B，从而形成用于形成通孔的掩模图形(图13)。保形加工是利用光刻和蚀刻进行的加工，通过蚀刻在预先赋予在作为被加工体的热固化性树脂薄片16B上的铜箔17B上形成图形，从而可以实现更高精度的细微加工。另外，虽然没有特别限定，但优选将开口图形的直径设为30-200μm左右，优选根据通孔的深度将开口图形的直径也加大。
这样，在半导体IC芯片14A的衬垫电极14p的正上方形成开口图形18d，在半导体IC芯片14B的衬垫电极14p的正上方形成开口图形18e，在形成于芯基板的表面的导电图形13的正上方形成开口图形18f、18g、18h和18i，在未形成导电图形13的规定区域上形成开口图形18j。此处，位于开口图形18d的正下方的开口图形18x的直径优选小于开口图形18d的直径。由此，可以形成加工精度更高的通孔，可以应对IC芯片进一步的细间距化。
下面，通过以被实施了保形加工的铜箔17B作为掩模的喷砂处理来形成通孔19d至19j(图14)。在喷砂处理中，通过投射非金属粒或金属粒来研削非加工体，也可以通过在开口图形18d至18j的正下方设置导电图形(衬垫电极或焊盘)13来分别制作深度不同的通孔。即，由于在通孔19d、19e的形成中衬垫电极14p作为挡块发挥作用，所以不会使半导体IC芯片14A、14B受到损伤，另外由于在通孔19f、19g、19h和19i的形成中内层的导电图形(焊盘)13作为制动器来发挥作用，所以通孔不会形成得更深。也就是说，通孔19a至19i成为非贯穿孔，各个导电层构成通孔的底部。另一方面，在开口图形18j的正下方由于不存在作为挡块的导电层，所以通孔19j形成为贯穿孔。进而，关于通孔19d，由于具有开口图形18x的导电图形22也成为掩模，所以可以形成加工精度更高的通孔，可以应对半导体IC芯片上的衬垫电极的进一步的细间距化。
这样，在开口图形18d、18e的形成位置上形成通孔19d、19e，在开口图形18f 18g、18h、18i的形成位置上形成非贯穿型的通孔19f、19g、19h、19i，在开口图形18j的形成位置上形成贯穿型的通孔19j。即，与半导体IC芯片14A、14B的衬垫电极14p的正上方的通孔19d、19e同时形成的其他通孔可以是只贯穿表层的堆积层的通孔19f，可以是不只贯穿表层、还贯穿到内层的堆积层的通孔19g、19i，也可以是不只贯穿堆积层、还贯穿到芯基板的通孔19h，还可以是完全贯穿多层基板的上下的通孔19j。
接下来，在包含通孔19d至19j的内壁面的露出面的大致整个面上形成基底导电层20(图15)。作为基底导电层20的形成方法，优选使用无电解电镀法，但也可以使用溅射法、蒸镀法等。基底导电层20作为之后进行的电解电镀的基底发挥作用，所以其厚度最好非常薄，例如从数百埃到3.0μm的范围内适当选择即可。
接着，通过电解电镀法使基底导电层20成长(图16)。由此，成为在通孔19d至19j的内壁面上形成了导电层21(包含基底导电层20)的状态。而且，在本实施方式中用导电层21没有完全填充通孔的内部，但也能用导电层21完全充填通孔19d至19j的内部。
接着，通过用光刻和蚀刻来选择性地去除导电层21，从而在表层(外层)形成布线和焊盘这些导电图形22(图17)。根据上述，对于芯基板10的一系列加工完毕，完成了形成有与半导体IC芯片14A和14B上的衬垫电极14p连接的第1通孔电极23a、与内层的布线图形(焊盘)连接的第2通孔电极23b和贯穿基板整体的第3通孔电极23c的IC内置基板、
如上所述，根据本实施方式，在嵌入半导体IC芯片之后进行保形加工，之后使用喷砂处理同时形成与半导体IC芯片的衬垫电极连接的通孔和连接各层的导电图形的通常的通孔，所以不会使半导体IC芯片因为激光加工时的热和研磨时的过重而受到损伤，另外还能应对加工孔数的增加和衬垫电极的细间距化。另外，由于导电图形作为挡块来发挥作用，所以可以吸收通孔的高低差异带来的研削量的变动，可以拓宽研削量的条件设定范围。进而，由于铜箔和树脂的密合强度提高，所以可以确保足够的布线强度。
下面详细说明本发明的第3实施方式。
在本实施方式的IC内置基板的制造中，与上述的第1实施方式同样地，首先准备芯基板11(图1)，通过光刻和蚀刻来选择性地去除设于芯基板11的两面上的铜箔12，从而在芯基板11上形成布线和焊盘这样的导电图形13(图2)。接着，在芯基板11上的规定区域上面朝上安装了半导体IC芯片14(图3)，之后在安装了半导体IC芯片14的芯基板11的两面上包覆一面带有铜箔的树脂薄片15(图4)。然后，通过保形加工来选择性地去除形成于堆积层表面的铜箔17，从而形成用于形成通孔的掩模图形(图5)。这样，在半导体IC芯片14的衬垫电极14p的正上方形成开口图形18a，在形成于芯基板的表面的导电图形13的正上方形成开口图形18b，在未形成导电图形13的规定区域上形成开口图形18c。
接着，通过激光加工，在开口图形18b、18c的形成位置上分别形成通孔19b、19c(图18)。此时，通过在开口图形18a至18c的正下方设置导电图形(衬垫电极或焊盘)13可以分别制作深度不同的通孔。即，由于在通孔19b的形成中内层的导电图形(焊盘)作为挡块来发挥作用，所以激光束不会贯穿芯基板11，导电图形13构成通孔的底部。另一方面，由于在开口图形18c的正下方不存在作为挡块的导电层，所以激光束贯穿芯基板11，通孔19c成为贯穿孔。
接着，通过喷砂处理以进行了保形加工的铜箔17作为掩模形成通孔19a。在喷砂处理中，通过投射非金属粒或金属粒的研削材料来研削非加工体，但由于在通孔19a的形成中衬垫电极14p作为挡块来发挥作用，所以通孔不会形成得更深，半导体IC芯片14不会受到损伤。与此同时，由于去除(去胶渣)激光加工所形成的通孔19b、19c的胶渣，所以通过该喷砂处理，可以可靠地去除极小通孔内的异物，可以在之后的电镀处理中，在通孔的内壁面上形成电镀不会剥落的高品质的导电层(通孔电极)。
由于之后的工序与第1实施方式的工序相同(图7至图9)，所以此处省略说明。通过上述，对于芯基板的一系列加工完毕，完成了形成有与半导体IC芯片14上的衬垫电极14p连接的第1通孔电极23a、与内层的布线图形(焊盘)连接的第2通孔电极23b和贯穿基板整体的第3通孔电极23c的IC内置基板。
如上所述，根据本实施方式，在嵌入半导体IC芯片之后进行保形加工，使用激光加工形成连接各层的导电图形的通常的通孔，之后通过喷砂处理形成与半导体IC芯片的衬垫电极连接的通孔，所以可以在形成与半导体IC芯片的衬垫电极连接的通孔的同时，进行连接各层的导电图形的通常的通孔内部的去胶渣处理。另外，由于通过喷砂处理形成与半导体IC芯片的衬垫电极连接的通孔，所以不会使半导体IC芯片因为激光加工时的热和研磨时的过重而受到损伤，另外还能应对加工孔数的增加和衬垫电极的细间距化。并且，由于导电图形作为挡块来发挥作用，所以可以吸收通孔的高低差异带来的研削量的变动，可以拓宽研削量的条件设定范围。进而，由于铜箔和树脂的密合强度提高，所以可以确保足够的布线强度。
本发明不限于上述实施方式，可以在不脱离本发明的主旨的范围内进行各种变更，当然这些变更也属于本发明的范围。
例如在上述实施方式中，使用两面带有铜箔的树脂基板作为芯基板，使用一面带有铜箔的树脂薄片作为堆积层，但本发明不限于铜箔，也可以用其他金属层。
而且，在上述实施方式中，说明了将半导体IC芯片内置于多层基板内的情况，但本发明中内置元件不限于半导体IC芯片，也可以内置各种电子部件(L、C、R单个的芯片部件、L、C、R的阵列、使用陶瓷多层基板的LCR复合芯片部件等)。此时，伴随内置元件的增加衬垫电极的数量也增加，衬垫电极的高度也各不相同，但根据本发明，不会由于加工孔数的增加而降低生产效率，也不会由于研磨时的应力导致元件损伤，可以吸收通孔的高低差异带来的研削量的变动。即，根据本发明，可以消除以往难以应对的伴随内置元件的增加所出现的各种问题。

Claims (9)

1.一种IC内置基板的制造方法，其特征在于，该IC内置基板的制造方法具有：
至少将具有衬垫电极的IC芯片嵌入到绝缘层中的第1工序；
在上述绝缘层的表面上形成至少具有位于上述IC芯片的上述衬垫电极的正上方的第1开口和位于上述IC芯片的安装区域之外的区域上的第2开口的金属层的第2工序；以及
以上述金属层作为掩模用喷砂处理来选择性地去除上述绝缘层，从而形成对应于上述第1开口的第1通孔和对应于上述第2开口的第2通孔的第3工序。
2.根据权利要求1所述的IC内置基板的制造方法，其特征在于，上述第3工序包含在使形成于上述IC芯片的安装区域之外的区域上的导电图形露出的位置上形成上述第2通孔的工序。
3.根据权利要求1所述的IC内置基板的制造方法，其特征在于，上述第2通孔包含完全贯穿多层基板整体的贯穿型通孔。
4.根据权利要求1所述的IC内置基板的制造方法，其特征在于，上述第2开口的直径大于上述第1开口的直径。
5.根据权利要求1至4中的任一项所述的IC内置基板的制造方法，其特征在于，在上述IC芯片和上述金属层之间设有至少具有位于上述IC芯片的上述衬垫电极的正上方的第3开口的其他金属层，上述第3工序通过以上述金属层和上述其他金属层作为掩模的喷砂处理来形成上述第1通孔。
6.根据权利要求5所述的IC内置基板的制造方法，其特征在于，上述第3开口的直径小于上述第1开口的直径。
7.根据权利要求1所述的IC内置基板的制造方法，其特征在于，上述第3工序包括如下的工序：通过激光加工在上述第2开口的形成位置上形成了第2通孔之后，以上述金属层作为掩模进行喷砂处理。
8.根据权利要求1至7中的任一项所述的IC内置基板的制造方法，其特征在于，上述第1工序包括将电子部件与上述IC芯片一起嵌入到上述绝缘层中的工序。
9.根据权利要求8所述的IC内置基板的制造方法，其特征在于，上述电子部件是无源元件的芯片部件。
CNA2006101687219A 2005-12-19 2006-12-19 Ic内置基板的制造方法 Pending CN1988120A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005364458A JP4826248B2 (ja) 2005-12-19 2005-12-19 Ｉｃ内蔵基板の製造方法
JP2005364458 2005-12-19

Publications (1)

Publication Number Publication Date
CN1988120A true CN1988120A (zh) 2007-06-27

Family

ID=38174164

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101687219A Pending CN1988120A (zh) 2005-12-19 2006-12-19 Ic内置基板的制造方法

Country Status (4)

Country Link
US (1) US7761982B2 (zh)
JP (1) JP4826248B2 (zh)
KR (1) KR101346913B1 (zh)
CN (1) CN1988120A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459105B (zh) * 2007-12-13 2010-09-08 上海百嘉电子有限公司 薄膜线路或薄膜开关的制造方法
CN101822132B (zh) * 2007-10-16 2012-12-26 住友电木株式会社 搭载半导体元件的基板
CN102036498B (zh) * 2009-09-29 2013-02-13 欣兴电子股份有限公司 内埋式组件基板结构及其制作方法
CN103094133A (zh) * 2008-06-12 2013-05-08 住友电木株式会社 搭载半导体元件的基板
CN104955276A (zh) * 2014-03-24 2015-09-30 深南电路有限公司 电路板台阶孔的加工方法和具有台阶孔的电路板
TWI726658B (zh) * 2020-03-02 2021-05-01 南亞科技股份有限公司 半導體結構及其製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
CN101795859A (zh) * 2007-11-13 2010-08-04 三星精密化学株式会社 具有均匀介电常数的预浸料、以及使用该预浸料的覆金属层压板和印制线路板
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP4888736B2 (ja) 2008-08-29 2012-02-29 Ｔｄｋ株式会社 配線基板の製造方法
JP5488783B2 (ja) * 2009-01-30 2014-05-14 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP6221221B2 (ja) * 2012-03-27 2017-11-01 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP2014027163A (ja) * 2012-07-27 2014-02-06 Kyocer Slc Technologies Corp 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
CN104938040B (zh) * 2013-01-18 2017-10-24 名幸电子有限公司 内置有零件的基板及其制造方法
US9793218B2 (en) 2013-05-14 2017-10-17 Meiko Electronics Co., Ltd. Method for manufacturing device embedded substrate, and device embedded substrate
JP6462480B2 (ja) * 2015-04-28 2019-01-30 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6752553B2 (ja) * 2015-04-28 2020-09-09 新光電気工業株式会社 配線基板
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
KR102450597B1 (ko) * 2017-09-29 2022-10-07 삼성전기주식회사 코일 부품 및 그의 제조방법
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
JP7333210B2 (ja) * 2019-06-20 2023-08-24 日本シイエムケイ株式会社 プリント配線板の製造方法
KR20220168289A (ko) 2021-06-16 2022-12-23 삼성전기주식회사 인쇄회로기판
KR20230101135A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP2002237679A (ja) * 1997-02-03 2002-08-23 Ibiden Co Ltd プリント配線板及びその製造方法
CN1198652A (zh) 1997-05-06 1998-11-11 华通电脑股份有限公司 喷沙形成盲孔的多层电路板制法
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP2001094260A (ja) * 1999-09-24 2001-04-06 Toshiba Chem Corp 多層プリント配線板の製造方法
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2001237347A (ja) 2000-02-25 2001-08-31 Sharp Corp ベアチップ実装基板およびそれを用いた実装方法
JP2001250902A (ja) 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
JP2002043753A (ja) * 2000-07-28 2002-02-08 Toshiba Chem Corp 多層プリント配線板の製造方法
JP4012375B2 (ja) * 2001-05-31 2007-11-21 株式会社ルネサステクノロジ 配線基板およびその製造方法
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP4441325B2 (ja) * 2004-05-18 2010-03-31 新光電気工業株式会社 多層配線の形成方法および多層配線基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101822132B (zh) * 2007-10-16 2012-12-26 住友电木株式会社 搭载半导体元件的基板
CN101459105B (zh) * 2007-12-13 2010-09-08 上海百嘉电子有限公司 薄膜线路或薄膜开关的制造方法
CN103094133A (zh) * 2008-06-12 2013-05-08 住友电木株式会社 搭载半导体元件的基板
CN103094133B (zh) * 2008-06-12 2015-10-28 住友电木株式会社 搭载半导体元件的基板
CN102036498B (zh) * 2009-09-29 2013-02-13 欣兴电子股份有限公司 内埋式组件基板结构及其制作方法
CN104955276A (zh) * 2014-03-24 2015-09-30 深南电路有限公司 电路板台阶孔的加工方法和具有台阶孔的电路板
TWI726658B (zh) * 2020-03-02 2021-05-01 南亞科技股份有限公司 半導體結構及其製造方法
US11289370B2 (en) 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via

Also Published As

Publication number Publication date
US7761982B2 (en) 2010-07-27
US20070141759A1 (en) 2007-06-21
KR20070065241A (ko) 2007-06-22
JP2007173276A (ja) 2007-07-05
KR101346913B1 (ko) 2014-01-02
JP4826248B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
CN1988120A (zh) Ic内置基板的制造方法
TWI579978B (zh) 多層電子支撐結構及其製造方法
US8609997B2 (en) Multilayer wiring substrate
US9220167B2 (en) Wiring substrate, semiconductor device, and method of manufacturing wiring substrate
CN100383965C (zh) 半导体器件及其制造方法
US20130098670A1 (en) Wiring substrate and manufacturing method of the same
US9681546B2 (en) Wiring substrate and semiconductor device
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US9839132B2 (en) Component-embedded substrate
US20140175047A1 (en) Method of manufacturing a printed circuit board
JP2006261246A (ja) 配線基板および配線基板の製造方法
JP2006237619A (ja) 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
EP2820927B1 (en) The printed circuit board and the method for manufacturing the same
US20080257584A1 (en) Multilayer wiring board
JP2021009938A (ja) 配線基板、接合型配線基板及び配線基板の製造方法
US20130221505A1 (en) Printed wiring board
JP2014045071A (ja) プリント配線板及びその製造方法
CN101185381A (zh) 陶瓷间隔变换器中的探针焊盘结构
JP7187821B2 (ja) プリント配線板およびその製造方法
JP2000022331A (ja) ビルドアップ多層基板の配線パターン形成方法
US20230290712A1 (en) Interconnection substrate and method of manufacturing such a substrate
US20230147650A1 (en) Method of manufacturing multi-layer circuit board including extreme fine via and multi-layer circuit board manufactured by the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070627