KR20230101135A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20230101135A
KR20230101135A KR1020210190972A KR20210190972A KR20230101135A KR 20230101135 A KR20230101135 A KR 20230101135A KR 1020210190972 A KR1020210190972 A KR 1020210190972A KR 20210190972 A KR20210190972 A KR 20210190972A KR 20230101135 A KR20230101135 A KR 20230101135A
Authority
KR
South Korea
Prior art keywords
vias
circuit board
printed circuit
pad
holes
Prior art date
Application number
KR1020210190972A
Other languages
English (en)
Inventor
송수민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210190972A priority Critical patent/KR20230101135A/ko
Priority to US17/851,570 priority patent/US20230209710A1/en
Priority to CN202211152344.5A priority patent/CN116419483A/zh
Publication of KR20230101135A publication Critical patent/KR20230101135A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 절연부재; 상기 절연부재 내에 배치되는 어느 하나의 제1패드; 상기 절연부재 내의 상기 제1패드의 하측에 각각 배치되며, 상기 제1패드와 각각 연결되는 복수의 제1비아; 및 상기 절연부재 내의 상기 제1패드의 상측에 배치되며, 상기 제1패드와 연결되는 어느 하나의 제2비아; 를 포함하는, 인쇄회로기판 및 그 제조방법에 관한 것이다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD OF THE SAME}
본 개시는 인쇄회로기판 및 그 제조방법에 관한 것이다.
다층 인쇄회로기판의 경우, 서로 다른 층에 배치되는 배선층의 전기적인 연결을 위하여 비아를 형성하고 있다. 일반적으로 비아는 마스크를 갖는 레이저 장비를 이용하여 절연재에 비아홀을 가공한 후 도금 공정으로 비아홀을 채워 형성하고 있다. 보다 다층으로 가능 경우, 각 층마다 이러한 비아홀 가공과 도금 공정을 반복해야 하는 번거로움이 있으며, 이 경우 얼라인먼트의 문제가 발생할 수 있다.
본 개시의 여러 목적 중 하나는 비아 형성을 위한 공정 단축이 가능한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 비아의 얼라인먼트 개선이 가능한 인쇄회로기판 및 그제조방법을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 비아에 대한 생산성 향상이 가능한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 비아 신뢰성 확보가 가능한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 서로 다른 층에 배치되는 복수의 제1비아 및 어느 하나의 제2비아를 형성할 때, 복수의 제1비아홀 및 어느 하나의 제2비아홀을, 그 사이에 배치되며 복수의 관통홀이 형성된 비아 패드를 마스크로 이용하여, 한 번의 레이저 가공으로 동시에 형성하는 것이다.
예를 들면, 일례에 따른 인쇄회로기판은 절연부재; 상기 절연부재 내에 배치되는 어느 하나의 제1패드; 상기 절연부재 내의 상기 제1패드의 하측에 각각 배치되며, 상기 제1패드와 각각 연결되는 복수의 제1비아; 및 상기 절연부재 내의 상기 제1패드의 상측에 배치되며, 상기 제1패드와 연결되는 어느 하나의 제2비아; 를 포함하는 것일 수 있다.
예를 들면, 일례에 따른 인쇄회로기판의 제조방법은 제1절연층을 형성하는 단계; 상기 제1절연층 상에 복수의 관통홀이 형성된 제1패드를 형성하는 단계; 상기 제1절연층 상에 상기 제1패드를 커버하는 제2절연층을 형성하는 단계; 상기 제1 및 제2절연층에 각각 상기 관통홀과 각각 연결되는 복수의 제1비아홀 및 상기 복수의 관통홀을 노출시키는 제2비아홀을 형성하는 단계; 및 상기 복수의 제1비아홀, 상기 복수의 관통홀 및 상기 제2비아홀을 도금으로 채워 복수의 제1비아 및 제2비아를 형성하는 단계; 를 포함하며, 상기 복수의 제1비아홀 및 상기 제2비아홀을 형성하는 단계에서, 상기 제1패드는 상기 복수의 제1비아홀을 형성하기 위한 레이저 가공의 마스크로 이용되는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 비아 형성을 위한 공정 단축이 가능한 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 비아의 얼라인먼트 개선이 가능한 인쇄회로기판 및 그제조방법을 제공할 수 있다..
본 개시의 여러 효과 중 다른 일 효과로서 비아에 대한 생산성 향상이 가능한 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 비아 신뢰성 확보가 가능한 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 투과 사시도다.
도 4는 도 3의 인쇄회로기판의 개략적인 Ⅰ-Ⅰ' 절단 단면도다.
도 5는 도 4의 인쇄회로기판의 개략적인 Ⅱ-Ⅱ' 절단 평면도다.
도 6은 도 4의 인쇄회로기판의 개략적인 Ⅲ-Ⅲ' 절단 평면도다.
도 7a 내지 도 7e는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정 단면도 들이다.
도 8은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 칩 관련부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 부품 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 부품 패키지(1121)는 능동부품 및/또는 수동부품을 포함하는 전자부품이 표면실장 배치된 인쇄회로기판 형태일 수 있다. 또는, 부품 패키지(1121)는 능동부품 및/또는 수동부품이 내장된 인쇄회로기판 형태일 수도 있다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 투과 사시도다.
도 4는 도 3의 인쇄회로기판의 개략적인 Ⅰ-Ⅰ' 절단 단면도다.
도 5는 도 4의 인쇄회로기판의 개략적인 Ⅱ-Ⅱ' 절단 평면도다.
도 6은 도 4의 인쇄회로기판의 개략적인 Ⅲ-Ⅲ' 절단 평면도다.
한편, 도 3에서는 후술하는 복수의 제1비아(131V)와 후술하는 어느 하나의 제2비아(132V)의 보다 명확한 도시를 위하여, 후술하는 어느 하나의 제1패드(122P)와 후술하는 어느 하나의 제3패드(123P)는 생략하였다.
한편, 도 5 및 도 6은 도 3을 기초로 도 4의 각각의 층에서의 절단 평면도를 개략적으로 나타낸 것이다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100)은 절연부재(110), 절연부재(110) 내에 배치되는 어느 하나의 제1패드(122P), 절연부재(110) 내의 제1패드(122P)의 하측에 각각 배치되며 제1패드(122P)와 각각 연결되는 복수의 제1비아(131V), 및 절연부재(110) 내의 제1패드(122P)의 상측에 배치되며 제2패드(122P)와 연결되는 어느 하나의 제2비아(132V)를 포함한다.
복수의 제1비아(131V) 각각은 평면 상에서 제2비아(132V)와 중첩될 수 있다. 또한, 복수의 제1비아(131V) 각각은 제2비아(132V)보다 직경이 더 작을 수 있다. 예컨대, 제1패드(122P)의 상측 및 하측에 각각 큰 면적의 어느 하나의 제2비아(132V) 및 작은 면적의 복수의 제1비아(131V)가 서로 연결되도록 배치될 수 있다. 여기서, 직경은 각각의 비아를 탑-뷰에서 바라 보았을 때의 가장 큰 사이즈의 직경을 의미할 수 있으며, 주사현미경 등을 이용하여 측정할 수 있다.
제1패드(122P)는 복수의 관통홀(h)을 가질 수 있으며, 복수의 관통홀(h)은 각각 복수의 제1비아(131V)로 채워질 수 있다. 복수의 관통홀(h) 각각의 벽면은 복수의 제1비아(131V) 각각과 제1패드(122P) 사이의 경계를 제공할 수 있다. 예컨대, 복수의 제1비아(131V)는 각각 제1패드(122P)를 관통하여 제2비아(132V)와 연결될 수 있다. 이때, 복수의 제1비아(131V)는 각각 제2비아(132V)와 경계 없이 일체화될 수 있다. 예컨대, 이들은 동일한 도금 공정을 통하여 함께 형성될 수 있다.
이와 같이, 일례에 따른 인쇄회로기판(100)은 각 층마다 레이저 드릴을 가공하여 비아홀을 형성하는 종래의 비아 공정과 다르게, 복수의 관통홀(h)을 갖는 제1패드(122P)를 중간 레이저 마스크로 이용하여, 복수의 제1비아(131V)를 형성하기 위한 복수의 비아홀과 제2비아(132V)를 형성하기 위한 제2비아홀을 한 번의 레이저 가공 등으로 함께 형성할 수 있다. 따라서, 공정 단축이 가능하며, 비아의 얼라인먼트 개선이 가능하다. 또한, 비아에 대한 생산성 향상도 가능하다. 더불어, 미세 비아인 제1비아(131V)를 복수 개로 형성하는바, 비아 신뢰성 확보가 가능하다. 예컨대, 복수의 제1비아(131V) 중 어느 하나가 깨지거나 기능이 소실하는 등 문제가 발생하여도, 다른 하나가 보완해줄 수 있는바, 안정성 등을 확보할 수 있다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100)은 절연부재(110) 내의 복수의 제1비아(131V) 각각의 하측에 배치되어 복수의 제1비아(131V)와 각각 연결되는 복수의 제2패드(121P), 절연부재(110) 내에서 복수의 제2패드(121P)와 실질적으로 동일한 레벨에 배치되어 복수의 제2패드(121P) 사이를 지나가는 하나 이상의 제1라인(121L), 및/또는 절연부재(110) 내에서 복수의 제2패드(121P)와 실질적으로 동일한 레벨에 배치되어 복수의 제2패드(121P) 중 적어도 하나와 연결되는 적어도 하나의 제2라인(121L')을 더 포함할 수 있다.
복수의 제2패드(121P) 각각의 평면 상에서의 면적은 제1패드(122P)보다 작을 수 있다. 예컨대, 복수의 제2패드(121P) 각각은 복수의 제1비아(131V)를 형성하기 위한 복수의 비아홀의 스타퍼로 이용될 수 있으며, 또한 복수의 제1비아(131V)와 함께 이들 사이를 지나가는 하나 이상의 제1라인(121L)의 노이즈 제거 또는 상쇄를 위한 구성으로 이용될 수도 있다. 하나 이상의 제1라인(121L)은 각각 미세 트레이스 패턴일 수 있다. 하나 이상의 제1라인(121L)은 바람직하게는 복수 개일 수 있다. 복수의 제1비아(131V) 중 두 개씩 한 쌍으로 동일한 기능을 가질 수 있으며, 평면 상에서 한 쌍의 복수의 제1비아(131V) 및 이와 연결된 한 쌍의 복수의 제2패드(121P) 사이로 하나 이상의 제1라인(121L) 중 어느 두 개가 한 쌍으로 지나갈 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 하나 이상의 제1라인(121L) 중 하나만 지나갈 수도 있다.
이와 같이, 일례에 따른 인쇄회로기판(100)은 평면 상에서 그라운드 및/또는 더미 패턴을 포함할 수 있는 복수의 제1비아(131V) 및 복수의 제2패드(121P) 사이로 신호 전송용으로 이용될 수 있는 제1라인(121L)이 지나갈 수 있으며, 또한 지나가는 지점에서 제1라인(121L)의 상부가 그라운드 및/또는 더미 패턴을 포함할 수 있는 제2비아(132V) 및 제1패드(122)로 커버될 수 있는바, 결과적으로는 노이즈 제거 및/또는 상쇄 효과가 매우 우수할 수 있다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100)은 절연부재(110) 상의 제2비아(132V)의 상측에 배치되거나, 또는 절연부재(110) 내의 제2비아(132V)의 상측에 배치되어, 제2비아(132V)와 연결되는 제3패드(123P)를 더 포함할 수 있다.
제3패드(123P)는 제2비아(132V)의 랜드 부분일 수 있으며, 따라서 제2비아(132V)와 경계 없이 일체화될 수 있다. 제3패드(123P)는 절연부재(110) 상에 배치될 수 있으나, 필요에 따라서는 절연부재(110) 내에 배치될 수도 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100)의 구성요소에 대하여 보다 자세히 설명한다.
절연부재(110)는 복수의 절연층(111, 112)을 포함할 수 있다. 예를 들면, 제1절연층(111) 및 제1절연층(111) 상에 배치되는 제2절연층(112)을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 더 많은 수의 절연층을 포함할 수도 있다. 제1 및 제2절연층(111, 112)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, and/or Glass Fabric)를 포함하는 재료를 포함할 수 있다. 절연재료는 감광성 재료 및/또는 비 감광성 재료일 수 있다. 예를 들면, 절연재료로는 SR(Solder Resist), ABF(Ajinomoto Build-up Film), PPG(Prepreg), RCC(Resin Coated Copper), CCL(Copper Clad Laminate) 등이 이용될 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 다른 기타 고분자 소재가 이용될 수 있다.
제1 내지 제3패드(122P, 121P, 123P)는 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 내지 제3패드(122P, 121P, 123P)는 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패드, 파워 패드, 또는 신호 패드일 수 있다. 제한되지 않는 일례로써, 제1 내지 제3패드(122P, 121P, 123P)는 각각 그라운드 패드일 수 있으나, 이에 한정되는 것은 아니다. 제1 내지 제3패드(122P, 121P, 123P)는 각각 무전해 도금층(또는, 화학동)과 전해 도금층(또는, 전기동)을 포함할 수 있다.
제1 및 제3패드(122P, 123P)는 평면 상에서 상대적으로 큰 면적을 가질 수 있으며, 예컨대 직경이 대략 80um 이상, 예컨대 80um 내지 120um 정도일 수 있다. 제2패드(121P)는 평면 상에서 상대적으로 작은 면적을 가질 수 있으며, 예컨대 직경이 대략 30um 이하, 예컨대 20um 내지 30um 정도일 수 있다. 여기서, 직경은 각각의 패드를 탑-뷰에서 바라 보았을 때의 가장 큰 사이즈의 직경을 의미할 수 있으며, 주사현미경 등을 이용하여 측정할 수 있다.
제1 및 제2비아(131V, 132V)는 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 및 제2비아(131V, 132V)는 각각 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 비아, 그라운드 연결을 위한 비아, 또는 파워 연결을 위한 비아일 수 있다. 제한되지 않는 일례로써, 제1 및 제2비아(131V, 132V)는 각각 그라운드 연결을 위한 비아일 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2비아(131V, 132V)는 각각 무전해 도금층(또는, 화학동)과 전해 도금층(또는, 전기동)을 포함할 수 있다.
제1비아(131V)는 각각 평면 상에서 상대적으로 작은 면적을 가질 수 있으며, 예컨대 직경이 대략 15um 이하, 예컨대 5um 내지 15um 정도일 수 있다. 제2비아(132V)는 평면 상에서 상대적으로 큰 면적을 가질 수 있으며, 예컨대 직경이 대략 50um 이상, 예컨대 50um 내지 70um 정도일 수 있다. 여기서, 직경은 각각의 비아를 탑-뷰에서 바라 보았을 때의 가장 큰 사이즈의 직경을 의미할 수 있으며, 주사현미경 등을 이용하여 측정할 수 있다.
제1 및 제2라인(121L, 121L')은 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 및 제2라인(121L, 121L')은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 또는 신호 패턴일 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 제한되지 않는 일례로써, 제1라인(121L)은 신호 패턴일 수 있고, 제2라인(121L')은 그라운드 패턴일 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2라인(121L, 121L')은 각각 무전해 도금층(또는, 화학동)과 전해 도금층(또는, 전기동)을 포함할 수 있다.
제1 및 제2라인(121L, 121L')은 각각 미세 트레이스 패턴일 수 있으며, 예컨대 선폭이 대략 3um 이하, 예컨대 1um 내지 3um 정도일 수 있다. 여기서, 선폭은 각각의 라인을 탑-뷰에서 바라 보았을 때의 가장 작은 선폭을 의미할 수 있으며, 주사현미경 등을 이용하여 측정할 수 있다. 적어도 두 개의의 제1라인(121L)이 한 쌍으로 형성될 때, 이들 사이의 스페이스는 대략 3um 이하, 예컨대 1um 내지 3um 정도일 수 있다. 하나 이상의 제1라인(121L)이 복수의 제2패드(121P) 사이를 지나갈 때, 복수의 제2패드(121P)와 하나 이상의 제1라인(121L) 사이의 스페이스도 대략 3um 이하, 예컨대 1um 내지 3um 정도일 수 있다. 여기서, 스페이스는 라인 및 패드를 탑-뷰에서 바라 보았을 때의 이들 사이의 가장 작은 스페이스를 의미할 수 있으며, 주사현미경 등을 이용하여 측정할 수 있다.
도 7a 내지 도 7e는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정 단면도 들이다.
도면을 참조하면, 일례에 따른 인쇄회로기판의 제조방법은, 제1절연층(111)을 형성하는 단계, 제1절연층(111) 상에 복수의 관통홀(h)이 형성된 제1패드(122P)를 형성하는 단계, 제1절연층(111) 상에 제1패드(122P)를 커버하는 제2절연층(112)을 형성하는 단계 제1 및 제2절연층(111, 112)에 각각 복수의 관통홀(h)과 각각 연결되는 복수의 제1비아홀(V1) 및 복수의 관통홀(h)을 노출시키는 제2비아홀(V2)을 형성하는 단계, 및 복수의 제1비아홀(V1)와 복수의 관통홀(h)과 제2비아홀(V2)을 도금으로 채워 복수의 제1비아(131V) 및 제2비아(132V)를 형성하는 단계를 포함한다. 복수의 제1비아홀(V1) 및 제2비아홀(V2)을 형성하는 단계에서, 보다 구체적으로는 제2비아홀(V2)을 형성할 때, 제1패드(122P)는 복수의 제1비아홀(V1)을 형성하기 위한 레이저 가공의 마스크로 이용될 수 있다.
복수의 제1비아홀(V1) 및 제2비아홀(V2)을 형성하는 단계에서, 복수의 제1비아홀(V1) 및 제2비아홀(V2)은 한 번의 레이저 가공을 통해 동시에 형성될 수 있다. 복수의 제1비아(131V) 및 제2비아(132V)를 형성하는 단계에서, 복수의 제1비아(131V) 및 제2비아(132V)는 동일한 도금 공정을 통하여 함께 형성될 수 있다.
이와 같이, 일례에 따른 인쇄회로기판의 제조방법은 복수의 관통홀(h)을 갖는 제1패드(122P)를 중간 레이저 마스크로 이용하여, 복수의 제1비아홀(V1)와 제2비아홀(V2)을 한 번의 레이저 가공 등으로 함께 형성할 수 있다. 또한, 복수의 제1비아(131V)와 제2비아(132V)를 한 번의 도금 공정으로 함께 형성할 수 있다. 따라서, 공정 단축이 가능하며, 비아의 얼라인먼트 개선이 가능하다. 또한, 비아에 대한 생산성 향상도 가능하다. 더불어, 미세 비아인 제1비아(131V)를 복수 개로 형성하는바, 비아 신뢰성 확보가 가능하다. 예컨대, 복수의 제1비아(131V) 중 어느 하나가 깨지거나 기능이 소실하는 등 문제가 발생하여도, 다른 하나가 보완해줄 수 있는바, 안정성 등을 확보할 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판의 제조방법의 각각의 단계에 대하여 보다 자세히 설명한다.
도 7a를 참조하면, 복수의 제2패드(121P)를 형성하고, 이를 커버하는 제1절연층(111)을 형성한다. 복수의 제2패드(121P)를 형성할 때, 제1 및 제2라인(121L, 121L')도 함께 형성할 수 있다. 이들은 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등을 이용하는 도금 공정으로 형성할 수 있다. 이들은 디테치 코어를 이용하여 매립패턴으로 형성할 수 있다. 제1절연층(111)은 미경화 상태의 절연필름을 적층한 후 경화하는 방법 등으로 형성할 수 있다.
도 7b를 참조하면, 제1절연층(111) 상에 제1패드(122P)를 형성한다. 제1패드(122P)를 형성할 때 제1패드(122P)가 복수의 관통홀(h)을 가지도록 패터닝하여 형성한다. 제1패드(122P)는 AP, SAP, MSAP, TT 등을 이용하는 도금 공정으로 형성할 수 있다.
도 7c를 참조하면, 제1절연층(111) 상에 제1패드(122P)를 커버하는 제2절연층(112)을 형성한다. 제2절연층(112)은 미경화 상태의 절연필름을 적층한 후 경화하는 방법 등으로 형성할 수 있다.
도 7d를 참조하면, 제1 및 제2절연층(111, 112) 각각에 복수의 제1비아홀(V1) 및 제2비아홀(V2)을 형성한다. 이들은 레이저 가공으로 동시에 함께 형성할 수 있으며, 이때 복수의 관통홀(h)을 갖는 제1패드(122P)는 복수의 제1비아홀(V1) 형성을 위한 레이저 가공의 마스크로 이용될 수 있다.
도 7e를 참조하면, 복수의 제1비아홀(V1)과 복수의 관통홀(h)과 제2비아홀(V2)을 도금으로 채워서 복수의 제1비아(131V)와 제2비아(132V)를 형성한다. 복수의 제1비아(131V)와 제2비아(132V)는 AP, SAP, MSAP, TT 등을 이용하는 도금 공정으로 동시에 함께 형성할 수 있다.
일련의 과정을 통하여, 상술한 일례에 따른 인쇄회로기판(100)이 제조될 수 있으며, 다만 이는 일례에 불과하며 다른 제조 일례를 통하여 상술한 일례에 따른 인쇄회로기판(100)이 제조될 수도 있다.
그 외에 다른 내용, 예를 들면, 상술한 일례에 따른 인쇄회로기판(100)에서 설명한 내용은 모순되지 않는 이상 일례에 따른 인쇄회로기판의 제조방법에도 적용될 수 있으며, 이에 대한 중복되는 설명은 생략한다.
도 8은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(300)은 제1 내지 제3절연층(311, 312, 313), 제1 내지 제4배선층(321, 322, 323, 324), 및 제1 내지 제3비아층(331, 332, 333)을 포함하는 다층 기판일 수 있다. 보다 구체적으로는, 다층 코어리스 기판일 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 대칭 또는 비대칭 형태의 다층 코어 기판으로 변형 될 수도 있음은 물론이다.
제2비아층(332)은 상대적으로 작은 사이즈의 복수의 제1비아(332V1)와 상대적으로 사이즈가 큰 어느 하나의 제2비아(332V2)를 포함할 수 있다. 예를 들면, 복수의 제1비아(332V1) 각각의 직경은 제2비아(332V2)의 직경보다 작을 수 있다. 직경은 비아를 탑-뷰로 보았을 때의 가장 큰 직경일 수 있으며, 주사현미경 등을 이용하여 측정할 수 있다. 이들은 서로 실질적으로 동일한 레벨에 배치될 수 있다.
복수의 제1비아(332V1)는 제3배선층(323)의 제1패드(323P1)를 각각 관통하여 제3비아층(333)의 제3비아(333V1)과 경계 없이 일체화될 수 있다. 예컨대, 상술한 일례에 따른 인쇄회로기판(100)에서 설명한 미세 비아일 수 있다. 제2비아(332V2)는 제3배선층(323)의 제2패드(323P2)를 사이에 두고 제3비아층(333)의 제4비아(333V2)과 스택 형태로 배치되는 스택 비아일 수 있다.
이와 같이, 다른 일례에 따른 인쇄회로기판(300)은 상술한 일례에 따른 인쇄회로기판(100)에서 자세하게 설명한 미세 비아가 다층 기판에서 통상적으로 배치되는 스택 비아와 함께 혼합되어 배치될 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100)의 구성요소에 대하여 보다 자세히 설명한다.
제1 내지 제3절연층(311, 312, 313)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, and/or Glass Fabric)를 포함하는 재료를 포함할 수 있다. 절연재료는 감광성 재료 및/또는 비 감광성 재료일 수 있다. 예를 들면, 절연재료로는 SR(Solder Resist), ABF(Ajinomoto Build-up Film), PPG(Prepreg), RCC(Resin Coated Copper), CCL(Copper Clad Laminate) 등이 이용될 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 다른 기타 고분자 소재가 이용될 수 있다.
제1 내지 제4배선층(321, 322, 323, 324)은 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 내지 제3패드(122P, 121P, 123P)는 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은, 라인(line) 패턴, 패드(pad) 패턴, 플레인(plane) 패턴 등을 포함할 수 있다. 제1 내지 제4배선층(321, 322, 323, 324)은 각각 무전해 도금층(또는, 화학동)과 전해 도금층(또는, 전기동)을 포함할 수 있다.
제1 내지 제3비아층(331, 332, 333)은 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 내지 제3비아층(331, 332, 333)은 각각 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 비아, 그라운드 연결을 위한 비아, 또는 파워 연결을 위한 비아 등을 포함할 수 있다. 제1 내지 제3비아층(331, 332, 333)은 각각 무전해 도금층(또는, 화학동)과 전해 도금층(또는, 전기동)을 포함할 수 있다.
그 외에 다른 내용, 예를 들면, 상술한 일례에 따른 인쇄회로기판(100)에서 설명한 내용은 모순되지 않는 이상 다른 일례에 따른 인쇄회로기판(300) 에도 적용될 수 있으며, 이에 대한 중복되는 설명은 생략한다.
본 개시에서 단면 상에서는 대상물을 수직하게 절단하였을 때의 단면, 또는 대상물을 사이드-뷰로 바라 보았을 때의 단면에서의 형상을 의미할 수 있다.
본 개시에서 평면 상에서는 대상물을 수평하게 절단하였을 때의 평면, 또는 대상물을 바텀-뷰로 바라 보았을 때의 평면에서의 형상을 의미할 수 있다.
본 개시에서 실질적으로는 제조 공정상에서 발생하는 공정 오차나 위치 편차, 측정 시의 오차 등을 포함하여 판단할 수 있다. 예를 들면, 실질적으로 동일한 레벨에 배치되는 것은 적층 및/또는 두께 방향을 기준으로 완전히 동일한 위치에 배치되는 것뿐만 아니라, 대략적으로 동일한 위치에 배치되는 것을 포함할 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100: 인쇄회로기판
110: 절연부재
111: 제1절연층
112: 제2절연층
122P: 제1패드
121P: 제2패드
123P: 제3패드
121L: 제1라인
121L': 제2라인
131V: 제1비아
132V: 제2비아
h: 관통홀
300: 인쇄회로기판
311: 제1절연층
312: 제2절연층
313: 제3절연층
321: 제1배선층
322: 제2배선층
323: 제3배선층
331: 제1비아층
332: 제2비아층
333: 제3비아층
332V1: 제1비아
332V2: 제2비아
333V1: 제3비아
333V2: 제4비아
323P1: 제1패드
323P2: 제2패드
1000: 전자기기
1010: 마더보드
1020: 칩 관련부품
1030: 네트워크 관련부품
1040: 기타부품
1050: 카메라
1060: 안테나
1070: 디스플레이
1080: 배터리
1090: 신호라인
1100: 스마트폰
1110: 메인보드
1120: 부품
1121: 부품 패키지
1130: 카메라 모듈
1140: 스피커

Claims (16)

  1. 절연부재;
    상기 절연부재 내에 배치되는 어느 하나의 제1패드;
    상기 절연부재 내의 상기 제1패드의 하측에 각각 배치되며, 상기 제1패드와 각각 연결되는 복수의 제1비아; 및
    상기 절연부재 내의 상기 제1패드의 상측에 배치되며, 상기 제1패드와 연결되는 어느 하나의 제2비아; 를 포함하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 복수의 제1비아 각각은 평면 상에서 상기 제2비아와 중첩되는,
    인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 복수의 제1비아 각각은 상기 제2비아 보다 직경이 더 작은,
    인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 제1패드는 복수의 관통홀을 가지며,
    상기 복수의 관통홀 각각은 상기 복수의 제1비아 각각으로 채워지는,
    인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 복수의 제1비아 각각은 상기 제2비아와 경계 없이 일체화되는,
    인쇄회로기판.
  6. 제 4 항에 있어서,
    상기 복수의 관통홀 각각의 벽면은 상기 복수의 제1비아 각각과 상기 제1패드 사이의 경계를 제공하는,
    인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 절연부재 내의 상기 복수의 제1비아 각각의 하측에 배치되며, 상기 복수의 제1비아와 각각 연결되는 복수의 제2패드; 를 더 포함하는,
    인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 복수의 제2패드 각각은 평면 상에서의 면적이 상기 제1패드 보다 작은,
    인쇄회로기판.
  9. 제 7 항에 있어서,
    상기 절연부재 내에서 상기 복수의 제2패드와 실질적으로 동일한 레벨에 배치되며, 상기 복수의 제2패드 사이를 지나가는 하나 이상의 라인; 을 더 포함하는,
    인쇄회로기판.
  10. 제 9 항에 있어서,
    상기 하나 이상의 라인은 적어도 두 개의 라인을 포함하며,
    평면 상에서, 상기 복수의 제1비아 중 어느 두 개 사이에 상기 하나 이상의 라인 중 어느 두 개가 한 쌍으로 지나가는,
    인쇄회로기판.
  11. 제 9 항에 있어서,
    상기 제1패드, 상기 복수의 제2패드, 상기 복수의 제1비아, 및 상기 제2비아는 각각 그라운드 패턴을 포함하며,
    상기 하나 이상의 라인은 신호 패턴을 포함하는,
    인쇄회로기판.
  12. 제 1 항에 있어서,
    상기 절연부재 상에 또는 내의 상기 제2비아의 상측에 배치되며, 상기 제2비아와 연결되는 어느 하나의 제3패드; 를 더 포함하는,
    인쇄회로기판.
  13. 제 1 항에 있어서,
    상기 절연부재 내에서 상기 복수의 제1비아와 실질적으로 동일한 레벨에 배치되는 어느 하나의 제3비아; 를 더 포함하며,
    상기 복수의 제1비아 각각은 상기 제3비아 보다 직경이 더 작은,
    인쇄회로기판.
  14. 제1절연층을 형성하는 단계;
    상기 제1절연층 상에 복수의 관통홀이 형성된 제1패드를 형성하는 단계;
    상기 제1절연층 상에 상기 제1패드를 커버하는 제2절연층을 형성하는 단계;
    상기 제1 및 제2절연층에 각각 상기 관통홀과 각각 연결되는 복수의 제1비아홀 및 상기 복수의 관통홀을 노출시키는 제2비아홀을 형성하는 단계; 및
    상기 복수의 제1비아홀, 상기 복수의 관통홀 및 상기 제2비아홀을 도금으로 채워 복수의 제1비아 및 제2비아를 형성하는 단계; 를 포함하며,
    상기 복수의 제1비아홀 및 상기 제2비아홀을 형성하는 단계에서, 상기 제1패드는 상기 복수의 제1비아홀을 형성하기 위한 레이저 가공의 마스크로 이용되는,
    인쇄회로기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 복수의 제1비아홀 및 상기 제2비아홀을 형성하는 단계에서, 상기 복수의 제1비아홀 및 상기 제2비아홀은 한 번의 레이저 가공을 통해 동시에 형성되는,
    인쇄회로기판의 제조방법.
  16. 제 14 항에 있어서,
    상기 복수의 제1비아 및 상기 제2비아를 형성하는 단계에서, 상기 복수의 제1비아 및 상기 제2비아는 동일한 도금 공정을 통하여 함께 형성되는,
    인쇄회로기판의 제조방법.
KR1020210190972A 2021-12-29 2021-12-29 인쇄회로기판 및 그 제조방법 KR20230101135A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210190972A KR20230101135A (ko) 2021-12-29 2021-12-29 인쇄회로기판 및 그 제조방법
US17/851,570 US20230209710A1 (en) 2021-12-29 2022-06-28 Printed circuit board and method for manufacturing the same
CN202211152344.5A CN116419483A (zh) 2021-12-29 2022-09-21 印刷电路板和用于制造该印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210190972A KR20230101135A (ko) 2021-12-29 2021-12-29 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230101135A true KR20230101135A (ko) 2023-07-06

Family

ID=86896625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210190972A KR20230101135A (ko) 2021-12-29 2021-12-29 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20230209710A1 (ko)
KR (1) KR20230101135A (ko)
CN (1) CN116419483A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
US7394159B2 (en) * 2005-02-23 2008-07-01 Intel Corporation Delamination reduction between vias and conductive pads
US8325459B2 (en) * 2009-12-08 2012-12-04 International Business Machines Corporation Channel performance of electrical lines
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
EP4030873A4 (en) * 2020-11-18 2023-01-11 Fujikura Ltd. WIRING BOARD

Also Published As

Publication number Publication date
CN116419483A (zh) 2023-07-11
US20230209710A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
KR102662863B1 (ko) 인쇄회로기판 및 이를 포함하는 전자기기
KR20230101135A (ko) 인쇄회로기판 및 그 제조방법
KR20220070684A (ko) 인쇄회로기판
KR20220001634A (ko) 인쇄회로기판
KR20230095348A (ko) 인쇄회로기판
US20240147620A1 (en) Printed circuit board
KR20230168426A (ko) 인쇄회로기판
US20240147622A1 (en) Printed circuit board
KR20240067555A (ko) 인쇄회로기판
KR20230061801A (ko) 전자부품 내장기판
KR20230026101A (ko) 인쇄회로기판
KR20240065894A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20230094663A (ko) 인쇄회로기판 및 그 제조방법
KR20230090619A (ko) 인쇄회로기판
KR20210123817A (ko) 인쇄회로기판
KR20230068133A (ko) 인쇄회로기판
KR20240071853A (ko) 인쇄회로기판
KR20230147884A (ko) 인쇄회로기판 및 그 제조방법
KR20230090082A (ko) 인쇄회로기판
JP2024069121A (ja) プリント回路基板
KR20240044728A (ko) 인쇄회로기판
KR20220151431A (ko) 인쇄회로기판
KR20230172910A (ko) 인쇄회로기판
KR20230003864A (ko) 연결구조체 내장기판
KR20240071970A (ko) 인쇄회로기판 및 그 제조방법