CN101185381A - 陶瓷间隔变换器中的探针焊盘结构 - Google Patents

陶瓷间隔变换器中的探针焊盘结构 Download PDF

Info

Publication number
CN101185381A
CN101185381A CNA2006800113732A CN200680011373A CN101185381A CN 101185381 A CN101185381 A CN 101185381A CN A2006800113732 A CNA2006800113732 A CN A2006800113732A CN 200680011373 A CN200680011373 A CN 200680011373A CN 101185381 A CN101185381 A CN 101185381A
Authority
CN
China
Prior art keywords
copper vias
copper
layer
physics
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800113732A
Other languages
English (en)
Inventor
张缉熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec SV Probe Pte Ltd
Original Assignee
SV Probe Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SV Probe Pte Ltd filed Critical SV Probe Pte Ltd
Publication of CN101185381A publication Critical patent/CN101185381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B19/00—Layered products comprising a layer of natural mineral fibres or particles, e.g. asbestos, mica
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

提供了一种制造陶瓷器件的方法。该陶瓷器件包括陶瓷层。聚酰亚胺层位于陶瓷层上。聚酰亚胺层其中设置有多个铜通孔。每个铜通孔与陶瓷层物理接触。多个焊盘形成在聚酰亚胺层上。多个焊盘中的每个与多个铜通孔中的一个铜通孔物理接触。以此方式，焊盘由连续的铜配置支撑，从而为探针焊盘提供了比探针焊盘由聚酰亚胺层支撑的情况下更大的支撑，由于聚酰亚胺层的机械强度低于铜的机械强度。

Description

陶瓷间隔变换器中的探针焊盘结构
技术领域
本发明总体上涉及陶瓷器件中的探针焊盘结构。
背景技术
近年来，一直有小型化所有电气元件(包括集成电路和其他计算机芯片产品)的巨大推动。IC尺寸的减小要求测试系统确定新方式来实现测试IC的接触焊盘(contact pad)所需的更紧密间隔。
当前工艺利用光刻来制造铜和聚酰亚胺的焊盘结构，该结构具有150μm或更小的紧密间距(tight-pitch)。在这些传统工艺中，所得到的焊盘易弯曲，这是由于焊盘是由铜/聚酰亚胺(柔性聚酰亚胺位于焊盘之下)布线(route)的。结果，引线结合法(wire bonding)不能以一致的方式在这些焊盘上执行。
近来，开发了一种称作化学机械抛光(CMP)的工艺来从晶片表面上不平的外形去除材料，直到形成平(平面化的)表面。这使得随后的光刻能够以更高的精度进行，并且使得薄膜层以最小的高度变化形成。CMP将使用基液溶液的化学去除与研磨抛光提供的机械效果结合到一起。CMP在铜基半导体的制造过程中具有特别的适用性，在那里它被用于定义铜配线结构。
附图说明
附图中通过实例而不是限定示出了本发明的实施例，图中相似的参考标号表示相似的元件，并且其中：
图1图解地描绘根据本发明实施例的步骤1-8的执行；
图2图解地描绘根据本发明实施例的步骤9-15的执行；
图3图解地描绘根据本发明实施例的步骤16-19的执行；以及
图4图解地描绘根据本发明实施例的步骤42-43的执行。
具体实施方式
在以下描述中，为了说明的目的，阐述了许多具体细节以提供对本文所展示的本发明实施例的透彻理解。然而，很明显，没有这些具体细节，本文所提供的本发明的实施例也可以被实施。在其他实例中，以框图形式示出了众所周知的结构和器件，以避免不必要地使本文中展示的本发明的实施例不清楚。
本发明的实施例涉及一种在铜基座(pedestals)上形成探针焊盘的制造工艺。本发明的实施例在紧密间距区域阵列陶瓷(例如在间隔变换器(space transformer)中的多层陶瓷)中具有特殊应用。
通过下面以改进的铜表面平面度来制造间隔变换器的工序的以下描述，可更好地理解本发明的一个实施例。图1-4图解地描绘了以下工序的执行。该工序被描述为涉及在聚酰亚胺(PI)上形成三个铜层。描述三个铜层的形成是为了提供清楚的实例，但是任何数量的铜层可以用于形成铜基座。结果，应该指出在以下工艺中步骤20-41对应于在该说明中步骤9-19的重复。
根据一个实施例的构建陶瓷器件的工序
步骤1.以表面上具有多个金属通孔的完成的多层陶瓷(MLC)开始。在一个实施例中，该通孔间距大约为200μm或更大。
步骤2.研磨该MLC表面以达到合理的平面度。在一个实施例中，线性平面度大约为3μm每线性英寸。表面纹理应该能够确保与电镀的铜具有好的附着力。
步骤3.在基本上整个MLC表面上沉积一层铜。在一个实施例中，铜层是薄层，例如大约1到3μm的厚度。
步骤4.以厚光刻胶层涂覆基本上整个表面。可以使用任何传统的光刻胶材料。在一个实施例中，光刻胶层厚度可大约为25或30μm。
步骤5.限定在光刻胶层中的定位焊盘(capture pad)开口。定位焊盘开口是通过曝光和显影光刻胶层中的开口来限定的。在一些铜基座焊盘下将是MLC通孔金属迹线(trace)的末端。在其余的铜基座焊盘之下，将没有MLC的金属走线。相反，这些铜基座直接位于刚性的MLC表面上。在步骤3中沉积的铜层现在将被曝光。在一个实施例中，铜层未被蚀刻。
步骤6.图形电镀(pattern plate)一层铜。在一个实施例中，该层铜是厚层，例如大约20μm厚。图形电镀包括在步骤5中被曝光的铜层部分上电镀一厚层铜。在一个实施例中，电镀厚度小于光刻胶厚度。在一个实施例中，铜厚度可在晶片表面上尽可能的均匀。
步骤7，去除光刻胶层，从而曝光整个铜表面。在该阶段，在铜基座焊盘上的铜厚度可大约为21到23μm。在其余区域上的铜的厚度可大约为1到3μm。
步骤8.浸蚀(dip-etch)原始铜层的厚度的一部分。在一个实施例中，在步骤中浸蚀的原始铜层的厚度的一部分可大约为2到4μm。在这种实施例中，这将导致在基座焊盘上铜厚度的大约2到4μm的减小。在执行步骤8之后，剩余的区域将使铜完全被去除，留下MLC表面可见。在该阶段，铜基座被电隔离，除非在MLC内通过内部的配线连接。跨越MLC基片的基座的高度均匀性主要由步骤6中的电镀均匀性决定。
步骤9.应用聚酰亚胺(PI)涂层以在MLC基片上形成PI层。在一个实施例中，PI层以大约45到55μm的厚度形成。如果单个PI涂层的应用不可能或不经济，则可使用一个以上的涂层形成PI层以获得期望的厚度。
步骤10.研磨该PI层以达到期望程度的平面度。在一个实施例中，在铜基座上的PI层的厚度可大约为20μm。
步骤11.在PI层上面应用光刻胶涂层。曝光和显影用于通孔的光刻胶层中的开口，以接通(access)铜基座焊盘。
步骤12.蚀刻PI层中的通孔开口，然后剥落剩余的光刻胶。步骤13.在通孔上图形电镀铜。在一个实施例中，铜层的厚度略微过度填充(overfill)PI层中的通孔。例如，铜层的厚度可大约为22到25μm。
步骤14.研磨该表面，例如通过化学机械抛光(CMP)工艺，以去除通孔中过多的铜加上少量的PI，使得整个表面是平的。如果在步骤13中的铜层未过度填充通孔，则步骤14将包括首先去除一些PI，然后使用CMP工艺去除一薄层PI和铜。
步骤15.在整个表面上电镀一层铜。在一个实施例中，在整个表面上电镀的该层铜可为例如大约1到2μm薄。
步骤16.应用光刻胶到整个表面。在一个实施例中，光刻胶层大约25到30μm厚。接着，定义金属图形(pattern)，以用于接通(access)通孔以及用于在PI层上配线，包括任何跳线图形。
步骤17.图形电镀另一层铜。在一个实施例中，该层铜可形成为比光刻胶层更薄，例如，铜层可达到20μm厚。所得到的铜层将覆盖铜配线和铜通孔。
步骤18.使用传统剥落工艺来剥落光刻胶层。
步骤19.浸蚀该薄铜层以去除一层铜。在蚀刻步骤之后，在铜配线之间的PI表面应该是可见的。例如，去除的铜层可大约为2到320μm厚。在该阶段，表面平面度主要是由步骤17的厚度控制确定的。
如果只需要一个铜配线层，则工艺可继续进行到步骤42。否则，那么以下步骤是可按顺序跟随的工艺的一部分，以形成用于配线的第二铜配线层。
步骤20.应用PI涂层。在一个实施例中，在步骤20中添加的PI涂层可为大约45到55μm厚。如果单个涂层的应用是不可能的或不经济的，则可使用一个以上的涂层形成PI层以获得期望的厚度。
步骤21.研磨PI层的表面以实现期望的平面度。在这点上，在第一铜配线上的PI层的厚度大约为20μm。
步骤22.应用光刻胶到整个层上，然后在光刻胶中限定通孔开口以接通通孔。
步骤23.蚀刻在PI层中的通孔，然后剥落光刻胶。
步骤24.在通孔开口上图形电镀另一个铜层。在一个实施例中，该铜层可具有大约22到25μm的厚度。铜层应该略微过度填充PI中的通孔。
步骤25.研磨表面以去除通孔中的过多的铜加上少量的PI，使得整个表面是平的。
步骤26.在整个表面上应用一层铜。在一个实施例中，铜层是薄的，例如厚度大约2μm。
步骤27.将光刻胶应用到整个表面。在一个实施例中，光刻胶层可具有大约25到30μm的厚度。在应用了光刻胶层之后，限定金属图形以用于接通通孔以及用于在PI上配线，包括跳线图形。
步骤28.图形电镀一层铜。在一个实施例中，铜层可具有达到大约20μm的厚度。该铜层可具有小于光刻胶层的厚度的厚度。
步骤29.剥落光刻胶层。
步骤30.浸蚀铜层(例如，厚度大约1到2μm)。此时，铜配线之间的PI表面应该可见。表面平面度主要由步骤28的厚度控制确定。
如果只需要两个铜配线层，然后该工艺可继续到步骤42。如果需要额外的铜配线层，则，后面可跟随以下步骤。
步骤31.应用一PI涂层。在一个实施例中，PI涂层可具有大约45到55μm的厚度。如果单个涂层的应用是不可能的或不经济的，则可使用一个以上的涂层形成PI层以获得所需要的厚度。
步骤32.研磨PI层的表面以实现期望的平面度。在一个实施例中，第二铜配线上方的PI层在这点的厚度可大约20μm。
步骤33.将光刻胶应用到整个层上，然后限定光刻胶中的通孔开口以用于接通通孔。
步骤34.蚀刻PI层中的通孔开口，然后剥落光刻胶。
步骤35.图形电镀另一铜层。在一个实施例中，铜层可具有大约22到25μm的厚度。铜层应该略微过度填充PI中的通孔。
步骤36.研磨该表面以去除通孔中过多的铜加上少量PI，使得整个表面是平的。
步骤37.在整个表面上应用一层铜电镀。在一个实施例中，所应用的铜层可以是薄的，例如，厚度大约1到2μm。
步骤38.将光刻胶应用到整个表面。在一个实施例中，光刻胶层可具有大约25到30μm的厚度。在应用了光刻胶层之后，限定金属图形以用于接通该通孔以及用于在PI上配线，包括跳线图形。
步骤39.图形电镀一层铜。在一个实施例中，该铜层可具有达到大约20μm厚的厚度。因此，该铜层可具有小于光刻胶层的厚度的厚度。
步骤40.使用传统剥落工艺剥落光刻胶层。
步骤41.浸蚀铜层(例如，厚度大约2μm)。此时，铜配线之间的PI表面应该是可见的。表面平面度主要由步骤39的厚度控制决定。
以下是精加工(finishing)步骤，用于改进探针焊盘的平面度。
步骤42.应用一PI涂层以形成比铜配线厚的层。此后，研磨PI层，直到配线中的铜金属和探针焊盘被清楚地限定。注意，在该步骤完成时，探针焊盘和周围的PI位于相同的高度。
步骤43.图形电镀探针焊盘。例如，探针焊盘可被电镀有镍和金。
已经确定本发明的实施例比现有方法提供显著的优点。例如，使用本发明的实施例，每个MLC通孔将具有铜基座，铜基座完全位于MLC表面。考虑到MLC收缩公差，这种基座的直径应该足够大以覆盖MLC通孔。而且，可以在不存在MLC通孔的位置放置铜基座。由于在这种情况下，没有MLC通孔，所以这种基座的直径可以更小，允许它被放置在紧密的区域。
根据本发明实施例的该工艺，导致铜基座、金属通孔、以及一堆金属焊盘的垂直排列。因而，为焊盘提供了支撑，这是探测和焊接操作所必需的。虽然PI的机械强度低于铜的机械强度，但是本发明的实施例通过在每个堆中提供连续的铜柱(copper column)缓和了该问题，因此提供比PI层的支撑更大的支撑。
本发明的实施例也为间隔变换器顶面上的每个焊盘提供了优良的表面平面度。好的表面平面度对于整个区域阵列探测是重要的。另外，本发明的实施例消除了作为传统制造工艺一部分的光刻胶研磨步骤。

Claims (16)

1.一种陶瓷器件，包括：
陶瓷层；
在所述陶瓷层上的聚酰亚胺层，其中设置有多个铜通孔，其中，所述多个铜通孔中的每个铜通孔与所述陶瓷层物理接触；以及
形成在所述聚酰亚胺层上的多个焊盘，其中，所述多个焊盘中的每一个与所述多个铜通孔中的一个铜通孔物理接触。
2.根据权利要求1所述的陶瓷器件，其中，所述陶瓷层中设置有多个金属通孔，以及其中，所述多个铜通孔中的至少一部分与所述多个金属通孔物理接触。
3.根据权利要求1所述的陶瓷器件，其中，所述多个焊盘中的至少一个被镀有镍和金。
4.根据权利要求1所述的陶瓷器件，其中，所述多个铜通孔中的至少一个特定铜通孔具有大于特定金属通孔的截面面积的截面面积，所述特定金属通孔设置在所述陶瓷层内，与所述特定铜通孔物理接触。
5.根据权利要求1所述的陶瓷器件，其中，所述多个铜通孔中的第一铜通孔的第一截面面积大于所述多个铜通孔中的第二铜通孔的第二截面面积，其中，所述第一铜通孔与设置在所述陶瓷层内的金属通孔物理接触，以及其中，所述第二铜通孔不与设置在所述陶瓷层内的金属通孔物理接触。
6.根据权利要求1所述的陶瓷器件，其中，所述陶瓷层包括多层陶瓷(MLC)。
7.根据权利要求1所述的陶瓷器件，其中，(a)由聚酰亚胺层和所述铜通孔限定以及(b)与所述多个焊盘接触的表面基本上是平的。
8.一种制造陶瓷器件的方法，包括：
形成陶瓷层；
在所述陶瓷层上形成其中设置有多个铜通孔的聚酰亚胺层，其中，所述多个铜通孔中的每个铜通孔与所述陶瓷层物理接触；以及
在所述聚酰亚胺层上形成多个焊盘，其中，所述多个焊盘中的每一个与所述多个铜通孔中的铜通孔物理接触。
9.根据权利要求8所述的方法，其中，所述陶瓷层中设置有多个金属通孔，以及其中，所述多个铜通孔中的至少一部分与所述多个金属通孔物理接触。
10.根据权利要求8所述的方法，进一步包括：
用镍和金镀所述多个焊盘中的至少一个。
11.根据权利要求8所述的方法，其中，所述多个铜通孔中的至少一个特定铜通孔具有大于特定金属通孔的截面面积的截面面积，其中所述特定金属通孔设置在所述陶瓷层内，与所述特定铜通孔物理接触。
12.根据权利要求8所述的方法，其中，所述多个铜通孔中的第一铜通孔的第一截面面积大于所述多个铜通孔中的第二铜通孔的第二截面面积，其中，所述第一铜通孔与设置在所述陶瓷层内的金属通孔物理接触，以及其中，所述第二铜通孔不与设置在所述陶瓷层内的金属通孔物理接触。
13.根据权利要求8所述的方法，其中，所述陶瓷层包括多层陶瓷(MLC)。
14.根据权利要求8所述的方法，其中，(a)由所述聚酰亚胺层和所述铜通孔限定以及(b)与所述多个焊盘物理接触的表面基本上是平的。
15.根据权利要求8所述的方法，进一步包括：
使用化学机械抛光(CMP)工艺来去除(a)在所述多个铜通孔中的任何过多的铜以及(b)所述聚酰亚胺层的一部分，从而使由所述聚酰亚胺层和所述铜通孔限定的表面基本上是平的。
16.根据权利要求8所述的方法，其中，形成所述聚酰亚胺层包括：
在第一工序中形成所述多个铜通孔的第一部分；以及在所述第一工序之后，在第二工序中形成所述多个铜通孔的第二部分。
CNA2006800113732A 2005-04-05 2006-04-05 陶瓷间隔变换器中的探针焊盘结构 Pending CN101185381A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66835105P 2005-04-05 2005-04-05
US60/668,351 2005-04-05

Publications (1)

Publication Number Publication Date
CN101185381A true CN101185381A (zh) 2008-05-21

Family

ID=36705673

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800113732A Pending CN101185381A (zh) 2005-04-05 2006-04-05 陶瓷间隔变换器中的探针焊盘结构

Country Status (6)

Country Link
US (1) US7374811B2 (zh)
EP (1) EP1867223A1 (zh)
JP (1) JP2008535284A (zh)
KR (1) KR20080005528A (zh)
CN (1) CN101185381A (zh)
WO (1) WO2006108110A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110967533A (zh) * 2018-10-01 2020-04-07 巨擘科技股份有限公司 探针卡装置
CN112710877A (zh) * 2019-10-25 2021-04-27 巨擘科技股份有限公司 金属探针结构及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5980554B2 (ja) * 2012-04-23 2016-08-31 新光電気工業株式会社 電気的接続部材、検査方法及び電気的接続部材の製造方法
JP6801705B2 (ja) * 2016-03-11 2020-12-16 株式会社村田製作所 複合基板及び複合基板の製造方法
WO2019125830A1 (en) 2017-12-22 2019-06-27 Corning Incorporated Extrusion dies

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2728693A (en) * 1953-08-24 1955-12-27 Motorola Inc Method of forming electrical conductor upon an insulating base
US3791858A (en) 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
JPS59167096A (ja) * 1983-03-11 1984-09-20 日本電気株式会社 回路基板
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
JPH0964227A (ja) * 1995-08-23 1997-03-07 Shinko Electric Ind Co Ltd セラミックパッケージおよびその製造方法
US6080668A (en) * 1996-05-30 2000-06-27 International Business Machines Corporation Sequential build-up organic chip carrier and method of manufacture
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6815126B2 (en) * 2002-04-09 2004-11-09 International Business Machines Corporation Printed wiring board with conformally plated circuit traces

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110967533A (zh) * 2018-10-01 2020-04-07 巨擘科技股份有限公司 探针卡装置
CN112710877A (zh) * 2019-10-25 2021-04-27 巨擘科技股份有限公司 金属探针结构及其制造方法

Also Published As

Publication number Publication date
WO2006108110A1 (en) 2006-10-12
US7374811B2 (en) 2008-05-20
EP1867223A1 (en) 2007-12-19
KR20080005528A (ko) 2008-01-14
JP2008535284A (ja) 2008-08-28
US20060257631A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
US9615447B2 (en) Multilayer electronic support structure with integral constructional elements
CN100556246C (zh) 配线基板的制造方法
KR100573089B1 (ko) 프로브 및 그 제조방법
JP2006189430A (ja) マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用
TW200409582A (en) Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
CN104183566A (zh) 具有突出的铜端子柱的基板
CN101185381A (zh) 陶瓷间隔变换器中的探针焊盘结构
JP2001320150A (ja) スタンパを使った配線基板の製造方法及び配線基板
US20080223612A1 (en) Wiring substrate and manufacturing method thereof
JP2013247355A (ja) 面内方向に延在する一体的なビアを備えた多層電子構造体
JPH08306749A (ja) プローブカードの製造方法
EP3622304B1 (en) Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
US9137905B2 (en) Alignment between layers of multilayer electronic support structures
KR20090119901A (ko) 도금된 필라 패키지의 형성
CN112259465A (zh) 一种重新布线层及其制备方法
JP4077665B2 (ja) コンタクトプローブの製造方法
US12019111B2 (en) Manufacturing method of a multi-layer for a probe card
US20230199957A1 (en) Multilayer substrate and manufacturing method therefor
EP4254470A1 (en) Semiconductor product and method for manufacturing a semiconductor product
KR100905429B1 (ko) 프로브 카드 구조체의 형성 방법
KR100905708B1 (ko) 실리콘 접합 웨이퍼를 이용한 프로브 카드 구조체의 형성방법
CN113871304A (zh) 一种无芯基板的制作方法
JP5351626B2 (ja) プローブカードの製造方法
CN106158811A (zh) 一种多层电子支撑结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication