CN113871304A - 一种无芯基板的制作方法 - Google Patents
一种无芯基板的制作方法 Download PDFInfo
- Publication number
- CN113871304A CN113871304A CN202110900597.5A CN202110900597A CN113871304A CN 113871304 A CN113871304 A CN 113871304A CN 202110900597 A CN202110900597 A CN 202110900597A CN 113871304 A CN113871304 A CN 113871304A
- Authority
- CN
- China
- Prior art keywords
- interlayer conductor
- layer
- photoresist
- insulating layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 109
- 239000004020 conductor Substances 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims abstract description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 27
- 239000010949 copper Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000009713 electroplating Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 165
- 239000011229 interlayer Substances 0.000 claims description 99
- 239000003365 glass fiber Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 239000000945 filler Substances 0.000 claims description 8
- 238000004381 surface treatment Methods 0.000 claims description 8
- 239000004744 fabric Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 239000000615 nonconductor Substances 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 230000008719 thickening Effects 0.000 claims description 2
- VMQMZMRVKUZKQL-UHFFFAOYSA-N Cu+ Chemical compound [Cu+] VMQMZMRVKUZKQL-UHFFFAOYSA-N 0.000 claims 8
- 239000002994 raw material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002335 surface treatment layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种无芯基板的制作方法，该制作方法包括如下步骤：I‑在基材铜上添加光刻胶层，进行曝光、显影，形成光刻胶图形后，电镀上电镀导体；II‑剥离光刻胶，在电镀导体上堆叠绝缘层；与现有技术相比，本发明的优点在于：不需要牺牲载体，直接对基材铜进行加工，大大提高了无芯基板的原料使用率，降低了制造成本；可实现线路双面埋入、单面埋入、或不埋入三种工艺结构；同时不需要分离载体，简化了加工难度，提高了无芯基板的成品率。
Description
技术领域
本发明涉及一种基板，尤其涉及一种无芯基板的制作方法。
背景技术
现今所有电子产品的元器件都在追求轻、薄、短、小，为此负载元器件的电路板也要求越来越薄。传统工艺是采用有芯基板作为电路板，但是有芯基板的厚度即使可以达到例如0.06mm，但在工艺制作过程中，设备能力很难满足传输如此薄的基板，而且人员的上、下板操作也很容易带来不可控的板破、折板的风险，大大降低产品的良率。特别是，近年来，作为应对基板的薄型化的封装体结构，正在对不具有芯基板、以能够实现高密度布线化的层积层为主体的无芯基板进行研究。
无芯基板由于通过除去支撑体(芯基板)来实现薄型化而导致刚性下降，因此，在搭载半导体元件并封装体化时，半导体封装体发生翘曲的问题变得更显著。因此，对于无芯基板而言，迫切希望更加有效地降低翘曲。
现有技术中专利号为CN200710105226.8(授权公告号为CN101241861A)的中国发明专利《新型多层无芯支撑结构及其制作方法》公开了本发明公开了一种新型多层无芯支撑结构的制作方法，该制作方法包含有阶段：I－在牺牲载体上制作含有由绝缘材料包围的传导通孔的膜；II－从牺牲载体上剥离所述膜，形成独立式的层状阵列；该膜含有位于绝缘材料中的通孔阵列。本发明还公开了一种新型多层无芯支撑结构的制作方法，至少包含有阶段：(I)在牺牲载体上制作含有由绝缘材料包围的传导通孔的膜；(II)从牺牲载体上剥离所述膜，形成独立式的层状阵列；(V)减薄、平整；(VII)终端阶段。但是，剥离所述膜后，牺牲载体即失去了作用而被丢弃，从而增加了生产成本，且只能实现单面线路埋入技术，因此需要设计一种新的无芯基板的制作方法。
发明内容
本发明所要解决的技术问题是针对上述技术现状提供一种不需要牺牲载体，直接对基材铜进行减薄加工的无芯基板的加成法、减法技术制作方法。
本发明解决上述技术问题所采用的技术方案为：一种无芯基板的制作方法，其特征在于，该制作方法包括如下步骤：
S1、在基材铜顶面添加第一光刻胶层，进行曝光、显影，形成第一光刻胶图形；
S2、在第一光刻胶图形中电镀上第一层间导体；
S3、剥离第一光刻胶层，留下第一层间导体；
S4、在第一层间导体及基材铜顶面上堆叠第一绝缘层；
S5、将基材铜底面减薄、平整，并在减薄后的基材铜底面添加第二光刻胶层，进行曝光、显影，形成第二光刻胶图形；
S6、根据第二光刻胶图形，刻蚀掉非导体区域的基材铜，形成导体图形；
S7、剥离第二光刻胶层，在第一绝缘层底面沉积添加第一种子层；
S8、在第一种子层和基材铜上添加第三光刻胶层，进行曝光、显影，形成第三光刻胶图形；
S9、在第三光刻胶图形中电镀上第二层间导体；
S10、剥离第三光刻胶层，留下第二层间导体；
S11、除去第一种子层，在第二层间导体及基材铜底面上堆叠第二绝缘层；
S12、打磨第一绝缘层和第二绝缘层，露出顶面的第一层间导体和底面的第二层间导体；
S13、在第一绝缘层和第一层间导体(31)的顶面沉积添加第二种子层，在第二绝缘层和第二层间导体的底面沉积添加第三种子层；
S14、在第二种子层的顶面添加第四光刻胶层，在第三种子层的底面添加第五光刻胶层，进行曝光、显影，分别形成第四和第五光刻胶图形；
S15、在第四光刻胶图形和第五光刻胶图形中分别电镀上第三层间导体和第四层间导体；
S16、在第四光刻胶层和第三层间导体的顶面继续添加第六光刻胶层，在第五光刻胶层和第四层间导体的底面继续添加第七光刻胶层，进行曝光、显影，分别形成第六和第七光刻胶图形；
S17、对第六光刻胶图形和第七光刻胶图形中电镀上加厚第三层间导体和第四层间导体；
S18、剥离第四光刻胶层、第五光刻胶层、第六光刻胶层和第七光刻胶层，留下第三层间导体和第四层间导体；
S19、除去第二种子层和第三种子层，在第三层间导体的顶面堆叠第三绝缘层，在第四层间导体的底面堆叠第四绝缘层；
S20、打磨第三绝缘层和第四绝缘层，露出顶面和底面的加厚之后的第三层间导体和第四层间导体；
S21、减薄露出的加厚之后的第三层间导体和第四层间导体；
S22、对表面进行处理。
作为优选，在步骤S1中，所述基材铜的厚度为0.05-1.0mm。
作为优选，在步骤S1中，所述第一光刻胶层的厚度为30-100微米。
作为优选，在步骤S2中，所述第一层间导体高度低于第一光刻胶层。
作为优选，在步骤S4中，所述第一绝缘层的高度高于所述第一层间导体。
作为优选，在步骤S4中，所述第一绝缘层采用压合或涂布的方式堆叠在第一层间导体及基材铜上。
作为优选，在步骤S5中，将基材铜减薄至15-35微米，所述减薄工艺采用化学腐蚀或者物理打磨。
作为优选，所述第一绝缘层和第二绝缘层采用有玻纤布支撑的绝缘层结构和增加填料的绝缘层结构，玻璃纤维是用数百根5～15μmφ玻璃纤维丝纵横交织捻成，其功能是做为硬板部分热固化树脂的加强材料，填料一般为二氧化硅；所述第三绝缘层和第四绝缘层采用无玻纤布支撑的绝缘层结构、无填料的填充性绝缘材料，使研磨后绝缘层表面更佳光滑平整，且表层的材料应力更容易释放，达到减小基板在封装过程的高温制程中翘曲度的目的。
作为优选，在步骤S16中，在第六光刻胶层和第七光刻胶层的开口处加厚第三层间导体和第四层间导体，使步骤S17中加厚的层间导体与步骤S15中的层间导体的形状、位置完全一致，加厚的层间导体作为外露需要键合的焊盘，实现双面线路埋入技术。
作为优选，在步骤S21中，所述第三层间导体和第四层间导体减薄的厚度与表面处理的厚度相对应，提升基板表面的平整性。
作为优选，在步骤S22中，进行表面处理前，在非外露的层间导体表面涂布感光绝缘层。
与现有技术相比，本发明的优点在于：本发明不需要牺牲载体，直接对基材铜进行加工，大大提高了无芯基板的原料使用率，降低了制造成本，实现双面线路埋入技术；同时不需要分离载体，简化了加工难度，提高了无芯基板的成品率；可实现双面埋入线路技术，只露出需要外露的焊盘，且产品顶层、底层的焊盘和绝缘层表面平齐，不需要涂布常规的阻焊油墨层，使得基板表面更佳平整，有利于不同的焊接和封装需求。
附图说明
图1为本发明实施例无芯基板的基材铜结构示意图；
图2为本发明实施例无芯基板在步骤S1中添加第一光刻胶层后的结构示意图；
图3为本发明实施例无芯基板在步骤S1中进行曝光、显影后的结构示意图；
图4为本发明实施例进行步骤S2后的无芯基板结构示意图；
图5为本发明实施例进行步骤S3后的无芯基板结构示意图；
图6为本发明实施例进行步骤S4后的无芯基板结构示意图；
图7为本发明实施例无芯基板在步骤S5中减薄基材铜后的结构示意图；
图8为本发明实施例无芯基板在步骤S5中添加第二光刻胶层后的结构示意图；
图9为本发明实施例无芯基板在步骤S5中进行曝光、显影后的结构示意图；
图10为本发明实施例进行步骤S6后的无芯基板结构示意图；
图11为本发明实施例进行步骤S7后的无芯基板结构示意图；
图12为本发明实施例无芯基板在步骤S8中添加第三光刻胶层后的结构示意图；
图13为本发明实施例无芯基板在步骤S8中进行曝光、显影后的结构示意图；
图14为本发明实施例进行步骤S9后的无芯基板结构示意图；
图15为本发明实施例进行步骤S10后的无芯基板结构示意图；
图16为本发明实施例无芯基板在步骤S11中除去第一种子层后的结构示意图；
图17为本发明实施例无芯基板在步骤S11中堆叠第二绝缘层后的结构示意图；
图18为本发明实施例进行步骤S12后的无芯基板结构示意图；
图19为本发明实施例进行步骤S13后的无芯基板结构示意图；
图20为本发明实施例无芯基板在步骤S14中添加第四和第五光刻胶层后的结构示意图；
图21为本发明实施例无芯基板在步骤S14中进行曝光、显影后的结构示意图；
图22为本发明实施例进行步骤S15后的无芯基板结构示意图；
图23为本发明实施例无芯基板在步骤S16中添加第六和第七光刻胶层后的结构示意图；
图24为本发明实施例无芯基板在步骤S16中进行曝光、显影后的结构示意图；
图25为本发明实施例进行步骤S17后的无芯基板结构示意图；
图26为本发明实施例进行步骤S18后的无芯基板结构示意图；
图27为本发明实施例进行步骤S19后的无芯基板结构示意图；
图28为本发明实施例进行步骤S20后的无芯基板结构示意图；
图29为本发明实施例进行步骤S21后的无芯基板结构示意图；
图30为本发明实施例进行步骤S22后的无芯基板结构示意图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
参见图1-图30，该无芯基板的制作方法，包括如下步骤：
S1、在基材铜1顶面添加第一光刻胶层21，如图2所示，进行曝光、显影，形成第一光刻胶图形，如图3所示；其中，基材铜1的厚度为0.05-1.0mm，最佳为0.08-0.12mm，根据第一层间导体31的高度调整第一光刻胶层21的厚度，高于层间导体5-10微米，该第一光刻胶层21的厚度为30-100微米；
S2、在第一光刻胶图形中电镀上第一层间导体31，如图4所示；
S3、剥离第一光刻胶层21，留下第一层间导体31，如图5所示；
S4、在第一层间导体31及基材铜1顶面上通过压合或涂布的方式堆叠第一绝缘层41；其中，第一绝缘层41高于第一层间导体31，如图6所示；
S5、通过化学腐蚀或者物理打磨等工艺将基材铜1减薄至15-35微米，然后进行平整，如图7所示，并在减薄后的基材铜1底面添加第二光刻胶层22，进行曝光、显影，形成第二光刻胶图形，如图8-9所示；
S6、根据第二光刻胶图形，刻蚀掉非导体区域的基材铜1，形成导体图形，如图10所示；
S7、剥离第二光刻胶层22，在第一绝缘层41底面沉积添加第一种子层51，如图11所示；
S8、在第一种子层51和基材铜上添加第三光刻胶层23，进行曝光、显影，形成第三光刻胶图形，如图12-13所示；
S9、在第三光刻胶图形中电镀上第二层间导体32，如图14所示；
S10、剥离第三光刻胶层23，留下第二层间导体32，如图15所示；
S11、除去第一种子层51，在第二层间导体32及基材铜1底面上堆叠第二绝缘层42，如图16-17所示；
S12、打磨第一绝缘层41和第二绝缘层42，露出顶面的第一层间导体31和底面的第二层间导体32，如图18所示；
S13、在第一绝缘层41和第一层间导体31的顶面沉积添加第二种子层52，在第二绝缘层42和第二层间导体32的底面沉积添加第三种子层53，如图19所示；
S14、在第二种子层52的顶面添加第四光刻胶层24，在第三种子层53的底面添加第五光刻胶层25，进行曝光、显影，分别形成第四和第五光刻胶图形，如图20-21所示；
S15、在第四光刻胶图形和第五光刻胶图形中分别电镀上第三层间导体33和第四层间导体34，如图22所示；
S16、在第四光刻胶层24和第三层间导体33的顶面继续添加第六光刻胶层26，在第五光刻胶层25和第四层间导体34的底面继续添加第七光刻胶层27，进行曝光、显影，分别形成第六和第七光刻胶图形，如图23-24所示；
S17、对第六光刻胶图形和第七光刻胶图形中电镀上加厚第三层间导体33和第四层间导体34，如图25所示，可以使加厚的层间导体与步骤S15中的层间导体的形状、位置完全一致，加厚的层间导体作为外露需要键合的焊盘，实现双面线路埋入技术；
S18、剥离第四光刻胶层24、第五光刻胶层25、第六光刻胶层26和第七光刻胶层27，留下第三层间导体33和第四层间导体34，如图26所示；
S19、除去第二种子层52和第三种子层53，在第三层间导体33的顶面堆叠第三绝缘层43，在第四层间导体34的底面堆叠第四绝缘层44，如图27所示；
S20、打磨第三绝缘层43和第四绝缘层44，露出顶面和底面的加厚之后的第三层间导体33和第四层间导体34，如图28所示；
S21、减薄露出的加厚之后的第三层间导体33和第四层间导体34，如图29所示，其减薄的厚度与后续表面处理的厚度相对应，可提升基板表面的平整性；
S22、进行表面处理前，在非外露的层间导体表面涂布感光绝缘层，如图30所示；对表面进行处理；焊接导体做不同类型的表面处理，使得无芯基板通过不同键合方式与表面元器件互联，实现双面绝缘层内埋线路技术；表面处理完成后，表面处理层可与绝缘层平齐，顶层、底层平整性好。
在对光刻胶层可进行曝光、显影或者激光烧蚀等工艺，来形成光刻胶图形。
在种子层的选择上，可以根据基板材料的特性来选择金属种类，以此来提升结合力，一般为铜、钛、镍或者其中两种金属分层的的电镀在基材铜1上。
第一绝缘层41和第二绝缘层42采用有玻纤布支撑的绝缘层结构和增加填料的绝缘层结构，玻璃纤维是用数百根5～15μmφ玻璃纤维丝纵横交织捻成，其功能是做为硬板部分热固化树脂的加强材料，填料一般为二氧化硅；第三绝缘层43和第四绝缘层44采用无玻纤布支撑的绝缘层结构、无填料的填充性绝缘材料，使研磨后绝缘层表面更佳光滑平整，且表层的材料应力更容易释放，达到减小基板在封装过程的高温制程中翘曲度的目的。
Claims (11)
1.一种无芯基板的制作方法，其特征在于，该制作方法包括如下步骤：
S1、在基材铜(1)顶面添加第一光刻胶层(21)，进行曝光、显影，形成第一光刻胶图形；
S2、在第一光刻胶图形中电镀上第一层间导体(31)；
S3、剥离第一光刻胶层(21)，留下第一层间导体(31)；
S4、在第一层间导体(31)及基材铜(1)顶面上堆叠第一绝缘层(41)；
S5、将基材铜(1)底面减薄、平整，并在减薄后的基材铜(1)底面添加第二光刻胶层(22)，进行曝光、显影，形成第二光刻胶图形；
S6、根据第二光刻胶图形，刻蚀掉非导体区域的基材铜(1)，形成导体图形；
S7、剥离第二光刻胶层(22)，在第一绝缘层(41)底面沉积添加第一种子层(51)；
S8、在第一种子层(51)和基材铜上添加第三光刻胶层(23)，进行曝光、显影，形成第三光刻胶图形；
S9、在第三光刻胶图形中电镀上第二层间导体(32)；
S10、剥离第三光刻胶层(23)，留下第二层间导体(32)；
S11、除去第一种子层(51)，在第二层间导体(32)及基材铜(1)底面上堆叠第二绝缘层(42)；
S12、打磨第一绝缘层(41)和第二绝缘层(42)，露出顶面的第一层间导体(31)和底面的第二层间导体(32)；
S13、在第一绝缘层(41)和第一层间导体(31)的顶面沉积添加第二种子层(52)，在第二绝缘层(42)和第二层间导体(32)的底面沉积添加第三种子层(53)；
S14、在第二种子层(52)的顶面添加第四光刻胶层(24)，在第三种子层(53)的底面添加第五光刻胶层(25)，进行曝光、显影，分别形成第四和第五光刻胶图形；
S15、在第四光刻胶图形和第五光刻胶图形中分别电镀上第三层间导体(33)和第四层间导体(34)；
S16、在第四光刻胶层(24)和第三层间导体(33)的顶面继续添加第六光刻胶层(26)，在第五光刻胶层(25)和第四层间导体(34)的底面继续添加第七光刻胶层(27)，进行曝光、显影，分别形成第六和第七光刻胶图形；
S17、对第六光刻胶图形和第七光刻胶图形中电镀上加厚第三层间导体(33)和第四层间导体(34)；
S18、剥离第四光刻胶层(24)、第五光刻胶层(25)、第六光刻胶层(26)和第七光刻胶层(27)，留下第三层间导体(33)和第四层间导体(34)；
S19、除去第二种子层(52)和第三种子层(53)，在第三层间导体(33)的顶面堆叠第三绝缘层(43)，在第四层间导体(34)的底面堆叠第四绝缘层(44)；
S20、打磨第三绝缘层(43)和第四绝缘层(44)，露出顶面和底面的加厚之后的第三层间导体(33)和第四层间导体(34)；
S21、减薄露出的加厚之后的第三层间导体(33)和第四层间导体(34)；
S22、对表面进行处理。
2.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S1中，所述基材铜(1)的厚度为0.05-1.0mm。
3.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S1中，所述第一光刻胶层(21)的厚度为30-100微米。
4.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S2中，所述第一层间导体(31)高度低于第一光刻胶层(21)。
5.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S4中，所述第一绝缘层(41)的高度高于所述第一层间导体(31)。
6.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S4中，所述第一绝缘层(41)采用压合或涂布的方式堆叠在第一层间导体(31)及基材铜(1)上。
7.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S5中，将基材铜(1)减薄至15-35微米，所述工艺采用化学腐蚀或者物理打磨。
8.根据权利要求1所述的无芯基板的制作方法，其特征在于：所述第一绝缘层(41)和第二绝缘层(42)采用有玻纤布支撑和增加填料的绝缘层结构；所述第三绝缘层(43)和第四绝缘层(44)采用无玻纤布支撑的绝缘层结构、无填料的填充性绝缘材料。
9.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S16中，在第六光刻胶层(26)和第七光刻胶层(27)的开口处加厚第三层间导体(33)和第四层间导体(34)，使步骤S17中加厚的电镀导体与步骤S15中的层间导体的形状、位置完全一致。
10.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S21中，所述第三层间导体(33)和第四层间导体(34)减薄的厚度与表面处理的厚度相对应。
11.根据权利要求1所述的无芯基板的制作方法，其特征在于：在步骤S22中，进行表面处理前，在非外露的层间导体表面涂布感光绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110900597.5A CN113871304A (zh) | 2021-08-06 | 2021-08-06 | 一种无芯基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110900597.5A CN113871304A (zh) | 2021-08-06 | 2021-08-06 | 一种无芯基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113871304A true CN113871304A (zh) | 2021-12-31 |
Family
ID=78990192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110900597.5A Pending CN113871304A (zh) | 2021-08-06 | 2021-08-06 | 一种无芯基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113871304A (zh) |
-
2021
- 2021-08-06 CN CN202110900597.5A patent/CN113871304A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10999939B2 (en) | Circuit carrier board and manufacturing method thereof | |
| JP4703680B2 (ja) | 埋込型印刷回路基板の製造方法 | |
| US9779940B2 (en) | Chip package | |
| CN101257775A (zh) | 制造布线基板的方法和制造电子元件装置的方法 | |
| KR101067199B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2007142403A (ja) | プリント基板及びその製造方法 | |
| CN103178044B (zh) | 具有一体化金属芯的多层电子支撑结构 | |
| KR20110012774A (ko) | 인쇄회로기판 및 그 제조방법 | |
| TWI304719B (en) | Circuit board structure having embedded compacitor and fabrication method thereof | |
| KR20100104805A (ko) | 전자부품 내장형 인쇄회로기판 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| TW202046840A (zh) | 線路載板及其製作方法 | |
| JP2014022715A (ja) | コアレス基板及びその製造方法 | |
| US11032917B2 (en) | Circuit carrier board and manufacturing method thereof | |
| KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
| US9398704B2 (en) | Manufacturing method of metal structure of flexible multi-layer substrate | |
| KR101278426B1 (ko) | 반도체 패키지 기판의 제조방법 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| CN113871304A (zh) | 一种无芯基板的制作方法 | |
| JP2023086100A (ja) | 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法 | |
| KR20090070699A (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| CN113725148B (zh) | 一种无芯基板的制作方法 | |
| KR101044117B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR20120041960A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR101136389B1 (ko) | 인쇄회로기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |